JP4860641B2 - Electronic component circuit board - Google Patents
Electronic component circuit board Download PDFInfo
- Publication number
- JP4860641B2 JP4860641B2 JP2008020267A JP2008020267A JP4860641B2 JP 4860641 B2 JP4860641 B2 JP 4860641B2 JP 2008020267 A JP2008020267 A JP 2008020267A JP 2008020267 A JP2008020267 A JP 2008020267A JP 4860641 B2 JP4860641 B2 JP 4860641B2
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- circuit board
- dummy
- electronic component
- component circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、電子部品回路基板に関し、例えば制御装置に実装される、電子部品を搭載した回路基板の構造に関する。 The present invention relates to an electronic component circuit board and, for example, relates to a structure of a circuit board mounted with an electronic component mounted on a control device.
近年、自動車用制御装置は、エンジン制御、スロットル制御、ブレーキ制御などの個別の制御装置の機能が向上すると共に、ナビゲーションシステムや個別の制御装置間の連携による更なる機能向上が必要になってきている。 In recent years, the functions of individual control devices such as engine control, throttle control, and brake control have been improved in automobile control devices, and further function improvements have been required through cooperation between navigation systems and individual control devices. Yes.
これらの機能向上に伴い、電子部品の実装密度の向上が要求され、従来の制御装置の電子部品の実装密度では、制約された自動車内の空間に設置できない問題が生じている。 As these functions are improved, it is required to improve the mounting density of electronic components. With the mounting density of electronic components of a conventional control device, there is a problem that it cannot be installed in a restricted space in an automobile.
そこで、上記問題の解決策の1つとして、電子部品を搭載したモジュール基板にBGA(ボールグリッドアレイ)電極端子を導入して実装密度を向上させ、本体の回路基板に実装する方法が提案されている。 Therefore, as one of the solutions to the above problem, a method has been proposed in which a BGA (ball grid array) electrode terminal is introduced into a module substrate on which electronic components are mounted to improve the mounting density and mounted on the circuit board of the main body. Yes.
BGA電極端子を導入したモジュール基板には、回路基板の実装面にマトリックス状に0.5〜1.5mm程度のはんだバンプが多数配列され、回路基板のランドに接続される。 On the module board into which the BGA electrode terminals are introduced, a large number of solder bumps of about 0.5 to 1.5 mm are arranged in a matrix on the mounting surface of the circuit board and connected to the land of the circuit board.
回路基板と実装されたモジュール基板は、電子部品の発熱、冷熱の温度サイクルによりそれぞれ熱応力が発生し、熱膨張率が異なる回路基板とモジュール基板のそれぞれの膨張に対する差分(歪み)は、一般的に発熱源かつ両者の主な支点でもあるモジュール基板の中心部から同心円状へ向かうにつれて加算されていくため、四角状のモジュール基板では、4つの角部で熱応力が最も大きくなる。 The circuit board and the mounted module board generate thermal stress due to the heat generation and cooling temperature cycles of the electronic components, and the difference (strain) with respect to the expansion of the circuit board and the module board with different coefficients of thermal expansion is common. In the quadrangular module substrate, the thermal stress is greatest at the four corners because the heat source and the main fulcrum of both are added from the center of the module substrate toward the concentric circle.
そのため、角部の信号を伝達するバンプのはんだ接続部で最もクラックが発生しやすく、それにより信号が伝達できなくなる問題が発生する。 For this reason, cracks are most likely to occur at the solder joints of the bumps that transmit corner signals, thereby causing a problem that signals cannot be transmitted.
この問題を解決するため、四角状のモジュール基板において、回路基板に実装したとき4つの角部に複数バンプが統合されるように、複数のダミーバンプもしくは特定信号用のバンプを配列して、熱応力による強度を補強し信号を伝達するバンプのはんだクラックを防止する技術が特許文献1に記載されている。 In order to solve this problem, in a square module board, a plurality of dummy bumps or bumps for specific signals are arranged so that a plurality of bumps are integrated at four corners when mounted on a circuit board, and thermal stress is Japanese Patent Application Laid-Open No. H10-228707 describes a technique for reinforcing solder strength and preventing solder cracks in bumps that transmit signals.
また、半導体のチップの実装に関して、四角状の最外周に均一に信号バンプと同一形状のダミーバンプを配列して、熱応力による強度を補強し信号を伝達するバンプのはんだクラックを防止する技術が特許文献2に記載されている。 In addition, regarding the mounting of semiconductor chips, a technology is known that arranges dummy bumps of the same shape as the signal bumps uniformly on the outermost periphery of the square shape to reinforce the strength due to thermal stress and prevent solder cracks in the bumps that transmit signals It is described in Document 2.
しかしながら、特許文献1では、モジュール基板側のバンプ形状を統一しているので生産性に有利であるが、モジュール基板側の角部に配置されたバンプを回路基板側の角部のダミーバンプもしくは特定信号用バンプと統合するので、角部のバンプ間を信号線として配線することができなくなり、実質的に実装密度を向上させる阻害要因となる。 However, in Patent Document 1, since the bump shape on the module board side is unified, it is advantageous for productivity. However, the bumps arranged at the corners on the module board side are replaced with dummy bumps or specific signals at the corners on the circuit board side. Since it is integrated with the bumps for use, it becomes impossible to wire the bumps at the corners as signal lines, which is a hindrance to substantially improving the mounting density.
特許文献2では、モジュール基板の最外周にダミーバンプが配列され、熱応力による強度補強には十分な効果が得られる反面、バンプの個数が多くなり、材料使用量の増加や生産性の低下という問題が生じる。またこの技術は、集積回路チップの実装を対象にしており、各種の電子部品を搭載した表面積の大きなモジュール基板に適用させると、ダミーバンプの配列数が増加する問題も含んでいる。 In Patent Document 2, dummy bumps are arranged on the outermost periphery of the module substrate, and a sufficient effect can be obtained for strengthening the strength by thermal stress. On the other hand, the number of bumps increases, and the amount of material used increases and productivity decreases. Occurs. Further, this technique is intended for mounting an integrated circuit chip, and has a problem that the number of dummy bumps increases when applied to a module substrate having a large surface area on which various electronic components are mounted.
さらに、特許文献1と特許文献2では、モジュール基板の角部の4箇所から配列されるバンプ形状や配列数は同一であり、モジュール基板の外形形状に対応した技術は述べられていない。 Further, in Patent Document 1 and Patent Document 2, the bump shape and the number of arrays arranged from the four corners of the module substrate are the same, and a technique corresponding to the outer shape of the module substrate is not described.
本発明は、このような状況に鑑みてなされたものであり、正方形に限られない長辺と短辺を有する表面積の大きなモジュール基板においても、熱応力による強度を補強して信号バンプの破壊を防止しつつ、生産性を向上させることができる電子部品搭載基板の電極構造を提供するものである。 The present invention has been made in view of such a situation, and even in a module substrate having a large surface area having a long side and a short side that are not limited to a square, the strength due to thermal stress is reinforced to destroy a signal bump. It is an object to provide an electrode structure of an electronic component mounting substrate that can improve productivity while preventing the above.
上記課題を解決するために、本発明では、モジュール基板角部の信号用バンプを保護して信頼性の高いはんだ接続を提供すると共に、モジュール基板内の適正箇所に必要最小限のダミーバンプを配列する電子部品搭載基板の電極構造を実現する手段を提供する。 In order to solve the above problems, in the present invention, the signal bumps at the corners of the module board are protected to provide a highly reliable solder connection, and the minimum necessary dummy bumps are arranged at appropriate positions in the module board. Means for realizing an electrode structure of an electronic component mounting substrate is provided.
すなわち、本発明の電子部品回路基板の実装構造は、複数の電子部品を配線した四角形状のモジュール基板の裏面にグリッドアレイ状に配列したはんだバンプ群による電極を形成して回路基板に実装する構造において、四角形状のモジュール基板の辺に平行配列した、信号線が接続される信号バンプ群およびその外周に信号が接続されないダミーバンプ群から構成される。ダミーバンプ群のうち、モジュール基板の一方の向い合う2辺に平行配列されたものは、信号バンプ群の中心を含み、他方の向い合う2辺に平行配列されたものは、一方の向い合う2辺に平行配列されたダミーバンプ群の中心および信号バンプ群の中心を含まない。 That is, the mounting structure of the electronic component circuit board according to the present invention is a structure in which electrodes are formed by solder bump groups arranged in a grid array on the back surface of a rectangular module board in which a plurality of electronic components are wired, and mounted on the circuit board. 2 includes a signal bump group to which a signal line is connected and a dummy bump group to which no signal is connected to the outer periphery thereof, which are arranged in parallel to the sides of the rectangular module substrate. Among the dummy bump groups, those arranged in parallel to one opposite two sides of the module substrate include the center of the signal bump group, and those arranged in parallel to the other two opposite sides are one opposite two sides. The center of the dummy bump group and the center of the signal bump group arranged in parallel to each other are not included.
この場合において、中心を含むダミーバンプは、信号バンプの中心と一致する線上に、中心を含まないダミーバンプは、信号バンプと信号バンプの中間線上に一致するように配列しても良い。 In this case, the dummy bump including the center may be arranged on a line that coincides with the center of the signal bump, and the dummy bump not including the center may be arranged on an intermediate line between the signal bump and the signal bump.
また、四角形状のモジュール基板の4つの角部に最も近い信号バンプと、この信号バンプに最も近い2個のダミーバンプの中心を結んだ形状が正三角形に近い二等辺三角形を成すように配列しても良い。 In addition, the signal bumps closest to the four corners of the square module substrate and the center of the two dummy bumps closest to the signal bumps are arranged so as to form an isosceles triangle close to an equilateral triangle. Also good.
また、モジュール基板上の各辺において平行配列されたダミーバンプは、それぞれ四角形状の基板の4つの角部に最も近い位置を始点として、各辺において2箇所の群に分割され、全辺において8箇所の群に分割される構造としても良い。 In addition, the dummy bumps arranged in parallel on each side on the module substrate are divided into groups of two locations on each side, starting from positions closest to the four corners of the quadrangular substrate, and 8 locations on all sides. The structure may be divided into groups.
また、各辺における2箇所の群は、各辺の中間線上を中心として3分の1程度の区間バンプを配列しない構造としても良い。 Further, the group of two places on each side may have a structure in which about one third of the section bumps are not arranged around the middle line of each side.
また、8箇所に分割されたダミーバンプ群は、1箇所の群のバンプ数が他の群のバンプ数と異なる個数で配列されても良く、1箇所の群のバンプ数が他の群のバンプ数と比べて少なくとも1個だけ少ないか、又は少なくとも1個だけ多い構造としても良い。或いは、2つの長辺と2つの短辺を有し、長辺に配置された4箇所のダミーバンプ群が短辺に配置された4箇所のダミーバンプ群のバンプ数よりも多い構造のモジュール基板に対して適用しても良く、さらに、長辺4箇所のダミーバンプ群、又は短辺4箇所のダミーバンプ群は、1箇所の群のバンプ数が、他の群のバンプ数と異なる個数で配列されても良く、異なる個数は、少なくとも1個だけ少ないか、又は少なくとも1個だけ多い構造としても良い。 In addition, the dummy bump group divided into eight places may be arranged with the number of bumps in one group different from the number of bumps in the other group, and the number of bumps in one group is the number of bumps in the other group. The structure may be at least one less than that at least, or at least one more. Alternatively, for a module substrate having two long sides and two short sides and having a structure in which four dummy bump groups arranged on the long side are larger than the number of bumps of the four dummy bump groups arranged on the short side Further, the dummy bump group having four long sides or the dummy bump group having four short sides may be arranged so that the number of bumps in one group is different from the number of bumps in the other group. Alternatively, the number of different numbers may be at least one less, or at least one more.
なお、四角形状のモジュール基板は、中心を含む位置にダミーバンプ、あるいは特定信号の信号バンプを複数配列される構造としても良い。 The rectangular module substrate may have a structure in which a plurality of dummy bumps or signal bumps of specific signals are arranged at a position including the center.
また、信号バンプとダミーバンプは、同一成形工程で等ピッチで形成されるようにしても良い。 Further, the signal bumps and the dummy bumps may be formed at an equal pitch in the same molding process.
また、複数の電子部品を配線した四角形状のモジュール基板は、トランスファーモールドによって樹脂封止される構造としても良い。 Further, the rectangular module substrate on which a plurality of electronic components are wired may have a resin-sealed structure by transfer molding.
本発明によれば、正方形に限られない長辺と短辺を有する表面積の大きなモジュール基板においても、熱応力による強度を補強して信号バンプの破壊を防止しつつ、生産性を向上させることができる。 According to the present invention, even in a module substrate having a large surface area with long sides and short sides that are not limited to a square, it is possible to improve productivity while reinforcing the strength due to thermal stress and preventing destruction of signal bumps. it can.
以下、本発明の実施形態について図を参照して説明する。
<第1の実施形態>
まず、本実施形態において、主に生産性向上を目的とした、本願特有のモジュール基板内の適正箇所に必要最小限のダミーバンプを配列する電子部品搭載基板の電極構造を実現する手段について説明する。
Embodiments of the present invention will be described below with reference to the drawings.
<First Embodiment>
First, in this embodiment, a means for realizing an electrode structure of an electronic component mounting substrate in which a minimum necessary number of dummy bumps are arranged at appropriate locations in a module substrate unique to the present application, mainly for the purpose of improving productivity will be described.
図1は、モジュール基板11の一方の面に回路基板20の接続パッド21に接続するバンプ100を、他方の面に電子部品12を搭載し、接続した後トランスファーモールド13された電子回路モジュール1の側面を示す図である。
FIG. 1 shows an electronic circuit module 1 in which a
電子回路モジュール1は、一つの機能が集約された部品が搭載されており、回路基板20には複数個の電子回路モジュール1と電子部品が搭載されて配線され、制御対象となる機器の制御装置として機能する。
The electronic circuit module 1 is mounted with a component in which one function is integrated, and a plurality of electronic circuit modules 1 and electronic components are mounted and wired on the
例えば、自動車の制御装置としては、エンジン制御、オートマチックトランスミッション制御等が代表的である。 For example, engine control, automatic transmission control, and the like are typical examples of automobile control devices.
図2は、モジュール基板11のバンプ100の配列を示す図である。
モジュール基板11は、長辺が11Aと11B、短辺が11Cと11Dの四角形状である。
FIG. 2 is a diagram illustrating an arrangement of the
The
モジュール基板11のバンプは、最外周の線上101〜104に配列されるダミーバンプ群105〜112と、信号バンプ群113と、四角形状の中心部に配置したダミー、もしくは特定信号バンプ群114が配列されている。
As for the bumps of the
バンプ群114は、モジュール基板11の中心を囲むようにマトリックス状に配置されており、電子回路モジュール1で生ずる熱を回路基板20に放熱する機能を有し、電子部品の入出力信号が接続されないダミーか、もしくは特定の入出力信号が接続されている。
The
信号バンプ群113は、モジュール基板11のダミーバンプ群105〜112の内周側にマトリックス状に配列されており、電子回路モジュール1の電子部品の入出力信号が接続されている。
The
入出力信号が接続されないダミーバンプ群105〜112は、四角形の角部4箇所のバンプ105A〜112Aが、四角形の角部4ケ所の信号バンプ113A〜113Dの外側を囲むようにして、長辺11Aと11Bに一行、短辺11Cと11Dに一列配列されている。そして、長辺11Aと11Bと短辺11Cと11Dの中心から行方向、列方向の一定範囲115〜118には配列されないようになっている。
The
以上の構成にすることにより、モジュール基板11の長辺11A、11B、及び短辺11C、11Dの中心を結んだ四角形状の一辺の長さに対し、1/3以下の寸法領域にダミーバンプ群105〜112を配置し、長辺11A、11B上の延長範囲119と短辺11C、11D上の延長範囲120に係る範囲115〜118には、配列されないようにすることで、必要最低限のバンプのみによって角部の信号バンプを補強する作用をもたらす。
By adopting the above configuration, the
このように、電子回路モジュールエッジに生ずる熱応力に対して、ダミーバンプ群105〜112を必要となる最小限のバンプ数とすることにより、無駄なバンプが省略でき、材料や工程など生産性の向上、実装時の方向性の明確化、バンプ間の接触を低減させる効果がある。
In this way, by setting the
次に、本実施形態において、主に信頼性向上目的とした、本願特有のモジュール基板角部の信号用バンプを保護するはんだ接続について説明する。 Next, in the present embodiment, solder connection for protecting signal bumps at the corners of the module substrate unique to the present application, mainly for the purpose of improving reliability, will be described.
図3は、モジュール基板11の角部1ケ所のバンプ配列を示した図である。
長辺11Aの最外周の線上101にはダミーバンプ群105、短辺11Cの最外周の線上103にはダミーバンプ群109が配列されている。
FIG. 3 is a view showing a bump arrangement at one corner of the
A
信号バンプ群113は、ダミーバンプ群105と109の内側に、長辺11Aと短辺11Cの方向とも同一ピッチ121で配置されている。
The
長辺11Aのダミーバンプ群105はピッチ122、短辺11Cのダミーバンプ群109はピッチ123で配置されている。
The
長辺11Aのダミーバンプ群105と、最外周の信号バンプ群113のピッチは、長辺11Aの方向ではピッチ125、短辺11Cの方向ではピッチ124である。
The pitch of the
短辺11Cのダミーバンプ群109と、最外周の信号バンプ群113のピッチは、長辺11Aの方向ではピッチ124、短辺11Cの方向では零、すなわち信号バンプ群113の中心と一致している。
The pitch of the
ここで、ピッチ121、122、123、124は同一であり、ピッチ125は、信号バンプ群113の長辺11A方向のピッチ121に対して1/2になっており、ダミーバンプ群105は、信号バンプ群113の中間位置に配置される、いわゆる千鳥状の配置となっている。
Here, the
信号バンプ群113の角部のバンプ113Aは、長辺11Aのダミーバンプ群105の内、最も短辺11Cに近いバンプ105Aから長辺11Aに沿う方向にピッチ125、短辺11Cに沿う方向にピッチ124の位置にある。
The
一方、短辺11Cのダミーバンプ群109の内、最も長辺11Aに近いバンプ109Aは、信号バンプ113Aから長辺11Aに沿う方向にピッチ124、短辺11Cに沿う方向に零、つまり中心が一致する位置にある。
On the other hand, among the
図4はダミーバンプ105Aとダミーバンプ109Aと信号バンプ113Aの配置を拡大した図である。 FIG. 4 is an enlarged view of the arrangement of the dummy bumps 105A, the dummy bumps 109A, and the signal bumps 113A.
信号バンプ群113の角部のバンプ113Aと、長辺11Aのダミーバンプ群105の内、最も短辺に近いバンプ105Aと、短辺11Cのダミーバンプ群109の内、最も長辺に近いバンプ109Aの配置は、それぞれの中心を結んでできる図形は底辺と高さが等しい、正三角形に近い二等辺三角形126となっている。
Arrangement of
以上の構成にすることにより、信号バンプ113Aを、ダミーバンプ105Aと109Aによりほぼ等距離に囲んで保護し、最も応力のかかる角部はバンプ2個分によって熱応力を分散させ、バンプ1個分による場合に比べて応力を緩和させる作用がある。これに対し、正方形に並べた場合は、コーナのバンプ1個に最大応力が発生してしまう。つまり、従来のモジュール基板角部におけるバンプ形状を正方形に並べた場合は、中央から遠いコーナのバンプに最大応力が発生してバンプ破壊の原因となる。
With the above configuration, the
このように、モジュール基板11の電子部品12の発熱、冷熱の温度サイクルにより最も大きい熱応力が生ずる角部の信号バンプ113Aを、長辺と短辺のダミーバンプ105A、109Aによりほぼ等ピッチで囲むことにより、コーナのバンプ2個で応力を受けることで応力が緩和し、つまりダミーバンプ強度が増し、信号バンプのクラックが防止され、モジュール基板11と回路基板20の接続の信頼性を向上し、制御回路全体の信頼性向上につながるという効果がある。
In this way, the corner signal bumps 113A where the greatest thermal stress is generated by the heat generation and cooling temperature cycle of the
また、長辺11A、11Bのダミーバンプ群105〜108のバンプ数は、短辺11C、11Dのダミーバンプ群109〜112のバンプ数より多く配置する構成にする。
Further, the number of bumps of the
こうすると、より長辺側を応力に対し補強する作用が期待できる。長辺と短辺の各辺の中点を支点、応力のかかる角部を作用点としたとき、より遠くの作用点から力が加わる長辺のほうが、基板が曲がりやすいためである。 If it carries out like this, the effect | action which reinforces a longer side with respect to stress can be anticipated. This is because when the midpoint of each of the long and short sides is a fulcrum and the corner where stress is applied is the action point, the long side to which a force is applied from a farther action point is more likely to bend.
これにより、短辺よりも歪みが生じやすい長辺エッジの角部周辺を効率的に保護し、モジュール基板11と回路基板20の接続の信頼性を向上し、制御回路全体の信頼性向上につながる効果がある。
This efficiently protects the periphery of the corner of the long side edge that is more likely to be distorted than the short side, improves the reliability of the connection between the
そのほか、本実施形態において、以上の本願特有の構成に加えて以下の構成を採ることにより、さらなる効果が期待できる。 In addition, in this embodiment, a further effect can be expected by adopting the following configuration in addition to the configuration specific to the present application.
信号バンプ群113、ダミーバンプ群105〜112及び114は、機械的誤差を除けば設計上等ピッチで配列する1連の成形工程で成形する。こうすると、バンプの高さにもバラツキが少なく全バンプに対して均等に力が加わる作用が期待でき、モジュール基板11と回路基板20の接続の信頼性を向上させることができる。また、回路基板の配線パターンルールを統一化させて生産性を向上することができる効果がある。また、従来の生産効率の低下を招く、バンプのピッチおよびはんだボールサイズの不統一といった原因を排除する作用もあるため、生産性を向上させる効果もある。
The
ダミーバンプ群105〜112の配列については、モジュール基板11の中心部には、ダミー用、もしくは特定の入出力信号用のバンプ群114を配列する。こうすると、放熱用以外に、回路基板20に対して強固に安定した固定をさせる作用もあり、回路基板20に対して強固に安定した固定をさせ、モジュール基板11と回路基板20の接続の信頼性を向上し、制御回路全体の信頼性向上につながる効果がある。
Regarding the arrangement of the
最外周のダミーバンプ群105〜112は、信号線が接続されないので長辺と短辺の電子回路モジュールのエッジまで、すなわちバンプの径の外周がエッジに一致する程度まで配列させる。こうすると、回路基板20に電子回路モジュールを実装するとき、熱応力により特に変形しやすい電子回路モジュールの最外周をより確実に固定する作用がある。これにより、実装時に特に変形しやすい最外周上が補強され、モジュール1に対する回路基板20の傾きが無くなり、生ずる熱応力を均等に分散できる。つまり、傾きが生じることで、バンプ位置によっては特別に負荷がかかり破壊を早めていた問題がなくなり、無駄なバンプ破壊が防止できる。また、電子回路モジュール1のハンドリングがしやすくなり、モジュール基板11と回路基板20を平行位置にして、正確な位置合わせによるフェイスダウンボンディングができるので、パッドとバンプの接続の信頼性を向上できる効果がある。
Since the signal lines are not connected, the outermost
回路基板20との接続がバンプによるボールグリッドアレイ(BGA)電極には、これに適したトランスファーモールドによる封止方法を採用する。こうすると、モジュール基板11に電子部品12を実装した状態でモールド金型に入れて樹脂を注入するため、電子回路モジュール1のモールドの中央部とエッジの高さがほぼ均一になる作用があり、モジュール基板11と回路基板20を平行に位置合わせでき、バンプの均等な強度を確保する効果がある。一方、電子部品12の搭載面の上部から樹脂を垂らす封止方法では、樹脂の流動性により、封止後の電子回路モジュール1の形状が、中央部で高く、エッジ部で低くなる傾向がある。その後、傾いたまま回路基板20のパッドとモジュール基板11のバンプを位置合わせして基板を加熱するフェイスダウンボンディング方法によって接続すると、モジュール基板11と回路基板20が平行にならない状態が生じ、パッドとバンプの正確な位置合わせできないので、接続部の信頼性が劣ることになり、上記効果は期待できない。
A ball grid array (BGA) electrode connected to the
なお、モジュール基板11の形状や寸法によって、長辺11A、11Bのダミーバンプ群105〜108と、短辺11C、11Dのダミーバンプ群109〜112のバンプ数が、図2の配列したバンプ数に限定されるものではない。たとえば、モジュール基板11が正方形であれば、それぞれのダミーバンプ群105〜112のバンプ数は同一で配列することになる。
Depending on the shape and dimensions of the
また、モジュール基板11に搭載された電子部品12のモールドによる封止方法には限定はない。
Moreover, there is no limitation in the sealing method by the mold of the
<第2の実施形態>
図5は、本発明の他の実施形態を示す図で、図1と同一部分は同一符号で示してある。
<Second Embodiment>
FIG. 5 is a diagram showing another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals.
図5では、長辺11A、11Bのダミーバンプ群105〜108が信号バンプ群113の中心と一致する配列、短辺11C、11Dのダミーバンプ群109〜112が信号バンプ群113のピッチに対して1/2ピッチで配列、いわゆる千鳥状の配置となっている。
In FIG. 5, the
本実施形態は、長辺および短辺における信号バンプ群に対するダミーバンプ群の配置が図2と逆転している点で異なる。 The present embodiment is different in that the arrangement of the dummy bump groups with respect to the signal bump groups on the long side and the short side is reversed from that in FIG.
以上の構成を採ることでも、基本的に第1の実施形態と同様の作用・効果を奏することができる。 Even by adopting the above configuration, the same operations and effects as those of the first embodiment can be obtained.
<第3の実施形態>
図6は、さらに本発明の他の実施形態を示す図で、図1と同一部分は同一符号で示してある。
<Third Embodiment>
FIG. 6 is a diagram showing still another embodiment of the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals.
図6では、図2と異なり、長辺11Bの一方のダミーバンプ群108は、他の長辺のダミーバンプ群105、106、107の配列されるバンプ数に対して、1個だけ少なく配列されているという特徴がある。
In FIG. 6, unlike FIG. 2, one
以上の構成にすることにより、基本的に、第1の実施形態と同様の作用・効果を奏することができるのに加え、8群に分けられたダミーバンプ群のうちの1群に方向性を確認するマークを与えたことで、電子回路モジュール1を回路基板20にフェイスダウンボンディングする工程において、誤組立てを防止する効果がある。
With the above configuration, basically the same actions and effects as in the first embodiment can be obtained, and the directionality is confirmed in one of the eight dummy bump groups. By providing the mark to be used, there is an effect of preventing erroneous assembly in the step of face-down bonding the electronic circuit module 1 to the
なお、フェイスダウンボンディングする工程において、方向性を確認する方法は、図6に限定されるものではなく、図1に示したダミーバンプ群105〜112の配列において、配列中に1箇所異なるバンプ数があれば、作用、効果は同等である。
In the face-down bonding process, the method for confirming the directivity is not limited to that shown in FIG. 6, and in the arrangement of the
また、図6では1箇所だけダミーバンプ数を1個だけ少なく配列したが、複数個少なくしたり、1個又は複数個多くしたりしても、上述と同じ効果を得ることができる。 In FIG. 6, the number of dummy bumps is reduced by one at one location. However, the same effect as described above can be obtained even if the number of dummy bumps is reduced or increased by one or more.
1…電子回路モジュール、11…モジュール基板、11A、11B…モジュール基板の長辺、11C、11D…モジュール基板の短辺、12・・・電子部品、13…樹脂モールド、20…回路基板、21・・・接続パッド、100…バンプ群、105〜112…ダミーバンプ群、113…信号バンプ、121…信号バンプピッチ、122、123…ダミーバンプピッチ、124、125…信号バンプとダミーバンプのピッチ DESCRIPTION OF SYMBOLS 1 ... Electronic circuit module, 11 ... Module board, 11A, 11B ... Long side of module board, 11C, 11D ... Short side of module board, 12 ... Electronic component, 13 ... Resin mold, 20 ... Circuit board, 21. ..Connection pads, 100 ... Bump group, 105-112 ... Dummy bump group, 113 ... Signal bump, 121 ... Signal bump pitch, 122, 123 ... Dummy bump pitch, 124, 125 ... Pitch between signal bump and dummy bump
Claims (16)
前記四角形状の基板の辺に平行し、信号線が接続される信号バンプと、その外周に信号が接続されないダミーバンプを配列し、
前記四角形の一方の向い合う2辺に並行して配列されるダミーバンプは、前記四角形の他方の向い合う2辺に並行して配列される信号バンプの中心を含む線上に配列され、
前記四角形の他方の向い合う2辺に並行して配列されるダミーバンプは、前記四角形の一方の向い合う2辺に並行して配列されるダミーバンプと前記四角形の一方の向い合う2辺に並行して配列される信号バンプの中心を含む線上に配列されていないことを特徴とする電子部品回路基板。 An electronic component circuit board in which electrodes by solder bumps arranged in a grid array are formed on the back surface of a rectangular substrate in which a plurality of electronic components are wired,
Parallel to the sides of the rectangular substrate, signal bumps to which signal lines are connected, and dummy bumps to which signals are not connected to the outer periphery thereof are arranged,
Dummy bumps arranged in parallel to one of opposite each other two sides of the square, the center of the signal bumps arranged in parallel to the two sides facing the other of the rectangle are arranged in including line,
The dummy bumps arranged in parallel with the other two opposite sides of the square are parallel to the dummy bumps arranged in parallel with the two opposite sides of the square and the two opposite sides of the square. electronic component circuit board, characterized in that the center of the signal bumps arranged not arranged including line.
前記信号バンプの中心を含まないダミーバンプは、前記信号バンプの中間線上に配列されていることを特徴とする請求項1に記載の電子部品回路基板。 The dummy bump including the center of the signal bump is arranged on a line coinciding with the center of the signal bump,
2. The electronic component circuit board according to claim 1, wherein the dummy bumps not including the center of the signal bumps are arranged on an intermediate line of the signal bumps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020267A JP4860641B2 (en) | 2008-01-31 | 2008-01-31 | Electronic component circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020267A JP4860641B2 (en) | 2008-01-31 | 2008-01-31 | Electronic component circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182172A JP2009182172A (en) | 2009-08-13 |
JP4860641B2 true JP4860641B2 (en) | 2012-01-25 |
Family
ID=41035900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008020267A Active JP4860641B2 (en) | 2008-01-31 | 2008-01-31 | Electronic component circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4860641B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6905171B2 (en) * | 2016-09-30 | 2021-07-21 | 日亜化学工業株式会社 | A package for semiconductor devices and semiconductor devices using them. |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2859143B2 (en) * | 1994-11-08 | 1999-02-17 | 松下電器産業株式会社 | Module parts |
JP2000022034A (en) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | Connection structure of electronic circuit device |
JP3179420B2 (en) * | 1998-11-10 | 2001-06-25 | 日本電気株式会社 | Semiconductor device |
JP2001144214A (en) * | 1999-11-17 | 2001-05-25 | Canon Inc | Semiconductor device and bonding structure thereof |
-
2008
- 2008-01-31 JP JP2008020267A patent/JP4860641B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009182172A (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4658772B2 (en) | Method of manufacturing an integrated circuit package | |
US20070085218A1 (en) | Flip chip package | |
JP2006344824A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20110074037A1 (en) | Semiconductor device | |
US20080073786A1 (en) | Semiconductor device and method of manufacturing the same | |
US20120217637A1 (en) | Substrate for high speed semiconductor package and semiconductor package having the same | |
US20110316150A1 (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP2006080556A5 (en) | ||
JP2006080556A (en) | Integrated circuit carrier | |
JP2006054493A5 (en) | ||
JP2006054493A (en) | Multi-chip integrated circuit carrier | |
JP2011029374A (en) | Semiconductor package and semiconductor package module | |
CN101261975A (en) | Semiconductor device | |
JP2007142017A (en) | Semiconductor device and manufacturing method therefor | |
JP4860641B2 (en) | Electronic component circuit board | |
US20070246814A1 (en) | Ball Grid array package structure | |
JP2009212474A (en) | Semiconductor device and method of manufacturing the same | |
KR20210075270A (en) | Semiconductor module | |
JP2006286829A (en) | Semiconductor device and its manufacturing method | |
KR100612783B1 (en) | Semiconductor device | |
JP2011249398A (en) | Circuit device | |
US20100053923A1 (en) | Semiconductor device and circuit board assembly | |
JP2012069772A (en) | Semiconductor device and manufacturing method therefor | |
JP4767556B2 (en) | Semiconductor device | |
US11670574B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4860641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |