JP4857620B2 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP4857620B2
JP4857620B2 JP2005187681A JP2005187681A JP4857620B2 JP 4857620 B2 JP4857620 B2 JP 4857620B2 JP 2005187681 A JP2005187681 A JP 2005187681A JP 2005187681 A JP2005187681 A JP 2005187681A JP 4857620 B2 JP4857620 B2 JP 4857620B2
Authority
JP
Japan
Prior art keywords
sustain
apl
electrode
period
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005187681A
Other languages
English (en)
Other versions
JP2007010701A (ja
Inventor
豊 吉濱
啓成 谷口
秀彦 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005187681A priority Critical patent/JP4857620B2/ja
Publication of JP2007010701A publication Critical patent/JP2007010701A/ja
Application granted granted Critical
Publication of JP4857620B2 publication Critical patent/JP4857620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置に関する。
AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、「PDP」と略記する)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このようにして構成された放電セルによって表示セルが形成される。
そして、各電極に駆動パルス電圧を印加して各放電セルにガス放電を発生させ、そのガス放電により紫外線を発生させる。そして、その紫外線で赤色(R)、緑色(G)および青色(B)の各色の蛍光体を励起して発光させることによりカラー表示を行っている。
PDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動することにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、放電セルを発光させるために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。また、維持期間において1回の放電によって生じる1回の発光の明るさ(発光輝度)は同じであるが、その発光期間が短いため、1フィールド期間に生じる維持期間の発光の総回数によって表示セルの明るさは異なって見え、発光の回数が多いほど表示セルは明るく発光しているように見える。
このようなPDPを組み込んだプラズマディスプレイ装置では、その消費電力を削減するため、様々な消費電力削減技術が提案されている。
消費電力を削減する技術の一つとして、PDPが容量性の負荷であることに着目し、インダクタを構成要素に含む共振回路によってそのインダクタとPDPの負荷容量とをLC共振させ、PDPの負荷容量に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をPDPの駆動に再利用する、いわゆる電力回収回路が開示されている(例えば、特許文献1参照)。
この技術では、例えば、維持期間における走査電極および維持電極への維持パルス電圧の印加にPDPから回収した電力を再利用し、維持期間に消費される電力を削減することで、消費電力の削減を実現することができる。
一方、PDPでは、消費電力の削減と同様に、画像を見やすく表示することも重要であり、画像を明るく表示して見やすくする技術について様々な提案がなされている。
画像を明るく表示する技術の一つとして、維持期間における維持パルスのパルス数を制御する技術が開示されている。この技術では、維持期間に生じる発光の回数が多いほど表示セルは明るさを増して見えるという原理を応用し、例えば、1フィールドを第1サブフィールドから第8サブフィールド(以下、第1サブフィールドを「SF1」、第2サブフィールドを「SF2」というように略記する)の8つのサブフィールドで構成し、SF1の維持パルス数を1、SF2の維持パルス数を2、以下SF3からSF8までの維持パルス数をそれぞれ4、8、16、32、64、128とした場合に、SF1からSF8までの維持パルス数をそれぞれ2倍の2、4、8、16、32、64、128、256にした2倍モード、SF1からSF8までの維持パルス数をそれぞれ3倍にした3倍モード、同様に4倍にした4倍モードと、サブフィールドの維持パルス数を1倍から2倍、3倍、4倍と変化させる(以下、この維持パルス数の倍率のことを「輝度倍率」と略記する)ことによって維持期間における発光の回数を制御し、画面の明るさを調整する。この技術を用いれば、画像の平均的な明るさ(APL:Average Picture Level)を検出し、検出されたAPLにもとづいて輝度倍率を切り替え、APLが低い場合に輝度倍率を上げることで、暗い画像をより明るく表示することが可能となる(例えば、特許文献2参照)。
また、維持期間における維持パルスのパルス数を整数倍のみならず小数点以下の数値の倍数についても行えるようにし、明るさの変化をより滑らかにした技術も開示されている(例えば、特許文献3参照)。
特公平7−109542号公報 特開平8−286636号公報 特開平11−231833号公報
上述したような技術によれば、維持期間における維持パルス数を増やすことで表示セルの明るさの最大値(以下、「ピーク輝度」と記す)を上げ、表示セルを明るく発光させてダイナミックな画像を表示することができる。しかし、維持期間における維持パルス数は、維持期間の長さおよび維持パルスの周期によって上限が決まるため、その上限を超えて維持パルス数を増やすことはできない。したがって、ピーク輝度も維持パルス数の上限によって制限される。
維持パルス数をさらに増やすためには、維持パルスの周期を短くするか、維持期間を長くすればよい。しかし、維持パルスの周期を短くすると放電が不安定になり、発光にばらつきが生じる恐れがある。そのため、維持パルスの周期を短くして維持パルスのパルス数を増やすことは現実的ではない。また、1フィールド期間内のサブフィールド数を減らせば、それによって減少した初期化期間、書込み期間の分を維持期間に割り当てて維持期間を長くすることができるが、サブフィールド数を減らすと階調が粗く表示されるようになってしまい、偽輪郭等のノイズが目立ちやすくなるといった問題が生じる。
本発明は、このような課題に鑑みてなされたものであり、維持期間の長さを変えることなくピーク輝度をさらに上げ、よりダイナミックで迫力のある画像を表示することができるプラズマディスプレイ装置を提供することを目的とする。
このような目的を達成するために、本発明のプラズマディスプレイ装置は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルと、走査電極に接続される走査電極駆動回路と、維持電極に接続される維持電極駆動回路とを備え、走査電極駆動回路および維持電極駆動回路は、1フィールドを構成する複数のサブフィールドの各維持期間において走査電極または維持電極に印加する維持パルスを発生させる維持パルス発生回路をそれぞれ有し、維持パルス発生回路は、プラズマディスプレイパネルの電極の容量性負荷に蓄積された電力をLC共振によってコンデンサに回収しその回収した電力をプラズマディスプレイパネルの駆動に再利用する電力回収部と、プラズマディスプレイパネルの電極を電源電位にクランプする電源クランプスイッチおよび電極を接地電位にクランプする接地クランプスイッチを有するクランプ部とからなり、プラズマディスプレイパネルに表示する画像のAPLが所定の値以上の時は、画像のAPLが大きくなるにつれて維持パルスの立ち上がりにおける電力回収部による電力の供給期間を一定にしたまま輝度倍率を下げ、前記画像のAPLが所定の値より低い時は、画像のAPLが所定の値以上の時の輝度倍率より高い輝度倍率に固定したまま、画像のAPLが小さくなるにつれて維持パルスの立ち上がりにおける電力回収部による電力の供給期間を段階的に短くするように構成したことを特徴とする。
この構成によれば、維持期間の長さを変えることなくピーク輝度をさらに上げ、よりダイナミックで迫力のある画像を表示することが可能となる。
また、維持パルス発生回路は、APLの低い画像をPDPに表示する場合の電力回収部による電力の供給期間を、APLの高い画像をPDPに表示する場合の電力回収部による電力の供給期間よりも短くする構成としてもよい。この構成によれば、全体的に画像の輝度値が小さく、また輝度値の高い領域があったとしてもそれの全体に占める割合が小さいAPLの低い画像においてピーク輝度を上げるので、ピーク輝度を上げるために必要となる電力の増加が少なく、消費電力への影響を抑えつつよりダイナミックで迫力のある画像を表示することが可能となる。
また、PDPに表示する画像のAPLが低くなるにつれて電力回収部による電力の供給期間を段階的に短くする構成としてもよい。この構成によれば、段階的にピーク輝度を上げることができるので、APLの変動によるピーク輝度の変化を滑らかにし、動画が不自然に表示されることを防止することができる。
また、維持パルス発生回路は、PDPに表示する画像のAPLにもとづき維持パルスのパルス数を増加させ、維持期間における維持パルスのパルス数が最大となるAPLの範囲において、電力回収部による電力の供給期間を段階的に短くする構成としてもよい。この構成によれば、所定のAPL以上の画像を表示するときには維持期間における維持パルス数の制御によってピーク輝度を上げ、所定のAPL未満の画像を表示するときには、維持パルスの立ち上がり期間を短くしてさらにピーク輝度を上げることで、消費電力への影響を抑えた駆動を行うとともにピーク輝度の変化を滑らかにして動画が不自然に表示されることを防止し、さらにダイナミックで迫力のある画像を表示することができるようになる。
本発明によれば、維持期間の長さを変えることなくピーク輝度をさらに上げ、よりダイナミックで迫力のある画像を表示することができるプラズマディスプレイ装置を提供することができる。
以下、本発明の実施の形態によるプラズマディスプレイ装置について、図面を参照しながら説明する。
(実施の形態1)
図1は、PDP10の構造を示す斜視図である。第1の基板であるガラス製の前面板20上には、ストライプ状の走査電極22とストライプ状の維持電極23とで対をなす表示電極が複数形成されている。そして走査電極22と維持電極23とを覆うように誘電体層24が形成され、その誘電体層24上に保護層25が形成されている。
第2の基板である背面板30上には、走査電極22および維持電極23と立体交差するように、誘電体層33で覆われた複数のストライプ状のデータ電極32が形成されている。誘電体層33上にはデータ電極32と平行に複数の隔壁34が配置され、この隔壁34間の誘電体層33上に蛍光体層35が設けられている。また、データ電極32は隣り合う隔壁34の間の位置に配置されている。
これら前面板20と背面板30とは、走査電極22および維持電極23とデータ電極32とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部がガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン(Ne)とキセノン(Xe)の混合ガスが放電ガスとして封入されている。放電空間は、隔壁34によって複数の区画に仕切られており、各区画には赤色(R)、緑色(G)および青色(B)の各色に発光する蛍光体層35が順次配置されている。そして、走査電極22および維持電極23とデータ電極32とが交差する部分に放電セルが形成され、各色に発光する蛍光体層35が形成された隣接する3つの放電セルにより1つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
そして、走査電極22、維持電極23、データ電極32はそれぞれの電極端子がガラス基板の端部に引き出されストライプ状に配列されている。
図2は、PDP10の電極配列図である。行方向にn行の走査電極SC〜SC(図1の走査電極22)とn行の維持電極SU〜SU(図1の維持電極23)とが交互に配列され、列方向にはm列のデータ電極D〜D(図1のデータ電極32)が配列されている。そして、一対の走査電極SC、維持電極SU(i=1〜n)と1つのデータ電極D(j=1〜m)とを含む放電セルCi,jが放電空間内に形成され、放電セルCの総数は(m×n)個になる。
このような構成のPDP10においては、ガス放電により紫外線を発生させ、その紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、PDP10は、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
図3は、PDP10の各電極に印加する駆動電圧波形を示す図である。図3に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様である。したがって、ここでは1つのサブフィールドについてのみ動作を説明する。
まず、初期化期間では、正のパルス電圧を全ての走査電極SC〜SCに印加し、走査電極SC〜SCおよび維持電極SU〜SUを覆う誘電体層24上の保護層25および蛍光体層35上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きを持つ。
具体的には、初期化期間前半部では、データ電極D〜D、維持電極SU〜SUをそれぞれ0(V)に保持し、走査電極SC〜SCには、データ電極D〜Dに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ1回目の微弱な初期化放電が起こる。そして、走査電極SC〜SC上部に負の壁電圧が蓄積されるとともに、データ電極D〜D上部および維持電極SU〜SU上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
初期化期間後半部では、維持電極SU〜SUを正電圧Veに保ち、走査電極SC〜SCには、維持電極SU〜SUに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間でそれぞれ2回目の微弱な初期化放電が起こる。そして、走査電極SC〜SC上部の負の壁電圧および維持電極SU〜SU上部の正の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する(以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する)。
次に、書込み期間では、全ての走査電極SC〜SCに順次負の走査パルスを印加することによって走査を行う。そして、走査電極SC〜SCを走査している間に、表示データにもとづきデータ電極D〜Dに正の書込みパルス電圧を印加する。こうして走査電極SC〜SCとデータ電極D〜Dとの間に書込み放電が発生し、走査電極SC〜SC上の保護層25の表面に壁電荷が形成される。
具体的には、書込み期間では、走査電極SC〜SCを一旦電圧Vsに保持する。次に、放電セルCp,1〜Cp,m(pは1〜nの整数)の書込み動作では、走査電極SCに走査パルス電圧Vaを印加するとともに、データ電極D〜Dのうちp行目に表示すべき映像信号に対応するデータ電極D(DはD〜Dのうち映像信号にもとづき選択されるデータ電極)に正の書込みパルス電圧Vdを印加する。こうして、書込みパルス電圧が印加されたデータ電極Dと走査パルス電圧が印加された走査電極SCとの交差部に対応する放電セルCp,qで書込み放電が発生する。この書込み放電により放電セルCp,qの走査電極SC上部に正電圧が蓄積され、維持電極SU上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をn行目の放電セルCn,qに至るまで行い、書込み動作が終了する。
続く維持期間では、一定の期間、走査電極SC〜SCと維持電極SU〜SUとの間に放電を維持するのに十分な電圧を印加する。これにより、走査電極SC〜SCと維持電極SU〜SUとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層35の励起発光は起こらない。
具体的には、維持期間では、走査電極SC〜SCを0(V)に一旦戻した後、維持電極SU〜SUを0(V)に戻す。その後、走査電極SC〜SCに正の維持パルス電圧Vuを印加する。このとき、書込み放電を起こした放電セルCp,qにおける走査電極SC上部と維持電極SU上部との間の電圧は、正の維持パルス電圧Vuに加えて、書込み期間において走査電極SC上部および維持電極SU上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、1回目の維持放電が発生する。そして、維持放電を起こした放電セルCp,qでは、維持放電発生時における走査電極SCと維持電極SUとの電位差を打ち消すように走査電極SC上部に負電圧が蓄積され、維持電極SU上部に正電圧が蓄積される。こうして、1回目の維持放電が終了する。1回目の維持放電の後、走査電極SC〜SCを0(V)に戻し、その後、維持電極SU〜SUにVuを印加する。このとき、1回目の維持放電を起こした放電セルCp,qにおける走査電極SC上部と維持電極SU上部との間の電圧は、正の維持パルス電圧Vuに加えて、1回目の維持放電において走査電極SC上部および維持電極SU上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、2回目の維持放電が発生する。以降同様に、走査電極SC〜SCと維持電極SU〜SUとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCp,qに対して維持パルスの回数だけ維持放電が継続して行われる。
図4は、本発明の実施の形態1におけるプラズマディスプレイ装置の電気的構成を示すブロック図である。図4に示すプラズマディスプレイ装置は、A/Dコンバータ1、映像信号処理回路2、サブフィールド処理回路3、データ電極駆動回路4、走査電極駆動回路5、維持電極駆動回路6、PDP10を備えている。
A/Dコンバータ1は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路2は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってPDP10に発光表示するため、1フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。また、映像信号処理回路2は内部にAPL検出回路21を有しており、APL検出回路21は、入力されたデジタルの映像信号の輝度値を1フィールド期間または1フレーム期間に亘って累積する等の一般に知られた手法を用いることによって平均的な明るさ、すなわちAPLを検出し、それをAPLデータとして出力する。
サブフィールド処理回路3は、映像信号処理回路2で作成されたサブフィールドデータおよびAPLデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路4、走査電極駆動回路5、維持電極駆動回路6へそれぞれ出力する。なお、検出されたAPLと回路駆動との関係については、後で詳しく説明する。
PDP10は、上述したとおり、行方向にn行の走査電極SC〜SC(図1の走査電極22)とn行の維持電極SU〜SU(図1の維持電極23)とが交互に配列され、列方向にm列のデータ電極D〜D(図1のデータ電極32)が配列されている。そして、一対の走査電極SC、維持電極SU(i=1〜n)と1つのデータ電極D(j=1〜m)とを含む放電セルCi,jが放電空間内に(m×n)個形成され、赤色、緑色および青色の各色に発光する3つの放電セルにより1つの画素が構成される。
データ電極駆動回路4は、データ電極駆動回路用制御信号にもとづいて各データ電極Dを独立して駆動する。
走査電極駆動回路5は、維持期間に走査電極SC〜SCに印加する維持パルスを発生するための維持パルス発生回路51を内部に備え、各走査電極SC〜SCをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極SC〜SCを独立して駆動する。
維持電極駆動回路6は、維持期間に維持電極SU〜SUに印加する維持パルスを発生するための維持パルス発生回路61を内部に備え、PDP10の全ての維持電極SU〜SUをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極SU〜SUを駆動する。
図5は、本発明の実施の形態1のプラズマディスプレイ装置における走査電極駆動回路5の維持パルス発生回路51および維持電極駆動回路6の維持パルス発生回路61を示した回路図である。
以下、維持パルス発生回路51について説明するが、維持パルス発生回路61も同様の動作を行う。
維持パルス発生回路51は、コイルL1と回収コンデンサC1とスイッチング素子S1、S2と逆流防止用ダイオードD1、D2とを有する電力回収部と、電圧値Vuの定電圧電源V1と、一端が定電圧電源V1に接続された電源クランプスイッチであるスイッチング素子S5および一端が接地電位に接続された接地クランプスイッチであるスイッチング素子S6を有する電圧クランプ部とからなる。電力回収部では、インダクタンス素子であるコイルL1を用いることによりPDP10の容量性負荷(走査電極SC〜SCに生じた容量性負荷)とコイルL1のインダクタンスとをLC共振させて、電力の回収および供給を行う。電力の回収時には、PDP10の容量性負荷に蓄えられた電力を、逆流防止用ダイオードD2およびスイッチング素子S2を介して回収コンデンサC1に移動させる。電力の供給時には、回収コンデンサC1に蓄えられた電力を、スイッチング素子S1および逆流防止用ダイオードD1を介してPDP10(走査電極SC〜SC)に移動する。こうして維持期間における走査電極SC〜SCの駆動を行う。したがって電力回収部では、維持期間において、電源から電力を供給されることなく、LC共振によって走査電極SC〜SCの駆動を行うため、実質的な消費電力は0となる。
一方、電圧クランプ部は、電圧値Vuの定電圧電源V1からスイッチング素子S5を介して走査電極SC〜SCに電力を供給して走査電極SC〜SCを電圧値Vuにクランプし、また、走査電極SC〜SCをスイッチング素子S6を介して接地電位にクランプすることによって、走査電極SC〜SCの駆動を行う。したがって、電圧クランプ部による走査電極SC〜SCの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、定電圧電源V1から電力が供給されることによる消費電力が発生する。
こうして維持パルス発生回路51は、スイッチング素子S1、S2、S5、S6の切り替えによって、電力回収部と電圧クランプ部とを切り替え、走査電極SC〜SCに印加するための維持パルスを発生する。このとき、LC共振を利用した維持パルス発生回路51では、維持パルスの電圧が極大値になるまで電力回収部によって電力供給を行い、その後電圧クランプ部に切り替えることで、実質的な消費電力が0である電力回収部を最大限に利用した駆動を行うことができ、走査電極駆動回路5の消費電力を低減することができる。
なお、スイッチング素子S1、S2、S5、S6は、MOSFET等のスイッチング動作を行う一般に知られた素子からなる。
また、維持電極駆動回路6における維持パルス発生回路61は、電圧値Vuの定電圧電源V2と、コイルL2と回収コンデンサC2とスイッチング素子S3、S4と逆流防止用ダイオードD3、D4とを有する電力回収部と、スイッチング素子S7、S8を有する電圧クランプ部とからなり、PDP10の容量性負荷(維持電極SU〜SUに生じた容量性負荷)とコイルL2のインダクタンスとを共振させて、回収コンデンサC2に電力の回収を行う構成であり、その動作は維持パルス発生回路51と同様であるので説明を省略する。
このように、維持パルス発生回路51および維持パルス発生回路61によるPDP10の駆動では、PDP10の容量性負荷に蓄えられた電力を回収しそれを再利用することにより消費電力の削減を実現することができる。
図6は、本発明の実施の形態1のプラズマディスプレイ装置における維持パルス発生回路51が発生する維持パルスの電圧波形とスイッチング素子S1、S2、S5、S6の導通状態を示す図である。
まず、tA1期間では、スイッチング素子S1を導通状態(ON)にし、スイッチング素子S2、S5、S6を非導通状態(OFF)にして、電力回収部のコイルL1のインダクタンスとPDP10の容量性負荷(走査電極SC〜SCの容量性負荷)とのLC共振によって回収コンデンサC1からPDP10の容量性負荷へ電力供給を行う。このとき、回収コンデンサC1の容量はPDP10の容量性負荷と比較して十分大きく、また回収コンデンサC1は定電圧電源V1の電圧値Vuの半分の1/2Vuに充電されている。
スイッチング素子S1が導通すると、コイルL1とPDP10の容量性負荷とのLC共振によってコイルL1を通して回収コンデンサC1からPDP10に電流が流れ始め、PDP10の容量性負荷を充電し始める。そして維持パルス発生回路51からの出力電圧が極大値Vに達した時点で回収コンデンサC1からPDP10に流れる電流は0となる。この極大値Vは回収コンデンサC1の電圧値の2倍に近い値となるが、放電による電力消費、駆動インピーダンスの電圧降下等のためVuには達しない。そして、本発明の実施の形態1では、このtA1期間を500nsecに設定している。
続くtA2期間では、維持パルス発生回路51からの出力電圧が極大値Vになった時点でスイッチング素子S5をONにし、スイッチング素子S1をOFFにして、電圧クランプ部による電圧印加に切り替える。これにより、定電圧電源V1からPDP10へスイッチング素子S5を介して電力が供給され、維持パルスは速やかに電圧Vuまで引き上げられる。
続くtA3期間では、再び電力回収部に切り替え、PDP10の容量性負荷に蓄積された電力を回収コンデンサC1に回収する。スイッチング素子S2をONにし、スイッチング素子S5をOFFにすることで、再びコイルL1のインダクタンスとPDP10の容量性負荷とがLC共振し、今度はコイルL1を通してPDP10から回収コンデンサC1に電流が流れ始め、回収コンデンサC1に充電される。そしてPDP10の電圧が極小値Vに達した時点でPDP10から回収コンデンサC1に流れる電流は0となる。この極小値Vは駆動インピーダンス等のため接地電位にはならない。
続くtA4期間では、PDP10の電圧が極小値Vになった時点でスイッチング素子S6をONにし、スイッチング素子S2をOFFにして、再び電圧クランプ部による駆動に切り替える。これによりPDP10の容量性負荷に残留した電力は接地電位へ放出され、維持パルスの電圧は速やかに0(V)に引き下げられる。
このように、維持パルス発生回路51では、維持パルスの電圧が極大値Vになった時点で電圧クランプ部に切り替えて、実質的な消費電力が0である電力回収部による駆動を最大限に利用した駆動を行うため、維持パルス発生に要する消費電力を最小にすることができる。
ここで、本発明者は、維持パルスの立ち上がり期間、すなわち図6のtA1を短縮することで表示セルにおける放電1回あたりの発光輝度が向上することを実験により見出した。本発明者が行った実験では、500nsecの立ち上がり期間tA1を300nsecにすることで、発光輝度が約20%向上することが確認された。
図7は、本発明の実施の形態1のプラズマディスプレイ装置における維持パルス発生回路51が発生する発光輝度を向上させた維持パルスの電圧波形とスイッチング素子S1、S2、S5、S6の導通状態を示す図である。なお、図7に示した維持パルスの電圧波形は、図6に示した維持パルスの電圧波形と立ち上がり期間が異なるだけで、スイッチング素子S1、S2、S5、S6の制御方法は図6と同様であるので、説明を省略する。
図7に示した維持パルスでは、立ち上がり期間tB1を、図6に示したtA1の500nsecから300nsecに短縮している。すなわち、維持パルス発生回路51からの出力電圧が極大値Vより低いVでスイッチング素子S5をONにし、スイッチング素子S1をOFFにして、電圧クランプ部による電圧印加に切り替えている。また、電圧クランプ部による電圧印加期間tB2を図6に示したtA2よりも200nsec長くして、維持パルスの周期が変わらないようにしている。
続くtA3期間とtA4期間については維持パルスAと同様の動作を行うため、説明を省略する。
このように、維持パルスの立ち上がり期間を短縮することにより、表示セルにおける放電1回あたりの発光輝度を約20%向上させることができる。また、維持パルスの周期を変えないようにすることで、放電を安定に発生させることができる。
また、本発明者は、維持パルスの立ち上がり期間を500nsecから450nsec、400nsec、350nsec、300nsecと50nsecずつ短縮していき、それにより表示セルにおける放電1回あたりの発光輝度がどのように変化するかを確認する実験を行った。その実験では、維持パルスの立ち上がり期間の短縮分にほぼ比例するように、発光輝度がそれぞれ5%、10%、15%、20%と向上することが確認された。これは、立ち上がり期間を短縮すること、すなわちクランプ部から低いインピーダンスでPDP10へ電力供給を行うタイミングを早めることで維持パルスの立ち上がりが急峻となり、電圧の変化が急峻な状態で維持放電が発生する表示セルが増加することによると考えられる。
一方、クランプ部からの電圧印加では、上述したように、定電圧電源V1からの電力供給によって消費電力が発生するため、クランプ部からの電圧印加によって放電が発生する表示セルの割合が増えるほど消費電力も増加する。
そこで、本発明の実施の形態では、これらの関係に着目し、比較的消費電力の少ない低APLの画像において、維持パルスの立ち上がりを短縮してピーク輝度を向上させる駆動を行う。
図8は、本発明の実施の形態1のプラズマディスプレイ装置において維持パルス発生回路51が発生する維持パルスの輝度倍率および維持パルスの立ち上がり期間とAPLとの関係、およびそのときのピーク輝度と消費電力の状態を示した図である。
本発明の実施の形態1では、図8(a)に示したように、APL100%の画像を表示するときの維持パルスの輝度倍率を1倍としてAPL20%以下の画像を表示するときの輝度倍率を5倍にし、APL100%の画像表示からAPL20%の画像表示に至るまで輝度倍率を1倍から5倍へと徐々に大きくしている。なお、本発明の実施の形態1においては、このときの輝度倍率1倍から5倍までを120段階に分けて行っている。また、このとき小数点以下の輝度倍率が発生するが、この小数点以下の輝度倍率は、例えば上述した特許文献3に記載の方法を用いることにより実現することができる。
そして、APL100%の画像表示からAPL20%の画像表示に至るまでの間の輝度倍率は、図8(b)に示すように、APL100%の画像表示からAPL20%の画像表示に至るまでの間の消費電力が一定となるように行う。すなわち、APL50%の画像を表示するときの輝度倍率を2倍とすることで、APL50%の画像を表示するときの消費電力とAPL100%の画像を表示するときの消費電力とを同等にし、同様に、APL33%の画像を表示するときの輝度倍率を3倍、APL25%の画像を表示するときの輝度倍率を4倍、APL20%の画像を表示するときの輝度倍率を5倍として、それぞれの消費電力をAPL100%の画像を表示するときの消費電力と同等にする。また、それらのAPLの間の画像表示のときの輝度倍率を、それぞれAPL100%の画像を表示するときの消費電力と同等となるように制御する。これにより、APL20%の画像からAPL100%の画像を表示するまでの消費電力を一定にすることができる。
なお、本発明の実施の形態1においては輝度倍率の最大値を5倍としているが、これは、維持パルスの周期と各サブフィールドにおける維持期間との関係においてその数値が最大値となっているからに過ぎず、なんら本発明の実施の形態1における輝度倍率の最大値をこの数値に限定するものではない。
そして、輝度倍率を1倍から5倍にすることで、ピーク輝度も輝度倍率に比例して大きくなる。すなわち、図8(d)に示すように、APL100%の画像を表示するとき、すなわち輝度倍率1倍のときのピーク輝度を1とすると、輝度倍率が3倍のときにはピーク輝度は3倍となり、輝度倍率が5倍のときにはピーク輝度も5倍となる。
また、本発明の実施の形態では、表示する画像のAPLが低くなるにつれて輝度倍率を大きくしているが、これは、以下のような理由による。すなわち、APLが高い画像は全体的に輝度値の高い画像となるため、仮に輝度倍率を大きくしてピーク輝度を上げても全体的に明るくなるだけで画像のダイナミックさはそれほど大きくは変わらない。また、APLが高い画像でピーク輝度をさらに上げるとその分消費電力が増大するといった問題も生じる。一方、APLが低い画像では、全体的に輝度値が低くかったり、また、全体的に輝度値が低い中に一部輝度値の高い領域が存在するような画像であることが多いため、ピーク輝度を上げることで暗い部分と明るい部分との輝度差をさらに大きくすることができ、よりダイナミックな迫力のある画像を表示することが可能となるからである。
一方、APL20%以下では、輝度倍率が5倍に固定されているため、輝度倍率によるピーク輝度の倍率は5倍のままである。そこで、本発明の実施の形態1では、APL20%以下の画像表示において、維持パルスの立ち上がり期間を短縮することにより表示セルにおける放電1回あたりの発光輝度を向上させ、さらにピーク輝度を上げる構成とする。
図8(c)に示すように、本実施の形態では、APL4%以下の画像を表示するときには、維持パルスの立ち上がり期間を300nsecとする。これにより、ピーク輝度を20%向上させることができるので、輝度倍率を5倍にしたことによるピーク輝度のさらに20%増し、すなわち輝度倍率6倍に相当するピーク輝度を実現することができる。
そして、APL5%から10%の画像を表示するときには維持パルスの立ち上がり期間を350nsec、APL11%からAPL15%においては400nsec、APL16%からAPL20%においては450nsec、APL20%以上においては500nsecとしている。これにより、輝度倍率5倍のピーク輝度から輝度倍率6倍に相当するピーク輝度に至るまで段階的にピーク輝度を上げることができるので、APLの変動によるピーク輝度の変化は滑らかになり、動画が不自然に表示されることを防止することができる。
なお、輝度倍率が5倍に固定されたAPL20%以下の画像表示においては、表示される画像のAPLに応じて消費電力は徐々に小さくなっていくため、維持パルス発生回路51の駆動マージンに関しその分の余裕が生じる。また、APL20%以下の画像の場合、全体的に画像の輝度値が小さく、また輝度値の高い領域があったとしてもそれが全体に占める割合は小さいため、ピーク輝度をさらに上げることによって発生する消費電力の増加は決して大きいものではなく、このことは実験によっても確かめられている。したがって、維持パルスの立ち上がり期間の短縮によってピーク輝度を上げるために必要となる電力の増加による、維持パルス発生回路51の駆動マージンへの影響は非常に小さい。このように、所定のAPL以下、本実施の形態においてはAPL20%以下の画像の表示において維持パルスの立ち上がり期間を短縮させることにより、消費電力への影響を抑えつつ、さらにダイナミックで迫力のある画像を表示することが可能となる。
なお、本発明の実施の形態1においては維持パルス発生回路51を例に挙げて説明を行ったが、維持パルス発生回路61も同様の構成であり、同様の動作を行う。
以上述べたように、本発明の実施の形態1におけるプラズマディスプレイ装置においては、APL100%から所定のAPL(例えば、APL20%)までの画像を表示するときには消費電力が一定となるように輝度倍率を制御してピーク輝度を上げていくことで、よりダイナミックで迫力のある画像を表示し、所定のAPL(例えば、APL20%)未満の画像を表示するときには、維持パルスの立ち上がり期間を段階的に短くしてさらにピーク輝度を上げていくことで、消費電力への影響を抑えた駆動を行うとともにピーク輝度の変化を滑らかにして動画が不自然に表示されることを防止し、さらにダイナミックで迫力のある画像を表示することができるようになる。
なお、本発明の実施の形態1では、維持パルスの立ち上がり期間を50nsec毎に短縮する構成を説明したが、これは単に一例を示したに過ぎず、例えば、25nsecや10nsec等の50nsec以外の時間単位で維持パルスの立ち上がり期間を短縮する構成であってもかまわない。
また、本発明の実施の形態1においては、維持パルス波形の立ち上がりにおいて放電を発生さえる構成にもとづき説明を行ったが、維持パルス波形の立ち下がりにおいて放電を発生させる場合においても実施の形態と同様の構成とすることで、同様の効果を得ることができる。
また、本発明の実施の形態1において示した輝度倍率や立ち上がり期間等の各種の数値は単に一例を示したに過ぎず、PDPや回路の特性、あるいは製品仕様等に合わせて最適な値に設定することが望ましい。
本発明に係るプラズマディスプレイ装置は、維持期間の長さを変えることなくピーク輝度をさらに上げ、よりダイナミックで迫力のある画像を表示することができるので、プラズマディスプレイ装置として有用である。
PDPの構造を示す斜視図 PDPの電極配列図 PDPの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態1におけるプラズマディスプレイ装置の電気的構成を示すブロック図 同プラズマディスプレイ装置における走査電極駆動回路の維持パルス発生回路および維持電極駆動回路の維持パルス発生回路を示した回路図 同プラズマディスプレイ装置における維持パルス発生回路が発生する維持パルスの電圧波形とスイッチング素子の導通状態を示す図 同プラズマディスプレイ装置における維持パルス発生回路が発生する発光輝度を向上させた維持パルスの電圧波形とスイッチング素子の導通状態を示す図 同プラズマディスプレイ装置において維持パルス発生回路が発生する維持パルスの輝度倍率および維持パルスの立ち上がり期間とAPLとの関係、およびそのときのピーク輝度と消費電力の状態を示した図
符号の説明
1 A/Dコンバータ
2 映像信号処理回路
3 サブフィールド処理回路
4 データ電極駆動回路
5 走査電極駆動回路
6 維持電極駆動回路
10 プラズマディスプレイパネル(PDP)
20 (ガラス製の)前面板
21 APL検出回路
22 走査電極
23 維持電極
24,33 誘電体層
25 保護層
30 背面板
32 データ電極
34 隔壁
35 蛍光体層
51,61 維持パルス発生回路
S1,S2,S3,S4,S5,S6,S7,S8 スイッチング素子
L1,L2 コイル
C1,C2 回収コンデンサ
D1,D2,D3,D4 逆流防止用ダイオード
V1,V2 定電圧電源

Claims (1)

  1. 表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルと、前記走査電極に接続される走査電極駆動回路と、前記維持電極に接続される維持電極駆動回路とを備え、
    前記走査電極駆動回路および前記維持電極駆動回路は、1フィールドを構成する複数のサブフィールドの各維持期間において前記走査電極または前記維持電極に印加する維持パルスを発生させる維持パルス発生回路をそれぞれ有し、
    前記維持パルス発生回路は、前記プラズマディスプレイパネルの電極の容量性負荷に蓄積された電力をLC共振によってコンデンサに回収しその回収した電力を前記プラズマディスプレイパネルの駆動に再利用する電力回収部と、前記プラズマディスプレイパネルの電極を電源電位にクランプする電源クランプスイッチおよび電極を接地電位にクランプする接地クランプスイッチを有するクランプ部とからなり、
    前記プラズマディスプレイパネルに表示する画像のAPLが所定の値以上の時は、前記画像のAPLが大きくなるにつれて前記維持パルスの立ち上がりにおける前記電力回収部による電力の供給期間を一定にしたまま輝度倍率を下げ、
    前記画像のAPLが所定の値より低い時は、前記画像のAPLが所定の値以上の時の輝度倍率より高い輝度倍率に固定したまま、前記画像のAPLが小さくなるにつれて前記維持パルスの立ち上がりにおける前記電力回収部による電力の供給期間を段階的に短くするように構成したことを特徴とするプラズマディスプレイ装置。
JP2005187681A 2005-06-28 2005-06-28 プラズマディスプレイ装置 Expired - Fee Related JP4857620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005187681A JP4857620B2 (ja) 2005-06-28 2005-06-28 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005187681A JP4857620B2 (ja) 2005-06-28 2005-06-28 プラズマディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2007010701A JP2007010701A (ja) 2007-01-18
JP4857620B2 true JP4857620B2 (ja) 2012-01-18

Family

ID=37749362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005187681A Expired - Fee Related JP4857620B2 (ja) 2005-06-28 2005-06-28 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP4857620B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012967B1 (ko) * 2007-02-27 2011-02-08 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법
JPWO2009098771A1 (ja) * 2008-02-07 2011-05-26 株式会社日立製作所 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3603712B2 (ja) * 1999-12-24 2004-12-22 日本電気株式会社 プラズマディスプレイパネルの駆動装置とその駆動方法
JP3427036B2 (ja) * 2000-03-30 2003-07-14 富士通日立プラズマディスプレイ株式会社 表示パネルの駆動方法及びパネル表示装置
JP2004045704A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法および駆動装置
JP4287809B2 (ja) * 2004-11-29 2009-07-01 日立プラズマディスプレイ株式会社 表示装置及びその駆動方法

Also Published As

Publication number Publication date
JP2007010701A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4846974B2 (ja) プラズマディスプレイ装置
US7583033B2 (en) Plasma display panel driving circuit and plasma display apparatus
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
JP4857621B2 (ja) プラズマディスプレイ装置
JP4338766B2 (ja) プラズマディスプレイパネル駆動回路
US20050082957A1 (en) Display panel with energy recovery system
JP2007033736A (ja) プラズマディスプレイ装置
US20100118056A1 (en) Plasma display device and plasma display panel driving method
JP4857620B2 (ja) プラズマディスプレイ装置
JP4816728B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007219502A (ja) プラズマディスプレイ装置の駆動方法
JP2005004220A (ja) プラズマディスプレイパネルの駆動装置および方法
US20090278863A1 (en) Plasma display panel drive method and plasma display device
US7474278B2 (en) Plasma display apparatus and method of driving the same
WO2010146787A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006259061A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007094292A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2007094293A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US20090303223A1 (en) Method for driving plasma display panel
KR100647684B1 (ko) 플라즈마 디스플레이 패널 구동장치
JP2009192589A (ja) プラズマディスプレイ装置
JP2007057633A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
WO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008008980A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR20090086251A (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees