JP4854496B2

JP4854496B2 - Digital data transmission device

Info

Publication number: JP4854496B2
Application number: JP2006341781A
Authority: JP
Inventors: 明記橋本; 陽一鈴木; 和義正源; 祥次田中; 久筋誡
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2006-12-19
Filing date: 2006-12-19
Publication date: 2012-01-18
Anticipated expiration: 2026-12-19
Also published as: JP2008154102A

Description

本発明は、デジタルデータの伝送技術に係り、特に、フレーム構造を構成してデータ伝送を行なう送信装置に関する。 The present invention relates to a transmission technique for digital data, in particular, it relates to a transmission apparatus for transmitting data to a frame structure.

まず、ＢＳデジタル放送の伝送方式について説明する。図１は、ＢＳデジタル放送の多重フレームの構成を示す図である。図１において、ＢＳデジタル放送の多重フレームにおいては、８つのフレーム＃１〜＃８により１チャンネルのスーパーフレームが構成される。フレーム＃１〜＃８は、それぞれ４８個のスロット＃１〜＃４８により構成される。ここで、「スロット」は、ＭＰＥＧ−２ＴＳ（トランスポートストリーム）のパケット（１８８バイト）のうち先頭の同期バイト（１バイト）を除いた部分、およびＲＳ（リードソロモン）符号のパリティ（１６バイト）をデータとして格納できるメモリ上の領域である。また、各スロットの先頭バイトには、フレーム同期信号、ＴＭＣＣ（Transmission ＆ Multiplexing Configuration Control：伝送多重構成制御）信号、スーパーフレーム同期信号等が付加される。 First, a BS digital broadcast transmission method will be described. FIG. 1 is a diagram illustrating a configuration of a multiplex frame of BS digital broadcasting. In FIG. 1, in a multiplex frame of BS digital broadcasting, a super frame of one channel is constituted by eight frames # 1 to # 8. Frames # 1 to # 8 are each composed of 48 slots # 1 to # 48. Here, the “slot” is a portion of the MPEG-2 TS (transport stream) packet (188 bytes) excluding the leading synchronization byte (1 byte), and the parity (16 bytes) of the RS (Reed Solomon) code. ) In the memory where data can be stored. In addition, a frame synchronization signal, a TMCC (Transmission & Multiplexing Configuration Control) signal, a superframe synchronization signal, and the like are added to the first byte of each slot.

ＴＭＣＣ信号には、伝送の制御を行う情報等が書き込まれており、１つのスーパーフレームに多重されたＴＭＣＣ信号を１まとまりとして１セットの制御内容が書き込まれている。この制御内容によって、時間軸において２つ後のスーパーフレームの伝送制御が行われる。伝送制御の一つとして、ＢＳデジタル放送のＴＭＣＣ信号では、各スロットに対し、表１に示す伝送モードを指定することができる。「値」は、ＴＭＣＣ信号のうちの伝送モードを指定するビットの値を示している。また「伝送モード」は、変調方式と内符号符号化率との組み合わせを意味しており、ＢＰＳＫ、ＱＰＳＫおよびＴＣ８ＰＳＫの変調方式と、１／２〜７／８の符号化率ｒの内符号とを組み合わせた７通りの伝送が可能となっている。 Information for controlling transmission is written in the TMCC signal, and one set of control contents is written as a group of TMCC signals multiplexed in one superframe. Depending on this control content, transmission control of the next superframe on the time axis is performed. As one of transmission controls, the transmission mode shown in Table 1 can be designated for each slot in the BSCC digital broadcast TMCC signal. “Value” indicates the value of a bit that designates the transmission mode of the TMCC signal. “Transmission mode” means a combination of a modulation scheme and an inner code coding rate, and a modulation scheme of BPSK, QPSK, and TC8PSK, and an inner code having a coding rate r of 1/2 to 7/8, Seven types of transmissions are possible in combination.

図２は、スロットの割り当ての規則を示す図である。ＴＭＣＣ信号により指定される伝送モードは、表１に示したように、変調方式自体の周波数利用効率と内符号の符号化率との積で計算される周波数利用効率が単純な整数比になるように構成されている。すなわち、８ＰＳＫ、ＱＰＳＫおよびＢＰＳＫの周波数利用効率は、それぞれ３［ｂｐｓ／Ｈｚ］、２［ｂｐｓ／Ｈｚ］および１［ｂｐｓ／Ｈｚ］であるから、ＢＰＳＫ（ｒ＝１／２）、ＱＰＳＫ（ｒ＝１／２）、ＱＰＳＫ（ｒ＝２／３）、ＱＰＳＫ（ｒ＝３／４）、ＱＰＳＫ（ｒ＝５／６）、ＱＰＳＫ（ｒ＝７／８）およびＴＣ８ＰＳＫ（ｒ＝２／３）の周波数利用効率は、それぞれ１／２、１、４／３、３／２、５／３、７／４および２となっている。このような整数比があるため、ＴＣ８ＰＳＫに対し、周波数利用効率の低い伝送モードを利用する場合には、効率の下がった分だけダミースロットを配置することにより、多重フレームのクロックレートを一定にし、ハードウェア化を容易にしている。 FIG. 2 is a diagram showing the rules for slot allocation. As shown in Table 1, the transmission mode specified by the TMCC signal is such that the frequency utilization efficiency calculated by the product of the frequency utilization efficiency of the modulation scheme itself and the coding rate of the inner code becomes a simple integer ratio. It is configured. That is, since the frequency utilization efficiencies of 8PSK, QPSK, and BPSK are 3 [bps / Hz], 2 [bps / Hz], and 1 [bps / Hz], respectively, BPSK (r = 1/2), QPSK (r = 1/2), QPSK (r = 2/3), QPSK (r = 3/4), QPSK (r = 5/6), QPSK (r = 7/8) and TC8PSK (r = 2/3) The frequency utilization efficiencies are 1/2, 1, 4/3, 3/2, 5/3, 7/4, and 2, respectively. Because of such an integer ratio, when using a transmission mode with low frequency utilization efficiency for TC8PSK, by arranging dummy slots as much as the efficiency decreases, the clock rate of multiple frames is made constant, Making hardware easier.

図３は、従来の送信装置の構成を示すブロック図である。この送信装置１００は、フレーム生成部１１０、エネルギー拡散部１２０、インターリーブ部１３０、畳み込み符号化部１４０、マッピング部１５０、ＲＳ［６８，４８］符号化部１７０およびエネルギー拡散部１８０を備え、データストリームを送信する場合に、図１に示した１つのスーパーフレームを構成する多重フレームの信号を生成してから変調波信号を生成するまでの一連の処理を行う。 FIG. 3 is a block diagram showing a configuration of a conventional transmission apparatus. The transmission apparatus 100 includes a frame generation unit 110, an energy spreading unit 120, an interleaving unit 130, a convolutional coding unit 140, a mapping unit 150, an RS [68,48] coding unit 170, and an energy spreading unit 180, and a data stream. 1 is transmitted, a series of processing from generation of a multiplexed frame signal constituting one superframe shown in FIG. 1 to generation of a modulated wave signal is performed.

フレーム生成部１１０は、各スロットのデータ部分に対しＲＳ［２０４，１８８］の符号化を行った後、第ｎ番目のスーパーフレームに対応する第ｎ−２番目（２つ手前）のＴＭＣＣ信号として、各信号の変調方式および内符号符号化率等を指定してフレームを生成し、スーパーフレームを生成する。図３に示した例では、スロット＃１〜＃４６にはＴＣ８ＰＳＫ変調（内符号符号化率ｒ＝２／３）が指定され、スロット＃４７にはＱＰＳＫ変調（内符号符号化率ｒ＝１／２）が指定されている。また、ＴＣ８ＰＳＫ変調とＱＰＳＫ変調とを比較すると、同じ変調シンボル数を使った場合に伝送できるビット数は、ＱＰＳＫ変調がＴＣ８ＰＳＫ変調の半分しかない。このため、図２を用いて説明したように、スロット＃４８をダミースロットとして、フレームを多重伝送する規則になっている。このように、フレーム生成部１１０は、使用する変調方式と内符号符号化率との組み合わせの効率に応じて、ダミースロットを挿入する。 The frame generation unit 110 encodes RS [204, 188] on the data portion of each slot, and then performs the (n−2) th (two preceding) TMCC signals corresponding to the nth superframe. Then, a frame is generated by designating a modulation scheme and an inner code coding rate of each signal, and a super frame is generated. In the example shown in FIG. 3, TC8PSK modulation (inner code coding rate r = 2/3) is designated for slots # 1 to # 46, and QPSK modulation (inner code coding rate r = 1) is assigned to slot # 47. / 2) is specified. Further, when TC8PSK modulation and QPSK modulation are compared, the number of bits that can be transmitted when the same number of modulation symbols is used is that QPSK modulation is only half of TC8PSK modulation. For this reason, as described with reference to FIG. 2, the rule is that the slot # 48 is a dummy slot and the frame is multiplexed and transmitted. As described above, the frame generation unit 110 inserts a dummy slot according to the efficiency of the combination of the modulation scheme to be used and the inner code coding rate.

また、フレーム生成部１１０は、生成したフレーム＃１〜＃８におけるスロットのうち、データおよびＲＳ符号のパリティ部分をエネルギー拡散部１２０に出力し、各スロットの先頭バイトに多重されている同期とＴＭＣＣ信号をＲＳ符号化部１７０に出力する。 Also, the frame generation unit 110 outputs the data and the parity part of the RS code among the slots in the generated frames # 1 to # 8 to the energy spreading unit 120, and the synchronization and TMCC multiplexed in the first byte of each slot The signal is output to RS encoding section 170.

エネルギー拡散部１２０は、フレーム生成部１１０により生成されたフレーム＃１〜＃８におけるスロットのうち、データおよびＲＳ符号のパリティ部分が入力され、スーパーフレームにおけるこれらのデータ等全体に対して、エネルギー拡散（ビットランダム化）を行う。これは、擬似ランダムな「１」および「０」のパターンをＭ系列を使って発生させ、これとスロット内のデータとでＭＯＤ２加算することにより実現する。これにより、「１」または「０」が連続することがなくなることから、後述する受信装置において、同期再生の安定化を図ることができる。 The energy spreading unit 120 receives data and the parity part of the RS code among the slots in the frames # 1 to # 8 generated by the frame generation unit 110, and spreads the energy for the entire data in the superframe. (Bit randomization) is performed. This is realized by generating pseudo-random “1” and “0” patterns using M-sequences and adding MOD2 between this and the data in the slot. As a result, “1” or “0” does not continue, so that synchronization playback can be stabilized in the receiving apparatus described later.

インターリーブ部１３０は、エネルギー拡散部１２０によりエネルギー拡散されたデータ等が入力され、スロット毎にインターリーブを行う。これは、ビットの並び順を擬似ランダムに入れ替えるものであり、各スロットの左から右に書き込まれたデータを、奥行き方向（フレームが並んでいる方向）に読み出すことにより実現する。これにより、伝送中に連続したビット誤りが発生しても、後述する受信装置が、元の順番に並び替えるデインターリーブ処理を行うことで、ランダムなビット誤りに変換するため、誤り訂正符号の効果を高めることができる。 The interleaving unit 130 receives data or the like that has been energy diffused by the energy spreading unit 120 and performs interleaving for each slot. This is to change the order of bits in a pseudo-random manner, and is realized by reading data written from the left to the right of each slot in the depth direction (the direction in which the frames are arranged). As a result, even if consecutive bit errors occur during transmission, the receiving device, which will be described later, performs deinterleaving processing to rearrange them in the original order, thereby converting them into random bit errors. Can be increased.

畳み込み符号化部１４０は、インターリーブ部１３０によりインターリーブされたデータ等に対し、各スロットに指定された符号化率で、畳み込み符号（内符号）により符号化を行う。マッピング部１５０は、畳み込み符号化部１４０により畳み込み符号化されたデータ等に対し、指定された変調方式によるマッピングを行い、時分割多重／直交変調部１６０は、時分割多重および直交変調を行い、変調波信号を生成する。 The convolutional encoding unit 140 encodes the data interleaved by the interleaving unit 130 with a convolutional code (inner code) at the encoding rate specified for each slot. The mapping unit 150 performs mapping by the designated modulation scheme on the data and the like convolutionally encoded by the convolutional encoding unit 140, the time division multiplexing / orthogonal modulation unit 160 performs time division multiplexing and orthogonal modulation, A modulated wave signal is generated.

一方、ＲＳ符号化部１７０は、フレーム生成部１１０により生成されたフレーム＃１〜＃８におけるスロットのうち先頭バイトに多重された同期とＴＭＣＣ信号が入力され、ＴＭＣＣ信号部分についてリードソロモン符号（ＲＳ［６４，４８］）で誤り訂正符号パリティを付加する。エネルギー拡散部１８０は、ＲＳ符号化部１７０により誤り符号パリティが付加されたＴＭＣＣ信号に対し、エネルギー拡散を行い、畳み込み符号化部１４０は畳み込み符号により符号化率ｒ＝１／２で符号化し、マッピング部はＢＰＳＫマッピングを行い、時分割多重／直交変調部１６０は直交変調を行い、変調波信号を生成する。そして、送信装置１００は、このように生成した変調波信号を伝送する。 On the other hand, the RS encoder 170 receives the synchronization and the TMCC signal multiplexed in the first byte among the slots in the frames # 1 to # 8 generated by the frame generator 110, and the Reed-Solomon code (RS) for the TMCC signal portion. [64, 48]), error correction code parity is added. The energy spreading unit 180 performs energy spreading on the TMCC signal to which the error code parity is added by the RS coding unit 170, and the convolution coding unit 140 codes the code rate r = 1/2 by the convolution code. The mapping unit performs BPSK mapping, and the time division multiplexing / orthogonal modulation unit 160 performs orthogonal modulation to generate a modulated wave signal. Then, the transmission device 100 transmits the modulated wave signal generated in this way.

図４は、図３に示した送信装置１００により伝送される変調波信号の例を示す図である。図４に示すように、変調波信号は、フレーム単位に、各フレームに対して、まずフレーム同期Ｗ１（３２シンボル）、ＴＭＣＣ信号（またはその誤り訂正パリティ／１２８シンボル）、スーパーフレーム同期（先頭フレームではＷ２、それ以外のフレームではＷ２の反転パターンＷ３／３２シンボル）の計１９２シンボルがＢＰＳＫ変調されて伝送される。その後、ＴＭＣＣ信号で指定されたデジタル変調方式により、映像・音声・データ放送等が多重された主信号が伝送される。主信号の伝送に際しては、周期的に同期補強用のバースト信号（ランダムなデジタル信号をＢＰＳＫ変調したもの）が多重される。このような処理を８フレーム分繰り返して行うことにより、ＴＭＣＣ信号に書き込まれた情報が後述する受信装置に伝送される。受信装置は、ＴＭＣＣ信号の情報を絶えず監視することにより、送信装置１００において様々な伝送制御が行われたとしても、それに追従して受信方式等を切り替えることができる。 FIG. 4 is a diagram illustrating an example of a modulated wave signal transmitted by the transmission device 100 illustrated in FIG. As shown in FIG. 4, the modulated wave signal is frame-by-frame, with respect to each frame, first, frame synchronization W1 (32 symbols), TMCC signal (or its error correction parity / 128 symbols), super frame synchronization (first frame) 192 symbols in total (W2 and W2 inversion pattern W3 / 32 symbols in other frames) are BPSK modulated and transmitted. Thereafter, a main signal multiplexed with video, audio, data broadcast, etc. is transmitted by the digital modulation method designated by the TMCC signal. When transmitting the main signal, a burst signal for reinforcing synchronization (random digital signal obtained by BPSK modulation) is periodically multiplexed. By repeating such a process for 8 frames, the information written in the TMCC signal is transmitted to the receiving apparatus described later. Even if various transmission controls are performed in the transmission apparatus 100, the reception apparatus can switch the reception method and the like by monitoring the information of the TMCC signal continuously.

図５は、従来の受信装置の構成を示すブロック図である。この受信装置２００は、チャンネル選択部２１０、直交検波部２２０、伝送制御信号復号部２３０、内符号復号部２４０、デインターリーブ部２５０、エネルギー逆拡散部２６０および外符号復号部２７０を備え、図１に示した送信装置１００により伝送された変調波信号を受信し、ＴＭＣＣ信号の情報に基づいて伝送方式等を切り替え、元のデータストリームを生成する。 FIG. 5 is a block diagram showing a configuration of a conventional receiving apparatus. The receiving apparatus 200 includes a channel selection unit 210, an orthogonal detection unit 220, a transmission control signal decoding unit 230, an inner code decoding unit 240, a deinterleaving unit 250, an energy despreading unit 260, and an outer code decoding unit 270. The modulated wave signal transmitted by the transmitter 100 shown in FIG. 4 is received, and the transmission method and the like are switched based on the information of the TMCC signal to generate the original data stream.

チャンネル選択部２１０は、送信装置１００からの変調波信号である放送波がＢＳアンテナおよびＢＳアンテナに内蔵されている周波数変換部（図示せず）を介してＢＳ−ＩＦ信号(第１ＩＦ)として入力され、チャンネルを選択し、そのチャンネルの信号を第２ＩＦ周波数に変換して出力する。なお、上記の周波数変換部では、１２ＧＨｚ帯の放送波が１ＧＨｚ帯のＢＳ−ＩＦ信号に変換される。 Channel selection section 210 inputs a broadcast wave, which is a modulated wave signal from transmission apparatus 100, as a BS-IF signal (first IF) via a BS antenna and a frequency conversion section (not shown) built in the BS antenna. The channel is selected, and the signal of the channel is converted to the second IF frequency and output. Note that the above-described frequency converter converts a 12 GHz band broadcast wave into a 1 GHz band BS-IF signal.

直交検波部２２０は、チャンネル選択部２１０により選択されたチャンネルのＢＳ−ＩＦ信号(第２ＩＦ)が入力され、同期ベースバンド信号に変換する。伝送制御信号復号部２３０は、直交検波部２２０により変換された同期ベースバンド信号が入力され、まずＴＭＣＣ信号の同期バイトを検出し、それを基準として、周期的に多重されているＢＰＳＫ変調波である位相基準バースト信号の位置も検出する。ＴＭＣＣ信号により伝送される変調方式・誤り訂正の情報についての検出もここで行う。伝送制御信号復号部２３０により復号された情報は、内符号復号部２４０、デインターリーブ部２５０、エネルギー逆拡散部２６０および外符号復号部２７０に入力される。 The quadrature detection unit 220 receives the BS-IF signal (second IF) of the channel selected by the channel selection unit 210 and converts it into a synchronous baseband signal. The transmission control signal decoding unit 230 receives the synchronous baseband signal converted by the quadrature detection unit 220, first detects the synchronous byte of the TMCC signal, and uses the BPSK modulated wave that is periodically multiplexed as a reference. The position of a certain phase reference burst signal is also detected. The detection of the modulation scheme and error correction information transmitted by the TMCC signal is also performed here. The information decoded by transmission control signal decoding section 230 is input to inner code decoding section 240, deinterleave section 250, energy despreading section 260 and outer code decoding section 270.

内符号復号部２４０は、直交検波部２２０から同期ベースバンド信号が入力されると共に、伝送制御信号復号部２３０により検出された変調方式・誤り訂正の情報が入力され、ＴＣ８ＰＳＫ変調部分についてはＴＣ８ＰＳＫ復号を行い、ＱＰＳＫまたはＢＰＳＫ変調部分についても、それに合わせた復号を行う。 The inner code decoding unit 240 receives the synchronous baseband signal from the quadrature detection unit 220 and also receives the modulation scheme / error correction information detected by the transmission control signal decoding unit 230. The TC8PSK modulation part is subjected to TC8PSK decoding. The QPSK or BPSK modulation part is also decoded accordingly.

デインターリーブ部２５０は、エネルギー逆拡散部２６０により内符号化された信号に対し、送信装置１００のインターリーブ部１３０において疑似ランダムに入れ替えられたビットの並び順を元に戻す。エネルギー逆拡散部２６０は、デインターリーブ部２５０によりデインターリーブされた信号に対し、送信装置１００のエネルギー拡散部１２０において擬似ランダム符号がＭＯＤ２により加算された処理を元に戻すため、再度同じ擬似ランダム符号をＭＯＤ２により加算し、エネルギー逆拡散処理を行う。外符号復号部２７０は、エネルギー逆拡散部２６０によりエネルギー逆拡散された信号に対し、リードソロモン復号を行う。 Deinterleaving section 250 restores the original order of bits that have been pseudo-randomly replaced in interleaving section 130 of transmitting apparatus 100 to the signal that has been internally encoded by energy despreading section 260. The energy despreading unit 260 restores the process in which the pseudorandom code is added by the MOD2 in the energy spreading unit 120 of the transmission device 100 to the signal deinterleaved by the deinterleaver 250, so that the same pseudorandom code is again used. Are added by MOD2, and energy despreading processing is performed. Outer code decoding section 270 performs Reed-Solomon decoding on the signal subjected to energy despreading by energy despreading section 260.

このように、現在ＢＳデジタル放送では、４８のスロットからなる多重したフレームを構成し、スロットに多重されたＭＰＥＧ−２のＴＳパケットに対し、変調方式や誤り訂正符号の符号化率をＴＭＣＣ信号を使って指定することにより、複数の変調方式を柔軟に時分割多重して伝送することができる。 In this way, in the current BS digital broadcasting, a multiplexed frame consisting of 48 slots is configured, and the modulation scheme and the coding rate of the error correction code are set to the TMCC signal for the MPEG-2 TS packet multiplexed in the slot. By using and specifying, a plurality of modulation schemes can be flexibly time-division multiplexed and transmitted.

なお、このような伝送システムに用いる送信装置および受信装置の例として、特許文献１，２に記載のものが知られている。 In addition, the thing of patent document 1, 2 is known as an example of the transmitter used for such a transmission system, and a receiver.

特開２００３−１７９６５７号公報JP 2003-179657 A 特開２００６−２５４２７３号公報JP 2006-254273 A

このように、ＭＰＥＧ−２のＴＳパケットをさらに多重化するフレームを構成し、ＴＭＣＣ信号を使用することにより、現在運用中のＢＳデジタル放送では、柔軟な伝送制御を行うことができ、複数の変調方式を柔軟に時分割多重して伝送することができる。しかしながら、そのフレーム構成は畳み込み符号を想定したものであり、例えばヨーロッパの放送規格であるＤＶＢ−Ｓ２等で近年利用されるようになった、長い符号長のＬＤＰＣ符号等には適用することができないという問題があった。 In this way, by constructing a frame that further multiplexes MPEG-2 TS packets and using a TMCC signal, flexible transmission control can be performed in BS digital broadcasting currently in operation, and multiple modulations can be performed. The system can be flexibly time division multiplexed and transmitted. However, the frame structure assumes a convolutional code, and cannot be applied to a long code length LDPC code or the like that has recently been used in, for example, DVB-S2 which is a European broadcast standard. There was a problem.

また、ＴＭＣＣ信号により指定できる伝送モードは、表１に示したように、変調方式自体の周波数利用効率と内符号の符号化率との積で計算される周波数利用効率が、単純な整数比になるように構成されており、ＴＣ８ＰＳＫに対し周波数利用効率の低い伝送モードを利用する場合には、効率が下がった分だけダミースロットを配置することにより、多重フレームのクロックレートを一定にしている。このため、例えば、周波数利用効率が２を超える８ＰＳＫ（ｒ＝３／４）の伝送モードを割り当てることができない、という問題があった。この点については、変調方式と符号化率とを自由に組み合わせてフレームを構成できることが望ましい。 In addition, as shown in Table 1, the transmission mode that can be specified by the TMCC signal has a frequency utilization efficiency calculated by the product of the frequency utilization efficiency of the modulation scheme itself and the coding rate of the inner code, to a simple integer ratio. In the case of using a transmission mode with low frequency utilization efficiency for TC8PSK, the dummy frame is arranged as much as the efficiency is lowered, so that the clock rate of the multiplexed frame is made constant. For this reason, for example, there is a problem that it is not possible to assign an 8PSK (r = 3/4) transmission mode in which the frequency utilization efficiency exceeds 2. In this regard, it is desirable that the frame can be configured by freely combining the modulation scheme and the coding rate.

そこで、本発明は前記課題を解決するためになされたものであり、その目的は、より長い符号長の誤り訂正符号にも対応し、かつ、変調方式と符号化率とを自由に組み合わせることにより、ＭＰＥＧ−２ＴＳおよびその他のデジタルデータストリームを効率良く伝送可能なデジタルデータ送信装置を提供することにある。 Therefore, the present invention has been made to solve the above-mentioned problems, and the object thereof is to cope with an error correction code having a longer code length and to freely combine a modulation method and a coding rate. Another object of the present invention is to provide a digital data transmission apparatus capable of efficiently transmitting MPEG-2 TS and other digital data streams.

上記課題を解決するため、本発明による送信装置は、複数種類のデジタル変調方式を時分割多重伝送する衛星データ伝送システムに用いる送信装置において、データ、外符号符号化された外符号パリティ、および内符号符号化された内符号パリティを含むスロットを複数構成するフレームを生成する手段と、これらの複数のスロットによりフレーム構成された多重化データについて、伝送制御信号に基づいて位相同期を行って伝送する手段と、
を備えることを特徴とする。
また、本発明による送信装置は、複数種類のデジタル変調方式を時分割多重伝送する衛星データ伝送システムに用いる送信装置において、フレームを生成する手段と、外符号符号化を行う手段と、内符号符号化を行う手段と、エネルギー拡散を行う手段と、指定された変調方式によりマッピングを行う手段と、時分割多重および直交変調を行う手段とを備え、少なくともデータ、前記外符号符号化された外符号パリティ、および前記内符号符号化された内符号パリティを含むスロットを複数構成し、これらの複数のスロットによりフレーム構成された多重化データを、伝送制御信号に基づいて伝送することを特徴とする。 In order to solve the above problems, a transmitter according to the present invention is a transmitter used in a satellite data transmission system that performs time-division multiplex transmission of a plurality of types of digital modulation schemes. A means for generating a frame comprising a plurality of slots including code-encoded inner code parity and multiplexed data framed by the plurality of slots are transmitted with phase synchronization based on a transmission control signal. Means,
It is characterized by providing.
In addition, a transmission apparatus according to the present invention is a transmission apparatus used in a satellite data transmission system that performs time division multiplex transmission of a plurality of types of digital modulation schemes, means for generating a frame, means for performing outer code encoding, Means, means for performing energy spreading, means for mapping by a designated modulation scheme, means for performing time division multiplexing and orthogonal modulation, and at least data, the outer code coded outer code A plurality of slots including the parity and the inner code parity that has been encoded by the inner code are configured, and multiplexed data that is framed by the plurality of slots is transmitted based on a transmission control signal.

また、本発明による受信装置は、複数種類のデジタル変調方式を時分割多重伝送する衛星データ伝送システムに用いる受信装置において、伝送された多重化データのチャンネルを選択して周波数変換を行う手段と、直交検波を行う手段と、伝送制御信号を復号する手段と、内符号復号を行う手段と、エネルギー逆拡散を行う手段と、外符号復号を行う手段とを備え、少なくともデータ、外符号パリティおよび内符号パリティを含む複数のスロットによりフレーム構成された多重化データを受信し、前記復号された伝送制御信号に基づいて直交検波、内符号復号、エネルギー逆拡散および外符号復号を行うことを特徴とする。 Further, the receiving device according to the present invention is a receiving device used in a satellite data transmission system that performs time division multiplex transmission of a plurality of types of digital modulation schemes, and means for performing frequency conversion by selecting a channel of transmitted multiplexed data; Means for performing quadrature detection; means for decoding a transmission control signal; means for performing inner code decoding; means for performing energy despreading; and means for performing outer code decoding; and at least data, outer code parity, and inner code parity Receiving multiplexed data framed by a plurality of slots including code parity, and performing orthogonal detection, inner code decoding, energy despreading and outer code decoding based on the decoded transmission control signal .

また、本発明は、前記スロットが、制御情報、データ、前記外符号符号化された外符号パリティ、および前記内符号符号化された内符号パリティを含んで構成されることを特徴とする。 Further, the present invention is characterized in that the slot includes control information, data, the outer code parity coded by the outer code, and the inner code parity coded by the inner code.

また、本願発明は、前記内符号に周期ＭのＬＤＰＣ符号を用い、前記制御情報と外符号パリティのビット長の和がＭの整数倍であることを特徴とする。 The invention of the present application is characterized in that an LDPC code having a period M is used as the inner code, and the sum of the bit lengths of the control information and outer code parity is an integral multiple of M.

また、本発明は、前記スロットが、制御情報、データ、前記外符号符号化された外符号パリティ、スタッフビットおよび前記内符号符号化された内符号パリティにより構成されることを特徴とする。 Further, the present invention is characterized in that the slot is configured by control information, data, the outer code parity coded by the outer code, the stuff bit, and the inner code parity coded by the inner code.

また、本願発明は、前記内符号に周期ＭのＬＤＰＣ符号を用い、前記制御情報と外符号パリティとスタッフビットのビット長の和がＭの整数倍であることを特徴とする。 Further, the present invention uses LDPC codes of period M in said code, the sum of the control information and an outer code parity and bit length of stuff bits is equal to or an integer multiple of M.

また、本願発明は、前記スロット長が５６１００ビット、４４８８０ビット、６２０４０ビット、６４２６０ビット、６０４８０ビット、６４９８０ビット、６３８４０ビットおよび６５２８０ビットのうちのいずれかであることを特徴とする。 In the present invention, the slot length is any one of 56100 bits, 44880 bits, 62040 bits, 64260 bits, 60480 bits, 64980 bits, 63840 bits, and 65280 bits.

また、本願発明は、前記多重化データに、さらに、同期符号、パイロット用データ、伝送制御信号および伝送制御用パリティのうちの少なくとも一つを備えたことを特徴とする。 Further, the present invention is characterized in that the multiplexed data further includes at least one of a synchronization code, pilot data, a transmission control signal, and a transmission control parity.

また、本願発明は、最大効率の変調方式を３２ＡＰＳＫまたは３２ＱＡＭとし、前記フレームを構成するスロット数を１２０とすることを特徴とする（１）。 Further, the present invention is characterized in that the modulation scheme of maximum efficiency is 32APSK or 32QAM, and the number of slots constituting the frame is 120 (1).

また、本願発明は、前記（１）の場合に、前記１フレームあたりの同期符号のビット数を２８８０ビットとし、該同期符号を２４変調シンボル単位で伝送することを特徴とする。 In the case of (1), the present invention is characterized in that the number of bits of the synchronization code per frame is 2880 bits and the synchronization code is transmitted in units of 24 modulation symbols.

また、本願発明は、前記（１）の場合に、前記２４変調シンボル単位で伝送される同期符号を、奇数番目の変調スロットにおいては同一のパターンの符号とし、偶数番目の変調スロットにおいては交互に同一のパターンおよびビット反転したパターンの符号とすることを特徴とする。 In the present invention, in the case of (1), the synchronization code transmitted in units of 24 modulation symbols is the same pattern code in odd-numbered modulation slots, and alternately in even-numbered modulation slots. The same pattern and the bit-inverted pattern code are used.

また、本願発明は、前記（１）の場合に、前記２４変調シンボル単位で伝送される同期符号パターンを、奇数番目の変調スロットにおいては０ｘ３６７１５ａ＝００１１０１１００１１１０００１０１０１１０１０とし、偶数番目の変調スロットにおいては０ｘ５２ｆ８６６＝０１０１００１０１１１１１００００１１００１１０とそのビット反転パターン０ｘａｄ０７９９＝１０１０１１０１０００００１１１１００１１００１とが交互に繰り返されるものとすることを特徴とする。 In the present invention, in the case of (1), the synchronous code pattern transmitted in units of the 24 modulation symbols is 0x36715a = 001101100111000101011010 in the odd-numbered modulation slot and 0x52f866 = 010100101111100001100110 in the even-numbered modulation slot. And the bit inversion pattern 0xad0799 = 101011010000011110011001 are alternately repeated.

また、本願発明は、前記（１）の場合に、前記１フレームあたりのパイロット信号のシンボル数を３８４０ビットとし、該パイロット信号を３２変調シンボル単位で伝送することを特徴とする。 The invention of the present application is characterized in that, in the case of (1), the number of pilot signal symbols per frame is 3840 bits, and the pilot signal is transmitted in units of 32 modulation symbols.

また、本願発明は、前記（１）の場合に、前記１フレームあたりの伝送制御信号のビット数を３１６８０ビットとし、該伝送制御信号を４変調シンボル単位で伝送することを特徴とする。 The invention of the present application is characterized in that, in the case of (1), the number of bits of the transmission control signal per frame is 31680 bits, and the transmission control signal is transmitted in units of 4 modulation symbols.

また、本願発明は、最大効率の変調方式を１６ＡＰＳＫまたは１６ＱＡＭとし、前記フレームを構成するスロット数を９６とすることを特徴とする（２）。 The invention of the present application is characterized in that the maximum efficiency modulation method is 16APSK or 16QAM, and the number of slots constituting the frame is 96 (2).

また、本願発明は、前記（２）の場合に、前記１フレームあたりの同期符号のビット数を２３０４ビットとし、該同期符号を２４変調シンボル単位で伝送することを特徴とする。 In the case of (2), the present invention is characterized in that the number of bits of the synchronization code per frame is 2304 bits, and the synchronization code is transmitted in units of 24 modulation symbols.

また、本願発明は、前記（２）の場合に、前記２４変調シンボル単位で伝送される同期符号を、奇数番目の変調スロットにおいては同一のパターンの符号とし、偶数番目の変調スロットにおいては交互に同一のパターンおよびビット反転したパターンの符号とすることを特徴とする。 In the present invention, in the case of (2), the synchronization code transmitted in units of 24 modulation symbols is the same pattern code in odd-numbered modulation slots, and alternately in even-numbered modulation slots. The same pattern and the bit-inverted pattern code are used.

また、本願発明は、前記（２）の場合に、前記２４変調シンボル単位で伝送される同期符号パターンを、奇数番目の変調スロットにおいては０ｘ３６７１５ａ＝００１１０１１００１１１０００１０１０１１０１０とし、偶数番目の変調スロットにおいては０ｘ５２ｆ８６６＝０１０１００１０１１１１１００００１１００１１０とそのビット反転パターン０ｘａｄ０７９９＝１０１０１１０１０００００１１１１００１１００１とが交互に繰り返されるものとすることを特徴とする。 In the present invention, in the case of (2), the synchronous code pattern transmitted in units of 24 modulation symbols is 0x36715a = 001101100111000101011010 in the odd-numbered modulation slot and 0x52f866 = 010100101111100001100110 in the even-numbered modulation slot. And the bit inversion pattern 0xad0799 = 101011010000011110011001 are alternately repeated.

また、本願発明は、前記（２）の場合に、前記１フレームあたりのパイロット信号のシンボル数を１５３６ビットとし、該パイロット信号を１６変調シンボル単位で伝送することを特徴とする。 The invention of the present application is characterized in that, in the case of (2), the number of symbols of the pilot signal per frame is 1536 bits, and the pilot signal is transmitted in units of 16 modulation symbols.

また、本願発明は、前記（２）の場合に、前記１フレームあたりの伝送制御信号のビット数を３２６４０ビットとし、該伝送制御信号を４変調シンボル単位で伝送することを特徴とする。 In the case of (2), the present invention is characterized in that the number of bits of the transmission control signal per frame is 32640 bits, and the transmission control signal is transmitted in units of 4 modulation symbols.

以上のように、本発明によれば、より長い符号長の誤り訂正符号にも対応し、かつ、変調方式と符号化率とを自由に組み合わせることにより、ＭＰＥＧ−２ＴＳおよびその他のデジタルデータストリームを効率良く伝送可能なデジタルデータ送信装置およびデジタルデータ受信装置を実現することができる。 As described above, according to the present invention, MPEG-2 TS and other digital data streams can be handled by combining error correction codes with longer code lengths and freely combining modulation schemes and coding rates. It is possible to realize a digital data transmitting device and a digital data receiving device that can efficiently transmit the data.

以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。
〔多重フレーム構成〕
まず、本発明の実施の形態に用いる多重フレームの構成について説明する。図６は、本発明の実施の形態に用いる多重フレームの構成を示す図である。本発明の実施の形態による送信装置（図９を参照。詳細については後述する。）は、図６に示す多重フレーム構成を用いることにより、伝送方式および符号化率の指定を行なう。そして、本発明の実施の形態による受信装置（図１１を参照。詳細については後述する。）は、このフレーム構成に基づいて、復調および誤り訂正符号の復号を行なう。 The best mode for carrying out the present invention will be described below in detail with reference to the drawings.
[Multi-frame configuration]
First, the configuration of a multiplex frame used in the embodiment of the present invention will be described. FIG. 6 is a diagram showing the structure of a multiplexed frame used in the embodiment of the present invention. The transmission apparatus according to the embodiment of the present invention (see FIG. 9 and will be described in detail later) designates a transmission method and a coding rate by using the multiple frame configuration shown in FIG. A receiving apparatus (see FIG. 11; details will be described later) according to the embodiment of the present invention performs demodulation and decoding of an error correction code based on this frame configuration.

この多重フレーム構成において、スロットは制御情報、データ、外符号パリティ、スタッフビットおよび内符号パリティにより構成され、その長さはＳｌビット、１フレームを構成するスロット数はＮ本となっている。また、スロットとは別に、同期、パイロット、およびＴＭＣＣとその誤り訂正パリティも備えており、その長さは、それぞれＳｙビット、ＰｌビットおよびＴビットとなっており、スロット＃１〜＃Ｎ／Ｅでは、それぞれＳｙ×Ｎ／Ｅ、Ｐｌ×Ｎ／ＥおよびＴ×Ｎ／Ｅのビット数が割り当てられている。 In this multiple frame configuration, a slot is configured by control information, data, outer code parity, stuff bit, and inner code parity, and its length is S1 bits, and the number of slots constituting one frame is N. In addition to the slots, synchronization, pilot, and TMCC and their error correction parity are also provided, the lengths of which are Sy bits, Pl bits, and T bits, respectively, and slots # 1 to # N / E. In this case, the numbers of bits of Sy × N / E, Pl × N / E, and T × N / E are allocated, respectively.

ここで、スタッフビットは、バイト単位での処理をしやすくするために必要な場合のみ挿入されるビットである。このため、バイト単位での処理をしやすくする必要がない場合には挿入されない。例えば、制御情報として確保できるビット数が１８２ビットだったとし、その後にデータがＸバイト後続したとする。この場合、制御情報は１８２ビット＝２２バイト＋６ビットとなるため、バイト単位を基本として処理しようとすると、後続するバイト単位のデータをわざわざ２ビットシフトして、制御情報末尾の６ビットと接続して書き込む必要が生じ、受信装置側ではこの接続を元に戻し、元のバイト単位のデータに復元する必要が生じる。このような場合、制御情報に使えるビット数のうち、６ビットは情報伝送に使わないスタッフビットとする方がハードウェア化の点でメリットが大きい。 Here, the stuff bit is a bit that is inserted only when necessary to facilitate processing in byte units. For this reason, it is not inserted when it is not necessary to facilitate processing in byte units. For example, it is assumed that the number of bits that can be secured as control information is 182 bits, and the data is followed by X bytes. In this case, since the control information is 182 bits = 22 bytes + 6 bits, when trying to process on a byte basis, the subsequent byte data is shifted by 2 bits and connected to the last 6 bits of the control information. It is necessary to write the data in this way, and the receiving apparatus needs to restore this connection and restore it to the original byte unit data. In such a case, out of the number of bits that can be used for the control information, it is more advantageous in terms of hardware to use 6 stuff bits that are not used for information transmission.

この多重フレーム構成と、図１に示した従来の多重フレーム構成とを比較すると、図１では、１スロットの中には１８７バイトのデータおよび１６バイトの外符号パリティのみが包含されていたのに対し、本発明の実施の形態に用いる多重フレーム構成では、内符号パリティをも包含している点で異なる。これにより、ダミースロットを挿入する規則は、変調方式自体の周波数利用効率のみを考慮すればよくなる。 Comparing this multi-frame configuration with the conventional multi-frame configuration shown in FIG. 1, in FIG. 1, only 187 bytes of data and 16 bytes of outer code parity were included in one slot. On the other hand, the multiple frame configuration used in the embodiment of the present invention is different in that it includes an inner code parity. Thereby, the rule for inserting a dummy slot only needs to consider the frequency utilization efficiency of the modulation scheme itself.

表２および表３は、利用対象とする変調方式のうち最も周波数利用効率が高いものを３２ＡＰＳＫ（または３２ＱＡＭ）および１６ＡＰＳＫ（または１６ＱＡＭ）とした場合におけるダミースロットの割り当て規則を示している。図２に示した表と表２および表３とを比較すると、主に、ダミースロット数が符号化率に依存することなく決定される点で異なる。 Tables 2 and 3 show dummy slot assignment rules when the modulation schemes to be used are the ones having the highest frequency utilization efficiency of 32APSK (or 32QAM) and 16APSK (or 16QAM). Comparing the table shown in FIG. 2 with Table 2 and Table 3, it differs mainly in that the number of dummy slots is determined without depending on the coding rate.

図６において、Ｎはフレームあたりのスロット数を示している。実際のＮの値としては、ＩＳＤＢ−Ｓでは１スロットあたりのビットレートを約１．１Ｍｂｐｓとしていることから、この条件を満たすことが望ましい。 In FIG. 6, N indicates the number of slots per frame. As the actual value of N, the bit rate per slot is about 1.1 Mbps in ISDB-S, and it is desirable to satisfy this condition.

そのため、構成しようとする伝送システムで採用する変調方式群のうち最大効率の変調方式が、８ＰＳＫ（３ｂｐｓ／Ｈｚ）、１６ＡＰＳＫ（または１６ＱＡＭ、４ｂｐｓ/Ｈｚ）および３２ＡＰＳＫ（または３２ＱＡＭ、５ｂｐｓ／Ｈｚ）の場合、それぞれ伝送効率が、ＩＳＤＢ−ＳのＴＣ８ＰＳＫ（ｒ＝２／３、２ｂｐｓ／Ｈｚ）に比べ、１．５倍、２倍および２．５倍となることから、スロット数Ｎはそれぞれ、４８スロット×１．５＝７２スロット、４８スロット×２＝９６スロット、および４８スロット×２．５＝１２０スロットとすることが望ましい。 Therefore, the modulation system having the maximum efficiency among the modulation system groups employed in the transmission system to be configured is 8PSK (3 bps / Hz), 16APSK (or 16QAM, 4 bps / Hz) and 32APSK (or 32QAM, 5 bps / Hz). In this case, since the transmission efficiency is 1.5 times, 2 times and 2.5 times as compared with TC8PSK (r = 2/3, 2 bps / Hz) of ISDB-S, the number of slots N is 48 respectively. It is desirable that slot × 1.5 = 72 slots, 48 slots × 2 = 96 slots, and 48 slots × 2.5 = 120 slots.

同期、パイロット並びにＴＭＣＣおよびその誤り訂正パリティの領域の下にダミー（Ｄｕｍｍｙ）領域を設けているのは、採用する変調方式群のうち最大効率の変調方式で伝送される主信号に対しては、一般に効率の低い変調方式を採用することが多く、その分だけ余分に変調シンボルを占有することになるから、この時間領域を確保しておくためである。なお、ダミー領域は仮想的なものであり、この領域のデータは実際には伝送されないことから、これに対応するメモリ領域を装備する必要はない。また、ダミーの量を規定しているＥの値は、採用するする変調方式群のうち最大効率の変調方式の周波数利用効率に対する、これらの信号を伝送する変調方式の周波数利用効率の比である。例えば、採用するする変調方式群のうち最大効率の変調方式が３２ＡＰＳＫ（または３２ＱＡＭ、５ｂｐｓ／Ｈｚ）で、これらの信号を伝送する変調方式がＢＰＳＫ（１ｂｐｓ／Ｈｚ）であった場合、Ｅの値は５となる。同様に、採用する変調方式群のうち最大効率の変調方式が１６ＡＰＳＫ（または１６ＱＡＭ、４ｂｐｓ／Ｈｚ）で、これらの信号を伝送する変調方式がＢＰＳＫ（１ｂｐｓ／Ｈｚ）であった場合、Ｅの値は４となる。 The reason why the dummy (Dummy) region is provided under the region of synchronization, pilot, TMCC and its error correction parity is that for the main signal transmitted by the modulation method having the maximum efficiency among the modulation method groups employed. This is because, in general, a low-efficiency modulation scheme is often employed, and an extra modulation symbol is occupied accordingly, so that this time region is secured. Since the dummy area is virtual and data in this area is not actually transmitted, it is not necessary to equip a corresponding memory area. The value of E that defines the amount of dummy is the ratio of the frequency utilization efficiency of the modulation scheme that transmits these signals to the frequency utilization efficiency of the modulation scheme having the maximum efficiency in the modulation scheme group to be employed. . For example, when the modulation scheme having the maximum efficiency is 32APSK (or 32QAM, 5 bps / Hz) and the modulation scheme for transmitting these signals is BPSK (1 bps / Hz), the value of E is used. Becomes 5. Similarly, if the modulation scheme having the maximum efficiency is 16APSK (or 16QAM, 4 bps / Hz) and the modulation scheme for transmitting these signals is BPSK (1 bps / Hz), the value of E is used. Becomes 4.

スロット長Ｓｌは、符号の長さに依存する。近年、規格化されたＤＶＢ−Ｓ２方式では、符号長６４８００ビットのＬＤＰＣ符号が用いられており、このクラスの符号が今後主流になってくることが想定される。このため、スロット長Ｓ１としてはこれと同程度とすることが望ましい（条件１）。 The slot length Sl depends on the length of the code. In recent years, in the standardized DVB-S2 system, an LDPC code having a code length of 64,800 bits is used, and this class of codes is expected to become mainstream in the future. For this reason, it is desirable that the slot length S1 be approximately the same as this (condition 1).

また、ＭＰＥＧ−２ＴＳ(パケット長１８８バイト、先頭１バイトの同期符号を除くと１８７バイト＝１４９６ビット)は今後もデジタル放送の主流になることから、これが過不足なく伝送できることが望ましい（条件２）。 In addition, since MPEG-2 TS (packet length: 188 bytes, 187 bytes = 1496 bits excluding the first one byte synchronization code) will continue to be the mainstream of digital broadcasting, it is desirable that this can be transmitted without excess or deficiency (Condition 2 ).

また、複数の変調方式で１スロットのデータを過不足なく伝送するためには、各変調方式の変調シンボルあたりのビット数の最小公倍数である必要がある。例えば、伝送システムで採用する変調方式群を、ＢＰＳＫ（１ビット／シンボル）、ＱＰＳＫ（２ビット／シンボル）、８ＰＳＫ（３ビット／シンボル）、１６ＡＰＳＫ（または１６ＱＡＭ、４ビット／シンボル）および３２ＡＰＳＫ（または３２ＱＡＭ、５ビット／シンボル）とした場合、上記最小公倍数は、２^２×３×５＝６０ビットとなり、スロット長Ｓｌはこの整数倍である必要がある。スロット長をバイト単位にする必要がある場合には、さらに８の倍数でもある必要があり、その場合、６０と８の最小公倍数１２０の整数倍である必要がある（条件３）。 In addition, in order to transmit one slot of data with a plurality of modulation schemes without excess or deficiency, it is necessary to be the least common multiple of the number of bits per modulation symbol of each modulation scheme. For example, the modulation schemes employed in the transmission system are BPSK (1 bit / symbol), QPSK (2 bits / symbol), 8PSK (3 bits / symbol), 16APSK (or 16QAM, 4 bits / symbol) and 32APSK (or 32QAM, 5 bits / symbol), the least common multiple is 2 ² × 3 × 5 = 60 bits, and the slot length S1 needs to be an integral multiple of this. If the slot length needs to be in bytes, it must be a multiple of 8, and in that case, it must be an integral multiple of the least common multiple 120 of 60 and 8 (condition 3).

また、ＤＶＢ−Ｓ２で採用されているような、周期性ＬＤＰＣ符号を内符号に利用する場合、その周期Ｍは符号の作り易さから３６０前後とする必要がある。またＭを、送信しようとするデータ単位１８７バイト＝２^３×１１×１７ビットの因数とすることで、データとＬＤＰＣパリティとの配分を柔軟に行なえるため、この条件を満たすことになり、Ｍ＝３７４となり、スロット長Ｓｌは３７４＝２×１１×１７の整数倍とすることが望ましい（条件４）。 In addition, when a periodic LDPC code as used in DVB-S2 is used as an inner code, the period M needs to be around 360 for ease of code creation. Further, since M is a factor of 187 bytes of data unit to be transmitted = 2 ³ × 11 × 17 bits, data and LDPC parity can be allocated flexibly, so this condition is satisfied. = 374, and the slot length S1 is desirably an integer multiple of 374 = 2 × 11 × 17 (condition 4).

以上の条件２、３および４を満たすためには、バイト単位で処理する必要がない場合、スロット長をＬＣＭ（３７４，６０）＝ＬＣＭ（２×１１×１７，２×２×３×５）＝２×２×３×５×１１×１７＝１１２２０ビットの整数倍にすればよい（ＬＣＭ：最小公倍数）。さらに条件１を満たすためには、６４８００と同程度の数字として、１１２２０×５＝５６１００および１１２２０×６＝６７３２０とすればよい。しかし、後者は１６ビットで表現できる２ ^１６−１＝６５５３５を超えるため、ハードウェアの規模が急増する恐れがあることから、望ましくない。したがって、スロット長Ｓｌは、５６１００ビットとすることが望ましい。また、データとしてＬＤＰＣパリティとの配分を柔軟に行なうためには、制御情報と外符号パリティとスタッフビットのビット数の和（スタッフビットを使用しない場合は制御情報と外符号パリティのビット数の和、以下同じ）は、ＬＤＰＣの周期Ｍ（＝３７４）の整数倍とする必要がある。なお、伝送しようとするデータの単位が１８７バイトでない場合、例えば１８８バイト、１８９バイト、１９０バイト、および１９２バイトの場合、同様の計算でそれぞれＬＤＰＣの周期Ｍはそれぞれ３７６、３７８、３８０、および３８４とする必要があり、このときのスロット長はそれぞれ、６２０４０、６０４８０、６３８４０および６５２８０となる。
In order to satisfy the above conditions 2, 3 and 4, when it is not necessary to process in units of bytes, the slot length is set to LCM (374, 60) = LCM (2 × 11 × 17, 2 × 2 × 3 × 5) = 2 × 2 × 3 × 5 × 11 × 17 = 11220 bits (LCM: least common multiple). Further, in order to satisfy the condition 1, it is only necessary to set 11220 × 5 = 56100 and 11220 × 6 = 67320 as numbers similar to 64800. However, the latter for more than 2 ¹⁶ -1 = 6553 5 that can be represented in 16 bits, since there is a possibility that the scale of hardware increases rapidly, undesirable. Therefore, the slot length S1 is desirably 56100 bits. In order to flexibly allocate LDPC parity as data, the sum of the number of bits of control information, outer code parity, and stuff bits (sum of the number of bits of control information and outer code parity when stuff bits are not used) , The same shall apply hereinafter) must be an integral multiple of the LDPC cycle M (= 374). When the unit of data to be transmitted is not 187 bytes, for example, 188 bytes, 189 bytes, 190 bytes, and 192 bytes, the LDPC cycle M is 376, 378, 380, and 384, respectively, by the same calculation. The slot lengths at this time are 62040, 60480, 63840, and 65280, respectively.

また、バイト単位で処理する必要がある場合、スロット長さをＬＣＭ（３７４，１２０）＝ＬＣＭ（２×１１×１７，２×２×２×３×５）＝２×２×２×３×５×１１×１７＝２２４４０の整数倍にすればよい。また、条件１の６４８００と同程度の数字として、２２４４０×２＝４４８８０および２２４４０×３＝６７３２０があるが、後者は同様の理由で望ましくない。したがって、スロット長Ｓｌは４４８８０とすることが望ましい。また、データとＬＤＰＣパリティとの配分を柔軟に行なうためには、制御情報と外符号パリティとスタッフビットのビット数の和は、ＬＤＰＣの周期Ｍ（＝３７４）の整数倍とする必要がある。なお、伝送しようとするデータの単位が１８７バイトでない場合、例えば１８８バイト、１８９バイト、１９０バイト、および１９２バイトの場合、同様の計算でそれぞれＬＤＰＣの周期Ｍはそれぞれ３７６、３７８、３８０、および３８４とする必要があり、このときのスロット長はそれぞれ、６２０４０、６４２６０、６４９８０および６５２８０となる。 Further, when it is necessary to process in units of bytes, the slot length is LCM (374, 120) = LCM (2 × 11 × 17, 2 × 2 × 2 × 3 × 5) = 2 × 2 × 2 × 3 × What is necessary is just to make it an integral multiple of 5x11x17 = 22440. Further, there are 22440 × 2 = 44880 and 22440 × 3 = 67320 as numbers similar to 64800 in Condition 1, but the latter is not desirable for the same reason. Therefore, it is desirable that the slot length S1 be 44880. In order to flexibly allocate data and LDPC parity, the sum of the control information, the outer code parity, and the number of stuff bits needs to be an integral multiple of the LDPC cycle M (= 374). When the unit of data to be transmitted is not 187 bytes, for example, 188 bytes, 189 bytes, 190 bytes, and 192 bytes, the LDPC cycle M is 376, 378, 380, and 384, respectively, by the same calculation. The slot lengths at this time are 62040, 64260, 64980, and 65280, respectively.

同期信号については、ＩＳＤＢ−Ｓでは、フレーム同期２０シンボル、スーパーフレーム２０シンボルが挿入されている。これらの同期信号は、ＢＰＳＫ（畳み込み符号ｒ＝１／２）が受信できるＣ／Ｎ＝約０ｄＢで安定に同期捕捉できることを目標に設計されている。しかしながら、ＬＤＰＣ符号を採用したシステムでは、同じ効率の変調方式、すなわちＢＰＳＫ（ＬＤＰＣｒ＝１／２）でＣ／Ｎ＝−２ｄＢ程度まで受信できることから、より長い同期符号とする必要がある。 As for the synchronization signal, in ISDB-S, frame synchronization 20 symbols and superframe 20 symbols are inserted. These synchronization signals are designed with the goal of being able to stably acquire synchronization at C / N = about 0 dB at which BPSK (convolutional code r = 1/2) can be received. However, in a system that employs an LDPC code, it is necessary to use a longer synchronization code because it can receive up to about C / N = -2 dB with a modulation scheme having the same efficiency, that is, BPSK (LDPCr = 1/2).

また、１フレーム分の変調信号をスロット数と同じＮの部分に分けて、それぞれにスロット同期またはフレーム同期を付加することを考えると、スロット同期およびフレーム同期を２４シンボルとし、採用する変調方式群のうち最大効率の変調方式が３２ＡＰＳＫ（または３２ＱＡＭ）とした場合、Ｎ＝１２０となるので、２４×１２０＝２８８０シンボルが必要となる。同期信号を伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、２８８０シンボル分のデータを収容するためには、Ｓｙは１２０ビットとする必要がある。この場合、１フレームあたりの同期信号は１２０×２４＝２８８０ビットとなる。 Further, considering that the modulation signal for one frame is divided into N parts equal to the number of slots and slot synchronization or frame synchronization is added to each of them, the slot synchronization and frame synchronization are set to 24 symbols, and the modulation scheme group to be adopted When the maximum efficiency modulation scheme is 32APSK (or 32QAM), N = 120, so 24 × 120 = 2880 symbols are required. When the modulation method for transmitting the synchronization signal is BPSK, N / E = 24. Therefore, in order to accommodate data for 2880 symbols, Sy needs to be 120 bits. In this case, the synchronization signal per frame is 120 × 24 = 2880 bits.

同様に、採用する変調方式群のうち最大効率の変調方式が１６ＡＰＳＫ（または１６ＱＡＭ）とした場合、Ｎ＝９６となるので、２４×９６＝２３０４シンボルが必要となる。同期信号を伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、２３０４シンボル分のデータを収容するためには、Ｓｙは９６ビットとする必要がある。この場合、１フレームあたりの同期信号は９６×２４＝２３０４ビットとなる。 Similarly, when the maximum efficiency modulation system among the modulation system groups to be employed is 16APSK (or 16QAM), N = 96, so 24 × 96 = 2304 symbols are required. When the modulation method for transmitting the synchronization signal is BPSK, N / E = 24. Therefore, in order to accommodate 2304 symbols of data, Sy needs to be 96 bits. In this case, the synchronization signal per frame is 96 × 24 = 2304 bits.

ＩＳＤＢ−Ｓでは定振幅変調のみが用いられていることから、パイロット信号は採用していない。しかし、ＡＰＳＫやＱＡＭ変調が用いられる場合には、受信装置側では衛星中継器の非線形特性が不明になることから、受信性能を改善するためにパイロット信号を採用することが望ましい。 Since only constant amplitude modulation is used in ISDB-S, a pilot signal is not employed. However, when APSK or QAM modulation is used, since the nonlinear characteristic of the satellite repeater is unknown on the receiving apparatus side, it is desirable to employ a pilot signal in order to improve reception performance.

信号点配置上同じ半径上にある信号点は、非線形特性から受ける影響は同じなので、同じ半径上の信号点については、最低限そのうち１つの既知の信号点をパイロットとして伝送すればよい。図７および図８は、それぞれＡＰＳＫおよびＱＡＭの信号点配置と信号点の半径を示した図である。図に示すように、１６ＡＰＳＫおよび３２ＡＰＳＫについては、半径はそれぞれ２通りおよび３通りある。一方、１６ＱＡＭおよび３２ＱＡＭについては、半径はそれぞれ３通りおよび５通りある。これらの半径上の既知の信号点から最低限１つずつをパイロットとして伝送すれば受信装置は伝送路上での歪の情報を取得することができ、受信特性の改善を行なうことができる。 Since signal points that are on the same radius in the signal point arrangement have the same influence from the nonlinear characteristics, at least one known signal point of the signal points on the same radius may be transmitted as a pilot. FIG. 7 and FIG. 8 are diagrams showing the signal point arrangement of APSK and QAM and the radius of the signal point, respectively. As shown in the figure, for 16APSK and 32APSK, there are two and three radii, respectively. On the other hand, for 16QAM and 32QAM, there are 3 and 5 radii, respectively. If at least one of these known signal points on the radius is transmitted as a pilot, the receiving apparatus can acquire information on distortion on the transmission path and improve reception characteristics.

ここでは、各スロットに３２シンボルのパイロットを付加することを考え、採用する変調方式群のうち最大効率の変調方式が３２ＡＰＳＫ（または３２ＱＡＭ）とした場合、Ｎ＝１２０となるので、１フレームあたり３２×１２０＝３８４０シンボルが必要となる。パイロット信号を伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、３８４０シンボル分のデータを収容するためには、Ｐｌは１６０ビットとする必要がある。 Here, in consideration of adding a pilot of 32 symbols to each slot, if the maximum efficiency modulation scheme among the modulation scheme groups to be employed is 32APSK (or 32QAM), N = 120, so 32 per frame. × 120 = 3840 symbols are required. When the modulation method for transmitting the pilot signal is BPSK, N / E = 24. Therefore, in order to accommodate 3840 symbols of data, Pl needs to be 160 bits.

同様に各スロットに１６シンボルのパイロットを付加することを考え、採用する変調方式群のうち最大効率の変調方式が１６ＡＰＳＫ（または１６ＱＡＭ）とした場合、Ｎ＝９６となるので、１フレームあたり１６×９６＝１５３６シンボルが必要となる。パイロット信号を伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、１５３６シンボル分のデータを収容するためには、Ｐｌは６４ビットとする必要がある。 Similarly, considering that a pilot of 16 symbols is added to each slot and the maximum efficiency modulation scheme is 16APSK (or 16QAM) in the modulation scheme group to be adopted, N = 96, so that 16 × per frame. 96 = 1536 symbols are required. When the modulation method for transmitting the pilot signal is BPSK, N / E = 24. Therefore, in order to accommodate data for 1536 symbols, Pl needs to be 64 bits.

ＩＳＤＢ−Ｓでは、ＴＭＣＣに総シンボルの０．３２％、位相同期バーストに１．９２％、合計２．２４％を割り当てている。何れもＢＰＳＫ変調であるため同期補強に利用できるが、ＴＭＣＣについては制御情報の伝送に寄与しているものの、位相同期バーストについては擬似ランダム符号で変調されているだけで、情報伝送に寄与していない。ここでは、ＴＭＣＣ信号を位相同期バースト状に周期的に伝送するものとし、ＴＭＣＣ信号に位相同期バーストの機能を兼備させる。 In ISDB-S, 0.32% of the total symbols are allocated to TMCC, 1.92% are allocated to the phase synchronization burst, and 2.24% in total are allocated. Since both are BPSK modulation, it can be used for synchronization reinforcement, but TMCC contributes to the transmission of control information, but the phase-synchronized burst is only modulated with a pseudo-random code and contributes to information transmission. Absent. Here, it is assumed that the TMCC signal is periodically transmitted in the form of a phase-synchronized burst, and the TMCC signal has a function of a phase-synchronized burst.

したがって、ＴＭＣＣ信号の総シンボルに占める割合は２．２４％、また、より低Ｃ／Ｎまでの受信に対応することを考慮して、それ以上とする必要がある。また、全スロットで伝送されるシンボル数と単純な整数比になっている必要がある。 Therefore, the ratio of the TMCC signal to the total symbols needs to be 2.24% or more in consideration of the reception corresponding to the lower C / N. In addition, the number of symbols transmitted in all slots needs to be a simple integer ratio.

全スロットで伝送される１フレームあたりのシンボル数はＳｌ＝４４８８０ビットとした場合、４４８８０×１２０／５＝１０７７１２０シンボルである。１フレーム分のＴＭＣＣ信号をスロット数と同じＮ個に等分に分け、さらにＸ等分して、ＩＳＤＢ−Ｓ同様、２０４シンボル以下のシンボル群を作り、そのシンボル群に対して、４シンボルのＴＭＣＣを付加することを考える。 The number of symbols per frame transmitted in all slots is 44880 × 120/5 = 1077120 symbols when S1 = 44880 bits. The TMCC signal for one frame is equally divided into N slots equal to the number of slots, and further divided into X equal parts to form a symbol group of 204 symbols or less, similar to ISDB-S. Consider adding TMCC.

採用する変調方式群のうち最大効率の変調方式が３２ＡＰＳＫ（または３２ＱＡＭ）とした場合、Ｎ＝１２０となるので、まず１２０等分したシンボルは１０７７１２０／１２０＝８９７６シンボルとなる。さらにＸ等分する。この場合、整数比で割り切れる組み合わせとしては、Ｘ＝４８で１８７シンボル、Ｘ＝５１で１７６シンボル、Ｘ＝６６で１３６シンボル、およびＸ＝６８で１３２シンボル等がある。これらのシンボル群に４シンボルのＴＭＣＣを付加した場合、総シンボルに占めるＴＭＣＣの割合はそれぞれ、２．１３８％、２．２７３％、２．９４１％、および３．０３０％となる。このうち、２．２４％以上を確保しているものが候補となるが、ここでは、Ｘ＝６６で１３６シンボル（ＴＭＣＣ割合２．９４１％）とする。この場合、ＴＭＣＣは１フレームあたり４×６６×１２０＝３１６８０シンボルが必要となる。ＴＭＣＣを伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、３１６８０シンボル分のデータを収容するためには、Ｔは１３２０ビットとする必要がある。 When the maximum efficiency modulation scheme among the employed modulation scheme groups is 32APSK (or 32QAM), N = 120, so that the first 120 divided symbols are 1077120/120 = 8976 symbols. Divide into X equal parts. In this case, combinations divisible by the integer ratio include 187 symbols when X = 48, 176 symbols when X = 51, 136 symbols when X = 66, and 132 symbols when X = 68. When four symbols of TMCC are added to these symbol groups, the percentages of TMCC in the total symbols are 2.138%, 2.273%, 2.941%, and 3.030%, respectively. Of these, those with 2.24% or more are candidates, but here, X = 66 and 136 symbols (TMCC ratio 2.941%). In this case, TMCC requires 4 × 66 × 120 = 31680 symbols per frame. When the modulation scheme for transmitting TMCC is BPSK, N / E = 24. Therefore, to accommodate 31680 symbols of data, T needs to be 1320 bits.

同様に、採用する変調方式群のうち最大効率の変調方式が１６ＡＰＳＫ（または１６ＱＡＭ）とした場合、全スロットで伝送される１フレームあたりのシンボル数はＳｌ＝４４８８０ビットとした場合、４４８８０×９６／４＝１０７７１２０シンボルである。Ｎ＝９６となるので、まず９６等分したシンボルは１０７７１２０／９６＝１１２２０シンボルとなる。さらにＸ等分する。この場合、整数比で割り切れる組み合わせとしては、Ｘ＝６０で１８７シンボル、Ｘ＝６６で１７０シンボル、Ｘ＝６８で１６５シンボル、およびＸ＝８５で１３２シンボル等がある。これらのシンボル群に４シンボルのＴＭＣＣを付加した場合、総シンボルに占めるＴＭＣＣの割合はそれぞれ、２．１３９０％、２．３５２９％、２．４２４２％、および３．０３０３％となる。これら２．２４％以上を確保しているもののうち、ここでは、Ｘ＝８５で１３２シンボル（ＴＭＣＣ割合３．０３０３％）とする。この場合、ＴＭＣＣは１フレームあたり４×８５×９６＝３２６４０シンボル必要となる。ＴＭＣＣを伝送する変調方式がＢＰＳＫであった場合、Ｎ／Ｅ＝２４となるので、３２６４０シンボル分のデータを収容するためには、Ｔは１３６０ビットとする必要がある。 Similarly, when the modulation scheme having the maximum efficiency is 16APSK (or 16QAM) in the modulation scheme group to be employed, the number of symbols per frame transmitted in all slots is S1 = 44880 bits, and 48880 × 96 / 4 = 1077120 symbols. Since N = 96, the first 96 divided symbols are 1077120/96 = 11220 symbols. Divide into X equal parts. In this case, combinations divisible by the integer ratio include 187 symbols when X = 60, 170 symbols when X = 66, 165 symbols when X = 68, and 132 symbols when X = 85. When four symbols of TMCC are added to these symbol groups, the proportions of TMCC in the total symbols are 2.1390%, 2.3529%, 2.4242%, and 3.0303%, respectively. Among those securing 2.24% or more, here, X = 85 and 132 symbols (TMCC ratio 3.0303%). In this case, TMCC requires 4 × 85 × 96 = 32640 symbols per frame. When the modulation system for transmitting TMCC is BPSK, N / E = 24. Therefore, to accommodate 32640 symbols of data, T needs to be 1360 bits.

〔送信装置〕
次に、本発明の実施の形態による送信装置について説明する。図９は、本発明の実施の形態による送信装置の構成を示す図である。この送信装置１は、フレーム生成部１０、ＬＤＰＣ符号化部１１−１，１１−２、ＢＣＨ符号化部１１−３，１１−４、エネルギー拡散部１２，１３、スイッチ１４、マッピング部１５および時分割多重／直交変調部１６を備え、データストリームを送信する場合に、図６に示した多重フレームの信号を生成してから変調波信号を生成するまでの一連の処理を行う。 [Transmitter]
Next, the transmission apparatus according to the embodiment of the present invention will be described. FIG. 9 is a diagram showing a configuration of a transmission apparatus according to the embodiment of the present invention. The transmission apparatus 1 includes a frame generation unit 10, LDPC encoding units 11-1 and 11-2, BCH encoding units 11-3 and 11-4, energy spreading units 12 and 13, a switch 14, a mapping unit 15, and a time When the division multiplexing / orthogonal modulation unit 16 is provided and a data stream is transmitted, a series of processing from generation of a multiplexed frame signal shown in FIG. 6 to generation of a modulated wave signal is performed.

図３に示した従来の送信装置１００とこの送信装置１とを比較すると、両装置とも、エネルギー拡散部、マッピング部および時分割多重／直交変調部を備えている点で同一であるが、送信装置１において、従来の送信装置１００のフレーム生成部１１０とは異なるフレーム生成部１０を備えている点、内符号が畳み込み符号からＬＤＰＣ符号に置換されている点、外符号がＲＳ符号からＢＣＨ符号に置換されている点、マッピング部１５が１６ＡＰＳＫおよび３２ＡＰＳＫにも対応している点、スーパーフレームを形成しない点、および、インターリーブ部を備えていない点で相違する。 Comparing the conventional transmission apparatus 100 shown in FIG. 3 with the transmission apparatus 1, both apparatuses are the same in that they include an energy spreading unit, a mapping unit, and a time division multiplexing / orthogonal modulation unit. The apparatus 1 includes a frame generation unit 10 different from the frame generation unit 110 of the conventional transmission apparatus 100, the point that the inner code is replaced from the convolutional code to the LDPC code, and the outer code is the RS code to the BCH code. The mapping unit 15 is compatible with 16APSK and 32APSK, does not form a superframe, and is not provided with an interleave unit.

マッピング部１５が１６ＡＰＳＫおよび３２ＡＰＳＫにも対応している点については、対応する変調方式を単純に増やしたことによるものである。内符号が畳み込み符号からＬＤＰＣ符号に置換されている点、および外符号がＲＳ符号からＢＣＨ符号に置換されている点については、最近の技術動向に適合できるようにしたことによるものである。また、スーパーフレームを形成しない点、およびインターリーブを行なわない点については、ＬＤＰＣ符号が、既に十分長いインターリーブをかけることと同等の性質を備えているためである。したがって、本質的な相違としては、フレーム生成部１０が、図６および図９に示した構成のフレームを生成する点のみであり、その動作は、図３に示した従来の送信装置１００と同様である。 The fact that the mapping unit 15 is compatible with 16APSK and 32APSK is because the corresponding modulation scheme is simply increased. The point that the inner code is replaced from the convolutional code to the LDPC code, and the point that the outer code is replaced from the RS code to the BCH code are due to the fact that it can be adapted to the recent technical trend. Further, the point that the superframe is not formed and the point that the interleaving is not performed is because the LDPC code already has the same property as that of applying sufficiently long interleaving. Therefore, the essential difference is only that the frame generation unit 10 generates a frame having the configuration shown in FIGS. 6 and 9, and the operation is the same as that of the conventional transmission apparatus 100 shown in FIG. It is.

すなわち、フレーム生成部１０は、スロットＳｌビットについて、制御情報と、データと、ＢＣＨ符号化部１１−３により制御情報とデータが符号化された外符号パリティと、スタッフビットと、ＬＤＰＣ符号化部１１−１により制御情報、データ、および外符号パリティおよびスタッフビットがＬＤＰＣ符号化された内符号パリティとにより構成したスロット＃１〜＃Ｎから成るフレームを生成し、エネルギー拡散部１２に出力する。また、フレーム生成部１０は、ＴＭＣＣ信号について、ＢＣＨ符号化部１１−４によりＢＣＨパリティを生成し、さらにＬＤＰＣ符号化部１１−２によりＬＤＰＣパリティを生成する。なお、フレーム生成部１０により生成される多重フレームは、スロット数Ｎ、ダミーの量を規定するＥ、スロット長Ｓｌ、同期ビット長Ｓｙ、パイロットビット長Ｐｌ、並びにＴＭＣＣおよびパリティビット長Ｔが前述した数になるように生成される。 That is, for the slot Sl bit, the frame generation unit 10 controls the control information and data, the outer code parity in which the control information and data are encoded by the BCH encoding unit 11-3, the stuff bit, and the LDPC encoding unit. 11-1 generates a frame including slots # 1 to #N configured by control information, data, and inner code parity in which outer code parity and stuff bits are LDPC-coded, and outputs the generated frame to the energy spreading unit 12. In addition, for the TMCC signal, the frame generation unit 10 generates a BCH parity by the BCH encoding unit 11-4, and further generates an LDPC parity by the LDPC encoding unit 11-2. The multiplexed frame generated by the frame generation unit 10 has the number of slots N, E that defines the amount of dummy, slot length Sl, synchronization bit length Sy, pilot bit length Pl, TMCC, and parity bit length T as described above. Generated to be a number.

図１０は、図９に示した送信装置１が送信する変調波信号の例を示す図である。この変調波信号は、図６および図９に示したフレームにおいて、最大効率の変調方式を３２ＡＰＳＫ（または３２ＱＡＭ）とし、Ｎ＝１２０，Ｅ＝５，Ｓｌ＝４４８８０，Ｓｙ＝１２０，Ｐｌ＝１６０，Ｔ＝１３２０とした場合の信号であり、図９に示した時分割多重／直交変調部１６が生成する。 FIG. 10 is a diagram illustrating an example of a modulated wave signal transmitted by the transmission device 1 illustrated in FIG. In this modulated wave signal, in the frames shown in FIGS. 6 and 9, the maximum efficiency modulation scheme is 32APSK (or 32QAM), N = 120, E = 5, Sl = 44880, Sy = 120, Pl = 160, This is a signal when T = 1320, and is generated by the time division multiplexing / orthogonal modulation unit 16 shown in FIG.

図１０に示すように、変調波信号は、１フレーム分の情報を＃１〜＃１２０の変調スロットに分割して伝送される。奇数番号の変調スロットは、まずＢＰＳＫ変調されたスロット同期Ｓｙｎｃ１（２４シンボル）および当該変調スロットの変調方式に対応したパイロット信号（３２シンボル）が伝送される。続いて、ＴＭＣＣ信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ（１３６シンボル）と、ＢＰＳＫ変調されたＴＭＣＣ信号（４シンボル）とが交互に６６回伝送される。偶数番号の変調スロットは、まずＢＰＳＫ変調されたスロット同期Ｓｙｎｃ２（２４シンボル）またはその反転パターン！Ｓｙｎｃ２（２４シンボル）および当該変調スロットの変調方式に対応したパイロット信号（３２シンボル）が伝送される。続いて、ＴＭＣＣ信号により指定された変調方式で変調された、映像・音声・データ放送等が多重された主信号データ（１３６シンボル）と、ＢＰＳＫ変調されたＴＭＣＣ信号（４シンボル）とが交互に６６回伝送される。 As shown in FIG. 10, the modulated wave signal is transmitted by dividing information for one frame into modulation slots # 1 to # 120. In the odd-numbered modulation slot, first, BPSK-modulated slot synchronization Sync1 (24 symbols) and a pilot signal (32 symbols) corresponding to the modulation scheme of the modulation slot are transmitted. Subsequently, the main signal data (136 symbols) multiplexed with video, audio, data broadcasting, etc., modulated by the modulation method specified by the TMCC signal, and the TMCC signal (4 symbols) modulated by BPSK are alternately displayed. It is transmitted 66 times. The even numbered modulation slots are first BPSK modulated slot synchronous Sync2 (24 symbols) or its inversion pattern! Sync2 (24 symbols) and a pilot signal (32 symbols) corresponding to the modulation scheme of the modulation slot are transmitted. Subsequently, the main signal data (136 symbols) multiplexed with video, audio, data broadcasting, etc., modulated by the modulation method specified by the TMCC signal, and the TMCC signal (4 symbols) modulated by BPSK are alternately displayed. It is transmitted 66 times.

上記の同期パターンＳｙｎｃ１、Ｓｙｎｃ２、およびその反転パターン！Ｓｙｎｃ２は擬似同期を避けるために、それ自体が鋭い自己相関ピークを持つものであるとともに、互いに低い相互相関を持つものである必要がある。このような符号として、Ｓｙｎｃ１として、０ｘ３６７１５ａ＝００１１０１１００１１１０００１０１０１１０１０、Ｓｙｎｃ２として０ｘ５２ｆ８６６＝０１０１００１０１１１１１００００１１００１１０、そのビット反転パターン！Ｓｙｎｃ２として０ｘａｄ０７９９＝１０１０１１０１０００００１１１１００１１００１とすると擬似同期の少ない受信が可能となる。 The sync pattern Sync1, Sync2, and its inverted pattern! Sync2 needs to have a sharp autocorrelation peak itself and a low cross-correlation with each other in order to avoid pseudo-synchronization. As such codes, 0x36715a = 001101100111000101011010 as Sync1, and 0x52f866 = 010100101111100001100110 as Sync2, its bit inversion pattern! When Sync2 is 0xad0799 = 101011010000011110011001, reception with less pseudo synchronization is possible.

このような処理を１２０変調スロット分繰り返して行うことにより、ＴＭＣＣ信号に書き込まれた情報が後述する受信装置へ伝送される。受信装置は、ＴＭＣＣ信号の情報を絶えず監視することにより、送信装置１において様々な伝送制御が行われたとしても、それに追従して受信方式等を切り替えることができる。 By repeating such processing for 120 modulation slots, the information written in the TMCC signal is transmitted to the receiving apparatus described later. Even if various transmission controls are performed in the transmission device 1, the reception device can switch the reception method and the like by continuously monitoring the information of the TMCC signal.

〔受信装置〕
次に、本発明の実施の形態による受信装置について説明する。図１１は、本発明の実施の形態による受信装置の構成を示す図である。この受信装置２は、チャンネル選択部２０、直交検波部２１、伝送制御信号復号部２２、内符号復号部２３、エネルギー逆拡散部２４および外符号復号部２５を備えている。ここで、チャンネル選択部２０、直交検波部２１、伝送制御信号復号部２２、内符号復号部２３、エネルギー逆拡散部２４および外符号復号部２５は、図５に示したチャンネル選択部２１０、直交検波部２２０、伝送制御信号復号部２３０、内符号復号部２４０、エネルギー逆拡散部２６０および外符号復号部２７０とそれぞれ同等の機能を有する。 [Receiver]
Next, the receiving apparatus according to the embodiment of the present invention will be described. FIG. 11 is a diagram showing a configuration of a receiving apparatus according to the embodiment of the present invention. The receiving device 2 includes a channel selection unit 20, an orthogonal detection unit 21, a transmission control signal decoding unit 22, an inner code decoding unit 23, an energy despreading unit 24, and an outer code decoding unit 25. Here, the channel selection unit 20, the orthogonal detection unit 21, the transmission control signal decoding unit 22, the inner code decoding unit 23, the energy despreading unit 24, and the outer code decoding unit 25 are the same as the channel selection unit 210 shown in FIG. The detection unit 220, the transmission control signal decoding unit 230, the inner code decoding unit 240, the energy despreading unit 260, and the outer code decoding unit 270 have the same functions.

図５に示した従来の受信装置２００の構成とこの受信装置２とを比較すると、受信装置２にはデインターリーブ部２５０が無い点、直交検波部２１により検波される変調方式には１６ＡＰＳＫおよび３２ＡＰＳＫが追加されている点、直交検波部２１において検波する際、パイロット信号を参照して受信信号点の補正を行い特性を改善する点、内符号復号部２３における内符号がＬＤＰＣ符号に対応したものとなっている点、外符号復号部２７０における外符号がＢＣＨ符号に対応したものとなっている点、伝送制御信号復号部２２により図６および図９に示したフレーム構成に対応した制御が行われる点で相違する。 When the configuration of the conventional receiving apparatus 200 shown in FIG. 5 is compared with the receiving apparatus 2, the receiving apparatus 2 does not have a deinterleave unit 250, and the modulation schemes detected by the quadrature detecting unit 21 are 16APSK and 32APSK. Is added, when the quadrature detection unit 21 performs detection, the received signal point is corrected with reference to the pilot signal to improve the characteristics, and the inner code in the inner code decoding unit 23 corresponds to the LDPC code. Points, the outer code in the outer code decoding unit 270 corresponds to the BCH code, and the transmission control signal decoding unit 22 performs control corresponding to the frame configuration shown in FIGS. Is different.

直交検波部２１により検波される変調方式には１６ＡＰＳＫおよび３２ＡＰＳＫが追加されている点については、直交検波部２１において対応する変調方式を単純に増やしたことによるものである。また、内符号復号部２３における内符号がＬＤＰＣ符号に対応したものとなっている点、および外符号復号部２７０における外符号がＢＣＨ符号に対応したものとなっている点については、最近の技術動向に適合できるようにしたことによるものである。また、デインターリーブを行わないのは、ＬＤＰＣ符号が、既に十分長いインターリーブをかけることと同等の性質を備えているためである。したがって、本質的な相違としては、伝送制御信号復号部２２が、図６および図９に示したフレーム構成に対応した制御を行なう点のみであり、その動作は、図５に示した従来の受信装置２００と同様である。 The addition of 16APSK and 32APSK to the modulation scheme detected by the quadrature detection unit 21 is due to a simple increase in the corresponding modulation scheme in the quadrature detection unit 21. Further, regarding the point that the inner code in the inner code decoding unit 23 corresponds to the LDPC code and the point that the outer code in the outer code decoding unit 270 corresponds to the BCH code, This is because it can be adapted to trends. Further, the reason why the deinterleaving is not performed is that the LDPC code has a property equivalent to that of applying a sufficiently long interleaving. Therefore, the essential difference is that the transmission control signal decoding unit 22 performs control corresponding to the frame configuration shown in FIGS. 6 and 9, and the operation is the same as that of the conventional reception shown in FIG. Similar to the apparatus 200.

以上のように、本発明の実施の形態によれば、送信装置１は、長い符号長をもつＬＤＰＣのような誤り訂正符号にも対応することができ、かつ、変調方式と符号化率とを自由に組み合わせることができる。したがって、ＭＰＥＧ−２ＴＳおよびその他のデジタルデータストリームを効率良く伝送することが可能となる。 As described above, according to the embodiment of the present invention, the transmission apparatus 1 can cope with an error correction code such as an LDPC having a long code length, and the modulation method and the coding rate can be set. Can be combined freely. Therefore, MPEG-2 TS and other digital data streams can be efficiently transmitted.

具体的には、本発明の実施の形態によれば、送信装置１は、少なくともフレーム生成部１０、ＬＤＰＣ符号化部１１−１，１１−２、ＢＣＨ符号化部１１−３，１１−４、エネルギー拡散部１２，１３、スイッチ１４、マッピング部１５および時分割多重／直交変調部１６を備え、少なくともデータ、外符号パリティおよび内符号パリティにより構成されるスロットを複数まとめたフレーム構成をもつ多重化データを、伝送制御信号に書き込まれた伝送制御情報に基づいて伝送する。この場合、スロット長を４４８８０ビットとすることにより、ＭＰＥＧ−２ＴＳから除去した１８７バイトの情報を変調方式にかかわらず過不足なく伝送することが可能となる。また、伝送しようとするデータの単位が１８７バイトでない場合、例えば１８８バイト、１８９バイト、１９０バイトおよび１９２バイトの場合、このときのスロット長をそれぞれ、６２０４０、６４２６０、６４９８０および６５２８０とすることで、変調方式にかかわらず過不足無く伝送可能となる。また、符号長をバイト単位としたい場合には、それぞれ、６２０４０、６０４８０、６３８４０および６５２８０とすることで、変調方式にかかわらず過不足無く伝送可能となる。 Specifically, according to the embodiment of the present invention, transmission apparatus 1 includes at least frame generation unit 10, LDPC encoding units 11-1 and 11-2, BCH encoding units 11-3 and 11-4, Multiplexing having a frame configuration in which a plurality of slots including at least data, outer code parity, and inner code parity are provided, including energy spreading units 12, 13, a switch 14, a mapping unit 15, and a time division multiplexing / orthogonal modulation unit 16. Data is transmitted based on transmission control information written in the transmission control signal. In this case, by setting the slot length to 48880 bits, it is possible to transmit 187 bytes of information removed from the MPEG-2 TS without excess or deficiency regardless of the modulation scheme. Further, when the unit of data to be transmitted is not 187 bytes, for example, 188 bytes, 189 bytes, 190 bytes, and 192 bytes, the slot lengths at this time are set to 62040, 64260, 64980, and 65280, respectively. Transmission is possible without excess or deficiency regardless of the modulation method. Also, when the code length is to be in byte units, the transmission length can be transmitted without excess or deficiency regardless of the modulation scheme by setting the values to 62040, 60480, 63840, and 65280, respectively.

最大効率の変調方式が３２ＡＰＳＫまたは３２ＱＡＭの場合、フレームを構成するスロット数を１２０とし、１フレームあたりの同期符号のビット数を２８８０ビットとし、該同期符号を２４変調シンボル単位で奇数番目の変調スロットにおいては同一のパターンを伝送し、偶数番目の変調スロットにおいてはビット反転したパターンを交互に伝送する。また、１フレームあたりのパイロット信号のシンボル数を３８４０シンボルとし、該パイロット信号を３２変調シンボル単位で伝送する。１フレームあたりの伝送制御信号のビット数を３１６８０ビットとし、該伝送制御信号を４変調シンボル単位で伝送する。 When the maximum efficiency modulation scheme is 32APSK or 32QAM, the number of slots constituting the frame is 120, the number of bits of the synchronization code per frame is 2880 bits, and the synchronization code is an odd-numbered modulation slot in units of 24 modulation symbols. , The same pattern is transmitted, and the bit-inverted pattern is alternately transmitted in even-numbered modulation slots. In addition, the number of pilot signal symbols per frame is 3840 symbols, and the pilot signals are transmitted in units of 32 modulation symbols. The number of bits of the transmission control signal per frame is 31680 bits, and the transmission control signal is transmitted in units of 4 modulation symbols.

最大効率の変調方式が１６ＡＰＳＫまたは１６ＱＡＭの場合、フレームを構成するスロット数を９６とし、１フレームあたりの同期符号のビット数を２３０４ビットとし、該同期符号を２４変調シンボル単位で奇数番目の変調スロットにおいては同一のパターンを伝送し、奇数番目の変調スロットにおいてはビット反転したパターンを交互に伝送する。また、１フレームあたりのパイロット信号のビット数を１５３６ビットとし、該パイロット信号を１６変調シンボル単位で伝送する。１フレームあたりの伝送制御信号のビット数を３２６４０ビットとし、該伝送制御信号を４変調シンボル単位で伝送する。 When the maximum efficiency modulation method is 16APSK or 16QAM, the number of slots constituting a frame is 96, the number of bits of a synchronization code per frame is 2304 bits, and the synchronization code is an odd-numbered modulation slot in units of 24 modulation symbols. , The same pattern is transmitted, and bit-inverted patterns are alternately transmitted in odd-numbered modulation slots. Further, the number of bits of the pilot signal per frame is 1536 bits, and the pilot signal is transmitted in units of 16 modulation symbols. The number of bits of the transmission control signal per frame is 32640 bits, and the transmission control signal is transmitted in units of 4 modulation symbols.

また、受信装置２は、チャンネル選択部２０、直交検波部２１、伝送制御信号復号部２２、内符号復号部２３、エネルギー逆拡散部２４および外符号復号部２５を備え、伝送制御信号復号部２２が、図６および図９に示したフレーム構成に対応した制御を行なうようにしたから、前記送信装置１により伝送された変調波信号に対して受信処理することができる。 The receiving apparatus 2 includes a channel selection unit 20, an orthogonal detection unit 21, a transmission control signal decoding unit 22, an inner code decoding unit 23, an energy despreading unit 24, and an outer code decoding unit 25. The transmission control signal decoding unit 22 However, since control corresponding to the frame configuration shown in FIG. 6 and FIG. 9 is performed, it is possible to perform reception processing on the modulated wave signal transmitted by the transmission device 1.

以上、実施の形態を挙げて本発明を説明したが、本発明は前記実施の形態に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。例えば、図６に示した多重フレームの構成の配列により、メモリのアドレス上に収容される必要はなく、信号毎に別のメモリ素子を用意するようにしてもよい。また、受信装置２においては、図６に示した多重フレームの情報を全て収容する必要はなく、受信対象となるスロットのみを蓄積できるようにすればよい。 The present invention has been described with reference to the embodiment. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the technical idea thereof. For example, according to the arrangement of the multiple frame configuration shown in FIG. 6, it is not necessary to be accommodated on the memory address, and another memory element may be prepared for each signal. Further, the receiving device 2 does not need to accommodate all the information of the multiplexed frame shown in FIG. 6, and it is sufficient to store only the slot to be received.

ＢＳデジタル放送の多重フレーム構成を示す図である。It is a figure which shows the multiplex frame structure of BS digital broadcasting. スロットの割り当ての規則を示す図である。It is a figure which shows the rule of allocation of a slot. 従来技術による送信装置の構成を示す図である。It is a figure which shows the structure of the transmitter by a prior art. 変調波信号の例を示す図である。It is a figure which shows the example of a modulated wave signal. 従来技術による受信装置の構成を示す図である。It is a figure which shows the structure of the receiver by a prior art. 本発明の実施の形態に用いる多重フレームの構成を示す図である。It is a figure which shows the structure of the multiplex frame used for embodiment of this invention. １６ＡＰＳＫ、３２ＡＰＳＫの信号点配置の例を示す図である。It is a figure which shows the example of signal point arrangement | positioning of 16APSK and 32APSK. １６ＱＡＭ、３２ＱＡＭの信号点配置の例を示す図である。It is a figure which shows the example of signal point arrangement | positioning of 16QAM and 32QAM. 本発明実施の形態による送信装置の構成を示す図である。It is a figure which shows the structure of the transmitter by embodiment of this invention. 本発明実施の形態による送信装置が送信する変調波信号の例を示す図である。It is a figure which shows the example of the modulated wave signal which the transmitter by embodiment of this invention transmits. 本発明の実施の形態による受信装置の構成を示す図である。It is a figure which shows the structure of the receiver by embodiment of this invention.

Explanation of symbols

１，１００送信装置
２，２００受信装置
１０，１１０フレーム生成部
１１−１，１１−２ＬＤＰＣ符号化部
１１−３，１１−４ＢＣＨ符号化部
１２，１３，１２０，１８０エネルギー拡散部
１４スイッチ
１５，１５０マッピング部
１６，１６０時分割多重／直交変調部
２０，２１０チャンネル選択部
２１，２２０直交検波部
２２，２３０伝送制御信号復号部
２３，２４０内符号復号部
２４，２６０エネルギー逆拡散部
２５，２７０外符号復号部
１３０インターリーブ部
１４０畳み込み符号化部
１７０ＲＳ符号化部
２５０デインターリーブ部 DESCRIPTION OF SYMBOLS 1,100 Transmission apparatus 2,200 Reception apparatus 10,110 Frame generation part 11-1, 11-2 LDPC encoding part 11-3, 11-4 BCH encoding part 12, 13, 120, 180 Energy spreading part 14 Switch 15, 150 Mapping unit 16, 160 Time division multiplexing / orthogonal modulation unit 20, 210 Channel selection unit 21, 220 Orthogonal detection unit 22, 230 Transmission control signal decoding unit 23, 240 Inner code decoding unit 24, 260 Energy despreading unit 25 , 270 Outer code decoding unit 130 Interleaving unit 140 Convolutional coding unit 170 RS coding unit 250 Deinterleaving unit

Claims

In a transmitter used in a satellite data transmission system that performs time division multiplex transmission of a plurality of types of digital modulation schemes,
Means for generating a frame comprising a plurality of slots including data, outer code parity coded by outer code, and inner code parity coded by inner code;
Means for transmitting multiplexed data framed by a plurality of slots by performing phase synchronization based on a transmission control signal;
A transmission device comprising:

In a transmitter used in a satellite data transmission system that performs time division multiplex transmission of a plurality of types of digital modulation schemes,
Means for generating a frame; means for performing outer code encoding; means for performing inner code encoding; means for performing energy spreading; means for performing mapping according to a specified modulation scheme; time division multiplexing and orthogonal modulation; And means for performing
A plurality of slots including at least data, the outer code parity coded by the outer code, and the inner code parity coded by the inner code are configured, and transmission control is performed on multiplexed data framed by the plurality of slots. A transmission device that transmits based on a signal.

The transmission device according to claim 2 ,
The transmission apparatus, wherein the slot includes control information, data, the outer code parity coded by the outer code and the inner code parity coded by the inner code.

The transmission device according to claim 3 , wherein
An LDPC code of period M is used as the inner code, and the sum of the bit lengths of the control information and outer code parity is an integer multiple of M.

The transmission device according to claim 2 ,
The transmission apparatus according to claim 1, wherein the slot includes control information, data, the outer code parity coded by the outer code, stuff bits, and the inner code parity coded by the inner code.

The transmission device according to claim 5 , wherein
Using LDPC codes of period M in said code, transmitting the sum of the control information and an outer code parity and bit length of stuff bits is equal to or an integer multiple of M devices.

In the transmission device according to any one of claims 2 to 6 ,
The transmission apparatus characterized in that the slot length is any one of 56100 bits, 44880 bits, 62040 bits, 64260 bits, 60480 bits, 64980 bits, 63840 bits, and 65280 bits.

In the transmission device according to any one of claims 2 to 7 ,
The transmission apparatus, wherein the multiplexed data further comprises at least one of a synchronization code, pilot data, a transmission control signal, and a transmission control parity.

The transmission device according to claim 8 , wherein
A transmission apparatus characterized in that the modulation scheme of maximum efficiency is 32APSK or 32QAM, and the number of slots constituting the frame is 120.

The transmission device according to claim 9 , wherein
The number of bits of the synchronization code per frame is 2880 bits, and the synchronization code is transmitted in units of 24 modulation symbols.

The transmission device according to claim 10 , wherein
The synchronization code transmitted in units of 24 modulation symbols shall be the same pattern code in odd-numbered modulation slots, and the same pattern and bit-inverted pattern codes in even-numbered modulation slots. A transmission device characterized.

The transmission device according to claim 11 , wherein
The synchronous code pattern transmitted in units of 24 modulation symbols is 0x36715a = 0011011001110001010101010 in the odd-numbered modulation slot, and 0x52f866 = 010100101111100001100110 and its bit inversion pattern 0xad0799 = 101011010000011110011001 are alternately repeated in the even-numbered modulation slot. A transmission device characterized by the above.

The transmission device according to claim 9 , wherein
The number of symbols of the pilot signal per frame is 3840 bits, and the pilot signal is transmitted in units of 32 modulation symbols.

The transmission device according to claim 9 , wherein
The transmission apparatus characterized in that the number of bits of the transmission control signal per frame is 31680 bits, and the transmission control signal is transmitted in units of 4 modulation symbols.

The transmission device according to claim 8 , wherein
A transmission apparatus characterized in that the modulation scheme of maximum efficiency is 16APSK or 16QAM, and the number of slots constituting the frame is 96.

The transmission device according to claim 15 , wherein
The number of bits of the synchronization code per frame is 2304 bits, and the synchronization code is transmitted in units of 24 modulation symbols.

The transmission device according to claim 16 , wherein
The synchronization code transmitted in units of 24 modulation symbols shall be the same pattern code in odd-numbered modulation slots, and the same pattern and bit-inverted pattern codes in even-numbered modulation slots. A transmission device characterized.

The transmission device according to claim 17 ,
The synchronous code pattern transmitted in units of 24 modulation symbols is 0x36715a = 0011011001110001010101010 in the odd-numbered modulation slot, and 0x52f866 = 010100101111100001100110 and its bit inversion pattern 0xad0799 = 101011010000011110011001 are alternately repeated in the even-numbered modulation slot. A transmission device characterized by the above.

The transmission device according to claim 15 , wherein
The number of symbols of the pilot signal per frame is 1536 bits, and the pilot signal is transmitted in units of 16 modulation symbols.

The transmission device according to claim 15 , wherein
The transmission apparatus characterized in that the number of bits of the transmission control signal per frame is 32640 bits and the transmission control signal is transmitted in units of 4 modulation symbols.