JP4843071B2 - Inspection apparatus and inspection method for printed wiring board - Google Patents

Inspection apparatus and inspection method for printed wiring board Download PDF

Info

Publication number
JP4843071B2
JP4843071B2 JP2009135027A JP2009135027A JP4843071B2 JP 4843071 B2 JP4843071 B2 JP 4843071B2 JP 2009135027 A JP2009135027 A JP 2009135027A JP 2009135027 A JP2009135027 A JP 2009135027A JP 4843071 B2 JP4843071 B2 JP 4843071B2
Authority
JP
Japan
Prior art keywords
measured
net
wiring board
printed wiring
external capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009135027A
Other languages
Japanese (ja)
Other versions
JP2010283129A (en
Inventor
頼夫 秀平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MicroCraft KK
Original Assignee
MicroCraft KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MicroCraft KK filed Critical MicroCraft KK
Priority to JP2009135027A priority Critical patent/JP4843071B2/en
Priority to CN200910149200.2A priority patent/CN101907669B/en
Publication of JP2010283129A publication Critical patent/JP2010283129A/en
Application granted granted Critical
Publication of JP4843071B2 publication Critical patent/JP4843071B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、プリント配線板の検査装置及び検査方法に関し、特にプリント配線板中の回路(ネット)の断線不良及び短絡不良を発見するプリント配線板の検査装置及び検査方法に関する。   The present invention relates to an inspection apparatus and an inspection method for a printed wiring board, and more particularly to an inspection apparatus and an inspection method for a printed wiring board for finding a disconnection failure and a short-circuit failure of a circuit (net) in the printed wiring board.

一般に、プリント配線板は、配線パターンやスルーホール等を用いて電気的に接続された回路を複数有しており、製造されたプリント配線板の回路が設計通り正しく形成されているかどうか、すなわち、プリント配線板中の回路が断線不良を生じたり、他の回路と短絡不良を生じたりせずに、設計通りに形成されているかを電気的に検査する必要がある。   In general, the printed wiring board has a plurality of circuits electrically connected using wiring patterns, through holes, etc., and whether or not the circuit of the manufactured printed wiring board is correctly formed as designed, that is, It is necessary to electrically inspect whether the circuit in the printed wiring board is formed as designed without causing disconnection failure or short circuit failure with other circuits.

短絡検査の電気的検査方法として、検査対象となる回路間に電圧を印加し、その時の電圧と測定した電流とにより回路間の絶縁抵抗を求め、絶縁抵抗が基準値以下であった場合、その部分が短絡不良箇所であると判定する方法が知られている。   As an electrical inspection method for short circuit inspection, a voltage is applied between the circuits to be inspected, the insulation resistance between the circuits is obtained from the voltage at that time and the measured current, and if the insulation resistance is below the reference value, A method for determining that a portion is a short-circuit defective portion is known.

しかし、上記検査方法の場合、ネット数がnのプリント配線板では、短絡検査の組み合わせの数はn(n−1)/2となり、例えば、1000ネットを有するプリント配線板の場合、499,500回の短絡検査が必要であり、検査時間がかかるといった問題がある。このため、ネット間のすべての組み合わせを短絡検査するのではなく、短絡する可能性のある近接するネット間のみを短絡検査する方法が知られている(例えば特許文献1)。   However, in the case of the above inspection method, the number of short circuit inspection combinations is n (n-1) / 2 in the printed wiring board having n nets, and for example, in the case of a printed wiring board having 1000 nets, 499,500. There is a problem that the short circuit inspection is required and the inspection time is required. For this reason, a method of short-circuiting only adjacent nets that may be short-circuited instead of performing a short-circuit inspection on all combinations between nets is known (for example, Patent Document 1).

また、上記技術とは別に、プリント配線板上のネットと、GNDネットや電源ネット等のプリント配線板全体をカバーするようなネットもしくはプリント配線板外部の基準面との間の容量を測定し、良品の容量値と比較することで、検査を行う方法が知られている(例えば特許文献2,3)。   Separately from the above technique, the capacitance between the net on the printed wiring board and the net covering the entire printed wiring board such as the GND net or the power supply net or the reference plane outside the printed wiring board is measured, A method of performing an inspection by comparing with a capacity value of a non-defective product is known (for example, Patent Documents 2 and 3).

しかしながら、上記の容量を測定する検査方法では、ネット間に高電圧を印加することができないため、高抵抗で短絡したネットの発見が困難である。このため、矩形パルスをネットに印加し、電圧の過渡特性を解析することにより短絡不良を判定する方法が知られている(例えば特許文献4〜6)。   However, in the inspection method for measuring the capacitance described above, since a high voltage cannot be applied between the nets, it is difficult to find a net short-circuited with a high resistance. For this reason, a method of determining a short circuit failure by applying a rectangular pulse to a net and analyzing a voltage transient characteristic is known (for example, Patent Documents 4 to 6).

特開昭63−206667号公報JP-A-63-206667 特開昭52−096358号公報JP 52-096358 A 特公平04−017394号公報Japanese Patent Publication No. 04-017394 特開平06−109796号公報Japanese Patent Application Laid-Open No. 06-107996 米国特許第5438272号明細書US Pat. No. 5,438,272 米国特許第6573728号明細書US Pat. No. 6,573,728

しかし、前記特許文献4〜6に記載されている検査方法では、検査結果の評価に波形評価をおこなうため、過渡ディジタル解析器のような高価な測定器を必要とするという問題点がある。   However, the inspection methods described in Patent Documents 4 to 6 have a problem that an expensive measuring instrument such as a transient digital analyzer is required because waveform evaluation is performed for evaluation of the inspection result.

そこで、本発明は、上記問題点を解決し、ネットの断線不良や、他のネットとの短絡不良を安価に発見することができるようにしたプリント配線板の検査装置及び検査方法を提供することを目的とする。   Accordingly, the present invention provides a printed wiring board inspection apparatus and inspection method that solves the above-described problems and that can detect a disconnection failure of a net or a short-circuit failure with another net at a low cost. With the goal.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本発明によるプリント配線板の検査装置は、検査対象のプリント配線板のネットに接触するための第1及び第2のプローブを有し、前記プリント配線板の基準面に前記第1のプローブを接触させ、前記プリント配線板のネットに前記第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、前記第1のプローブで電圧を測定し、前記プリント配線板のすべてのネットについて第1の電圧測定と第2の電圧測定を行い、その値を記憶手段に記憶し、予め測定した良品の測定値と、前記測定した第1の測定値と第2の測定値を比較し、前記比較の結果、第1の測定値で断線不良の検出を行い、第2の測定値で短絡不良の検出を行うものである。   That is, the printed wiring board inspection apparatus according to the present invention has first and second probes for contacting a net of a printed wiring board to be inspected, and the first probe is provided on a reference surface of the printed wiring board. , Contact the second probe with the net of the printed wiring board, apply a rectangular pulse voltage to the net through the second probe, measure the voltage with the first probe, The first voltage measurement and the second voltage measurement are performed on all nets of the printed wiring board, and the values are stored in the storage means. The measured value of the non-defective product, the first measured value and the first measured As a result of the comparison, disconnection failure is detected with the first measurement value, and short-circuit failure is detected with the second measurement value.

また、本発明によるプリント配線板の検査方法は、検査対象のプリント配線板の基準面に第1のプローブを接触させ、前記プリント配線板のネットに第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、前記第1のプローブで第1の測定値および第2の測定値として測定するステップと、前記プリント配線板のすべてのネットについて前記測定を行い、その値を記憶手段に記憶するステップと、予め測定した良品の測定値と、前記測定した測定値とを比較するステップと、前記比較の結果、第1の測定値で断線不良の判定を行い、第2の測定値で短絡不良の判定を行うものである。   In the printed wiring board inspection method according to the present invention, the first probe is brought into contact with the reference surface of the printed wiring board to be inspected, the second probe is brought into contact with the net of the printed wiring board, and the second probe Applying a rectangular pulse voltage to the net via a probe and measuring as a first measurement value and a second measurement value with the first probe; and performing the measurement for all nets of the printed wiring board The step of storing the value in the storage means, the step of comparing the measured value of the non-defective product measured in advance with the measured value measured, and determining the disconnection failure based on the first measured value as a result of the comparison The determination of a short circuit failure is performed using the second measurement value.

本発明のプリント配線板の検査装置及び検査方法によれば、ネットの断線不良および他のネットとの短絡不良が容易にかつ安価に発見できる。   According to the printed wiring board inspection apparatus and inspection method of the present invention, a disconnection failure of a net and a short-circuit failure with another net can be easily and inexpensively found.

本発明の一実施の形態によるプリント配線板検査装置の構成例を示す図である。It is a figure which shows the structural example of the printed wiring board test | inspection apparatus by one embodiment of this invention. 本発明の一実施の形態において、プリント配線板の一例を示す平面図である。In one embodiment of the present invention, it is a top view showing an example of a printed wiring board. 本発明の一実施の形態において、プリント配線板上の回路のモデルを示す図である。It is a figure which shows the model of the circuit on a printed wiring board in one embodiment of this invention. 図3に示した回路のモデルの断線検査に着目したモデルを示す図である。It is a figure which shows the model which paid its attention to the disconnection test | inspection of the model of the circuit shown in FIG. 図4に示した回路のモデルの等価回路を示す回路図である。FIG. 5 is a circuit diagram showing an equivalent circuit of the model of the circuit shown in FIG. 4. 図5に示した断線検査の等価回路の測定電圧と時間の関係を示すグラフである。It is a graph which shows the relationship between the measurement voltage and time of the equivalent circuit of the disconnection test | inspection shown in FIG. 図6に示したグラフで、V=250V、C0=0.01μF、C11=10pF、C12=30pF、Ra=1kΩ、t0=45nsecの場合の測定電圧と時間の関係を示すグラフである。In the graph shown in FIG. 6, V = 250V, C 0 = graph showing 0.01μF, C 11 = 10pF, C 12 = 30pF, R a = 1kΩ, the measured voltage versus time in the case of t 0 = 45 nsec It is. 図3に示した回路のモデルの短絡検査に着目した等価回路を示す回路図である。FIG. 4 is a circuit diagram showing an equivalent circuit focused on a short circuit inspection of the circuit model shown in FIG. 3. 図7に示した短絡検査の等価回路の測定電圧と時間の関係を示すグラフである。It is a graph which shows the relationship between the measurement voltage and time of the equivalent circuit of the short circuit test | inspection shown in FIG. 図9に示したグラフで、V=250V、C0=0.01μF、C1=15pF、C2=15pF、R12=50MΩ、t0=200μsecの場合の測定電圧と時間の関係を示すグラフである。9 is a graph showing the relationship between the measurement voltage and time when V = 250 V, C 0 = 0.01 μF, C 1 = 15 pF, C 2 = 15 pF, R 12 = 50 MΩ, and t 0 = 200 μsec. It is. 本発明の一実施の形態によるプリント配線板検査方法の流れを示すフローチャートである。It is a flowchart which shows the flow of the printed wiring board inspection method by one embodiment of this invention.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、特にことわらない限り、端子名を表す記号は同時に配線名、信号名も兼ね、電源の場合はその電圧値も兼ねるものとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted. Unless otherwise specified, a symbol representing a terminal name also serves as a wiring name and a signal name, and also serves as a voltage value in the case of a power supply.

図1に、本発明の一実施形態によるプリント配線板検査装置の全体構成を示す。本実施の形態によるプリント配線板検査装置は、例えば、2本のプローブ1、プローブ支持部2、移動機構部6、測定部7、記憶部8、制御部9などにより構成されている。
移動機構部6は、各種モータ、そのモータを駆動させるモータドライバなどから構成される。移動機構部6には、プローブ支持部2を介してプローブ1が取り付けられており、プローブ1は、プリント配線板3と平行方向(XY方向)及び垂直方向(Z方向)に移動可能である。なお、本実施の形態では、プローブ1が2本の場合を例に説明するが、3本以上であってもよい。
FIG. 1 shows an overall configuration of a printed wiring board inspection apparatus according to an embodiment of the present invention. The printed wiring board inspection apparatus according to this embodiment includes, for example, two probes 1, a probe support unit 2, a moving mechanism unit 6, a measurement unit 7, a storage unit 8, a control unit 9, and the like.
The moving mechanism unit 6 includes various motors and a motor driver that drives the motors. A probe 1 is attached to the moving mechanism 6 via a probe support 2, and the probe 1 can move in a parallel direction (XY direction) and a vertical direction (Z direction) with respect to the printed wiring board 3. In the present embodiment, a case where there are two probes 1 will be described as an example, but three or more probes may be used.

測定部7は、電圧源、電流源、計測器などから構成され、プローブ1に接続されており、プローブ間に電流を流したり、電圧を印加したりすることにより、プリント配線板3内の回路の抵抗を測定することが可能である。また、プリント配線板3内のGNDネットや電源ネット等のプリント配線板全体をカバーするようなネット(基準面)と、被検査回路との間の電位差を測定した後、容量成分に変換することが可能である。なお、前記のプリント配線板全体をカバーするようなネットがない場合にはプリント配線板外に設けられた導電性の基準面5(図3参照)を使用することが可能である。   The measuring unit 7 is composed of a voltage source, a current source, a measuring instrument, and the like, and is connected to the probe 1. A circuit in the printed wiring board 3 can be obtained by flowing a current or applying a voltage between the probes. It is possible to measure the resistance. In addition, after measuring the potential difference between a net (reference plane) that covers the entire printed wiring board such as the GND net and power supply net in the printed wiring board 3 and the circuit to be inspected, it is converted into a capacitance component. Is possible. When there is no net that covers the entire printed wiring board, it is possible to use the conductive reference surface 5 (see FIG. 3) provided outside the printed wiring board.

記憶部8は、例えばRAM、ハードディスク等のメモリにより構成されており、測定した値や、その演算結果などを一時的に記憶する。   The storage unit 8 is configured by a memory such as a RAM or a hard disk, for example, and temporarily stores a measured value, a calculation result thereof, and the like.

制御部9は、CPU、RAM、ROM等により構成されており、移動機構部6の駆動制御や、測定部7によって測定された抵抗値や容量値などが不良であるかどうかを判定する処理などを行う。なお、制御部9は、一般的なコンピュータに上記機能や下記動作を実現させるプログラムを内蔵することにより実現することも可能であり、当該プログラムはフロッピー(登録商標)ディスクやハードディスク等のコンピュータで読み出し可能な記録媒体に記録することもできる。また、当該プログラムはインターネット等の通信手段から読み出してくるようにすることもできる。   The control unit 9 includes a CPU, a RAM, a ROM, and the like. The control unit 9 controls driving of the moving mechanism unit 6 and determines whether the resistance value and the capacitance value measured by the measurement unit 7 are defective. I do. The control unit 9 can also be realized by incorporating a program for realizing the above functions and the following operations in a general computer, and the program is read by a computer such as a floppy (registered trademark) disk or a hard disk. It can also be recorded on a possible recording medium. The program can also be read from communication means such as the Internet.

図2は、検査対象であるプリント配線板の一例を示す平面図である。図2に示すように、検査対象のプリント配線板3には、金属等の導電材料で形成された数多くのネット4a〜4eが形成されている。   FIG. 2 is a plan view showing an example of a printed wiring board to be inspected. As shown in FIG. 2, the printed wiring board 3 to be inspected has a large number of nets 4a to 4e formed of a conductive material such as metal.

次に、本実施の形態のプリント配線板検査装置による検査の動作例を説明する。まず、プリント配線板固定具(図示せず)を用いてプリント配線板3を固定する。   Next, an operation example of inspection by the printed wiring board inspection apparatus of the present embodiment will be described. First, the printed wiring board 3 is fixed using a printed wiring board fixing tool (not shown).

次いで、制御部9が移動機構部6を制御して、プローブ1の1つ(第1のプローブ)を、プリント配線板内もしくはプリント配線板外の基準面5に接触させる。その他のプローブ1(第2のプローブ)をネット上の検査点に接触させ、第2のプローブを介して検査対象ネットに矩形パルス電圧Vを印加する。そして、プリント配線板外に設けられた外部コンデンサC0を横切る(通過する)信号(電圧V0)を測定する。これをプリント配線板上のすべてのネットに対して行う。測定は、断線不良判定用の第一の測定値と短絡不良判定用の第二の測定値を取る。各ネットの測定値と、あらかじめ測定・登録されているそれぞれのネットの良品値と比較する。ここで、測定した電圧V0と良品値が全てのネットに対して同じ値であれば良品と判定し、同じ値でないものが1つでも存在する場合には、不良品と判断する。短絡不良の場合、プリント配線板上のどのネットと、どのネットが短絡しているかの断定ができない場合があるため、短絡している可能性があるネット上の検査点に1つのプローブを接触させ、もう一方のプローブを他のネットに接触させた後、前記プローブ間の抵抗値を測定し、あらかじめ設定されている基準値(閾値)より小さな抵抗値を示すネット間を、短絡しているネットとして特定することもできる。 Next, the control unit 9 controls the moving mechanism unit 6 to bring one of the probes 1 (first probe) into contact with the reference surface 5 inside or outside the printed wiring board. The other probe 1 (second probe) is brought into contact with the inspection point on the net, and a rectangular pulse voltage V is applied to the inspection target net via the second probe. Then, a signal (voltage V 0 ) that crosses (passes) the external capacitor C 0 provided outside the printed wiring board is measured. This is performed for all nets on the printed wiring board. The measurement takes a first measurement value for determining disconnection failure and a second measurement value for determining short circuit failure. The measured value of each net is compared with the non-defective value of each net that has been measured and registered in advance. Here, if the measured voltage V 0 and the non-defective value are the same value for all nets, it is determined as non-defective, and if there is even one that is not the same value, it is determined as defective. In case of short circuit failure, it may not be possible to determine which net on the printed wiring board and which net is short-circuited, so one probe is brought into contact with the inspection point on the net that may be short-circuited. After the other probe is brought into contact with another net, the resistance value between the probes is measured, and the nets having a resistance value smaller than a preset reference value (threshold value) are short-circuited. Can also be specified.

断線検査について、図3〜図6を参照しながら詳細に説明する。断線検査は、完全断線とパターンの細りやスルーホールの欠けによる導通抵抗の増加を検査するものである。図3のモデルを断線検査に着目し、簡単化すると、図4(a),(b)のようになる。図4(a)は良好な状態を示し、図4(b)は導通抵抗の増加があった場合を示す。ここで、Raは導通抵抗を示し、Ra=0Ωの時は図4(a)と同じになる。Ra=∞の時は完全断線を示す。また、C1≒C11+C22となる。なお、C1,C11,C22は、それぞれ基準面5とネットの間の容量を示す。 The disconnection inspection will be described in detail with reference to FIGS. The disconnection inspection is for inspecting an increase in conduction resistance due to complete disconnection, pattern thinning or through-hole chipping. When the model of FIG. 3 is focused on the disconnection inspection and simplified, it becomes as shown in FIGS. FIG. 4A shows a good state, and FIG. 4B shows a case where there is an increase in conduction resistance. Here, R a indicates a conduction resistance, and when R a = 0Ω, it is the same as FIG. When R a = ∞, complete disconnection is indicated. Further, C 1 ≈C 11 + C 22 is satisfied. C 1 , C 11 , and C 22 indicate capacities between the reference plane 5 and the net, respectively.

ここで、図4(b)のモデルを等価回路で表すと、図5のようになる。ただし、ネットと基準面との抵抗R11、R12は無限大であるため無視する。また、測定用の抵抗R0も十分大きな値に設定するため省略する。時間t=0においては、RaによりC22は回路から切り離された状態になるので、V0は式(1)で表すことができる。

Figure 0004843071
t>0でのV0は式(2)で表すことができる。
Figure 0004843071
式(2)において、Raが有限であればt=∞ではV0は式(3)になる。
Figure 0004843071
Here, the model of FIG. 4B is represented by an equivalent circuit as shown in FIG. However, since the resistances R 11 and R 12 between the net and the reference plane are infinite, they are ignored. Also, the measurement resistance R 0 is omitted because it is set to a sufficiently large value. At time t = 0, C 22 is disconnected from the circuit by R a , so that V 0 can be expressed by equation (1).
Figure 0004843071
t> V 0 at 0 can be expressed by Equation (2).
Figure 0004843071
In Expression (2), if R a is finite, V 0 becomes Expression (3) at t = ∞.
Figure 0004843071

式(1)〜式(3)より、V0

Figure 0004843071
で立ち上り、Raの指数関数で、良品値である
Figure 0004843071
に収束することが解る。その時の関係を図6のグラフに示す。Raの値が小さくなるに従って収束時間が短くなるので、矩形パルス印加直後の最適測定時間t0でV0を測定することにより、断線検査を行うことができる。 From Equation (1) to Equation (3), V 0 is
Figure 0004843071
It rises at, is an exponential function of Ra , and is a non-defective value
Figure 0004843071
It can be seen that it converges to. The relationship at that time is shown in the graph of FIG. Since the convergence time becomes shorter as the value of Ra becomes smaller, the disconnection inspection can be performed by measuring V 0 at the optimum measurement time t 0 immediately after the rectangular pulse application.

断線検査の検出について、一例を挙げて説明する。図5の等価回路において、V=250V、C0=0.01μF、回路ネットがC11=10pF、C12=30pF、Ra=1kΩであったとする。また、矩形パルス印加直後の最適測定時間t0を45nsec(ナノ秒)として測定を行う。この回路ネットにおいて、t=0の時ではV0は、式(1)から、V0=250mVとなり、t=∞では式(3)から、V0=1Vとなる。また、t0=45nsecでは式(2)からV0=830mVとなる。図7にt≧0の時の特性を示す。図7に示すように、回路ネットが良品の場合、すなわちRa=0Ωの場合では、

Figure 0004843071
であるため、V0=1Vとなる。時間t0での測定値830mVは、良品時の1Vと比較して、17%減少することになる。よって、時間t0での測定値と良品時の測定値を比較することで、回路ネットに導通抵抗の増加があるかを判定することができる。一般的に断線検査の場合、検出すべき導通抵抗は低ければ低いほど良く、矩形パルス印加後の比較的微少な時間が最適な測定時間となる。 The detection of the disconnection inspection will be described with an example. In the equivalent circuit of FIG. 5, it is assumed that V = 250V, C 0 = 0.01 μF, the circuit net is C 11 = 10 pF, C 12 = 30 pF, and R a = 1 kΩ. Further, the measurement is performed by setting the optimum measurement time t 0 immediately after the rectangular pulse is applied to 45 nsec (nanoseconds). In this circuit net, when t = 0, V 0 is V 0 = 250 mV from equation (1), and at t = ∞, V 0 is 1 V from equation (3). Further, at t 0 = 45 nsec, V 0 = 830 mV from equation (2). FIG. 7 shows the characteristics when t ≧ 0. As shown in FIG. 7, when the circuit net is a non-defective product, that is, when R a = 0Ω,
Figure 0004843071
Therefore, V 0 = 1V. The measured value 830 mV at time t 0 is reduced by 17% compared to 1 V for the non-defective product. Therefore, by comparing the measured value at time t 0 and the measured value at a non-defective product, it can be determined whether there is an increase in conduction resistance in the circuit net. In general, in the case of disconnection inspection, the lower the conduction resistance to be detected, the better, and the relatively small time after the application of the rectangular pulse is the optimum measurement time.

次に短絡検査について、図8〜図10を参照しながら詳細に説明する。短絡検査は、完全短絡とエッチング残りなどによるネット間の絶縁抵抗の減少を検査するものである。図3のモデルを短絡検査に着目し等価回路にすると、図8のようになる。ここで、R12は絶縁抵抗を示し、R12=∞の時は良好な場合を、R12=0Ωの時は完全短絡を示す。NetAとNetB間の容量は微小であるので無視する。またNetA及びNetBの基準プレーン間の抵抗R1、R2は無限大とする。さらに、測定用の抵抗R0も十分大きな値に設定するため省略する。図8の等価回路は図5の等価回路と同じ構成となり、断線検査と短絡検査を同等に扱うことができることがわかる。 Next, the short circuit inspection will be described in detail with reference to FIGS. The short circuit inspection is for inspecting a decrease in insulation resistance between nets due to a complete short circuit and etching residue. When the model of FIG. 3 is focused on the short circuit inspection and converted to an equivalent circuit, it is as shown in FIG. Here, R 12 indicates an insulation resistance, and when R 12 = ∞, a good case is indicated, and when R 12 = 0Ω, a complete short circuit is indicated. Since the capacity between NetA and NetB is very small, it is ignored. The resistances R 1 and R 2 between the reference planes NetA and NetB are infinite. Further, the resistance R 0 for measurement is also omitted because it is set to a sufficiently large value. The equivalent circuit of FIG. 8 has the same configuration as the equivalent circuit of FIG. 5, and it can be seen that the disconnection inspection and the short-circuit inspection can be handled equally.

図8の等価回路において、t=0でのV0は式(4)で表すことができる。

Figure 0004843071
t>0でのV0は式(5)で表すことができる。
Figure 0004843071
t=∞でのV0は式(6)に収束することになる。
Figure 0004843071
In the equivalent circuit of FIG. 8, V 0 at t = 0 can be expressed by Expression (4).
Figure 0004843071
t> V 0 at 0 can be expressed by Equation (5).
Figure 0004843071
V 0 at t = ∞ converges to equation (6).
Figure 0004843071

式(4)〜式(6)により、V0は良品値である

Figure 0004843071
から立ち上り、
Figure 0004843071
に収束するようになる。その時の関係を図9のグラフに示す。R12の値が大きいほど収束時間は長くなる。よって、絶縁抵抗の減少を検査するには、矩形パルス印加後の最適測定時間t1経過後にV0の測定を行えば良いことになる。実際の短絡検査において、t1は検査にかけられる時間、検査すべき抵抗値、基準プレーンとの静電容量などから計算や実験などで最適時間として設定される。 According to the equations (4) to (6), V 0 is a non-defective value.
Figure 0004843071
Get up from
Figure 0004843071
To converge. The relationship at that time is shown in the graph of FIG. As the value of R 12 is large convergence time becomes longer. Therefore, in order to inspect the decrease in insulation resistance, V 0 may be measured after the optimum measurement time t 1 after application of the rectangular pulse. In an actual short circuit inspection, t 1 is set as an optimum time by calculation or experiment from the time required for the inspection, the resistance value to be inspected, the capacitance with the reference plane, and the like.

短絡検査の検出について、一例を挙げて説明する。図8の等価回路において、V=250V、C0=0.01μF、回路ネットがC1=15pF、C2=15pF、R12=50MΩであったとする。また、矩形パルス印加後の最適時間t1を200μsecとし、測定を行う。この回路ネットにおいて、時間t=0では、式(4)から、V0=375mVとなり、t=∞では、式(6)から、V0=750mVとなる。また、t1=200μsecではV0=462mVとなる。図10に、t≧0の時の特性を示す。この回路ネットが良品の場合、すなわちR12=∞Ω(無限大)の場合では、

Figure 0004843071
であるため、V0=375mVとなる。時間t1での測定値462mVは良品時の375mVと比較して、23%増加することになる。よって、t1での測定値と良品時の測定値を比較することで、回路ネットに短絡不良を有しているかを判定することができる。一般に短絡検査の場合、検出すべき絶縁抵抗は高ければ高いほど良く、矩形パルス印加後の比較的長い時間が最適な測定時間となる。 An example is given and demonstrated about the detection of a short circuit test | inspection. In the equivalent circuit of FIG. 8, it is assumed that V = 250V, C 0 = 0.01 μF, the circuit net is C 1 = 15 pF, C 2 = 15 pF, and R 12 = 50 MΩ. Further, the measurement is performed by setting the optimum time t 1 after applying the rectangular pulse to 200 μsec. In this circuit the net, at time t = 0, from equation (4), V 0 = 375mV, and the at t = ∞, from equation (6), and V 0 = 750 mV. Further, at t 1 = 200 μsec, V 0 = 462 mV. FIG. 10 shows the characteristics when t ≧ 0. If this circuit net is a good product, that is, R 12 = ∞Ω (infinity),
Figure 0004843071
Therefore, V 0 = 375 mV. The measured value 462 mV at time t 1 is increased by 23% compared to 375 mV for the non-defective product. Therefore, it is possible to determine whether the circuit net has a short circuit defect by comparing the measured value at t 1 with the measured value at the time of non-defective product. In general, in the case of short-circuit inspection, the higher the insulation resistance to be detected, the better, and the relatively long time after applying the rectangular pulse is the optimum measurement time.

上記に述べたように、1検査点に対して断線検査用の測定値1と短絡検査用の測定値2をそれぞれ最適な測定時間で測定するのみで、高価な波形観測器や過渡ディジタル解析器を使用することなく、ネットの断線不良や、近接するネットとの短絡不良を発見することができる。また、この測定値は一般的に使用されるアナログ−デジタル変換ICを使用することにより、簡単にメモリに格納することができる。   As described above, it is only necessary to measure the measurement value 1 for disconnection inspection and the measurement value 2 for short-circuit inspection at an optimum measurement time for one inspection point, and an expensive waveform observer or transient digital analyzer. It is possible to find a disconnection failure of a net or a short-circuit failure with a nearby net without using the. Further, this measurement value can be easily stored in the memory by using a generally used analog-digital conversion IC.

図11に、本実施の形態のプリント配線板検査装置による検査の動作例を示す。図11に示すように、まず、ステップ101において、プローブを検査点に移動させる。   FIG. 11 shows an operation example of inspection by the printed wiring board inspection apparatus of the present embodiment. As shown in FIG. 11, first, in step 101, the probe is moved to the inspection point.

次いで、ステップ102において、検査点にパルス電圧を印加する。図6に示すt0時間経過後の測定値1を測定後、その測定値1を記憶部8等に記憶し(ステップ103)、図9に示すt1時間経過後の測定値2を測定後、その測定値2を記憶部8等に記憶する(ステップ104)。検査対象となるすべてのネットについて測定を実施し、全検査が終了するまでステップ101〜104を繰り返す。 Next, in step 102, a pulse voltage is applied to the inspection point. After measuring the measured value 1 after elapse of t 0 shown in FIG. 6, the measured value 1 is stored in the storage unit 8 or the like (step 103), and the measured value 2 after elapse of t 1 shown in FIG. 9 is measured. The measured value 2 is stored in the storage unit 8 or the like (step 104). Measurement is performed on all nets to be inspected, and steps 101 to 104 are repeated until all inspections are completed.

次いで、ステップ106において、ステップ103で測定した測定値1と既に記憶している良品基板での測定値1を比較し、ステップ103での測定値1が小さい場合は、断線不良としてステップ107にて検出する。また、ステップ108において、ステップ104で測定した測定値2と既に記憶している良品基板での測定値2を比較し、ステップ108での測定値2が大きい場合は、短絡不良としてステップ109にて検出する。検査対象となるすべてのネットについて比較・検出を実施し、全検査が終了するまでステップ106〜109を繰り返す。   Next, in step 106, the measurement value 1 measured in step 103 is compared with the measurement value 1 already stored in the non-defective substrate. If the measurement value 1 in step 103 is small, a disconnection failure is determined in step 107. To detect. In step 108, the measurement value 2 measured in step 104 is compared with the measurement value 2 already stored in the non-defective substrate. If the measurement value 2 in step 108 is large, a short circuit failure is detected in step 109. To detect. Comparison / detection is performed for all nets to be inspected, and steps 106 to 109 are repeated until all inspections are completed.

なお、ステップ105を無くして、ステップ103の測定値1、ステップ104の測定値2を測定し終えた後に、続けてステップ106〜109の不良判定を行ってもよい。このときは、ステップ110の全検査が終了しない場合、ステップ101に戻ることになる。   It should be noted that after step 105 is omitted and measurement value 1 in step 103 and measurement value 2 in step 104 are measured, defect determination in steps 106 to 109 may be performed subsequently. At this time, if all the inspections in step 110 are not completed, the process returns to step 101.

したがって、本実施の形態によるプリント配線板の検査装置及び検査方法によれば、高価な波形観測器や過渡ディジタル解析器などを使用することなく、ネットの断線不良および他のネットとの短絡不良が容易にかつ安価に発見できる。   Therefore, according to the printed wiring board inspection apparatus and inspection method according to the present embodiment, the disconnection failure of the net and the short-circuit failure with other nets can be achieved without using an expensive waveform observer or transient digital analyzer. Can be easily and inexpensively discovered.

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

本発明は、プリント配線板の検査に利用することができる。   The present invention can be used for inspection of a printed wiring board.

1 プローブ
2 プローブ支持部
3 プリント配線板
4a〜4e プリント配線板上の回路(ネット)
5 基準面
6 移動機構部
7 測定部
8 記憶部
9 制御部
DESCRIPTION OF SYMBOLS 1 Probe 2 Probe support part 3 Printed wiring board 4a-4e Circuit (net) on a printed wiring board
5 Reference plane 6 Moving mechanism unit 7 Measuring unit 8 Storage unit 9 Control unit

Claims (6)

検査対象のプリント配線板のネットに接触するための第1及び第2のプローブと、
記憶手段とを有し、
前記プリント配線板の基準面に前記第1のプローブを接触させ、前記プリント配線板のネットに前記第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、
前記第1のプローブにより、前記矩形パルス印加直後の前記プリント配線板外に設けられた外部コンデンサC 0 第1の電圧測定と、絶縁抵抗を判別するために設定された最適測定時間経過後の前記外部コンデンサC 0 第2の電圧測定とを行い、
前記プリント配線板の検査対象すべてのネットについて前記外部コンデンサC 0 第1及び第2の電圧測定を行い、その値を前記記憶手段に記憶し、
予め測定した前記矩形パルス印加直後及び前記最適測定時間経過後での前記外部コンデンサC 0 の第1及び第2の電圧測定で測定した良品の第1の測定値および第2の測定値と、前記外部コンデンサC 0 第1及び第2の電圧測定で測定した第1の測定値および第2の測定値とを比較し、
同一ネット内の完全断線を含む導通抵抗の増加不良と、近接するネットとの完全短絡を含む絶縁抵抗の減少不良とを検出するように構成されていることを特徴とするプリント配線板の検査装置。
First and second probes for contacting the net of the printed wiring board to be inspected;
Storage means,
The first probe is brought into contact with a reference surface of the printed wiring board, the second probe is brought into contact with a net of the printed wiring board, and a rectangular pulse voltage is applied to the net through the second probe. ,
The first probe measures the first voltage of the external capacitor C 0 provided outside the printed wiring board immediately after the rectangular pulse is applied, and after the lapse of the optimum measurement time set to determine the insulation resistance. A second voltage measurement of the external capacitor C 0 is performed,
The first and second voltage measurements of the external capacitor C 0 are performed on all nets to be inspected of the printed wiring board, and the values are stored in the storage means.
Immediately after applying the rectangular pulse measured in advance and after the optimal measurement time has elapsed , the first and second measured values of the non-defective product measured by the first and second voltage measurements of the external capacitor C 0 , Comparing the first and second measured values measured in the first and second voltage measurements of the external capacitor C 0 ;
A printed wiring board inspection apparatus configured to detect an increase in conduction resistance including a complete disconnection in the same net and a decrease in insulation resistance including a complete short circuit with an adjacent net. .
前記絶縁抵抗の減少不良の検出において、予め測定した前記最適測定時間経過後での前記外部コンデンサC 0 の第2の電圧測定で測定した良品の第2の測定値と比べ、
前記外部コンデンサC 0 の第2の電圧測定で測定した第2の測定値が増加しているネットを短絡不良ネットと判定することを特徴とする請求項1記載のプリント配線板の検査装置。
In the detection of the decrease in insulation resistance, compared with the second measured value of the non-defective product measured by the second voltage measurement of the external capacitor C 0 after the optimal measurement time elapsed in advance ,
Second measurement printed circuit board inspection apparatus according to claim 1, characterized in that it is determined that it has short circuit failure net net increase which second measured at the voltage measurement of the external capacitor C 0.
前記導通抵抗の増加不良の検出において、予め測定した前記矩形パルス印加直後での前記外部コンデンサC 0 の第1の電圧測定で測定した良品の第1の測定値と比べ、
前記外部コンデンサC 0 の第1の電圧測定で測定した第1の測定値が減少しているネットを断線不良ネットと判定することを特徴とする請求項1記載のプリント配線板の検査装置。
Compared with the first measured value of the non-defective product measured in the first voltage measurement of the external capacitor C 0 immediately after application of the rectangular pulse measured in advance in detecting the increase in the conduction resistance ,
First measurement printed circuit board inspection apparatus according to claim 1, characterized in that to determine the reduced and it is disconnection net net first measured by the voltage measurement of the external capacitor C 0.
プリント配線板の基準面に第1のプローブを接触させ、前記プリント配線板のネットに第2のプローブを接触させ、前記第2のプローブを介して前記ネットに矩形パルス電圧を印加し、
前記第1のプローブにより、前記矩形パルス印加直後の前記プリント配線板外に設けられた外部コンデンサC 0 第1の電圧測定と、絶縁抵抗を判別するために設定された最適測定時間経過後の前記外部コンデンサC 0 第2の電圧測定とを行い、
前記プリント配線板の検査対象すべてのネットについて前記外部コンデンサC 0 第1及び第2の電圧測定を行い、その値を記憶手段に記憶し、
予め測定した前記矩形パルス印加直後及び前記最適測定時間経過後での前記外部コンデンサC 0 の第1及び第2の電圧測定で測定した良品の第1の測定値および第2の測定値と、前記外部コンデンサC 0 第1及び第2の電圧測定で測定した第1の測定値および第2の測定値とを比較し、
同一ネット内の完全断線を含む導通抵抗の増加不良と、近接するネットとの完全短絡を含む絶縁抵抗の減少不良とを検出することを特徴とするプリント配線板の検査方法。
A first probe is brought into contact with a reference surface of the printed wiring board, a second probe is brought into contact with a net of the printed wiring board, a rectangular pulse voltage is applied to the net through the second probe,
The first probe measures the first voltage of the external capacitor C 0 provided outside the printed wiring board immediately after the rectangular pulse is applied, and after the lapse of the optimum measurement time set to determine the insulation resistance. A second voltage measurement of the external capacitor C 0 is performed,
First and second voltage measurements of the external capacitor C 0 are performed for all nets to be inspected of the printed wiring board, and the values are stored in the storage means.
Immediately after applying the rectangular pulse measured in advance and after the optimal measurement time has elapsed , the first and second measured values of the non-defective product measured by the first and second voltage measurements of the external capacitor C 0 , Comparing the first and second measured values measured in the first and second voltage measurements of the external capacitor C 0 ;
A method for inspecting a printed wiring board, comprising detecting an increase in conduction resistance including a complete disconnection in the same net and a decrease in insulation resistance including a complete short circuit with an adjacent net.
前記絶縁抵抗の減少不良の検出において、予め測定した前記最適測定時間経過後での前記外部コンデンサC 0 の第2の電圧測定で測定した良品の第2の測定値と比べ、
前記外部コンデンサC 0 の第2の電圧測定で測定した第2の測定値が増加しているネットを短絡不良ネットと判定することを特徴とする請求項4記載のプリント配線板の検査方法。
In the detection of the decrease in insulation resistance, compared with the second measured value of the non-defective product measured by the second voltage measurement of the external capacitor C 0 after the optimal measurement time elapsed in advance ,
Second inspection method of the printed wiring board according to claim 4, wherein the measured value and judging a short circuit failure net nets have increased with the second measured at the voltage measurement of the external capacitor C 0.
前記導通抵抗の増加不良の検出において、予め測定した前記矩形パルス印加直後での前記外部コンデンサC 0 の第1の電圧測定で測定した良品の第1の測定値と比べ、
前記外部コンデンサC 0 の第1の電圧測定で測定した第1の測定値が減少しているネットを断線不良ネットと判定することを特徴とする請求項4記載のプリント配線板の検査方法。
Compared with the first measured value of the non-defective product measured in the first voltage measurement of the external capacitor C 0 immediately after application of the rectangular pulse measured in advance in detecting the increase in the conduction resistance ,
The printed wiring board inspection method according to claim 4, wherein a net in which the first measurement value measured by the first voltage measurement of the external capacitor C 0 decreases is determined as a disconnection defective net.
JP2009135027A 2009-06-04 2009-06-04 Inspection apparatus and inspection method for printed wiring board Active JP4843071B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009135027A JP4843071B2 (en) 2009-06-04 2009-06-04 Inspection apparatus and inspection method for printed wiring board
CN200910149200.2A CN101907669B (en) 2009-06-04 2009-07-06 Printed circuit board testing device and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009135027A JP4843071B2 (en) 2009-06-04 2009-06-04 Inspection apparatus and inspection method for printed wiring board

Publications (2)

Publication Number Publication Date
JP2010283129A JP2010283129A (en) 2010-12-16
JP4843071B2 true JP4843071B2 (en) 2011-12-21

Family

ID=43263185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135027A Active JP4843071B2 (en) 2009-06-04 2009-06-04 Inspection apparatus and inspection method for printed wiring board

Country Status (2)

Country Link
JP (1) JP4843071B2 (en)
CN (1) CN101907669B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001918A (en) * 2016-06-28 2018-01-05 세메스 주식회사 Method of inspecting insert assembly and test socket for inspecting semiconductor device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013024582A (en) * 2011-07-15 2013-02-04 Nidec-Read Corp Substrate checkup device and substrate checkup method
JP5832200B2 (en) * 2011-08-29 2015-12-16 マイクロクラフト株式会社 Apparatus and method for acquiring defect analysis image of wiring board using X-ray
JP2014020815A (en) * 2012-07-13 2014-02-03 Hioki Ee Corp Substrate inspection device and substrate inspection method
JP5727976B2 (en) * 2012-07-31 2015-06-03 ヤマハファインテック株式会社 Printed circuit board insulation inspection apparatus and insulation inspection method
CN103323635B (en) * 2013-06-21 2015-12-02 深圳市华星光电技术有限公司 For detecting the probe module of contact effect
JP2015111082A (en) * 2013-12-06 2015-06-18 富士通テレコムネットワークス株式会社 Wiring tester, wiring test method and reference value measurement device
CN106443299B (en) * 2016-09-27 2019-01-04 惠州市金百泽电路科技有限公司 A kind of detection method detectd disconnected printed circuit board stepped hole and open short-circuit function defect
CN107167688B (en) * 2017-05-05 2019-07-05 福耀玻璃工业集团股份有限公司 A kind of detection device of vehicle glass conductive printed wire
JP6780859B2 (en) * 2017-09-25 2020-11-04 日本電産リード株式会社 Board inspection device and board inspection method
CN109164311A (en) * 2018-07-13 2019-01-08 智车优行科技(上海)有限公司 Fault detection method and device, electronic equipment
CN109727562B (en) * 2019-01-25 2022-05-06 南京京东方显示技术有限公司 Panel detection device and detection method
KR102405296B1 (en) * 2020-05-19 2022-06-07 주식회사 에머릭스 Substrate inspection device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636008B2 (en) * 1987-02-24 1994-05-11 富士通株式会社 Printed circuit board test method
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks
JPH07146323A (en) * 1993-11-22 1995-06-06 Inter Tec:Kk Method and device for inspecting glass substrate for liquid crystal display
US5438272A (en) * 1994-05-09 1995-08-01 International Business Machines Corporation Voltage-stressing and testing of networks using moving probes
JP3821171B2 (en) * 1995-11-10 2006-09-13 オー・エイチ・ティー株式会社 Inspection apparatus and inspection method
US6573728B2 (en) * 2001-08-29 2003-06-03 International Business Machines Corporation Method and circuit for electrical testing of isolation resistance of large capacitance network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180001918A (en) * 2016-06-28 2018-01-05 세메스 주식회사 Method of inspecting insert assembly and test socket for inspecting semiconductor device
KR102521076B1 (en) 2016-06-28 2023-04-12 세메스 주식회사 Method of inspecting insert assembly and test socket for inspecting semiconductor device

Also Published As

Publication number Publication date
CN101907669B (en) 2014-03-26
JP2010283129A (en) 2010-12-16
CN101907669A (en) 2010-12-08

Similar Documents

Publication Publication Date Title
JP4843071B2 (en) Inspection apparatus and inspection method for printed wiring board
JP5060499B2 (en) Inspection apparatus and inspection method for printed wiring board
CN102209903B (en) Fast open circuit detection for open power and group pins
US7710131B1 (en) Non-contact circuit analyzer
JP2009204329A (en) Circuit board inspecting system and inspection method
JPH09152457A (en) Electric wiring inspection method and apparatus
JP2002156399A (en) Device and method for inspecting circuit board
JPH0766023B2 (en) Device and method for evaluating device under test, and device and method for simultaneously performing resistance evaluation and waveform evaluation
JP4978779B2 (en) Semiconductor integrated circuit test method and IC tester
JP2008203077A (en) Circuit inspection device and method
JP2002156417A (en) Apparatus and method for inspecting circuit board
JP4949947B2 (en) Circuit board inspection method and circuit board inspection apparatus
JP5420277B2 (en) Circuit board inspection apparatus and circuit board inspection method
US7295031B1 (en) Method for non-contact testing of marginal integrated circuit connections
JP2006200973A (en) Circuit board inspection method and its device
JP2003279624A (en) Device for testing electronic component
JP3494942B2 (en) Integrated semiconductor circuit
JP2014020815A (en) Substrate inspection device and substrate inspection method
JP4597236B2 (en) Circuit board inspection method and circuit board inspection apparatus
JP5390779B2 (en) Connection quality inspection device and connection quality inspection method
JP5437935B2 (en) INSPECTION METHOD AND INSPECTION DEVICE USED TO IMPLEMENT THE SAME
TWI461711B (en) Device and method of determing properties of an electrical device
TWI580980B (en) Method of measuring electrical length in semiconductor testing apparatus and method of conductive region of wafer alignment
JP5988557B2 (en) Circuit board inspection apparatus and circuit board inspection method
US20230136914A1 (en) Sensor device for detecting electrical defects based on resonance frequency

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4843071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250