JP4841957B2

JP4841957B2 - Driving device for switching element

Info

Publication number: JP4841957B2
Application number: JP2006000716A
Authority: JP
Inventors: 政臣小西出; 豊田　　瑛一; 正浩長洲; 恭彦河野; 照沼　　睦弘
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-01-05
Filing date: 2006-01-05
Publication date: 2011-12-21
Anticipated expiration: 2026-01-05
Also published as: JP2007185024A

Description

本発明は電力変換装置用スイッチング素子の駆動装置に係り、特に複数の駆動装置間の同時オンによるアーム短絡を防止する駆動装置に関する。 The present invention relates to a drive device for a switching element for a power conversion device, and more particularly to a drive device that prevents an arm short circuit due to simultaneous ON between a plurality of drive devices.

現在、鉄道車両の電力変換装置にはスイッチング素子にＩＧＢＴ（Insulated Gate Bipolar Transistor）を使ったＩＧＢＴインバータが広く使われている。ＩＧＢＴインバータはＩＧＢＴと、ＩＧＢＴを駆動するための指令を出す論理部、及びその指令を受け取りＩＧＢＴを駆動するゲート駆動装置から構成されている。論理部とゲート駆動装置の間は、高い絶縁を確保しつつ指令をやり取りしなければならないため、光ファイバなどを使った光伝達手段が広く使われている。
また、インバータの上下アームのＩＧＢＴが何からのトラブルで同時にオンしてしまい過電流が流れて装置が破壊に至る、いわゆるアーム短絡を防止するために、上下アームのゲート駆動装置でインターロックを取る技術が、特許文献１および特許文献２に開示されている。上下アームの同時オン防止回路において、電位が異なる上下アームのゲート駆動装置間で直接通信する場合には光ファイバ等の光信号伝送による接続が通常行われている。 Currently, IGBT inverters using IGBTs (Insulated Gate Bipolar Transistors) as switching elements are widely used in power conversion devices for railway vehicles. The IGBT inverter includes an IGBT, a logic unit that issues a command for driving the IGBT, and a gate drive device that receives the command and drives the IGBT. Since it is necessary to exchange commands between the logic unit and the gate driving device while ensuring high insulation, optical transmission means using optical fibers or the like are widely used.
Also, in order to prevent the so-called arm short circuit that the IGBTs of the upper and lower arms of the inverter are turned on at the same time due to some trouble and the overcurrent flows and the device breaks down, the gate drive device of the upper and lower arms takes an interlock. Techniques are disclosed in Patent Document 1 and Patent Document 2. In the upper and lower arm simultaneous ON prevention circuit, when direct communication is performed between the gate driving devices of the upper and lower arms having different potentials, connection by optical signal transmission such as an optical fiber is usually performed.

また、論理部とゲート駆動装置を電線にて接続して電気信号にて情報伝送し、ゲート駆動装置上で論理部電位とＩＧＢＴ側の高圧電位の絶縁を確保する技術も例えば、特許文献３に記載されている。
特開昭５６−１４１７８２号公報特開平８−２９８７８６号公報特開２００１−２３８４３２号公報 In addition, for example, Patent Document 3 discloses a technique for connecting a logic unit and a gate driving device with an electric wire and transmitting information by an electric signal to ensure insulation between the logic unit potential and the high-voltage potential on the IGBT side on the gate driving device. Are listed.
Japanese Patent Laid-Open No. Sho 56-141782 JP-A-8-298786 JP 2001-238432 A

しかしながら、長尺の光ファイバを光伝送に使用する従来技術では、ゲート駆動装置の組立時やメンテナンス時に誤って光ファイバを破損しやすいという問題点がある。また、電気信号にて情報伝送するゲート駆動装置では、上下アーム同時オン防止機能を設けるとさらに対アームの電位領域を同一ゲート駆動装置上に設ける必要があり、絶縁確保するためにゲート駆動装置が大型になるという問題点がある。 However, in the conventional technique using a long optical fiber for optical transmission, there is a problem that the optical fiber is easily damaged by mistake during assembly and maintenance of the gate driving device. In addition, in a gate driving device that transmits information using an electrical signal, if the upper and lower arms are simultaneously turned on, the potential region of the opposite arm must be provided on the same gate driving device. There is a problem that it becomes large.

本発明は、上記問題点を解決するものであって、電気信号にて情報伝送するゲート駆動装置において同時オン防止機能を搭載し、かつゲート駆動装置が小型となるスイッチング素子のゲート駆動装置を提供することを目的とする。 The present invention solves the above-described problems, and provides a gate drive device for a switching element that is equipped with a simultaneous on-prevention function in a gate drive device that transmits information using an electrical signal, and the gate drive device is small. The purpose is to do.

上記課題を解決するために、本発明の駆動装置は、上下アームのスイッチング素子のオンとオフの駆動指令を発生する論理部から受信した駆動信号により、上アームのスイッチング素子を駆動する上アーム駆動回路と、前記論理部から受信した駆動信号により、下アームのスイッチング素子を駆動する下アーム駆動回路と、を有する電力変換装置の駆動装置であって、前記論理部から前記上下アームの駆動回路へ前記駆動信号を電気信号として伝達する信号線と、前記上アームの駆動回路と前記下アームの駆動回路へ前記駆動信号を電気信号として伝達する信号線と、を備え、前記上アームの駆動回路に、前記上アームのスイッチング素子の主回路電位と同電位となる第１の電位領域と、前記第１の電位領域から絶縁された第２の電位領域を設けて、前記下アームの駆動回路に、前記下アームのスイッチング素子の主回路電位と同電位となる第３の電位領域と、前記第３の電位領域から絶縁された前記第２の電位領域を設けて、前記第２の電位領域は、前記論理部と同電位であり、電力変換装置の正側電源電位と負側電源電位の中間電位である。
In order to solve the above problems, the upper arm is driving the dynamic system of the present invention, the drive signal received from the logic unit for generating a drive command for the on and off switching elements of the upper and lower arms, for driving the switching elements of the upper arm a drive circuit, the drive signal received from the logic unit, a drive system for a power converter having a lower arm drive circuit for driving the switching elements of the lower arm, the driver circuit of the upper and lower arms from the logic unit A signal line for transmitting the drive signal as an electrical signal, and a signal line for transmitting the drive signal as an electrical signal to the upper arm drive circuit and the lower arm drive circuit, and the upper arm drive circuit the first and potential region as a main circuit potential and the potential of the switching elements of the upper arm, the second potential regions which are insulated from the first potential region Only in to the driving circuit of the lower arm, and a third potential region as a main circuit potential and the potential of the switching elements of the lower arm, the third and the second potential regions which are insulated from the potential region of provided, the second potential regions, said a logic unit the same potential, Ru intermediate potential der the positive power supply potential and the negative power supply potential of the power converter.

本発明によれば、第１の電位領域と第２の電位領域との間の信号伝送に必要となる大型・高コストの高絶縁信号送受信回路を減らすことが可能である。また、第１の電位領域と第２の電位領域との間で必要な絶縁耐圧を、電力変換装置の電源電圧より小さくすることが可能であり、第１の電位領域と第２の電位領域との間で絶縁確保のために必要となるスペースが狭く、ゲート駆動装置の小型化が可能である。 According to the present invention, it is possible to reduce a large-sized and high-cost highly insulated signal transmitting / receiving circuit required for signal transmission between the first potential region and the second potential region. In addition, the withstand voltage required between the first potential region and the second potential region can be made smaller than the power supply voltage of the power converter, and the first potential region, the second potential region, The space required for securing insulation between the two is narrow, and the gate drive device can be downsized.

以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図１は、本発明の第１の実施例のゲート駆動回路を２レベル電力変換装置に適用した場合を示している。上アームのスイッチチング素子であるＩＧＢＴのオンオフを上アームのゲート駆動回路で制御し、また、下アームのスイッチチング素子であるＩＧＢＴのオンオフを下アームのゲート駆動回路で制御して、２つのスイッチング素子のオンオフにより、２レベルの信号を出力する。 FIG. 1 shows a case where the gate drive circuit according to the first embodiment of the present invention is applied to a two-level power converter. The switching of the IGBT, which is the switching element of the upper arm, is controlled by the gate driving circuit of the upper arm, and the switching of the IGBT, which is the switching element of the lower arm, is controlled by the gate driving circuit of the lower arm. A two-level signal is output by turning on and off the element.

図１において、１はＩＧＢＴの駆動信号を生成する論理部、２と３はそれぞれ上アームのゲート駆動回路、下アームのゲート駆動回路、４と５はそれぞれ上アームのＩＧＢＴ、下アームのＩＧＢＴ、１１と２１はそれぞれＩＧＢＴのエミッタ電位と同電位になる第１の電位領域（高圧主回路電位領域）、１２と２２はそれぞれ上下アームのゲート駆動回路にて論理部と同電位となる第２の電位領域（論理部電位領域）、１８１、１８３、２８１および２８３は電気信号を光信号に変換するインターフェイス回路、１８２、１８４、２８２および２８４は光信号を電気信号に変換するインターフェイス回路、１５１、１５２、２５１および２５２は光により信号を伝達する高絶縁信号伝達回路、１６と２６はＡＮＤ回路、１７と２７はゲート出力段回路、１１１、２１１は論理部１からの駆動信号をＩＧＢＴのゲート駆動装置に伝達する論理部指令信号線、１１２と２１２はインターフェイス回路１８２および２８２で受信したゲート駆動信号をゲート出力段回路１７、２７に伝える信号線、１１３と２１３はゲート出力段回路１７、２７の動作状態を伝えるフィードバック信号線、１１４は上アームのゲート駆動回路２の動作状態、すなわちＩＧＢＴ４のオンオフ情報を下アームのゲート駆動回路３に伝える同時オン防止信号線、２１４は下アームのゲート駆動回路３の動作状態を上アームのゲート駆動回路２に伝える同時オン防止信号線、１１５は論理部１からのＩＧＢＴ駆動信号と下アームのゲート駆動回路３からの同時オン防止信号をＡＮＤ回路１６によりＡＮＤ演算したオン・オフ指令をインターフェイス回路１８１に伝える指令線、２１５は論理部１からのＩＧＢＴ駆動信号と上アームのゲート駆動回路２からの同時オン防止信号をＡＮＤ回路２６によりＡＮＤ演算したオン・オフ指令をインターフェイス回路２８１に伝える指令線である。 In FIG. 1, 1 is a logic unit for generating an IGBT drive signal, 2 and 3 are an upper arm gate drive circuit, a lower arm gate drive circuit, and 4 and 5 are an upper arm IGBT, a lower arm IGBT, 11 and 21 are first potential regions (high-voltage main circuit potential regions) that are the same potential as the emitter potential of the IGBT, and 12 and 22 are second potentials that are the same potential as the logic unit in the gate drive circuits of the upper and lower arms, respectively. Potential regions (logic unit potential regions) 181, 183, 281 and 283 are interface circuits for converting electrical signals into optical signals, 182, 184, 282 and 284 are interface circuits for converting optical signals into electrical signals, 151 and 152 , 251 and 252 are highly insulated signal transmission circuits that transmit signals by light, 16 and 26 are AND circuits, and 17 and 27 are gate outputs. Stage circuits 111 and 211 are logic unit command signal lines for transmitting a drive signal from the logic unit 1 to the gate drive device of the IGBT, and 112 and 212 are gate output signals received by the interface circuits 182 and 282 by the gate output stage circuit 17. 27, signal lines 113 and 213 are feedback signal lines for transmitting the operation state of the gate output stage circuits 17 and 27, and 114 is an operation state of the gate drive circuit 2 of the upper arm, that is, the on / off information of the IGBT 4 is the gate of the lower arm. A simultaneous ON prevention signal line to be transmitted to the drive circuit 3, 214 is a simultaneous ON prevention signal line to transmit the operation state of the lower arm gate drive circuit 3 to the upper arm gate drive circuit 2, and 115 is an IGBT drive signal from the logic unit 1. An AND circuit 16 performs an AND operation on the simultaneous ON prevention signal from the lower arm gate drive circuit 3. A command line for transmitting an off command to the interface circuit 181, 215 is an interface for an on / off command obtained by ANDing the IGBT drive signal from the logic unit 1 and the simultaneous on prevention signal from the gate drive circuit 2 of the upper arm by the AND circuit 26. This is a command line transmitted to the circuit 281.

上アームのゲート駆動回路２と下アームのゲート駆動回路３は同一構成であるため、上アームのゲート駆動回路２で動作を説明する。論理部１からのＩＧＢＴ駆動信号は論理部指令信号線１１１を介して、論理部と同電位である上アームのゲート駆動回路２の論理部電位領域１２に搭載しているＡＮＤ回路１６に伝えられる。ＡＮＤ回路１６では下アームのゲート駆動回路３のオンオフ状態を伝える同時オン防止信号線２１４の信号とＩＧＢＴ駆動信号のＡＮＤをとり、両方Ｈｉレベルの場合にオン信号を出力する。ＡＮＤ回路１６の出力信号は電気信号であり、インターフェイス回路１８１にて電気信号を光信号に変換する。変換された光信号は高圧絶縁信号伝達回路１５１を介して高圧主回路電位領域１１にあるインターフェイス回路１８２に伝えられる。インターフェイス回路１８２では再び光信号を電気信号に変換し、変換された電気信号は信号線１１２を介してゲート出力段回路１７に伝えられる。ＡＮＤ回路１６からオン信号が出力された場合には、ゲート出力段回路１７では上アームのＩＧＢＴ４のゲートをＩＧＢＴのしきい値電圧を超える電圧に充電することでＩＧＢＴ４をオンさせる。 Since the gate drive circuit 2 for the upper arm and the gate drive circuit 3 for the lower arm have the same configuration, the operation will be described using the gate drive circuit 2 for the upper arm. The IGBT drive signal from the logic unit 1 is transmitted via the logic unit command signal line 111 to the AND circuit 16 mounted in the logic unit potential region 12 of the upper arm gate drive circuit 2 having the same potential as the logic unit. . The AND circuit 16 takes an AND of the signal of the simultaneous on prevention signal line 214 for transmitting the on / off state of the gate drive circuit 3 of the lower arm and the IGBT drive signal, and outputs an on signal when both are at the Hi level. The output signal of the AND circuit 16 is an electrical signal, and the interface circuit 181 converts the electrical signal into an optical signal. The converted optical signal is transmitted to the interface circuit 182 in the high voltage main circuit potential region 11 via the high voltage insulation signal transmission circuit 151. The interface circuit 182 again converts the optical signal into an electric signal, and the converted electric signal is transmitted to the gate output stage circuit 17 through the signal line 112. When an ON signal is output from the AND circuit 16, the gate output stage circuit 17 turns on the IGBT 4 by charging the gate of the upper arm IGBT 4 to a voltage exceeding the threshold voltage of the IGBT.

また、ゲート出力段回路１７では、ＩＧＢＴ４をオンさせると同時にフィードバック信号線１１３をＬｏレベルに引き下げ、下アームのゲート駆動装置３に上アームのＩＧＢＴ４がオンしたことを伝達する。フィードバック信号線１１３の信号はインターフェイス回路１８３、高絶縁信号伝達回路１５２，インターフェイス回路１８４を介して論理部電位領域１２にある同時オン防止信号線１１４に伝えられる。同時オン防止信号線１１４は下アームのゲート駆動回路３の論理部電位領域２２にあるＡＮＤ回路２６に接続しており、フィードバック信号線１１３がＬｏレベルの場合、同時オン防止信号線１１４もＬｏレベルとなり、ＡＮＤ回路２６では論理部１からのＩＧＢＴ駆動信号によらずに常時オフ信号を出力して、下アームのＩＧＢＴ５がオンすることを防止する。これにより、上アームのＩＧＢＴ４がオンしている状態では下アームのＩＧＢＴ５がオンしないように保護する、いわゆる同時オン防止機能を実現している。 The gate output stage circuit 17 turns on the IGBT 4 and simultaneously lowers the feedback signal line 113 to the Lo level to notify the lower arm gate driving device 3 that the upper arm IGBT 4 is turned on. The signal on the feedback signal line 113 is transmitted to the simultaneous ON prevention signal line 114 in the logic part potential region 12 through the interface circuit 183, the high insulation signal transmission circuit 152, and the interface circuit 184. The simultaneous ON prevention signal line 114 is connected to the AND circuit 26 in the logic part potential region 22 of the gate drive circuit 3 of the lower arm. When the feedback signal line 113 is at the Lo level, the simultaneous ON prevention signal line 114 is also at the Lo level. Thus, the AND circuit 26 always outputs an off signal regardless of the IGBT drive signal from the logic unit 1 to prevent the lower arm IGBT 5 from being turned on. This realizes a so-called simultaneous on prevention function that protects the lower arm IGBT 5 from being turned on when the upper arm IGBT 4 is turned on.

一方、ＡＮＤ回路１６において、論理部１からのＩＧＢＴ駆動信号と下アームのゲート駆動回路の状態を伝える同時オン防止信号線２１４の信号のいずれか一方がＬｏレベルの場合にはインターフェイス回路１８１にオフ信号を出力する。この場合、ゲート出力段回路１７はＩＧＢＴ４のゲートを放電させて、ＩＧＢＴ４のゲートをＩＧＢＴのしきい値電圧を下回る電圧に抑えることでＩＧＢＴ４をオフさせる。また、ゲート出力段回路１７はＩＧＢＴ４をオフさせると同時に、フィードバック信号線１１３をＨｉレベルに引き上げＩＧＢＴ２がオフしたことを伝達する。フィードバック信号線１１３の信号はインターフェイス回路１８３、高絶縁信号伝達回路１５２、インターフェイス回路１８４を介して同時オン防止信号線１１４に伝えられる。同時オン防止信号線１１４がＨｉレベルであるため、下アームのＡＮＤ回路２６では論理部指令信号線２１１がＨｉレベルであればオン信号を出力し、論理部指令信号線２１１がＬｏレベルであればオフ信号を出力する。 On the other hand, in the AND circuit 16, when either the IGBT drive signal from the logic unit 1 or the signal of the simultaneous on prevention signal line 214 that conveys the state of the lower arm gate drive circuit is at the Lo level, the interface circuit 181 is turned off. Output a signal. In this case, the gate output stage circuit 17 discharges the gate of the IGBT 4 and suppresses the IGBT 4 by suppressing the gate of the IGBT 4 to a voltage lower than the threshold voltage of the IGBT. Further, the gate output stage circuit 17 turns off the IGBT 4 and simultaneously raises the feedback signal line 113 to the Hi level to notify that the IGBT 2 is turned off. The signal on the feedback signal line 113 is transmitted to the simultaneous ON prevention signal line 114 via the interface circuit 183, the high insulation signal transmission circuit 152, and the interface circuit 184. Since the simultaneous ON prevention signal line 114 is at the Hi level, the AND circuit 26 of the lower arm outputs an ON signal if the logic unit command signal line 211 is at the Hi level, and if the logic unit command signal line 211 is at the Lo level. Outputs an off signal.

本実施例１の特徴を従来例の図７と対比させながら説明する。図７において上アームのゲート駆動回路２と下アームのゲート駆動回路３は同一構成であるため、上アームのゲート駆動回路２で動作を説明する。 The features of the first embodiment will be described in comparison with the conventional example of FIG. In FIG. 7, the upper arm gate drive circuit 2 and the lower arm gate drive circuit 3 have the same configuration, and therefore the operation will be described using the upper arm gate drive circuit 2.

図７において、下アームのＩＧＢＴ５のオンオフ情報はフィードバック信号線２１３から直接上アームのゲート駆動装置２に伝達する。よって、上アームのゲート駆動回路２では下アームのＩＧＢＴエミッタ電位と同電位となる第３の電位領域（対アーム主回路電位領域）１３が必要となる。これに対して、図１の本実施例では上アームのゲート駆動装置２には異なる電位領域は２種類であるため、絶縁確保に必要なスペースを設ける箇所は少なくて済むという特徴がある。 In FIG. 7, the on / off information of the IGBT 5 of the lower arm is directly transmitted from the feedback signal line 213 to the gate driving device 2 of the upper arm. Accordingly, the gate drive circuit 2 of the upper arm requires the third potential region (versus the main circuit potential region) 13 having the same potential as the IGBT emitter potential of the lower arm. On the other hand, in the present embodiment of FIG. 1, there are two different potential regions in the gate drive device 2 of the upper arm, and therefore, there is a feature that the number of places for providing insulation is small.

さらに、論理部電位領域１２は図示していない電力変換装置の正側電源電位と負側電源電位の間の任意の電位に設定できる。このため、高圧主回路電位領域１１と論理部電位領域１２の間の距離ｒ１を電源電圧の絶縁を確保するのに必要な距離ｒ２より短くすることが可能であるという特徴がある。 Furthermore, the logic part potential region 12 can be set to any potential between the positive power supply potential and the negative power supply potential of a power converter (not shown). For this reason, the distance r1 between the high-voltage main circuit potential region 11 and the logic portion potential region 12 can be made shorter than the distance r2 necessary for ensuring the insulation of the power supply voltage.

例えば、電力変換装置の電源電圧を１５００Ｖとして、論理部電位領域１２の電位を正側電源電位と負側電源電位の中間電位に設定した場合について説明する。一般に電圧１５００Ｖの絶縁を確保するために必要な距離ｒ２は３０ｍｍであることが知られている。これに対し、高圧主回路電位領域１１と論理部電位領域１２では電源電圧の半電圧７５０Ｖの絶縁を確保すればよいため、絶縁確保に必要な距離ｒ１は２０ｍｍであることが知られている。絶縁確保に必要な距離が１０ｍｍ短くなっているためゲート駆動装置を小型にできる。 For example, a case will be described in which the power supply voltage of the power converter is 1500 V and the potential of the logic unit potential region 12 is set to an intermediate potential between the positive power supply potential and the negative power supply potential. In general, it is known that the distance r2 required to ensure insulation at a voltage of 1500 V is 30 mm. On the other hand, in the high-voltage main circuit potential region 11 and the logic portion potential region 12, it is only necessary to ensure the insulation of the half voltage 750 V of the power supply voltage. Since the distance necessary for ensuring insulation is 10 mm shorter, the gate driving device can be made smaller.

なお、図１の高絶縁信号伝達回路としては、パルストランスや、高耐圧のフォトカプラ、また従来の光ファイバの長さを短縮したものや、高絶縁のキャパシタンスを使った方法などが考えられる。パルストランスや高絶縁のキャパシタンスを使った場合には、図１に示したインターフェイス回路は不要となる。また、パルストランスや高絶縁のキャパシタンスは光ファイバやフォトカプラなどの光部品より寿命が長く、鉄道用電力変換器においてはより好ましい。 As the high-insulation signal transmission circuit in FIG. 1, a pulse transformer, a high-voltage photocoupler, a conventional optical fiber with a reduced length, a method using a high-insulation capacitance, or the like can be considered. When a pulse transformer or a highly insulated capacitance is used, the interface circuit shown in FIG. 1 is not necessary. In addition, a pulse transformer and a high-insulation capacitance have a longer lifetime than optical components such as optical fibers and photocouplers, and are more preferable in a railway power converter.

また、図１の実施例１では論理部１からのＩＧＢＴ駆動信号と下アームのゲート駆動装置３から下アームのＩＧＢＴ５オンオフ情報を伝達した信号をＡＮＤ回路１６でＡＮＤをとる構成を示しているが、論理部指令信号線１１１と同時オン防止信号線２１４を論理部電位領域１２で直接接続してワイヤードＯＲをとることにより、ＡＮＤ回路１６を不要した構成でも同様の効果を得る。 1 shows a configuration in which an AND circuit 16 performs an AND operation on an IGBT drive signal from the logic unit 1 and a signal transmitted from the lower arm gate drive device 3 to the lower arm IGBT 5 on / off information. The logic section command signal line 111 and the simultaneous ON prevention signal line 214 are directly connected in the logic section potential region 12 to obtain a wired OR, thereby obtaining the same effect even in a configuration that does not require the AND circuit 16.

図２は、本発明の第２の実施例のゲート駆動回路を２レベル電力変換装置に適用した場合を示している。上アームのゲート駆動回路２と下アームのゲート駆動回路３は同一構成であるため、上アームのゲート駆動回路２で動作を説明する。第１の実施例と異なる点は同時オン防止信号線１１４を論理部１に接続し、論理部１を介して下アームのゲート駆動装置３に上アームのＩＧＢＴ４のオンオフ情報を伝達する点である。図２の構成でも図１の構成と同様の効果を得ることができる。さらに、論理部１にて上アームのＩＧＢＴ駆動信号と上アームのＩＧＢＴ４のオンオフ情報を比較し、オンオフ状態が異なっている場合には下アームのＩＧＢＴ５のオン動作を禁止する機能を設けた場合には、論理部側でも同時オン防止機能を実現できる。このため、論理部に設けた同時オン防止機能とゲート駆動装置間のインターロックによる同時オン防止機能のいずれか一方が故障しても、もう一方の同時オン防止機能でアーム短絡を防止できるため、電力変換装置の安全性が向上するという特徴がある。 FIG. 2 shows a case where the gate drive circuit according to the second embodiment of the present invention is applied to a two-level power converter. Since the gate drive circuit 2 for the upper arm and the gate drive circuit 3 for the lower arm have the same configuration, the operation will be described using the gate drive circuit 2 for the upper arm. The difference from the first embodiment is that the simultaneous ON prevention signal line 114 is connected to the logic unit 1 and the ON / OFF information of the IGBT 4 of the upper arm is transmitted to the gate drive device 3 of the lower arm via the logic unit 1. . The configuration of FIG. 2 can provide the same effects as the configuration of FIG. Further, when the logic unit 1 compares the on / off information of the upper arm IGBT drive signal and the upper arm IGBT 4 and when the on / off state is different, the logic unit 1 has a function to prohibit the on operation of the lower arm IGBT 5. Can realize the simultaneous on-prevention function on the logic side. For this reason, even if one of the simultaneous on prevention function provided in the logic unit and the simultaneous on prevention function due to the interlock between the gate drive devices fails, the other simultaneous on prevention function can prevent an arm short circuit, There is a feature that the safety of the power converter is improved.

図３は、本発明の第３の実施例のゲート駆動回路を２レベル電力変換装置に適用した場合を示している。上アームのゲート駆動回路２と下アームのゲート駆動回路３は同一構成であるため、上アームのゲート駆動回路２で動作を説明する。第１の実施例と異なる点は同時オン防止信号線１１４に伝えられる上アームのＩＧＢＴ４のオンオフ情報に関して、同時オン防止信号線１１４を分岐させることにより、論理部１と下アームのゲート駆動回路３の両方に上アームのＩＧＢＴ４のオンオフ情報を伝達するということである。図７に示す従来の実施例では、論理部１と下アームのゲート駆動回路３の両方に上アームのＩＧＢＴ４のオンオフ情報を伝達するためには、論理部電位領域１２および対アーム主回路電位領域１３から上アームのＩＧＢＴ４のオンオフ情報を出力するため、高絶縁信号伝達回路およびインターフェイス回路を１組追加しなければならないが、本発明ではゲート駆動装置内の部品追加を行うことなく論理部１と下アームのゲート駆動装置３の両方にＩＧＢＴ４のオンオフ情報を伝達できるという特徴がある。また、実施例２と比較すると上アームのゲート駆動装置２と下アームのゲート駆動装置３を直接接続しているため、オンオフ情報の伝達遅延時間を短縮でき、信号遅延による保護動作遅延を防止できるという特徴もある。 FIG. 3 shows a case where the gate drive circuit according to the third embodiment of the present invention is applied to a two-level power converter. Since the gate drive circuit 2 for the upper arm and the gate drive circuit 3 for the lower arm have the same configuration, the operation will be described using the gate drive circuit 2 for the upper arm. The difference from the first embodiment is that the logic unit 1 and the gate drive circuit 3 of the lower arm are branched by branching the simultaneous on prevention signal line 114 with respect to the on / off information of the IGBT 4 of the upper arm transmitted to the simultaneous on prevention signal line 114. On / off information of the IGBT 4 of the upper arm is transmitted to both. In the conventional embodiment shown in FIG. 7, in order to transmit the ON / OFF information of the IGBT 4 of the upper arm to both the logic unit 1 and the gate drive circuit 3 of the lower arm, the logic unit potential region 12 and the arm main circuit potential region In order to output the on / off information of the IGBT 4 of the upper arm from 13, it is necessary to add one set of high-insulation signal transmission circuit and interface circuit. In the present invention, however, the logic unit 1 and There is a feature that on / off information of the IGBT 4 can be transmitted to both of the gate drive devices 3 of the lower arm. Further, since the upper arm gate driving device 2 and the lower arm gate driving device 3 are directly connected as compared with the second embodiment, the transmission delay time of the on / off information can be shortened, and the protection operation delay due to the signal delay can be prevented. There is also a feature.

次に、図４は、３レベル電力変換装置の１相分の回路にゲート駆動回路を適用した例を示し、図５は、３レベル電力変換装置の１相分の回路にゲート駆動回路を適用した他の例を示している。
図４の回路において、トラブルにより誤ってオンして過電流が流れるケースとして、ＩＧＢＴ９３〜ＩＧＢＴ９５が同時にオンした場合（Ｐ−Ｃ間短絡）、ＩＧＢＴ９４〜ＩＧＢＴ９６が同時にオンした場合（Ｃ−Ｎ間短絡）、ＩＧＢＴ９３〜ＩＧＢＴ９６全てが同時にオンした場合（Ｐ−Ｎ間短絡）がある。ゲート駆動装置１０３とゲート駆動装置１０５間、およびゲート駆動装置１０４とゲート駆動装置１０６間で同時オン防止機能を搭載することにより全てのアーム短絡モードを防止できる。よって、実施例１から実施例３の構成をそのまま適用できる。 Next, FIG. 4 shows an example in which a gate drive circuit is applied to a circuit for one phase of a three-level power converter, and FIG. 5 applies a gate drive circuit to a circuit for one phase of a three-level power converter. Other examples have been shown.
In the circuit of FIG. 4, when the IGBT 93 to IGBT 95 are simultaneously turned on (short circuit between P-C) and the IGBT 94 to IGBT 96 are simultaneously turned on (short circuit between C and N). ), And IGBT93 to IGBT96 are all turned on at the same time (PN short circuit). It is possible to prevent all arm short-circuit modes by mounting simultaneous on prevention functions between the gate driving device 103 and the gate driving device 105 and between the gate driving device 104 and the gate driving device 106. Therefore, the configurations of the first to third embodiments can be applied as they are.

図５の回路において、トラブルにより誤ってオンして過電流が流れるケースとして、ＩＧＢＴ７３とＩＧＢＴ７５が同時にオンした場合（Ｐ−Ｃ間短絡）、ＩＧＢＴ７４とＩＧＢＴ７６が同時にオンした場合（Ｃ−Ｎ間短絡）、ＩＧＢＴ７３とＩＧＢＴ７６全が同時にオンした場合（Ｐ−Ｎ間短絡）がある。実施例１から実施例３の構成では上記３種類の短絡モードのうち、Ｐ−Ｃ間短絡およびＣ−Ｎ間短絡の２種類の短絡モードしか防げない。 In the circuit of FIG. 5, there are cases where IGBT 73 and IGBT 75 are simultaneously turned on (short circuit between P and C), and IGBT 74 and IGBT 76 are simultaneously turned on (short circuit between C and N). ), IGBT73 and IGBT76 are all turned on at the same time (PN short circuit). In the configurations of the first to third embodiments, only two types of short-circuit modes of the short circuit between P and C and the short circuit between C and N among the above-described three types of short circuit modes can be prevented.

図６は、本発明の第４の実施例のゲート駆動回路を、たとえば、図５の３レベル電力変換装置に適用した場合を示している。実施例３では、３種類全ての短絡モードを防ぐことができる。図１の実施例と異なる点についてＩＧＢＴ７３のゲート駆動回路８３にて動作説明をする。 FIG. 6 shows a case where the gate drive circuit according to the fourth embodiment of the present invention is applied to, for example, the three-level power conversion device of FIG. In Example 3, all three types of short-circuit modes can be prevented. The operation of the gate drive circuit 83 of the IGBT 73 will be described with respect to differences from the embodiment of FIG.

図６において、論理部１からのＩＧＢＴ駆動信号は論理部指令信号線３１１を介して論理部電位領域３２にあるＡＮＤ回路３６に伝えられる。このＡＮＤ回路３６では同時オンするとアーム短絡となるＩＧＢＴ７５のオンオフ状態を伝える同時オン防止信号線５１４の信号、およびＩＧＢＴ７６のオンオフ状態を伝える同時オン防止信号線６１４の信号の計３種類の信号のＡＮＤをとり、全てＨｉレベルの場合にのみインターフェイス回路３８１、高絶縁信号伝達回路３５１、インターフェイス回路３８２、信号線３１２を介して、ゲート出力段回路３７にオン信号を出力し、１つでもＬｏレベルの信号がある場合にはゲート出力段回路３７にオフ信号を出力する。 In FIG. 6, the IGBT drive signal from the logic unit 1 is transmitted to the AND circuit 36 in the logic unit potential region 32 via the logic unit command signal line 311. In this AND circuit 36, an AND of three kinds of signals in total, that is, a signal of the simultaneous on prevention signal line 514 that conveys the on / off state of the IGBT 75 that causes an arm short circuit when simultaneously turned on, and a signal of the simultaneous on prevention signal line 614 that conveys the on / off state of the IGBT 76. Only when all of them are at the Hi level, an ON signal is output to the gate output stage circuit 37 via the interface circuit 381, the high insulation signal transmission circuit 351, the interface circuit 382, and the signal line 312, and even one of them is at the Lo level. When there is a signal, an off signal is output to the gate output stage circuit 37.

ＩＧＢＴ７３がオンした場合、ゲート出力段回路３７はフィードバック信号線３１３をＬｏレベルに引き下げ、ＩＧＢＴ７５ゲート駆動回路８５とＩＧＢＴ７６ゲート駆動回路８６にＩＧＢＴがオンしたことを伝達する。同時オン防止信号線３１４がＬｏレベルになるためにＩＧＢＴ７５ゲート駆動回路８５のＡＮＤ回路５６ではオフ信号を出力し、ＩＧＢＴ７５がオンするのを防止する。同様にして、ＩＧＢＴ７６ゲート駆動回路８６のＡＮＤ回路６６でもオフ信号を出力し、ＩＧＢＴ７６がオンするのを防止する。これにより、ＩＧＢＴ７３がオンしている状態ではＩＧＢＴ７５およびＩＧＢＴ７６がオンしないように保護する、いわゆる同時オン防止機能を実現している。 When the IGBT 73 is turned on, the gate output stage circuit 37 lowers the feedback signal line 313 to the Lo level, and notifies the IGBT 75 gate drive circuit 85 and the IGBT 76 gate drive circuit 86 that the IGBT is turned on. Since the simultaneous ON prevention signal line 314 becomes the Lo level, the AND circuit 56 of the IGBT 75 gate drive circuit 85 outputs an OFF signal to prevent the IGBT 75 from being turned ON. Similarly, the AND circuit 66 of the IGBT 76 gate drive circuit 86 also outputs an off signal to prevent the IGBT 76 from turning on. This realizes a so-called simultaneous on prevention function that protects the IGBT 75 and the IGBT 76 from being turned on when the IGBT 73 is on.

本発明の実施例１〜３では同時オンによりアーム短絡状態となる対アームのＩＧＢＴが２個以上存在する場合、それぞれのＩＧＢＴのエミッタ電位が異なる。よって、ＩＧＢＴ１個につき大型・高コストの高絶縁信号伝達回路およびインターフェイス回路が１組必要となるため、回路規模が増大し、ゲート駆動装置の大型化が避けられない。これに対して、図６に示された実施例４のゲート駆動回路では論理部電位領域内でＩＧＢＴ駆動信号と同時オン防止信号のＡＮＤ演算を行っているため、同時オンによりアーム短絡状態となる対アームのＩＧＢＴの個数に関係なく高絶縁信号伝達回路およびインターフェイス回路は２組で済み、ゲート駆動装置の小型化が可能であるという特徴がある。さらに、論理部指令信号線と同時オン防止信号線を直接接続してワイヤードＯＲをとることにより、ＡＮＤ回路を不要した構成では、ゲート駆動回路８３から８６に関して全て同じ構成となるとなるため、ゲート駆動装置の共通化が可能であるという特徴がある。 In the first to third embodiments of the present invention, when there are two or more IGBTs of a pair of arms that are in an arm short circuit state by being simultaneously turned on, the emitter potentials of the respective IGBTs are different. Therefore, one set of large-sized and high-cost high-insulation signal transmission circuit and interface circuit is required for each IGBT, which increases the circuit scale and inevitably increases the size of the gate driving device. On the other hand, in the gate drive circuit of the fourth embodiment shown in FIG. 6, since the AND operation of the IGBT drive signal and the simultaneous ON prevention signal is performed in the logic part potential region, the arm is short-circuited by simultaneous ON. Regardless of the number of IGBTs in the arm, two sets of high-insulation signal transmission circuits and interface circuits are sufficient, and the gate drive device can be downsized. Further, by directly connecting the logic unit command signal line and the simultaneous ON prevention signal line and taking a wired OR, in the configuration without the AND circuit, all the gate drive circuits 83 to 86 have the same configuration, so that the gate drive There is a feature that the devices can be shared.

また、上記全ての実施例に関してスイッチング素子としてＩＧＢＴの例を述べたが、ＭＯＳＦＥＴやバイポーラトランジスタ、ＧＴＯ等のパワー半導体スイッチング素子でも全く同様の効果を得ることが出来る。 Moreover, although the example of IGBT was described as a switching element regarding all the said Examples, the same effect can be acquired also with power semiconductor switching elements, such as MOSFET, a bipolar transistor, and GTO.

本発明は、電気信号にて論理部とゲート駆動装置間、およびスイッチング素子の同時オンによりアーム短絡となるゲート駆動装置間にて情報を伝送するゲート駆動装置を必要とする電力変換装置に利用できる。特に、鉄道、圧延機、電力関係の高電圧が必要となる分野において、絶縁確保のためのスペースを小さくできることによるゲート駆動装置の小型化の効果が大きくなる。 INDUSTRIAL APPLICABILITY The present invention can be used for a power conversion device that requires a gate driving device that transmits information between a logic unit and a gate driving device by an electric signal, and between gate driving devices that are short-circuited by switching on simultaneously. . In particular, in a field where a high voltage related to railways, rolling mills, and electric power is required, the effect of downsizing the gate driving device can be increased by reducing the space for securing insulation.

本発明の第１実施例であるゲート駆動回路を２レベル電力変換装置に適用した場合を示す図である。It is a figure which shows the case where the gate drive circuit which is 1st Example of this invention is applied to a 2 level power converter device. 本発明の第２実施例であるゲート駆動回路を２レベル電力変換装置に適用した場合を示す図である。It is a figure which shows the case where the gate drive circuit which is 2nd Example of this invention is applied to a 2 level power converter device. 本発明の第３実施例であるゲート駆動回路を２レベル電力変換装置に適用した場合を示す図である。It is a figure which shows the case where the gate drive circuit which is 3rd Example of this invention is applied to a 2 level power converter device. ３レベル電力変換装置の１相分の回路構成にゲート駆動回路を適用した例を示す図である。It is a figure which shows the example which applied the gate drive circuit to the circuit structure for 1 phase of a 3 level power converter device. ３レベル電力変換装置の１相分の回路構成にゲート駆動回路を適用した他の例を示す図である。It is a figure which shows the other example which applied the gate drive circuit to the circuit structure for 1 phase of a 3 level power converter device. 本発明の第４の実施例であるゲート駆動回路を３レベル電力変換装置に適用した場合を示す図である。It is a figure which shows the case where the gate drive circuit which is the 4th Example of this invention is applied to a 3 level power converter device. 従来例を示す図である。It is a figure which shows a prior art example.

Explanation of symbols

１論理部
２上アームのゲート駆動回路
３下アームのゲート駆動回路
４上アームのＩＧＢＴ
５下アームのＩＧＢＴ
１１，２１，３１，４１，５１，６１第１の電位領域（高圧主回路電位領域）
１２，２２，３２，４２，５２，６２第２の電位領域（論理部電位領域）
１３，２３第３の電位領域（対アーム電位領域）
１５１，１５２，１５３，２５１，２５２，２５３，３５１，３５２，４５１，４５２，５５１，５５２，６５１，６５２高絶縁信号伝達回路
１６，２６，３６，４６，５６，６６ＡＮＤ回路
１７，２７，３７，４７，５７，６７ゲート出力段回路
１８１，１８３，１８５，２８１，２８３，２８５，３８１，３８３，４８１，４８３，５８１，５８３，６８１，６８３，電気→光信号変換インターフェイス回路
１８２，１８４，１８６，２８２，２８４，２８６，３８２，３８４，４８２，４８４，５８２，５８４，６８２，６８４光→電気信号変換インターフェイス回路
１１１，２１１，３１１，４１１，５１１，６１１論理部指令信号線
１１２，２１２，３１２，４１２，５１２，６１２信号線
１１３，１１８，２１３，２１８，３１３，４１３，５１３，６１３フィードバック信号線
１１４，２１４，３１４，４１４，５１４，６１４同時オン防止信号線
１１５，１１６，２１５，２１６，３１５，４１５，５１５，６１５指令線
１１７，２１７対アーム信号線
７１，７２，９１，９２フィルタコンデンサ
７３，７４，７５，７６，９３，９４，９５，９６３レベル電力変換装置に使用したＩＧＢＴ
８３，８４，８５，８６，１０３，１０４，１０５，１０６３レベル電力変換装置に使用したゲート駆動回路
９７，９８クランプダイオード DESCRIPTION OF SYMBOLS 1 Logic part 2 Upper arm gate drive circuit 3 Lower arm gate drive circuit 4 Upper arm IGBT
5 Lower arm IGBT
11, 21, 31, 41, 51, 61 First potential region (high-voltage main circuit potential region)
12, 22, 32, 42, 52, 62 Second potential region (logic portion potential region)
13, 23 Third potential region (versus arm potential region)
151,152,153,251,252,253,351,352,451,452,551,552,651,652 High insulation signal transmission circuit 16,26,36,46,56,66 AND circuit 17,27,37 , 47, 57, 67 Gate output stage circuit 181,183,185,281,283,285,381,383,481,483,581,583,681,683, electrical-to-optical signal conversion interface circuit 182,184,186 , 282, 284, 286, 382, 384, 482, 484, 582, 584, 682, 684 Light-to-electrical signal conversion interface circuit 111, 211, 311, 411, 511, 611 Logic unit command signal line 112, 212, 312 , 412, 512, 612 Signal lines 113, 118, 213, 2 8, 313, 413, 513, 613 Feedback signal line 114, 214, 314, 414, 514, 614 Simultaneous ON prevention signal line 115, 116, 215, 216, 315, 415, 515, 615 Command line 117, 217 Pair arm Signal line 71, 72, 91, 92 Filter capacitor 73, 74, 75, 76, 93, 94, 95, 96 IGBT used in the three-level power converter
83, 84, 85, 86, 103, 104, 105, 106 Gate drive circuit used in 3-level power converter 97, 98 Clamp diode

Claims

The upper arm driving circuit for driving the switching element of the upper arm by the driving signal received from the logic unit that generates the on / off driving command for the switching element of the upper and lower arms, and the lower arm by the driving signal received from the logic unit a driving apparatus of a power conversion device having a lower arm drive circuit for driving the switching elements,
A signal line for transmitting the drive signal as an electric signal from the logic unit to the drive circuit of the upper and lower arms;
A signal line for transmitting the drive signal as an electrical signal to the upper arm drive circuit and the lower arm drive circuit;
The driving circuit of the upper arm, is provided first and potential region as a main circuit potential and the potential of the switching elements of the upper arm, the second potential regions which are insulated from the first potential region,
The lower arm drive circuit is provided with a third potential region having the same potential as the main circuit potential of the switching device of the lower arm, and the second potential region insulated from the third potential region,
The driving device according to claim 2, wherein the second potential region has the same potential as the logic unit and is an intermediate potential between a positive power source potential and a negative power source potential of the power conversion device.

The drive device according to claim 1,
The on / off information of the switching element controlled by the drive circuit is changed from the first potential region having the same potential as the main circuit potential of the switching device to the same potential as that of the logic unit insulated from the first potential region. transmitted to the second potential region, the driving apparatus characterized by transmitting the pair arm the driving circuit for controlling the switching element pairs arms.

The drive device according to claim 1 or 2,
Wherein said driving signal transmitted from the logic unit, a drive unit, characterized in that the AND operation and the on-off information, the in the second potential region of the switching element pairs arms transmitted from the driving circuit.

The drive device according to claim 1 or 2,
A signal line for transmitting the drive signal to the drive circuit of the upper and lower arms from the logical unit as an electric signal, first convey off information as electrical signals between the driving circuit of the lower arm and the drive circuit of the upper arm and second signal lines, the driving apparatus characterized by disposing said second potential region.

The drive device according to any one of claims 1 to 4,
Drive off information of the switching device in which the drive circuit is controlled, characterized in that transmitted to the driving circuit of the pair arms via the logic unit.

The drive device according to any one of claims 1 to 5,
ON / OFF information of a switching element controlled by the driving circuit is distributed in the second potential region, one is transmitted to the logic unit, and the other is transmitted to the driving circuit of a pair arm .

The drive device according to any one of claims 1 to 6,
An optical device such as a high voltage photocoupler or a short optical fiber is used for signal transmission between the first potential region and the second potential region.

The drive device according to any one of claims 1 to 6,
A driving device characterized in that an optical component such as a pulse transformer or a high-insulation capacitor is not used for signal transmission between the first potential region and the second potential region.

The drive device according to any one of claims 1 to 8,
The drive device, wherein the switching element is an IGBT, and the drive circuit is a gate drive circuit that controls switching of the IGBT.