JP4841841B2 - 有機半導体付フィルム - Google Patents

有機半導体付フィルム Download PDF

Info

Publication number
JP4841841B2
JP4841841B2 JP2004540528A JP2004540528A JP4841841B2 JP 4841841 B2 JP4841841 B2 JP 4841841B2 JP 2004540528 A JP2004540528 A JP 2004540528A JP 2004540528 A JP2004540528 A JP 2004540528A JP 4841841 B2 JP4841841 B2 JP 4841841B2
Authority
JP
Japan
Prior art keywords
layer
film
layers
transfer
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004540528A
Other languages
English (en)
Other versions
JP2006501659A5 (ja
JP2006501659A (ja
Inventor
ルツ,ノルベルト
ヴィルト,ハインリヒ
ブレーム,ルートヴィヒ
Original Assignee
レオナード クルツ シュティフトゥング ウント コンパニー カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by レオナード クルツ シュティフトゥング ウント コンパニー カーゲー filed Critical レオナード クルツ シュティフトゥング ウント コンパニー カーゲー
Publication of JP2006501659A publication Critical patent/JP2006501659A/ja
Publication of JP2006501659A5 publication Critical patent/JP2006501659A5/ja
Application granted granted Critical
Publication of JP4841841B2 publication Critical patent/JP4841841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は有機半導体付フィルムに関し、特に、有機半導体技術を用いて作成されるデバイスを備える、型押フィルムまたは積層フィルムの作成方法及び構造に関する。
有機電界効果トランジスタ(OFET)は、ソース電極と少なくとも1つのドレイン電極の間とこれらの電極に重なる有機半導体層、この半導体層に重なる有機絶縁層、及びゲート電極を備える。ソース電極、ドレイン電極及びゲート電極は金属または有機導電性高分子材を含むことができる。有機電極材料は、例えば、ポリアニリン及びポリピロールである。例えば、ポリチオフェンが半導体として用いられ、ポリビニルフェノールが絶縁物として用いられる。
OFETまたはその他の有機高分子材デバイスを作成するためには導電性電極層を構造化する必要がある。その他の層の構造化は、絶対に必要ということはないが、有機高分子材を含むデバイスの効率及び性能を向上させることができる。
特許文献1はリソグラフィプロセスを用いる電極または導体線路の作成を説明している。この場合には、ドープトポリアニリン(PANI)またはポリエチレンジオキシチオフェン(PEDOT)の有機導電層が基板、例えばフィルムのある面積上に、ドクターを用いることにより、あるいはスプレー、スピンコートまたはスクリーン印刷により、被着される。フォトレジストの薄層がその上に塗布され、露光されて、構造化された形状になる。露光されたポリアニリン層は、現像時に現像液の作用によって脱プロトン化されて非導電性になる。残っているフォトレジストは溶剤で溶解除去される。この工程の前または後に、非導電性有機層マトリックスが非塩基性溶剤で溶解除去される。
あるいは、フォトレジストの溶解除去の前に、反応性エッチングによって露光領域を酸化除去することも可能である。
特許文献1は、構造化目的のため、脱プロトン化効果を有する化合物を印刷によって平坦な機能性高分子材層に被着させることも説明している。化合物は塩基性であることが好ましい。非導電性領域は引き続くリンス工程によって選択的に除去される。
リソグラフィプロセスはポリアニリン材料にしか有効ではないという欠点がある。さらに、現状技術ではリソグラフィプロセスによるロール材の構造化は知られていない。その他の構造化プロセス、例えば印刷では、ソース電極とドレイン電極の可能な最小間隔は少なくとも30μmと50μmの間である。しかし、OFETの性能及び効率を高めるため、ほぼ10μmの長さを達成するための努力がなされている。
特許文献2は、OFETの有機導電層及びその他の層の構造化のために、整形層のリセスへ機能性高分子材を導入することを提案している。整形層は絶縁特性をもつ別の有機材料からなり、整形層にはパンチが押し付けられる。整形層材料は、例えば、基板の全表面にわたって被着されるUV硬化性または熱硬化性のラッカーである。ラッカーは、例えばUV光による照射で硬化され、次いで整形層にリセスがつくられる。次いで機能性高分子材がリセスにかき入れられる。したがって、このプロセスにより2μm〜5μmの範囲の面内寸法をもつ極めて微細な構造の作成が可能になる。かき入れ法は材料依存性ももたず、すなわち、OFETの全ての層の構造化に適する。ポリアニリンに加えて、例えば、ポリピロール、ポリチオフェンまたはさらにポチビニルフェノールなどの、その他の有機導電材料または有機半導体材料をリセスにかき入れることができ、よって構造化できる。さらに、かき入れ作業に対しては粘度範囲が印刷作業に対するよりはるかに高く、よって機能性高分子材は実質的にそのままの形状を保つことができる。さらに、1μmまでの比較的厚い層を形成することができる。このプロセスの連続ロール印刷作業への使用がさらに提案されている。この場合、バンドは、UV硬化性ラッカーとすることも熱硬化性ラッカーとすることもできる、整形高分子材が被着されている基板材料を含む。初めにリセスが型押ローラーによってラッカーに型押され、整形高分子材はUV照射による初期硬化を受ける。ラッカーは、その後に配置されたUVランプにより最終硬化される。次いで構造化されたラッカーに機能性高分子材がドクタースクレーパーによってかき入れられる。
特許文献3は、整形金型に導入されている機能性高分子材をタンポンを用いて外し、次いで、外した機能性高分子材を既に存在する基板または層に移載するプロセスを説明している。
国際公開第02/25750号パンフレット 国際公開第02/47183号パンフレット 独国特許発明第10033112号明細書
本発明の課題は、有機半導体技術を用いる高効率デバイスの作成を改善すること及び/または有機半導体技術を用いる改善されたデバイスの構成を提供することである。
上記の課題は、有機半導体技術を用いる少なくとも1つのデバイス、特に1つまたはそれより多くの有機半導体電界効果トランジスタ(OFET=有機FET)を有するフィルム、特に、型押フィルム、積層フィルムまたはフィルム素子によって、達成される。上記の課題はさらに、有機半導体技術の少なくとも1つのデバイスの1つまたはそれより多くの層の構造化が熱転写またはUV転写によって実施される、そのようなフィルムの作成のためのプロセスによって達成される。
これまで一般的であったウエハ上ではなくフィルムの一部としての、有機半導体技術を用いる電気回路の作成は製造技術に関して大きな利点をもたらす。試験済の確実なフィルム技術の方法及び既存の製造設備をそのような電気回路の作成に用いることができ、よってコスト上のかなりの利点がもたらされる。
有機半導体技術を用いるそのようなデバイスを型押フィルムまたは積層フィルムへ実装することには特別な利点がある。これにより、多くの様々な態様でこの種の製品及び中間製品の電気回路を適用する選択肢がもたらされる。これにより、多くの様々な態様で、作成に費用がかからず、さらに顧客に合せた態様で用い、適合させることができる、中間製品が得られる。この結果、製造プロセスがさらにフレキシブルになり、製造コストが低減される。さらに、型押フィルム及び積層フィルムの作成に用いられるフィルム技術及び製造プロセスはこの種の電気回路の作成に特によく適することがわかった。
本発明の好ましい実施形態にしたがえば、そのような型押フィルム、積層フィルムまたはフィルム素子は、キャリアフィルム、有機半導体材料、特にポリチオフェンを含む少なくとも1つの層、電気絶縁性材料を含む少なくとも1つの層、及び領域状にパターン形状に整形されて電極層として作用する導電材料の2つまたはそれより多くの層を有する。この場合、導電層は有機導電材料、特にポリアニリンまたはポリピロールを含むことが好ましい。電気絶縁層は有機絶縁材料、特にポリビニルフェノールを含むことが好ましい。さらに、フィルムは剥離層及び接着層を、機能性高分子材層に隣接する1つまたはそれより多くのラッカー層とともに有することが好ましい。
導電層、半導体材料を含む層及び絶縁層が全体的に透明であればさらなる利点を得ることができる。そのようにすれば、フィルムの光学的外観が型押フィルムまたは積層フィルムのさらなる層の形状によって影響され、例えば、電気回路及び装飾素子としての、フィルムの多重使用を簡易化することが可能である。
本発明の好ましい実施形態にしたがえば、電気的機能性、特に有機半導体技術を用いて作成される少なくとも1つの電子デバイスの電気的機能性が、フィルムにおいて光学的特徴と組み合される。したがって、フィルムは、一方で、有機半導体技術を用いる1つまたはそれより多くの電子デバイスを含む電気回路を有し、他方で、1つまたはそれより多くの光学的特徴(セキュリティ標章)を見る人に提供する。この目的のため、例えば、フィルムは、フィルムの層間に形づくられ、一方では有機半導体技術を用いて作成される有機デバイスの層をパターン形状に構造化し、他方では光学的特徴を形成する光回折効果を生じる、空間構造を有することができる。この場合、空間構造は巨構造と微構造の重畳によって形成することができ、巨構造は電気的機能層のパターン構造化に資し、微構造は光回折効果の生成、したがって光学的特徴(セキュリティ標章)の形成に資する。すなわち、空間構造は、一方では有機半導体技術を用いる電子デバイスの実装、他方ではフィルムを見る人に対する光学的特徴の形成という2つの機能をもたらす。
さらに、フィルムは、光回折セキュリティ標章を形成するための1つまたはそれより多くのホログラフィ光学層または回折層、干渉によって光学的セキュリティ標章を形成するための1つまたはそれより多くの順次薄膜層及び、それによって、電気的機能性に加えて、光学的機能性、例えば1つまたはそれより多くの光学的特徴(セキュリティ標章)または装飾効果の形成を提供する、1つまたはそれより多くの装飾層を有することができる。
したがって、そのようなデザイン構成のフィルムは、例えば、保安身分証明書または通行証、銀行券、クレジットカードまたはキャッシュカードのため、さらには物品のための、光学的セキュリティ素子として役立つ。ここで、そのようなフィルムは、光学的セキュリティ標章に加えて、電気的セキュリティ標章も提供することができる。そのような光学的セキュリティ標章と電気的セキュリティ標章の組合せによって偽造に対抗するセキュリティレベルがかなり高められる。さらに、フィルムは光学的セキュリティ標章を形成する2つまたはそれより多くの互いに重畳された層を有することも可能であり、有機半導体技術の電子デバイスの1つまたはそれより多くの機能層がそのような性質をもつ光学的活性層の間に配置される。これにより、光学的または電気的セキュリティ標章の改竄におけるいかなる試みも直ちに検出可能であり、したがってこれらのセキュリティ標章は互いに互いを保護するから、偽造に関するセキュリティレベルがかなり高められる。
本発明にしたがうフィルムの作成の特に有効で費用のかからない方法は、有機半導体技術を用いて作成される少なくとも1つのデバイスの1つまたはそれより多くの層の構造化の熱転写またはUV転写による実施を提供する。
本発明の好ましい実施形態にしたがえば、転写されるべき層に空間構造が転写され、そのような構造の構造深さは転写されるべき層の厚さ以上であり、よって転写されるべき層は部分的に転写プロセスにより完全に切除される。すなわち、転写作業は空間構造にしたがうパターン形状に構造化される電気的機能層を提供する。このプロセスにより、例えば10μmと100nmの間の範囲の、非常に高いレベルの解像度を達成することが可能になる。そのように小さな構造が作成され得る可能性により、実装される電気回路の実装密度並びに性能及び効率も向上し得る。本プロセスのさらなる利点は、電気的機能層の高解像度構造化が単一工程で可能であることである。電気的機能層の構造化は、特にロール−ロールプロセスの形態において、高速かつ比較的低製造コストで実施することができる。
本発明の別の好ましい実施形態にしたがえば、構造深さが転写されるべき層の厚さより小さい空間構造が転写されるべき層に転写される。硬化時にあらかじめ定められた体積減少を受ける材料を含む電気的機能層が転写層に被着される。そのような材料は、硬化時における体積減少により、転写された構造にしたがうパターン形状に構造化された機能層が後に残るように選ばれる被着量で転写層に被着される。さらに、この場合、電気的機能層を転写層に被着し、次いで電気的機能層を、除去後に、転写された構造にしたがうパターン形状に構造化された機能層が後に残るように選ばれる深さまで除去することも可能である。そのような性質をもつプロセスにより、高レベルの電気的機能層の分解能を達成することも可能になり、よってその点に関して後述される利点を本手順によって得ることも可能になる。
あるいはまたはさらに、デバイスが機能するに必要な電極層、絶縁層及び半導体層の内の1つまたはそれより多くを、印刷プロセス、特にタンポン印刷によって、それぞれの層の面積の一部または全面積にわたってフィルム構造に導入することも可能である。
例として添付図面を参照して多くの実施形態により以下に本発明を説明する。
図1は有機半導体技術を用いて作成された少なくとも1つのデバイス、特に有機電界効果トランジスタ(OFET)を有する型押フィルムを示す。そのような型押フィルムは特に箔押フィルムである。図2は有機半導体技術を用いて作成された少なくとも1つのデバイス、特に有機電界効果トランジスタ(OFET)を有する積層フィルムの構造を示す。しかし本発明はこれらのタイプのフィルムに限定されない。
図1はキャリアフィルム11及びキャリアフィルム11に付着させた転移層部2を有する型押フィルム1を示す。キャリアフィルム11と転移層部2の間に、キャリアフィルム11からの転移層部2の剥離を容易にするに役立つ剥離層12が設けられる。ここで、剥離層12を省略することも可能であろう。
転移層部2は、第1のラッカー層13及び第2のラッカー層18,電気絶縁性材料を含む絶縁層16及び有機半導体材料層16を有する。さらに、転移層部2は、図1ではゲート電極を形成する部分領域14並びにソース電極及びドレイン電極をそれぞれ形成する2つの部分領域17及び19で示される、パターン形状に整形された、導電材料を含む2つの電極層を有する。
あるいは、転移層部2のゲート電極とソース電極及びドレイン電極を入れ換えた配置も可能である。すなわち、ソース電極及びドレイン電極を図面の下方でラッカー層13上に配置することができ、ゲート電極を図面の上方で半導体層16の上に埋め込んで配置することができる。
図2は同様の層構造を有する積層フィルム3を示す。したがって、以降、型押フィルム1だけを参照して詳細な層構造を説明する。
キャリアフィルム11は、厚さが6μmと200μmの間、好ましくは厚さが19μmと38μmの間の、プラスチックフィルムである。キャリアフィルム11はポリエステルフィルムであることが好ましい。
次いで、厚さが0.01μmと0.2μmの間の剥離層12がキャリアフィルム11の表面積全面にわたって被着される。剥離層12は、熱を加えると柔らかくなり、箔押フィルムの基板への貼付け時にキャリアフィルム11から他の層を剥離できる層の形態にあることが好ましい。
第1のラッカー層13は、一般に剥離層の全表面積にわたって被着される、さらに詳しくは、厚さが0.5μmと5.0μmの間、好ましくは1μmと2μmの間の、保護ラッカー層である。
次いでゲート電極14となる第1の電極層がラッカー層13に被着される。この場合、第1の電極層は導電性高分子材、好ましくはポリアニリン及びポリピロールを含むことが好ましい。さらに、金属、例えば金または銀を第1の電極層に用いることも可能である。
この場合、第1の金属層は、例えば印刷プロセス(凹版印刷、スクリーン印刷)によるかまたはコーティングプロセスにより、初めからパターン形状でラッカー層13に部分的に被着することができる。しかし、ラッカー層13の全表面積または一部の面積にわたって第1の電極層を被着し、次いで、以降で説明する転写プロセスによるか、露光及びエッチングプロセスによるか、または、例えばパルスレーザを用いるアブレーションにより、一部を除去することも可能である。
導電材料は、上記手順に用いられるそれぞれの被着プロセスに依存して、流体形態または溶解形態で、あるいは懸濁液として、ラッカー層に被着される。
絶縁層15は有機絶縁材料、例えばポリビニルフェノールを含むことが好ましい。しかし、絶縁層15のための材料として酸化物、例えば金属酸化物を用いることも可能である。有機絶縁層の場合、有機絶縁層はパターン形状に構造化される電極層について上述したプロセスの内の1つを用いて、すなわち、流体形態または溶解形態で、あるいは懸濁液として、被着される。次いで、絶縁層15は乾燥により、または何か別の態様で、固化される。酸化物層は真空蒸着またはスパッタリングによって被着される。
次いで、有機半導体材料を含む層16が絶縁層15の全表面積または一部の面積にわたって被着される。ここで、ポリチオフェンを有機半導体材料として用いることができる。この場合、有機半導体材料は上述したプロセスの内の1つを用いて、すなわち、流体形態または溶解形態で、あるいは懸濁液として、絶縁層15に被着され、次いで固化される。この場合、層16を第1の電極層と同じ態様でパターン形状に構造化し、よって図1及び2に示される層16の形状を与えることも可能である。
次いで、ソース電極17及びドレイン電極19のそれぞれとなる第2の電極層が以降で説明する態様と同じ態様で層16に被着される。この層に用いられる材料及び構造化プロセスに関しては、第1の電極層に関する説明を参照されたい。
次いで、ラッカー層18及び接着層20が全表面積にわたって被着される。層18の厚さは2μm〜10μmであることが好ましい。接着層20は、厚さが約1μmと10μmの間の、それ自体既知であり、転移フィルムまたは箔押フィルムに関して通常の接着層であり、箔押フィルムに対する接着層は相当する熱の作用を受けたときに限り粘着性になるような組成をもつ。
層12,13,18及び20は以下の組成、
剥離層12(分離層)
トルエン 99.5部
エステルワックス(滴点:90℃) 0.5部
ラッカー層13(保護ラッカー層)
メチルエチルケトン 61.0部
ジアセトンアルコール 9.0部
メチルメタンアクリレート(Tg:122℃) 18.0部
ポリエチレン分散液(キシレン中23%)(軟化点:140℃) 7.5部
高分子分散添加剤(40%,アミン指数:20) 0.5部
増量剤(ケイ酸アルミニウム) 20.0部
ラッカー層18(中間層)
メチルエチルケトン 40.0部
トルエン 22.0部
エチレンビニルアセテートターポリマー(融点:60℃) 2.5部
ポリ塩化ビニル(Tg:89℃) 5.5部
ポリ塩化ビニル(Tg:40℃) 3.0部
分散添加剤(50%,酸価:51) 1.0部
二酸化チタン(d=3.8〜4.2g/cm) 26.0部
接着層20
メチルエチルケトン 55.0部
トルエン 12.5部
エタノール 3.5部
ポリ酢酸ビニル(軟化点:80℃) 6.0部
ブチル-/メチルメタクリレート(Tg:80℃) 8.0部
エチルメタクリル樹脂(Tg:63℃) 3.0部
メタクリレートコポリマー(Tg:800℃) 5.0部
不飽和ポリエステル樹脂(軟化点:103℃) 3.5部
二酸化ケイ素 3.5部
にしたがって作成することができる。
ここで、ラッカー層13及び18は一方で電気絶縁特性を有するが、さらに、ラッカー層13及び18に囲い込まれる電気的機能性高分子材に対する保護層の機能も果たす。
第1のラッカー層13及び第2のラッカー層18を省略することも可能であろう。
ここで、有機半導体材料、有機的導電材料及び有機絶縁材料は、それぞれの電気的特性を有する、有機可塑性材料、有機金属可塑性材料及び/または無機可塑性材料で形成される。この点に関し、有機半導体技術を用いるデバイスの構成に用いることができる、これらの有機材料、有機金属材料及び/または無機材料は、機能性高分子材として用いることができる。したがって、「機能性高分子材料」という術語は非高分子材成分も含む。
図1に示されるフィルム1の一部にゲート電極14,ソース電極17及びドレイン電極19があり、よってこれらの電極の絶縁層15及び有機半導体材料を含む層16との協動による有機電界効果トランジスタがフィルム1の図1に示される領域によって実装される。第1及び第2の電極層のそれぞれの構造化に依存して、及び、いくつかの状況の下で、絶縁層15及び半導体材料を含む層16の構造化により、有機半導体技術を用いて作成される複数のデバイスを含む複雑な回路をフィルム1に実装することが可能である。
ここで、「有機半導体技術を用いて作成されるデバイス」という術語は、機能要素部として有機半導体層領域または半導体層領域を有する電子デバイス、例えば、トランジスタ、FET,トライアック、ダイオード等を指して用いられる。
ここで、フィルム1に有機半導体技術を用いて作成される2つまたはそれより多くの相互に重畳されたデバイスを具現化するため、図1に示される層13から16を複数、相互に重畳された関係で、配置することも可能である。
有機半導体技術を用いてデバイスを作成するため、この場合は、既に上で示したように、第1の電極層及び第2の電極層のいずれをもパターン形状に構造化された形態で作成することが可能である。しかし、相当する電気的機能性を達成するため、絶縁層15及び半導体材料を含む層16のいずれをもパターン形状構造化を含む形態で作成することも可能である。ここで、そのようなパターン構造化のための以下のプロセスまたは以下のプロセスの組合せが提案される。
デバイスの機能のために必要な、電極層、絶縁層及び半導体層の印刷プロセスによるフィルムの全表面積またはその一部の面積にわたるフィルム構造への導入が提案される。
しかし、部分領域にわたる印刷に対して現在知られている高解像度印刷プロセスでは面内解像度が50μmであり、したがって、特にソース電極及びドレイン電極の作成には限定的にしか適していない。
対照的に、ここで好ましいプロセスの場合は、初めに全表面積にわたる印刷が実施され、次いで熱転写またはUV転写により層の適切な構造化が実施される。この目的に適する装置が図3に示され、その結果が図4aから4cに示される。さらに、UV転写作業にはUVランプ(図示せず)及びマスク(同じく図示せず)が提供されることになる。0.5μmと5μmの間の極めて高レベルの面内解像度がこの種の転写プロセスによって達成される。
図3は、転写ローラー51,反圧ローラー52,キャリアフィルム41,層42及び構造化層43を示す。層42及びキャリアフィルム41を含むフィルム体が、転写ローラー51及び反圧ローラー52の図3に示される方向への回転時に、送り方向53に運ばれる。この場合、図3に示されるように、構造が層42に転写され、よって層42が図3に示される構造を獲得する結果、構造化層43が形成される。
層42は有機半導体技術を用いて作成されるデバイスの機能層、例えば図1及び2に示される有機電界効果トランジスタの層、例えば第1の電極層、絶縁材料を含む層、第2の電極層または有機半導体材料を含む層である。キャリアフィルム41は、キャリアフィルム11またはキャリアフィルム11とキャリアフィルム11上に配置された1つまたはそれより多くの層を含む多層フィルム体、例えば、キャリアフィルム11,剥離層12及びラッカー層13を含む多層フィルム体とすることができる。
熱転写及びUV転写が転写プロセスとして用いられることが好ましい。
熱転写プロセスでは、転写は層42の熱変形によって実施される。熱可塑性特性を有する材料が層42に用いられる。次いで、転写ローラー51の表面形状に対応する構造が加熱された転写ローラー51を用いて層42に型押しされる。
例として、乾燥後被着重量が2.2g/mのポリアニリンまたはポリピロールを含む溶液が凹版印刷ラスターローラーを用いてキャリアフィルム41のフィルム体に被着される。この場合、乾燥行程において100℃と120℃の間の温度で乾燥が実施される。次いで、例えばニッケルを含む転写ローラーを用いて約130℃で構造が層42に型押しされる。この場合、転写ローラーは構造を型押しするため電気的に加熱されることが好ましい。ここで、転写ローラーの代わりに転写ダイを用いることも可能である。そのようなダイは層42から持ち上げる前に再び冷却することができる。構造が型押された後、層43は架橋または別の態様で硬化する。
UV転写プロセスにおいてはUV硬化性材料が層42に用いられる。転写ローラー51内または転写ローラー51の下流に、転写ローラー51の表面構造にしたがって整形された層43の硬化を生じさせるUVランプが設けられる。転写ローラー51が、マスクの形態の、部分的に層42を露光する平滑な表面を有することも可能である。層42は露光領域で硬化する。層42は非露光領域では硬化せず、洗浄プロセスで除去され、したがって構造化がおこり、図3に示される層43が得られる。
図4aに示されるように、この場合には空間構造が層42に転写され、構造の深さは転写されるべき層の厚さ以上である。したがって転写されるべき層42は部分的に転写プロセスによって完全に切除され、よって、空間構造にしたがうパターン形状に構造化された電気的機能層43が得られる。
ここで、熱転写作業における構造深さは層42の厚さより大きいことが特に好ましい。この点に関し、転写ラッカーを含むことが好ましい、別のラッカー層44が図4bに示されるように層42の下に配置されると有利である。そうすれば、転写ローラーの型押ダイは、ラッカー層44の下のキャリアフィルムまたは存在するその他の層を損傷せずに、層42を貫通して型押しすることができる。図4cは層42の厚さが転写深さよりはるかに小さい実施形態を示す。これにより、電気的機能層43の領域の確実な分離が達成されることが保証される。
次に、図5は、第1及び第2の電極層が図3から図4cに示されるプロセスを用いてパターン形状に構造化された、型押フィルム6を示す。
図5は、キャリアフィルム61,剥離層62,ラッカー層63,第1の電極層64,絶縁層65,有機半導体材料を含む層67,第2の電極層66,ラッカー層68及び接着層69を有する、型押フィルム6を示す。
ラッカー層63は転写ラッカーを含む。第1の電極層64が関係する全表面積にわたってラッカー層63に被着され、次いで、図3及び図4a,図4bまたは図4cを参照して説明した転写プロセスを用いてパターン形状に構造化される。次いで絶縁層65が関係する全表面積にわたって被着される。次いで有機半導体材料を含む層67が全表面積にわたって被着される。第2の電極層66が層67に被着され、続いて、図3から4cの転写プロセスを用いてパターン形状に構造化される。第2の電極層66を、特にソース電極及びドレイン電極が層構造の下方に配置されてゲート電極が層構造の上方に配置される場合には、印刷プロセス及びコーティングプロセスによって部分的に被着することも可能である。
次いで層68及び69が全表面積にわたって被着される。
しかし、上で既に述べたように、絶縁層65も有機半導体材料を含む層67も図3から図4cのプロセスを用いてパターン形状に構造化することも可能であり、したがって、さらに複雑な電子回路を型押フィルム6に実装することが可能である。
さらに、転写されるべき層の厚さより構造深さが小さい空間構造を転写されるべき層に転写することも可能である。これを、例として図6aに示す。すなわち、図3を参照して説明した転写プロセスが、層42を貫通しない構造を層42に転写するために用いられ、よって転写結果として図6aに示される層48が得られる。次いで、図6bに示されるように、次の工程で、電気的機能層49が構造化層48上に印刷するか、構造化層48上にコーティングまたはスプレーすることによって構造化層48に被着される。ここで、層48のリセスが層49によって完全に埋められるように、高粘度材料が電気的機能層49に用いられる。さらに、硬化時にあらかじめ定められた体積減少を受ける材料が電気的機能層49に用いられる。すなわち、例えば、UV硬化時に、前もって明確に定められる体積収縮を受ける、好ましくはアクリレート系のUV硬化性材料を用いることが可能である。さらに、用いられる機能性高分子材が溶解されている溶剤の蒸発によって体積収縮を達成することもできる。
この場合、層49の材料は、単位表面積あたりの被着量で被着される。これにより、一方では、層48のリセスが層49の材料で完全に埋められるが、他方では、層49の硬化時に収縮が生じ、その結果、収縮後には層49が完全にまたはある程度層48のリセスを埋めるが層48の台地面はもはや覆わない。これは、例えば図6cに示されており、硬化後に層49が層48のリセスを95%程度しか埋めていないことがわかる。これにより、層49の硬化後に、転写構造にしたがうパターン形状に構造化された電気的機能層49が残るという結果が得られる。
別の選択肢として、または追加的に、図6dに示されるように、硬化後に層48を完全に覆う電気的機能層50を層48に被着し、次いで、図6eに示されるように、転写構造にしたがうパターン形状に構造化された電気的機能層50が残るような深さまで、関係する全表面積にわたって層50を除去することも可能である。ここで機能層50の除去は、例えば、エッチングによるかまたは何らかの別のアブレーションプロセス、例えばレーザアブレーションによって実施することができる。
層49及び50はそれぞれ、有機半導体技術を用いて作成されるデバイスの機能層として用いられる、有機絶縁層、有機導電材料を含む層または有機半導体材料を含む層とすることができる。層48はそのような機能層とすることも、あるいは電気的機能層の構造化を助長するだけの補助層とすることもできる。
次に図7は、図6aから図6eを参照して説明したプロセスにしたがってパターン形状に構造化された電気的機能層を有する、本発明にしたがうフィルムの実施形態を示す。
図7は、キャリアフィルム71,剥離層72,ラッカー層73,絶縁層75,有機半導体材料を含む層76,2つの電極層74及び77,ラッカー層78及び接着層79を有する。
層73は透明な熱可塑性材料を含む転写ラッカー層で形成される。
例としてラッカー層73は下表の組成をもつラッカー層とすることができる。
Figure 0004841841
次に空間構造が層73に転写され、有機導電材料、例えばポリアニリンまたはポリピロールを含む層74がコーティングプロセスを用いて被着され、次いで硬化され、よって図6b及び6cを参照して説明した結果が得られる。次いで、絶縁層75が、例えば印刷プロセスにより、全表面積にわたって被着される。この場合、絶縁層75はラッカー層73と同じ材料を含むことができる。次いで、有機半導体材料、例えばポリチオフェンを含む層76が関係する全表面積にわたって印刷により被着される。次に構造が層76に転写され、導電材料を含む層77が被着され、硬化されて、図6b及び6cを参照して説明した結果が得られる。次いで、ラッカー層78及び接着層79が関係する全表面積にわたって印刷により、例えば凹版印刷ローラーを用いて、被着される。
現状技術で説明される整形層を転写プロセスで作成し、次いでOFET層の構造化をドクタープロセスまたはスクレーパープロセスで実施することも可能であることが理解されるであろう。現状技術に関しては、本明細書の序章で言及した現状技術を参照されたい。
さらに、(図1及び2に示されていない)追加層、特に、ホログラフィ光学層、光学効果薄膜層、保護層等を考え得ることも理解されるであろう。
ここで、(有機半導体回路の)電気的機能性を光学的特徴と組み合せることが有利である。図8aに示されるように、両者は転写プロセスの間に一工程で作成される。特に、光回折構造が設けられたデバイス構造を特定の光学的印象、例えば会社のロゴがつくられるように配置することが可能である。回折構造が層系内で高さの異なる位置に、特に相互に重畳された関係でも、回折構造を配置できるという事実により、偽造に対抗する特別な程度の保護手段が与えられる。したがって、そのようにして作成される光学−電気素子は、銀行券や文書のため、並びに物品及びデータ記憶媒体を偽造に関して保全するためのセキュリティ素子として極めてよく適する。
ここで、図8aは、光学的セキュリティ標章のための光回折構造及び電気的機能層の構造が同時に作成される転写プロセスの行程図を示す。すなわち、図8aは、図4a、図4b,図4cまたは図6aに示されるキャリアフィルム41及び層42を示す。図8aに示されるように、巨構造及び微構造の重畳を含む構造47が層42に転写される。巨構造はパターン形状への層42の構造化を生じ、よってパターンに構造化された電気的機能層を与える。微構造は転写層46の表面を微細構造化する。微構造は、例えば、ホログラムあるいはキネグラム、キネフォルム等のような光回折効果を生じさせる、光回折構造で形成されることが好ましい。微構造が特定の色彩効果及び色彩変移効果を生じさせるゼロ次回折構造も含み得ることは理解されるであろう。さらに、微構造を等方性または異方性のマット構造で形成することも可能である。
ここで、熱転写の場合、構造深さが層42の厚さより大きいことが特に好ましい。この点に関し、図8bに示されるように、好ましくは転写ラッカーを含む別のラッカー層44を層42の下に設けることが有利である。そのようにすれば、転写ローラーの型押ダイは、キャリアフィルムまたはラッカー層44の下に存在する別のフィルムを損傷することなく、層42を貫通して型押しすることができる。
次いで、微構造により生じる光学効果がフィルムを見る人に対して可視になるように、屈折率が層46に用いられる材料の屈折率とは著しく異なる材料を含む(ラッカー)層が層46に被着される。あるいは、完全にまたは部分的に被着される金属層またはHRI層(HRI=高屈折率)の形態の反射層を層46にさらに被着することができる。クロム、アルミニウム、銅、鉄、ニッケル、銀、金またはこれらの材料を含む合金が基本的に反射層のための材料として考えられる。
次に図9aは、電子半導体技術を用いて作成される電子デバイスの機能を光学的セキュリティ標章とフィルム内で組み合せる、別の可能な方法を示す。
図9aは、キャリアフィルム81,剥離層82,2つのラッカー層83及び84,第1の電極層86,絶縁層87,有機半導体材料を含む層88,第2の電極層89,ラッカー層90,ラッカー層91,吸収層94及びスペーサ層95を含む薄膜層系,反射層96及び接着層97を有する型押フィルム8を示す。
第1及び第2の電極層86及び89,絶縁層87及び有機半導体材料を含む層88は、図1及び2に示される対応する層と同様である。電極層86及び89の構造化は、例えば、図3から図4cを参照して説明した転写プロセスを用いて実施することができる。
層83は光回折構造85が型押しされる転写ラッカー層である。次いで、屈折率がラッカー層83の屈折率とは著しく異なる材料を含むラッカー層84が被着される。図9aに示されるように、回折構造85は全表面積ではなくその一部だけにわたる。層90も光回折構造93が型押しされる転写層を含む。ラッカー層91がパターン形状で層90に部分的に被着される。層91の屈折率は層90の屈折率とは著しく異なる。光回折構造93によってつくられる光学特徴が構造85によってつくられる光学特徴により重畳されて、補足されるように、光回折構造93も部分的にしか設けられない。
薄膜層系は、(透過率が30%から65%であることが好ましい)吸収層94,色彩変化発生層(例えばλ/4層またはλ/2層)としての透明スペーサ層95及び反射層96または、薄膜層系が光透過素子として作用するべきであれば、光学的分離層を含む。
層94,95及び96は、干渉により、見る角度に依存する色彩変移を生じさせる。この場合、薄膜層系によってつくられる色彩変移は見る人間にとって可視の光の範囲にあることが好ましい。
さらに、薄膜素子を連続する高屈折率層及び低屈折率層で構成することが可能である。例えば、そのような薄膜素子は、3層〜9層のそのような層で、あるいは2層〜10層のそのような層で構成することができる。含まれる層の数が多いほど、対応して、色彩変移効果に対する一層鋭敏な波長の調節が可能である。
反射層96は全面またはその一部にわたる金属層またはHRI層(HRI=高屈折率)の形態とすることができる。すなわち、クロム、アルミニウム、銅、鉄、ニッケル、銀、金またはこれらの材料を含む合金を基本的に反射層のための材料として考えることができる。
ラッカー層83,84,90及び91を着色することも可能である。層86,87,88及び89は、これらの電気的機能層がフィルム素子の光学的印象に影響を与えないように、全表面積にわたり透明であるかまたは着色されていることが好ましい。電極層86及び87の転写時に、図8aまたは図8bを参照して説明したような転写プロセスを、図9aで先に示された光学効果が別の光学効果によっても重畳されるように適合させることが可能であることも理解されるであろう。この場合、そのようにしてつくられる光学効果が、例えば回折構造85及び93によってつくられる光学効果によって補足されることも有利であり、これらの効果の内の1つに対する操作または変更は見る人にとって直ちに認知可能である。
図9aを参照して説明した光学効果の内の全てが本発明にしたがうフィルムに必ずしも具現化されるのではなく、そのような効果の内の選ばれた効果だけをそのようなフィルムに実施することも可能であることは理解されるであろう。
図9bは、反射層98及び90が関係するする全表面積またはその一部にわたり層83または90のそれぞれに金属層またはHRI層の形態でさらに被着されている、フィルム構造の変形例を示す。この場合、層84及び83に用いられる材料の屈折率が互いに異なる必要はない。同様に、層90及び層91のそれぞれに用いられる材料の屈折率が互いに異なる必要はない。
本発明の第1の実施形態について、本発明にしたがうフィルムの断面図を示す 本発明の別の実施形態について、本発明にしたがうフィルムの断面図を示す 有機半導体技術を用いる電子デバイス、特に有機電界効果トランジスタの構造の転写のための装置の図を示す 第1の実施形態にしたがう有機半導体技術を用いるデバイスの層の構造化の行程図を示す 第1の実施形態にしたがう層の構造化の詳細行程図を示す 第1の実施形態にしたがう層の構造化の詳細行程図を示す 図4に示されるプロセスにしたがう、有機半導体技術を用いて作成されるデバイスの1つまたはそれより多くの層が転写される、本発明にしたがうフィルムの断面図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写による構造化の行程図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写による構造化の行程図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写による構造化の行程図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写による構造化の行程図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写による構造化の行程図を示す 有機半導体技術を用いて作成されるデバイスの1つまたはそれより多くの層が図6aから6eに示されるプロセスにしたがって構造化されているフィルムの断面図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写の行程図を示す 有機半導体技術を用いて作成されるデバイスの層の別の実施形態にしたがう転写の行程図を示す 本発明の別の実施形態について、本発明にしたがうフィルムの断面図を示す 本発明の別の実施形態について、本発明にしたがうフィルムの断面図を示す
符号の説明
1 型押フィルム
2 転移層部
11 キャリアフィルム
12 剥離層
13,18 ラッカー層
14 ゲート電極
15 絶縁層
16 有機半導体材料層
17 ソース電極
19 ドレイン電極
20 接着層

Claims (28)

  1. 有機半導体技術を用いて作成される少なくとも1つのデバイスを有するフィルム(1,3,6,7,8,9)であって、前記デバイスが複数の層を含み、該複数の層が電気的機能層を含んでいるフィルム(1,3,6,7,8,9)において、
    前記デバイスの1つまたはそれより多くの層に熱転写またはUV転写により空間構造が設けられており、構造深さが転写されるべき層(42)の厚さ以上の前記空間構造が前記転写されるべき層(42)に転写され、よって、前記転写されるべき層が部分的に前記転写操作により完全に切除され、前記空間構造にしたがうパターン形状に構造化された電気的機能層(43)が形成されることを特徴とするフィルム(1,3,6,7,8,9)。
  2. 前記フィルムが型押フィルムまたは積層フィルムであることを特徴とする請求項1に記載のフィルム(1,3,6,7,8,9)。
  3. 前記型押フィルムまたは積層フィルムが、キャリアフィルム(11,61,71,81)、有機半導体材料を含む少なくとも1つの層(16,67,76,88)、電気絶縁材料を含む少なくとも1つの層(15,65,75,87)及び、領域状にパターン形状に整形され、導電材料を含む、2つまたはそれより多くの層(14,17,19,64,66,74,77,86,89)を有することを特徴とする請求項2に記載のフィルム(1,3,6,7,8,9)。
  4. 前記導電層(14,17,19,64,66,74,77,86,89)が有機導電材料を含むことを特徴とする請求項3に記載のフィルム(1,3,6,7,8,9)。
  5. 前記電気絶縁層(15,65,75,87)が有機絶縁材料を含むことを特徴とする請求項3または4に記載のフィルム(1,3,6,7,8,9)。
  6. 前記フィルムが、キャリアフィルム(11)と、該キャリアフィルム(11)に剥離可能に設けられた転移層部分(2)とを有する型押フィルムであることを特徴とする請求項2から5のいずれかに記載のフィルム(1,3,6,7,8,9)。
  7. 前記型押フィルムが剥離層(12,62,72,82)及び接着層(20,69,79,97)を有することを特徴とする請求項6に記載のフィルム(1,3,6,7,8,9)。
  8. 前記型押フィルムまたは積層フィルムが機能性高分子材層に隣接する1つまたはそれより多くのラッカー層(13,18,63,68,73,78,84,90)を有することを特徴とする請求項2から7のいずれかに記載のフィルム(1,3,6,7,8,9)。
  9. 前記導電層、半導体材料を含む前記層及び電気絶縁材料を含む前記層が透明であることを特徴とする請求項3に記載のフィルム(1,3,6,7,8,9)。
  10. 前記フィルムが、有機半導体材料を含む層(16)、電気絶縁材料を含む層(15)及び、導電材料を含む、領域状にパターン形状に整形された、2つまたはそれより多くの層(14,17,19)を有するフィルム素子(2)であることを特徴とする請求項1に記載のフィルム(2)。
  11. 前記フィルム(2)が、型押フィルムまたは積層フィルム(1)を用いて基板に着けられたフィルム素子であることを特徴とする請求項10に記載のフィルム。
  12. 電気機能性が光学特徴と組み合せられていることを特徴とする請求項1から11のいずれかに記載のフィルム(8)。
  13. 前記フィルムが、前記フィルムの層間で整形され、一方で、有機半導体技術を用いて作成される前記電子デバイスの層(46)をパターン形状に構造化し、他方で、光学特徴として光回折効果を生じさせる、空間構造(47)を有することを特徴とする請求項12に記載のフィルム(8)。
  14. 前記空間構造(47)が巨構造及び微構造の重畳によって形成され、前記巨構造が有機半導体技術を用いて作成される前記電子デバイスの層(46)のパターン付構造化に役立ち、前記微構造が前記光学特徴の生成に役立つことを特徴とする請求項13に記載のフィルム。
  15. 前記フィルムがホログラフィ光学層または回折層(83,84,90,91)を有することを特徴とする請求項1から14のいずれかに記載のフィルム(8)。
  16. 前記フィルムが順次薄膜層系(94,95)を有することを特徴とする請求項1から15のいずれかに記載のフィルム(8)。
  17. 前記フィルムが装飾層を有することを特徴とする請求項1から16のいずれかに記載のフィルム。
  18. 前記フィルム(8)が光学的セキュリティ標章をつくる2つまたはそれより多くの相互に重畳される層(83,84,90,91,94,95)を有し、有機半導体技術を用いて作成される前記電子デバイスの1つまたはそれより多くの機能層(86,87,88,89)がそのような光学活性層の間に配置されていることを特徴とする請求項1から17のいずれかに記載のフィルム(8)。
  19. 前記フィルムがセキュリティ素子として用いられることを特徴とする請求項1から18のいずれかに記載のフィルム。
  20. 請求項1に記載のフィルム(1,3,6,7,8,9)の作成のためのプロセスにおいて、有機半導体技術を用いて作成される少なくとも1つのデバイスの1つまたはそれより多くの層(43,49,50)の構造化が熱転写またはUV転写によって実施されることを特徴とするプロセス。
  21. 前記空間構造が導電材料を含む電極層に転写され、次いで非導電材料または半導体材料を含む電気的機能層が前記電極層に被着されることを特徴とする請求項20に記載のプロセス。
  22. 構造深さが転写されるべき層(42)の厚さより小さい空間構造が前記転写されるべき層(42)に転写されることを特徴とする請求項21に記載のプロセス。
  23. 硬化時にあらかじめ定められた体積減少を受ける材料の電気的機能層(49)が前記転写層(46)に被着され、前記材料は、前記転写構造にしたがうパターン形状に構造化された機能層が硬化時に前記体積収縮によって残る被着量で、前記転写層(46)に被着されることを特徴とする請求項22に記載のプロセス。
  24. 前記機能層がUV硬化性材料を含むことを特徴とする請求項23に記載のプロセス。
  25. 電気的機能層(50)が前記転写層(46)に被着され、次いで前記転写構造にしたがうパターン形状に構造化された機能層(50)が残るような深さまで前記電気的機能層が、特にエッチングによって、除去されることを特徴とする請求項22に記載のプロセス。
  26. 前記空間構造が非導電材料または半導体材料を含む電気的機能層に転写され、次いで導電材料を含む電極層が前記電気的機能層に被着されることを特徴とする請求項22から25のいずれかに記載のプロセス。
  27. 請求項1に記載のフィルムの作成のためのプロセスにおいて、有機半導体技術を用いて作成される少なくとも1つのデバイスの機能に必要な全てのあるいは1つまたはそれより多くの電極層、絶縁層及び半導体層が印刷プロセスによって全表面積または表面積の一部にわたってフィルム構造に導入されることを特徴とするプロセス。
  28. 電気的機能性及び光学的機能性が、転写操作によってつくられることを特徴とする請求項20から27のいずれかに記載のプロセス。
JP2004540528A 2002-10-02 2003-09-30 有機半導体付フィルム Expired - Fee Related JP4841841B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10246241.0 2002-10-02
DE10246241 2002-10-02
PCT/DE2003/003258 WO2004032257A2 (de) 2002-10-02 2003-09-30 Folie mit organischen halbleitern

Publications (3)

Publication Number Publication Date
JP2006501659A JP2006501659A (ja) 2006-01-12
JP2006501659A5 JP2006501659A5 (ja) 2006-11-24
JP4841841B2 true JP4841841B2 (ja) 2011-12-21

Family

ID=32049195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004540528A Expired - Fee Related JP4841841B2 (ja) 2002-10-02 2003-09-30 有機半導体付フィルム

Country Status (11)

Country Link
US (1) US7655498B2 (ja)
EP (2) EP2261979B1 (ja)
JP (1) JP4841841B2 (ja)
KR (1) KR101196591B1 (ja)
CN (1) CN100454602C (ja)
AU (1) AU2003281923A1 (ja)
DE (1) DE10393887D2 (ja)
ES (1) ES2439446T3 (ja)
PL (1) PL213928B1 (ja)
RU (1) RU2317613C2 (ja)
WO (1) WO2004032257A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
JP4549751B2 (ja) * 2004-06-17 2010-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100659061B1 (ko) * 2004-09-20 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
US8089062B2 (en) * 2005-03-23 2012-01-03 Xerox Corporation Wax encapsulated electronic devices
US9024298B2 (en) * 2005-07-26 2015-05-05 Xerox Corporation Encapsulation layer for electronic devices
GB0523163D0 (en) * 2005-11-14 2005-12-21 Suisse Electronique Microtech Patterning of conductive layers with underlying compressible spacer layer or spacer layer stack
US8174262B2 (en) 2006-07-21 2012-05-08 Halliburton Energy Services, Inc. Fluid saturation estimation
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US8542442B2 (en) * 2007-05-07 2013-09-24 Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Developpement Isotropic zero-order diffractive filter
DE102007061587A1 (de) * 2007-12-18 2009-06-25 Abb Ag Isolationsmaterial mit Lack und Materialzusatz sowie Isolationsband
GB2467316B (en) * 2009-01-28 2014-04-09 Pragmatic Printing Ltd Electronic devices, circuits and their manufacture
JP5676985B2 (ja) * 2010-09-09 2015-02-25 キヤノン株式会社 ホログラム形成装置及びホログラム形成方法
DE102011084437A1 (de) * 2011-10-13 2013-04-18 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement und Verfahren zum Herstellen eines lichtemittierenden Bauelements
US9648751B2 (en) 2012-01-13 2017-05-09 Arjo Wiggins Fine Papers Limited Method for producing a sheet
US9846874B2 (en) * 2012-04-25 2017-12-19 Hewlett-Packard Development Company, L.P. Performing a user related operation
FR2996338B1 (fr) 2012-09-28 2020-10-16 Hologram Ind Composant optique de securite a effet reflectif, fabrication d'un tel composant et document securise equipe d'un tel composant
CN103594624B (zh) * 2013-11-07 2015-12-09 电子科技大学 一种有机场效应晶体管及其制备方法
RU2573903C1 (ru) * 2014-09-02 2016-01-27 Федеральное государственное бюджетное учреждение науки Институт синтетических полимерных материалов им. Н.С. Ениколопова Российской академии наук (ИСПМ РАН) Способ получения гибкой электропроводящей полимерной пленки
CN104459833A (zh) * 2014-12-13 2015-03-25 中国科学技术大学先进技术研究院 一种新型光学聚合物复合薄膜及其制作方法和应用
CN108811400B (zh) * 2018-07-24 2020-09-25 Oppo广东移动通信有限公司 电子设备外壳及其制备方法以及电子设备
DE102019132140A1 (de) * 2019-11-27 2021-05-27 Bayerische Motoren Werke Aktiengesellschaft Verfahren und Vorrichtung zur Herstellung einer funktionalen Dekorschicht

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535872B2 (ja) * 1985-07-31 1993-05-27 Kurz Leonhard Fa
JPH1096808A (ja) * 1996-09-24 1998-04-14 Nippon Telegr & Teleph Corp <Ntt> 微細パタン形成法
WO2000041892A1 (en) * 1999-01-15 2000-07-20 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
WO2002047183A1 (de) * 2000-12-08 2002-06-13 Siemens Aktiengesellschaft Organischer feld-effekt-transistor, verfahren zur stukturierung eines ofets und integrierte schaltung
JP2003249444A (ja) * 2002-01-23 2003-09-05 Hewlett Packard Co <Hp> ミクロンおよびサブミクロン構造を有する半導体および他のマイクロ装置およびナノ装置の製造中の光学−機械式構造作製方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI91573C (sv) * 1990-01-04 1994-07-11 Neste Oy Sätt att framställa elektroniska och elektro-optiska komponenter och kretsar
CN1187793C (zh) * 1998-01-28 2005-02-02 薄膜电子有限公司 制作导电或半导电三维结构的方法和擦除该结构的方法
ATE549753T1 (de) * 1999-07-21 2012-03-15 E Ink Corp Reaktive herstellung von dielektrischen schichten und schutz von organischen schichten in organischen halbleiteranordnungen
CN1181546C (zh) * 2000-03-28 2004-12-22 皇家菲利浦电子有限公司 带可编程存储器单元的集成电路
JP4815659B2 (ja) * 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
DE10033112C2 (de) 2000-07-07 2002-11-14 Siemens Ag Verfahren zur Herstellung und Strukturierung organischer Feldeffekt-Transistoren (OFET), hiernach gefertigter OFET und seine Verwendung
US6586791B1 (en) * 2000-07-19 2003-07-01 3M Innovative Properties Company Transistor insulator layer incorporating superfine ceramic particles
WO2002025750A1 (de) 2000-09-22 2002-03-28 Siemens Aktiengesellschaft Elektrode und/oder leiterbahn für organische bauelemente und herstellungsverfahren dazu
US6814898B1 (en) * 2000-10-17 2004-11-09 Seagate Technology Llc Imprint lithography utilizing room temperature embossing
US6620657B2 (en) 2002-01-15 2003-09-16 International Business Machines Corporation Method of forming a planar polymer transistor using substrate bonding techniques
DE10219905B4 (de) * 2002-05-03 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement mit organischen funktionellen Schichten und zwei Trägern sowie Verfahren zur Herstellung eines solchen optoelektronischen Bauelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535872B2 (ja) * 1985-07-31 1993-05-27 Kurz Leonhard Fa
JPH1096808A (ja) * 1996-09-24 1998-04-14 Nippon Telegr & Teleph Corp <Ntt> 微細パタン形成法
WO2000041892A1 (en) * 1999-01-15 2000-07-20 3M Innovative Properties Company Thermal transfer element for forming multilayer devices
WO2002047183A1 (de) * 2000-12-08 2002-06-13 Siemens Aktiengesellschaft Organischer feld-effekt-transistor, verfahren zur stukturierung eines ofets und integrierte schaltung
JP2003249444A (ja) * 2002-01-23 2003-09-05 Hewlett Packard Co <Hp> ミクロンおよびサブミクロン構造を有する半導体および他のマイクロ装置およびナノ装置の製造中の光学−機械式構造作製方法

Also Published As

Publication number Publication date
DE10393887D2 (de) 2005-08-25
KR20050073468A (ko) 2005-07-13
RU2005113274A (ru) 2006-01-27
EP2261979A1 (de) 2010-12-15
AU2003281923A8 (en) 2004-04-23
KR101196591B1 (ko) 2012-11-02
CN1689175A (zh) 2005-10-26
EP1559147B1 (de) 2014-11-12
US7655498B2 (en) 2010-02-02
JP2006501659A (ja) 2006-01-12
US20060180805A1 (en) 2006-08-17
PL374836A1 (en) 2005-11-14
EP1559147A2 (de) 2005-08-03
WO2004032257A2 (de) 2004-04-15
PL213928B1 (pl) 2013-05-31
RU2317613C2 (ru) 2008-02-20
CN100454602C (zh) 2009-01-21
ES2439446T3 (es) 2014-01-23
WO2004032257A3 (de) 2005-06-09
AU2003281923A1 (en) 2004-04-23
EP2261979B1 (de) 2013-09-11

Similar Documents

Publication Publication Date Title
JP4841841B2 (ja) 有機半導体付フィルム
US9238383B2 (en) Method for the production of security elements having mutually registered designs
AU2010214906B2 (en) Surface relief microstructures, related devices and method of making them
JP6562238B2 (ja) 多層体の製造プロセス、及び多層体
US8343779B2 (en) Method for forming a pattern on a substrate and electronic device formed thereby
JP2009518674A5 (ja)
TW200521597A (en) Method of fabricating thin film transistor array substrate
JP2006501659A5 (ja)
CN105263719B (zh) 制造具有阴文字的防伪元件的方法
KR20080080360A (ko) 광 물품 상에 미크론-스케일 패턴을 전사하는 방법 및 그에의해 획득된 광 물품
JP2017517415A (ja) 多層体およびその製造方法
CN107209595A (zh) 薄膜触摸传感器及其制造方法
KR20160071735A (ko) 필름 터치 센서 및 그의 제조 방법
JP5382322B2 (ja) ホログラム転写箔
JP4740854B2 (ja) 個別化された、光学的に可変な素子を製造するプロセス及びフィルムシステム
JP5704294B2 (ja) ホログラム転写箔及びそれを用いたホログラム転写体
WO1995027925A1 (en) Protected relief patterns
JP2012517610A (ja) マイクロレリーフ構造
EP0987599B1 (en) High-definition printing process, particularly for security strips for currency bills and the like
KR100382694B1 (ko) 박막 전이 현상을 이용한 미세 패턴 형성 방법
RU2480550C1 (ru) Полимерный многослойный комбинированный защитный элемент и способ его изготовления
TW200926930A (en) Method for fabricating electronic component carrier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees