JP4839729B2 - Ac−dc変換装置 - Google Patents
Ac−dc変換装置 Download PDFInfo
- Publication number
- JP4839729B2 JP4839729B2 JP2005245113A JP2005245113A JP4839729B2 JP 4839729 B2 JP4839729 B2 JP 4839729B2 JP 2005245113 A JP2005245113 A JP 2005245113A JP 2005245113 A JP2005245113 A JP 2005245113A JP 4839729 B2 JP4839729 B2 JP 4839729B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- current
- switching element
- turned
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
Iacu+Iacv+Iacw=0
Vsu+Vsv+Vsw=0
よりVnは次式のようになる。
上記Vnを、上記式(2)に代入して整理すると、下記式(3)になる。
この第1ダイオードブリッヂの直流出力端間に接続されるスイッチング素子から構成される第1変換器と、
前記交流電源に第2リアクトルを介して接続される第2ダイオードブリッヂと、
この第2ダイオードブリッヂの直流出力端間に接続されるスイッチング素子から構成される第2変換器とを有し、
前記第1変換器と第2変換器とを並列接続して負荷に電力を供給する回路手段と、
前記第1変換器と第2変換器とを構成する各々のスイッチング素子に180°位相の異なる制御信号を与える制御信号発生回路とを備え、
前記制御信号発生回路は、直流電流指令Irと、第1変換器の直流電流Id1及び第2
変換器の直流電流Id2をそれぞれ比較する第1,第2の比較器を有し、
第1の比較器による比較結果にて直流電流Id1が直流零電流I0より小さいときに、第1変換器のスイッチング素子をONし、Id1>Irでそのスイッチング素子を
OFFさせ、
第2の比較器による比較結果にて直流電流Id2が直流零電流I0より小さいときに第2の変換器出力信号をONし、Id2>Irで第2の比較器出力信号をOFFさせ、
第1変換器のスイッチング素子がONのときに第2変換器のスイッチング素子をOFFさせ、
第1変換器のスイッチング素子がOFFのときには、前記第2の比較器出力信号がONのときに第2変換器のスイッチング素子をONし、
前記第2の比較器出力信号がOFFのときに第2変換器のスイッチング素子を
OFFさせることを
特徴とするものである。
[実施の形態1]
図1は本発明の実施の形態1を示す回路構成図で、この実施の形態1は、一石型AC−DC変換装置を並列に接続したもので、第1の変換器には添え字として数字「1」を、第2の変換器には同様に数字「2」を付して説明する。
[数5] Vdc=3・maxVsu …… (5)
上記式(5)の条件を満足するように直流電圧Vdcを選び、チョッパS1,S2のスイッチング時間を選ぶと、交流電源電流Isの最大値付近で高調波がほとんど流れないので、小容量の電源フィルタで交流電源電流Isを正弦波にできる。例えば、図1のA点での電流と、B点での電流が合計されてC点での電流となり、A点、B点の電流に含まれる高調波はC点では大幅に減少する。
[実施の形態2]
前記実施の形態1において、負荷電流の小さいところでは、それぞれのチョッパS1,S2のスイッチング素子のOFF期間が長くなるので、高調波も増加する。このため、流す電流の大きさによってスイッチングする周期を変化させ、それぞれのダイオードブリッヂDOB1,DOB2の直流電流Id1,Id2が直流零電流I0より小さくなる期間が生じないようにする。
Id1とを比較し、Id1が直流零電流I0より小さくI0≒0かつI0>0となったときにチョッパS1をONし、Id1>Irで、チョッパS1をOFFする。なお、チョッパS2は、チョッパS1と動作が反対のスイッチング(例えば、ONならOFF、OFFならON)を行う。すなわち、第1変換器のスイッチング素子(チョッパS1)がONのときに、Id2>Irで第2変換器のスイッチング素子(チョッパS2)をOFFさせ、チョッパS1がOFFで且つId2直流零電流I0より小さくI0≒0かつI0>0となったときに、チョッパS2をON動作するようにしている。図5はこのときの直流電流Idcである。
[実施の形態3]
上記実施の形態2では直流電圧が交流相電圧の3倍にする必要があるが、図6に示す実施の形態3のような制御ブロック図に構成すると、直流電流が立ち上がるとき、複数回スイッチングすることにより、平均的な電流の傾きを設定できるため、各々の交流入力電流Iac1,Iac2の立ち上がりの平均的な電流の傾きを、立ち下がりの交流入力電流Iac1,Iac2の傾きと一致させることができるようになる(図7(a),(b))。これにより、直流電圧を電源相電圧ピークの3/2倍から3倍の範囲で可変にできる。
[実施の形態4]
前記実施の形態2では、直流電流Id1,Id2が直流零電流I0より小さくなると、スイッチング素子をONして交流入力電流を増加させるモードになるもので、実施の形態2の図4に示す制御ブロック図では、直流電流Id1が増加するとき、直流電流Id2は減少するように第1比較器31の出力のNOT回路34と第2比較器32の出力のANDを取ってゲート信号を生成している。図8として示す実施の形態4は、実施の形態2に、実施の形態3の電流傾斜を調整するロジックを付加したものである。
[実施の形態5]
上記実施の形態3では立ち上がりの傾斜を、立ち下がりに合わせた形態であったが、図9に示す実施の形態5では、立ち下がりの傾斜を、立ち上がりに合わせるため、立ち下がり時に複数回スイッチングすることで平均的な交流入力電流Iac1,Iac2の傾きを変えている。立ち上がり時のスイッチングのデューティ比「k」は、次式(8),(9)より求めることができる。式(9)でk>0よりVdc>3Vspとなる。
[実施の形態6]
上記実施の形態4では立ち上がりの傾斜を、立ち下がりに合わせた形態であったが、図10に示す実施の形態6では、立ち下がりの傾斜を、立ち上がりに合わせるため、立ち下がり時に複数回スイッチングすることで平均的な交流入力電流Iac1,Iac2の傾きを変えている。従って、実施の形態4と同様に直流電流Id1,Id2が直流零電流I0より小さくなる期間がないようになる。上記実施の形態6において、61,62はNOT回路、63〜65はAND回路、66,67はOR回路である。
[実施の形態7]
上記図4に示す実施の形態2において、直流電流指令Irは、直流電圧検出値Vdcと直流電圧指令値(=3Vs)から作成されている。この場合、直流電圧検出値Vdcは、図17(a)に示すように変動が小さいため、直流電流指令Irは短期的に見ると、図17(b)に示すように、一定値に近くなる。
DOB1,DOB2…三相ダイオードブリッヂ
Lac1,Lac2…リアクトル
C…直流コンデンサ
Ir,Ir’…直流電流指令
Id1,Id2…直流電流
I0…直流零電流
21…三角波発生器
22…第1比較器
23…第2比較器
24…PI制御器
25…偏差器
26…脈動成分付与制御器
Claims (5)
- 交流電源に第1リアクトルを介して接続される第1ダイオードブリッジと、
この第1ダイオードブリッヂの直流出力端間に接続されるスイッチング素子から構成される第1変換器と、
前記交流電源に第2リアクトルを介して接続される第2ダイオードブリッヂと、
この第2ダイオードブリッヂの直流出力端間に接続されるスイッチング素子から構成される第2変換器とを有し、
前記第1変換器と第2変換器とを並列接続して負荷に電力を供給する回路手段と、
前記第1変換器と第2変換器とを構成する各々のスイッチング素子に180°位相の異なる制御信号を与える制御信号発生回路とを備え、
前記制御信号発生回路は、直流電流指令Irと、第1変換器の直流電流Id1及び第2
変換器の直流電流Id2をそれぞれ比較する第1,第2の比較器を有し、
第1の比較器による比較結果にて直流電流Id1が直流零電流I0より小さいときに、第1変換器のスイッチング素子をONし、Id1>Irでそのスイッチング素子を
OFFさせ、
第2の比較器による比較結果にて直流電流Id2が直流零電流I0より小さいときに第2の変換器出力信号をONし、Id2>Irで第2の比較器出力信号をOFFさせ、
第1変換器のスイッチング素子がONのときに第2変換器のスイッチング素子をOFFさせ、
第1変換器のスイッチング素子がOFFのときには、前記第2の比較器出力信号がONのときに第2変換器のスイッチング素子をONし、
前記第2の比較器出力信号がOFFのときに第2変換器のスイッチング素子を
OFFさせることを特徴とするAC−DC変換装置。 - 制御信号発生回路は、交流電源電圧と直流電圧の値によって、前記第1,第2変換器への交流入力電流の立ち上がりと立ち下がりの傾きが、最大値付近で同じになるように、前記第1、第2変換器のスイッチング素子をON−OFFすることを特徴とする請求項1記載のAC−DC変換装置。
- 前記制御信号発生回路は、前記第1,第2変換器の出力電流である
直流電流Id1,Id2の立ち上がり時の傾きまたは直流電流Id1,Id2の立ち下がり時の傾きを、スイッチング素子で複数回スイッチングさせて、直流電流の立ち上がりと立下りとの傾きを一致させることを特徴とする請求項1記載のAC−DC変換装置。 - 前記制御信号発生回路が制御信号を発生することにより、直流電流が「0」の期間が無いようにしたことを特徴とする請求項1乃至3の何れかに記載のAC−DC変換装置。
- 前記直流電流指令Irに脈動成分を付与し、この脈動成分が付与された直流電流指令Ir’と、第1、第2変換器の直流電流Id1、Id2とを比較し、その比較結果に応じてスイッチング素子をON−OFFすることを特徴とする請求項1記載のAC−DC変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245113A JP4839729B2 (ja) | 2005-03-16 | 2005-08-26 | Ac−dc変換装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005075447 | 2005-03-16 | ||
JP2005075447 | 2005-03-16 | ||
JP2005245113A JP4839729B2 (ja) | 2005-03-16 | 2005-08-26 | Ac−dc変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006296181A JP2006296181A (ja) | 2006-10-26 |
JP4839729B2 true JP4839729B2 (ja) | 2011-12-21 |
Family
ID=37416134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245113A Expired - Fee Related JP4839729B2 (ja) | 2005-03-16 | 2005-08-26 | Ac−dc変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4839729B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5855482B2 (ja) * | 2012-02-10 | 2016-02-09 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置 |
JP6231400B2 (ja) * | 2014-02-26 | 2017-11-15 | シャープ株式会社 | 交流直流変換装置及びそれを備えた電気機器 |
JP5925346B1 (ja) * | 2015-02-04 | 2016-05-25 | 三菱電機株式会社 | 電力変換装置 |
CN113922644B (zh) * | 2021-09-30 | 2023-09-05 | 贵州航天林泉电机有限公司 | 一种航空低压直流用的小功率永磁同步发电机电源系统及控制方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246171A (ja) * | 1988-08-04 | 1990-02-15 | Fuji Electric Co Ltd | 高電圧整流回路 |
JP2000217363A (ja) * | 1999-01-22 | 2000-08-04 | Toshiba Corp | 電源装置 |
-
2005
- 2005-08-26 JP JP2005245113A patent/JP4839729B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006296181A (ja) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952896B2 (en) | Power conversion architecture with zero common mode voltage | |
US9853567B2 (en) | DC source-to-AC grid tie-in power enhancement using multilevel/multiphase inverter topology and resonant matrix tank converter | |
JP5450635B2 (ja) | 電力変換装置 | |
US9148071B2 (en) | DC source-to-AC grid tie-in power enhancement using multilevel inverter topology and resonant matrix tank converter | |
JP5788017B2 (ja) | 電力変換装置 | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
JP5631499B2 (ja) | 電力変換装置 | |
WO2012090237A1 (ja) | 電力変換装置 | |
US20190260306A1 (en) | Power converter | |
US9293985B2 (en) | Method of reducing input current distortion in a rectifier | |
Husev et al. | Novel family of single-phase modified impedance-source buck-boost multilevel inverters with reduced switch count | |
Khan et al. | Cascaded dual-buck inverter with reduced number of inductors | |
US11177741B2 (en) | AC-AC converter circuit | |
JP5523508B2 (ja) | 電力変換装置 | |
JP5493783B2 (ja) | 3相インバータ装置 | |
JP4839729B2 (ja) | Ac−dc変換装置 | |
JP6406724B2 (ja) | 電源制御装置、電力変換システム及び電源制御方法 | |
WO2018159027A1 (ja) | 電源制御装置、電力変換システム及び電源制御方法 | |
Liao et al. | Control and modulation of a bipolar multi-level active power pulsation buffer for single-phase converters | |
JP4768535B2 (ja) | 電力変換装置 | |
JP5400956B2 (ja) | 電力変換装置 | |
US20210218344A1 (en) | Boost inverter system with enhanced tolerance for low voltage input bus | |
JP2006042579A (ja) | スイッチング制御方法、整流装置及び駆動システム | |
Zabihi et al. | A high voltage power converter with a frequency and voltage controller | |
JP2006304600A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4839729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |