JP4830402B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4830402B2
JP4830402B2 JP2005242791A JP2005242791A JP4830402B2 JP 4830402 B2 JP4830402 B2 JP 4830402B2 JP 2005242791 A JP2005242791 A JP 2005242791A JP 2005242791 A JP2005242791 A JP 2005242791A JP 4830402 B2 JP4830402 B2 JP 4830402B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wafer
identifier
wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005242791A
Other languages
Japanese (ja)
Other versions
JP2007059605A (en
Inventor
真美子 山口
善伸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005242791A priority Critical patent/JP4830402B2/en
Publication of JP2007059605A publication Critical patent/JP2007059605A/en
Application granted granted Critical
Publication of JP4830402B2 publication Critical patent/JP4830402B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の固有の特性をチップから容易に識別することができる半導体装置及びその製造方法に関するものである。   The present invention relates to a semiconductor device capable of easily identifying a characteristic characteristic of a semiconductor device from a chip and a manufacturing method thereof.

高周波用の半導体装置はチップごとに異なる特性を有し、使用時にこれらを考慮する必要がある。そこで、これらの特性はウェハの状態で測定される。   High-frequency semiconductor devices have different characteristics for each chip, and these must be taken into account when used. Therefore, these characteristics are measured in the state of the wafer.

そして、従来は、図6に示すように、チップ1のウェハ内における位置を示すアドレス(例えば、X=20,Y=15)をチップ1の表面に付していた。そして、このアドレスごとに半導体装置のデータ管理を行っていた(例えば、特許文献1参照)。   Conventionally, as shown in FIG. 6, an address indicating the position of the chip 1 in the wafer (for example, X = 20, Y = 15) is attached to the surface of the chip 1. Data management of the semiconductor device is performed for each address (see, for example, Patent Document 1).

特開平11−214274号公報JP-A-11-214274

半導体装置は、ロットごとに処理されたウェハをチップごとに分割して製造される。従って、半導体装置の固有の特性は、その半導体装置が属するロット又はウェハによって異なる。しかし、アドレス情報からは、半導体装置が属するロット名又はウェハ番号は分からないため、その半導体装置の固有の特性をチップから識別するのは困難であった。   A semiconductor device is manufactured by dividing a wafer processed for each lot into chips. Therefore, the intrinsic characteristics of the semiconductor device vary depending on the lot or wafer to which the semiconductor device belongs. However, since the lot name or wafer number to which the semiconductor device belongs is not known from the address information, it is difficult to identify the unique characteristics of the semiconductor device from the chip.

本発明は、上述のような課題を解決するためになされたもので、その目的は、半導体装置の固有の特性をチップから容易に識別することができる半導体装置及びその製造方法を得るものである。   The present invention has been made in order to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device and a method for manufacturing the same that can easily identify the unique characteristics of the semiconductor device from the chip. .

本発明に係る半導体装置の製造方法は、ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、各半導体装置の固有の特性を評価する工程と、各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する工程と、各チップの表面に、その半導体装置が属するロット名又はウェハ番号を示す識別子を付す工程と、前記ウェハを前記半導体装置ごとに分割する工程とを有し、前記識別子は、複数の抵抗を直列に接続した2本の抵抗列と、前記2本の抵抗列の間を接続する配線とを有し、前記配線は、ステッパマスクを用いて転写することにより形成され、前記転写の際にオフセット量を調整することで前記配線の位置を変えて前記識別子の抵抗値を調整し、前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする。本発明のその他の特徴は以下に明らかにする。
A method of manufacturing a semiconductor device according to the present invention includes a step of processing a wafer for each lot to manufacture a plurality of semiconductor devices on the wafer, a step of evaluating unique characteristics of each semiconductor device, A step of creating data associating unique characteristics with information of a lot name or wafer number to which the semiconductor device belongs, a step of attaching an identifier indicating the lot name or wafer number to which the semiconductor device belongs to the surface of each chip; Dividing the wafer for each semiconductor device, and the identifier includes two resistor strings in which a plurality of resistors are connected in series, and wiring that connects the two resistor strings. The wiring is formed by transferring using a stepper mask, and the resistance value of the identifier is adjusted by changing the position of the wiring by adjusting an offset amount during the transfer, Information of the semiconductor device by the resistance value of Besshi is characterized in that it is identified. Other features of the present invention will become apparent below.

本発明により、半導体装置の固有の特性をチップから容易に識別することができる。   According to the present invention, unique characteristics of a semiconductor device can be easily identified from a chip.

実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す上面図である。チップ1の表面には、識別子としてチップタグ2が作り込まれている。ただし、チップタグ2は、チップの表面に埋め込んでもよい。このチップタグ2には、半導体装置が属するロット名又はウェハ番号が書き込まれている。
Embodiment 1 FIG.
FIG. 1 is a top view showing a semiconductor device according to Embodiment 1 of the present invention. On the surface of the chip 1, a chip tag 2 is built as an identifier. However, the chip tag 2 may be embedded in the surface of the chip. In the chip tag 2, the lot name or wafer number to which the semiconductor device belongs is written.

上記の半導体装置の製造方法について説明する。まず、ウェハをロットごとに処理して、ウェハ上に複数の半導体装置を製造する。次に、ウェハの状態で各半導体装置の特性、例えばDC特性、RF特性又はバイアス条件などを評価する。   A method for manufacturing the semiconductor device will be described. First, a wafer is processed for each lot, and a plurality of semiconductor devices are manufactured on the wafer. Next, characteristics of each semiconductor device such as DC characteristics, RF characteristics, or bias conditions are evaluated in a wafer state.

次に、各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する。そして、ウェハ上の各チップの表面に、識別子としてチップタグ2を作りこみ、このチップタグ2に半導体装置が属するロット名又はウェハ番号を書き込む。その後、ウェハを半導体装置ごとに分割する。   Next, data is created that associates the unique characteristics of each semiconductor device with information on the lot name or wafer number to which the semiconductor device belongs. Then, a chip tag 2 is created as an identifier on the surface of each chip on the wafer, and the lot name or wafer number to which the semiconductor device belongs is written in this chip tag 2. Thereafter, the wafer is divided for each semiconductor device.

ここで、情報の書き込みは、チップ製造後の評価実施後に限らず、チップ製造工程中に行っても構わない。また、レーザなどを用いてチップ表面上の酸化膜に書き込んでもよいし、インクジェットなどによりチップ表面上に書き込んでもよい。そして、これらの情報は、文字記号により書き込む方法に限らず、図2に示すように2次元のドット方式により書き込んでもよい。   Here, the writing of information is not limited to after the evaluation after the chip is manufactured, but may be performed during the chip manufacturing process. Further, it may be written on the oxide film on the chip surface using a laser or the like, or may be written on the chip surface by ink jet or the like. These pieces of information are not limited to writing by character symbols, but may be written by a two-dimensional dot method as shown in FIG.

以上の工程により製造された半導体装置によれば、チップタグ2の情報を読み取ることでその半導体装置が属するロット名又はウェハ番号を識別することができる。そして、この情報と上記のデータから、対応する半導体装置の固有の特性を容易に識別することができる。この特性はチップ組み合わせやバイアス設定に活用することができる。   According to the semiconductor device manufactured by the above process, the lot name or wafer number to which the semiconductor device belongs can be identified by reading the information of the chip tag 2. And from this information and the above-mentioned data, the characteristic characteristic of the corresponding semiconductor device can be easily identified. This characteristic can be used for chip combination and bias setting.

なお、半導体装置の固有の特性を評価した後に、その半導体装置の固有の特性をチップタグ2に直接書き込んでもよい。また、チップタグ2にチップアドレスや製造日などを書き込んでもよい。   Note that, after evaluating the unique characteristics of the semiconductor device, the unique characteristics of the semiconductor device may be directly written into the chip tag 2. Further, a chip address, a manufacturing date, etc. may be written in the chip tag 2.

実施の形態2.
図3は、本発明の実施の形態2に係る識別子を示す上面図である。まず、チップの表面に、複数の抵抗3を直列に接続した2本の抵抗列を平行に作成する。次に、それぞれの抵抗列の一端にパッド4を接続する。
Embodiment 2. FIG.
FIG. 3 is a top view showing an identifier according to Embodiment 2 of the present invention. First, two resistor arrays in which a plurality of resistors 3 are connected in series are formed in parallel on the surface of the chip. Next, the pad 4 is connected to one end of each resistor row.

そして、ステッパマスクを用いて転写することにより、2本の抵抗列を接続する配線5を形成する。この転写の際にオフセット量を調整することで、配線5の位置を変えて識別子の抵抗値を調整する。この識別子の抵抗値により、半導体装置が属するロット名又はウェハ番号や半導体装置の固有の特性などの情報が識別される。従って、パッド4に針を当てて識別子の抵抗値を測定することによりロット名又はウェハ番号を識別することができる。   Then, by transferring using a stepper mask, the wiring 5 connecting the two resistor rows is formed. By adjusting the offset amount during the transfer, the position of the wiring 5 is changed and the resistance value of the identifier is adjusted. Based on the resistance value of this identifier, information such as the lot name or wafer number to which the semiconductor device belongs and unique characteristics of the semiconductor device are identified. Therefore, the lot name or wafer number can be identified by applying a needle to the pad 4 and measuring the resistance value of the identifier.

なお、リファレンス抵抗6を用いることにより、低抗値のロット間又はウェハ間の変動によらず、識別子の抵抗値がリファレンス抵抗6の抵抗値に対して何倍かによりロット名又はウェハ番号を識別することができる。   By using the reference resistor 6, the lot name or wafer number is identified based on how many times the resistance value of the identifier is larger than the resistance value of the reference resistor 6, regardless of fluctuations between low resistance lots or wafers. can do.

実施の形態3.
図4は、本発明の実施の形態3に係る識別子を示す上面図である。複数の縦配線10と複数の横配線11を別の層に作成した格子状の配線が設けられている。ただし、縦配線10と横配線11の間には層間絶縁膜が存在するため、互いに絶縁されている。
Embodiment 3 FIG.
FIG. 4 is a top view showing an identifier according to Embodiment 3 of the present invention. A grid-like wiring in which a plurality of vertical wirings 10 and a plurality of horizontal wirings 11 are formed in different layers is provided. However, since an interlayer insulating film exists between the vertical wiring 10 and the horizontal wiring 11, they are insulated from each other.

この格子状の配線の上端又は下端と、右端又は左端に、それぞれ複数の抵抗を直列に接続した抵抗列12,13が接続されている。抵抗列12,13の一端にはそれぞれパッド14,15が設けられている。   Resistor rows 12 and 13 each having a plurality of resistors connected in series are connected to the upper end or lower end and the right end or left end of the grid-like wiring. Pads 14 and 15 are provided at one ends of the resistor arrays 12 and 13, respectively.

そして、複数の縦配線10の1つと複数の横配線11の1つとを接続するコンタクトホール16を当該縦配線10と当該横配線11の交点に選択的に設けることにより識別子の低抗値が選択される。コンタクトホール16の位置決めは、ステッパマスクの上下左右方向のオフセット量を変えることによりウェハ毎に設定することができる。   Then, the resistance value of the identifier is selected by selectively providing a contact hole 16 connecting one of the plurality of vertical wirings 10 and one of the plurality of horizontal wirings 11 at the intersection of the vertical wiring 10 and the horizontal wiring 11. Is done. The positioning of the contact hole 16 can be set for each wafer by changing the offset amount in the vertical and horizontal directions of the stepper mask.

例えば、縦の抵抗列13の1つの抵抗を10kΩ、横の抵抗列12の1つの抵抗を1kΩとし、10kΩの単位をロット番号、1kΩの単位をウェハ番号の識別にそれぞれ使用することができる。この場合、図3の位置にコンタクトホールを設けると、パッド14,15間の抵抗は15Ωとなり、半導体装置は第1ロットの5番目のウェハに属すると識別される。   For example, one resistor in the vertical resistor row 13 is 10 kΩ, one resistor in the horizontal resistor row 12 is 1 kΩ, and a unit of 10 kΩ can be used for identifying a lot number and a unit of 1 kΩ for identifying a wafer number. In this case, if a contact hole is provided at the position of FIG. 3, the resistance between the pads 14 and 15 is 15Ω, and the semiconductor device is identified as belonging to the fifth wafer of the first lot.

実施の形態4.
図5は、本発明の実施の形態4に係る識別子を示す上面図である。チップ上に下地膜17を介して、平行に5つの抵抗18が配置されている。各抵抗18の一端にパッド19が接続され、他端に配線20が接続されている。配線20はまとめてパッド21に接続されている。
Embodiment 4 FIG.
FIG. 5 is a top view showing an identifier according to Embodiment 4 of the present invention. Five resistors 18 are arranged in parallel on the chip via a base film 17. A pad 19 is connected to one end of each resistor 18, and a wiring 20 is connected to the other end. The wiring 20 is collectively connected to the pad 21.

チップ製造後、書き込む情報に応じて抵抗を切断する。この抵抗の切断は、抵抗の両端に電流を印加するか、またはレーザを用いて行う。その後、パッド19とパッド21との間の低抗値を測定することで、半導体装置の情報を識別することができる。   After chip manufacture, the resistor is cut according to the information to be written. The cutting of the resistor is performed by applying a current to both ends of the resistor or using a laser. Thereafter, by measuring the resistance value between the pad 19 and the pad 21, the information of the semiconductor device can be identified.

本発明の実施の形態1に係る半導体装置を示す上面図である。It is a top view which shows the semiconductor device which concerns on Embodiment 1 of this invention. 2次元のドット方式により書き込んだ情報を示す図である。It is a figure which shows the information written by the two-dimensional dot system. 本発明の実施の形態2に係る識別子を示す上面図である。It is a top view which shows the identifier which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係る識別子を示す上面図である。It is a top view which shows the identifier which concerns on Embodiment 3 of this invention. 本発明の実施の形態4に係る識別子を示す上面図である。It is a top view which shows the identifier which concerns on Embodiment 4 of this invention. 従来のチップを示す上面図である。It is a top view which shows the conventional chip | tip.

符号の説明Explanation of symbols

1 チップ
2 チップタグ
3 抵抗
4,14,15,19,21 パッド
5 配線
6 リファレンス抵抗
10 縦配線
11 横配線
12,13 抵抗列
16 コンタクトホール
17 下地膜
18 抵抗
20 配線
DESCRIPTION OF SYMBOLS 1 Chip 2 Chip tag 3 Resistance 4, 14, 15, 19, 21 Pad 5 Wiring 6 Reference resistance 10 Vertical wiring 11 Horizontal wiring 12, 13 Resistance row 16 Contact hole 17 Base film 18 Resistance 20 Wiring

Claims (4)

ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、  Processing a wafer for each lot to manufacture a plurality of semiconductor devices on the wafer; and
各半導体装置の固有の特性を評価する工程と、  Evaluating the unique characteristics of each semiconductor device;
各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する工程と、  Creating data that associates the unique characteristics of each semiconductor device with information on the lot name or wafer number to which the semiconductor device belongs;
各チップの表面に、その半導体装置が属するロット名又はウェハ番号を示す識別子を付す工程と、  Attaching an identifier indicating the lot name or wafer number to which the semiconductor device belongs to the surface of each chip;
前記ウェハを前記半導体装置ごとに分割する工程とを有し、  Dividing the wafer into the semiconductor devices, and
前記識別子は、複数の抵抗を直列に接続した2本の抵抗列と、前記2本の抵抗列の間を接続する配線とを有し、  The identifier has two resistance strings in which a plurality of resistors are connected in series, and a wiring that connects between the two resistance strings.
前記配線は、ステッパマスクを用いて転写することにより形成され、  The wiring is formed by transferring using a stepper mask,
前記転写の際にオフセット量を調整することで前記配線の位置を変えて前記識別子の抵抗値を調整し、  Change the position of the wiring by adjusting the offset amount during the transfer, and adjust the resistance value of the identifier,
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。  The method of manufacturing a semiconductor device, wherein information of the semiconductor device is identified by a resistance value of the identifier.
ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、  Processing a wafer for each lot to manufacture a plurality of semiconductor devices on the wafer; and
各半導体装置の固有の特性を評価する工程と、  Evaluating the unique characteristics of each semiconductor device;
各半導体装置の固有の特性とその半導体装置が属するロット名又はウェハ番号の情報を関連付けたデータを作成する工程と、  Creating data that associates the unique characteristics of each semiconductor device with information on the lot name or wafer number to which the semiconductor device belongs;
各チップの表面に、その半導体装置が属するロット名又はウェハ番号を示す識別子を付す工程と、  Attaching an identifier indicating the lot name or wafer number to which the semiconductor device belongs to the surface of each chip;
前記ウェハを前記半導体装置ごとに分割する工程とを有し、  Dividing the wafer into the semiconductor devices, and
前記識別子は、複数の縦配線と複数の横配線を別の層に作成した格子状の配線と、前記複数の縦配線に接続された抵抗列と、前記複数の横配線に接続された抵抗列と、前記複数の縦配線の1つと前記複数の横配線の1つとを接続するコンタクトホールとを有し、  The identifier includes a plurality of vertical wirings and a plurality of horizontal wirings formed in separate layers, a grid-like wiring, a resistance string connected to the plurality of vertical wirings, and a resistance string connected to the plurality of horizontal wirings And a contact hole connecting one of the plurality of vertical wirings and one of the plurality of horizontal wirings,
前記コンタクトホールは、ステッパマスクを用いて転写することにより形成され、  The contact hole is formed by transferring using a stepper mask,
前記転写の際にオフセット量を調整することで前記コンタクトホールの位置を変えて前記識別子の抵抗値を調整し、  Adjust the resistance value of the identifier by changing the position of the contact hole by adjusting the offset amount during the transfer,
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。  The method of manufacturing a semiconductor device, wherein information of the semiconductor device is identified by a resistance value of the identifier.
ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、  Processing a wafer for each lot to manufacture a plurality of semiconductor devices on the wafer; and
各半導体装置の固有の特性を評価する工程と、  Evaluating the unique characteristics of each semiconductor device;
各チップの表面に、その半導体装置の固有の特性を示す識別子を付す工程と、  Attaching an identifier indicating the unique characteristics of the semiconductor device to the surface of each chip;
前記ウェハを前記半導体装置ごとに分割する工程とを有し、  Dividing the wafer into the semiconductor devices, and
前記識別子は、複数の抵抗を直列に接続した2本の抵抗列と、前記2本の抵抗列の間を接続する配線とを有し、  The identifier has two resistance strings in which a plurality of resistors are connected in series, and a wiring that connects between the two resistance strings.
前記配線は、ステッパマスクを用いて転写することにより形成され、  The wiring is formed by transferring using a stepper mask,
前記転写の際にオフセット量を調整することで前記配線の位置を変えて前記識別子の抵抗値を調整し、  Change the position of the wiring by adjusting the offset amount during the transfer, and adjust the resistance value of the identifier,
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。  The method of manufacturing a semiconductor device, wherein information of the semiconductor device is identified by a resistance value of the identifier.
ウェハをロットごとに処理して前記ウェハ上に複数の半導体装置を製造する工程と、  Processing a wafer for each lot to manufacture a plurality of semiconductor devices on the wafer; and
各半導体装置の固有の特性を評価する工程と、  Evaluating the unique characteristics of each semiconductor device;
各チップの表面に、その半導体装置の固有の特性を示す識別子を付す工程と、  Attaching an identifier indicating the unique characteristics of the semiconductor device to the surface of each chip;
前記ウェハを前記半導体装置ごとに分割する工程とを有し、  Dividing the wafer into the semiconductor devices, and
前記識別子は、複数の縦配線と複数の横配線を別の層に作成した格子状の配線と、前記複数の縦配線に接続された抵抗列と、前記複数の横配線に接続された抵抗列と、前記複数の縦配線の1つと前記複数の横配線の1つとを接続するコンタクトホールとを有し、  The identifier includes a plurality of vertical wirings and a plurality of horizontal wirings formed in separate layers, a grid-like wiring, a resistance string connected to the plurality of vertical wirings, and a resistance string connected to the plurality of horizontal wirings And a contact hole connecting one of the plurality of vertical wirings and one of the plurality of horizontal wirings,
前記コンタクトホールは、ステッパマスクを用いて転写することにより形成され、  The contact hole is formed by transferring using a stepper mask,
前記転写の際にオフセット量を調整することで前記コンタクトホールの位置を変えて前記識別子の抵抗値を調整し、  Adjust the resistance value of the identifier by changing the position of the contact hole by adjusting the offset amount during the transfer,
前記識別子の抵抗値により前記半導体装置の情報が識別されることを特徴とする半導体装置の製造方法。  The method of manufacturing a semiconductor device, wherein information of the semiconductor device is identified by a resistance value of the identifier.
JP2005242791A 2005-08-24 2005-08-24 Manufacturing method of semiconductor device Expired - Fee Related JP4830402B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005242791A JP4830402B2 (en) 2005-08-24 2005-08-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005242791A JP4830402B2 (en) 2005-08-24 2005-08-24 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007059605A JP2007059605A (en) 2007-03-08
JP4830402B2 true JP4830402B2 (en) 2011-12-07

Family

ID=37922831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005242791A Expired - Fee Related JP4830402B2 (en) 2005-08-24 2005-08-24 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4830402B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076625A (en) 2007-09-20 2009-04-09 Hitachi Ltd Semiconductor device and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278127A (en) * 1985-05-31 1986-12-09 Mitsubishi Electric Corp Semiconductor device
JPH07235617A (en) * 1994-02-23 1995-09-05 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2007059605A (en) 2007-03-08

Similar Documents

Publication Publication Date Title
JP4359576B2 (en) Method for disposing chip of first substrate on second substrate
US10431551B2 (en) Visual identification of semiconductor dies
CN101147148B (en) Method of adding fabrication monitors to integrated circuit chips
JP2008523607A (en) Semiconductor chip having identification code, manufacturing method thereof, and semiconductor chip management system
JP4838061B2 (en) Method for adding chip ID in semiconductor integrated circuit
JP4830402B2 (en) Manufacturing method of semiconductor device
TW200829091A (en) Lot traceable printed circuit board
US20070114652A1 (en) Surface-mount packaging for chip
US10109590B2 (en) Indexing of electronic devices distributed on different chips
JPWO2007043470A1 (en) Transfer product, transfer product manufacturing method, and transfer product arrangement position specifying method
JP5426885B2 (en) Semiconductor device, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
US8344477B2 (en) Semiconductor chip, semiconductor wafer, method of manufacturing semiconductor chip
JP3928681B2 (en) Semiconductor device and manufacturing method thereof
JP2007042882A (en) Semiconductor device, its manufacturing method and method for recognizing individual management information of semiconductor device
CN107767882B (en) Guiding element is ground for the wire bonding electricity with head module
US10159150B2 (en) Ceramic board with memory formed in the ceramic
KR100531956B1 (en) Poly-layer pad used at memory device
JPH10233350A (en) Semiconductor chip and manufacturing system of semiconductor device using the same
JP3937813B2 (en) Integrated circuit
JPH05175089A (en) Structure of id mark on wafer and its manufacture
JP2002083784A (en) Manufacturing method for semiconductor device
JP2979682B2 (en) Method of assembling semiconductor device using map
JP2005166885A (en) Method for manufacturing semiconductor device
JP2001358144A (en) Semiconductor device and its manufacturing method
CN115132724A (en) Chip layout structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

R150 Certificate of patent or registration of utility model

Ref document number: 4830402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees