JP4829468B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4829468B2
JP4829468B2 JP2003011649A JP2003011649A JP4829468B2 JP 4829468 B2 JP4829468 B2 JP 4829468B2 JP 2003011649 A JP2003011649 A JP 2003011649A JP 2003011649 A JP2003011649 A JP 2003011649A JP 4829468 B2 JP4829468 B2 JP 4829468B2
Authority
JP
Japan
Prior art keywords
position recognition
semiconductor device
sealing body
resin sealing
recognition mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003011649A
Other languages
Japanese (ja)
Other versions
JP2004228168A (en
Inventor
俊之 武
哲也 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2003011649A priority Critical patent/JP4829468B2/en
Publication of JP2004228168A publication Critical patent/JP2004228168A/en
Application granted granted Critical
Publication of JP4829468B2 publication Critical patent/JP4829468B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、多数の実装リードを有する小型パッケージの半導体装置において、位置認識マークを樹脂封止体の両面に設け、半導体装置の実装時の位置精度を向上させる技術に関する。
【０００２】
【従来の技術】
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が４方向より導出されるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置およびＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型の半導体装置が使用されるようになってきている。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型のパッケージが利用されている。
【０００３】
従来の半導体装置では、半導体素子を固着したアイランドの裏面を実装面となる樹脂パッケージの裏面から露出させていた。そして、樹脂パッケージの表面には位置認識マークを形成し、実装時、該位置認識マークにより樹脂パッケージの裏面に露出するリードの位置認識を行い、実装基板等に実装していた（例えば、特許文献１。）。
【０００４】
従来の半導体装置では、半導体パッケージは、キャリアの上面に半導体チップを搭載し、この半導体チップを樹脂モールドで封止し、また、キャリアの下面にバンプをマトリックス状に多数突設して形成していた。また、例えば、平面形状が四角形である樹脂モールドの各辺の中央に実装位置認識用の目視マークを形成していた。そして、半導体パッケージを実装基板上に実装する際には、目視マークを用いることで実装精度を向上させていた（例えば、特許文献２。）。
【０００５】
以下に、図６を参照として、従来の半導体装置の構造に関し簡単に説明する。図６（Ａ）は従来の半導体装置を表面側から見た斜視図であり、図６（Ｂ）は従来の半導体装置の実装面を説明するための平面図である。
【０００６】
図６（Ａ）及び（Ｂ）に示すように、従来の半導体装置１は、主に、樹脂パッケージ２、アウタリード３、吊りリード４、アイランド５、半導体素子（図示せず）及び金属細線（図示せず）から構成されている。そして、例えば、樹脂パッケージ２の表面には鏡面６が樹脂モールド時に形成され、実装時の位置認識マークとして用いられる。また、樹脂パッケージ２の裏面である実装面からは、アウタリード３、吊りリード４及びアイランド５が露出し、それらは樹脂パッケージ２の実装面でほぼ同一面を形成している。
【０００７】
【特許文献１】
特開２００２−２２２９１０号公報（第２−３頁、第１図）
【特許文献２】
特開平１１−２６８９５号公報（第３頁、第１−３図）
【０００８】
【発明が解決しようとする課題】
上述したように、従来のＱＦＮ型の半導体装置１では、例えば、樹脂パッケージ２の表面には鏡面６が形成され、実装時の位置認識マークとして用いられていた。このとき、微細なパッケージの場合には、半導体装置が収納されたトレーから吸着コレットでその表面を吸着すると、鏡面６が隠れてしまい位置認識を行えない。そのため、トレーから取り出した半導体装置１を、一度、吸引を解き、位置認識を行ってから、再度、半導体装置１を吸引し、実装を行なわなければならず、作業工程を短縮できないという問題があった。
【０００９】
更に、従来のＱＦＮ型の半導体装置１では、樹脂パッケージ２を形成する際に、樹脂封止金型を利用して鏡面６を形成していた為、樹脂封止金型の長期間の使用による老朽化等により、樹脂パッケージ２の鏡面６の光沢が鈍り、位置認識が出来なくなるという問題があった。
【００１０】
【課題を解決するための手段】
上記した各事情に鑑みて成されたものであり、本発明の半導体装置で、少なくとも導電性材料から成るアイランド及び該アイランド近傍から外側へと延在する複数のリードと、前記アイランドの一主表面上には半導体素子が固着され、該半導体素子と前記リードの一端とは導電部材により電気的に接続され、少なくとも前記アイランド、前記リード及び前記半導体素子とを封止する樹脂封止体とを有する半導体装置において、前記樹脂封止体は少なくとも実装面となる裏面と該裏面と対向する表面とを有し、前記樹脂封止体の表面及び裏面にはそれぞれ実装用の位置認識マークが形成されていることを特徴とする。従って、本発明の半導体装置では、実装基板上に実装する際に、樹脂封止体の表面を吸着コレット等により吸着し、表面の位置認識マークが見えなくなった場合でも、樹脂パッケージ裏面に形成される位置認識マークを認識することができる。そのことで、本発明では、半導体装置の位置認識工程と、その半導体装置を実装する工程とを吸着した状態で、連続して行うことができる。
【００１１】
また、本発明の半導体装置では、鏡面となる前記位置認識マークは他の前記位置認識マークとその形成領域を異にすることを特徴とする。従って、本発明の半導体装置では、樹脂封止体を形成する樹脂封止金型が長期間の使用により、樹脂封止体に形成される鏡面の光沢が鈍った場合でも、その形状及び面積が他の形状及び面積と異なることで、誤認識を防ぐことが出来、実装精度も向上させることができる。
【００１２】
【発明の実施の形態】
以下に、本発明における半導体装置の一実施の形態であるＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅ ｐａｃｋａｇｅ）型の半導体装置についておいて、図１〜図５を参照として説明する。
【００１３】
図１（Ａ）は本発明の半導体装置の斜視図であり、図１（Ｂ）は本発明の半導体装置裏面の平面図であり、図２（Ａ）は図１（Ａ）に示した本発明の半導体装置のＸ−Ｘ線方向の断面図であり、図２（Ｂ）は図１（Ａ）に示した本発明の半導体装置のＹ−Ｙ線方向の断面図であり、図３（Ａ）は本発明の半導体装置を実装する実装基板の平面図であり、図３（Ｂ）は本発明の半導体装置の実装時における位置認識を説明する概略図であり、図４は本発明の半導体装置を実装基板上に実装した状況を説明する平面図であり、図５（Ａ）、（Ｂ）及び（Ｃ）は本発明の半導体装置裏面の平面図である。
【００１４】
先ず、図１（Ａ）に示すように、本実施の形態における半導体装置２１では、絶縁性樹脂からなる樹脂パッケージ２２によりほぼ全面覆われており、樹脂パッケージ２２の４側面２２１からリード２３が露出し、外部へと延在している。そして、リード２３が露出する樹脂パッケージ２２の４側面２２１は、樹脂パッケージ２２のコーナー部に位置する側面２２２を介してそれぞれが連続している。図示はしていないが、この樹脂パッケージ２２の側面２２２からは、吊りリード３６（図２参照）の一端が露出する構造となっている。本実施の形態では、樹脂パッケージ２２の表面２２３において、側面２２２が形成される４つのコーナー部の近傍領域には、鏡面から成る位置認識マーク２４と梨地から成る位置認識マーク２５とが対角線上に配置されている。尚、本実施の形態では、位置認識マーク２４、２５は、例えば、同一系から成る円形状をしている。
【００１５】
そして、本実施の形態では、例えば、位置認識マーク２４の表面を鏡面とし、位置認識マーク２５の表面を梨地とすることにより、それぞれの面に光を照射した際の光の反射率を利用して位置認識を行っている。そして、紙面に対し、鏡面から成る位置認識マーク２４が左下に位置する場合に、その位置認識マーク２４の下に位置するリード２３を１ピンとする。つまり、位置認識マーク２４の下に位置する側面２２１から露出するリードの左端部に位置するリード２３を１ピンとすることで、位置認識を行っている。尚、位置認識方法としては、本実施の形態に限定する必要は無く、任意の位置認識方法が可能である。
【００１６】
一方、図１（Ｂ）に示すように、本実施の形態における半導体装置２１では、樹脂パッケージ２２の裏面２２４側は、表面２２３側と同様に、その全面が樹脂で覆われている。そして、その樹脂パッケージ２２の裏面２２４側には、鏡面から成る位置認識マーク２６と梨地から成る位置認識マーク２７とが対角線上に形成されている。本実施の形態では、樹脂パッケージ２２の表面２２３と裏面２２４とは、ほぼ同一形状で形成されている。そして、その表面２２３と裏面２２４とに形成されている鏡面から成る位置認識マーク２４、２６は、それぞれの面２２３、２２４にほぼ同一の位置に形成されている。例えば、位置認識マーク２４、２６は、同一系から成る円形状をしている。同様に、梨地から成る位置認識マーク２５、２７は、それぞれの面２２３、２２４にほぼ同一の位置に形成されている。
【００１７】
尚、本実施の形態では、樹脂パッケージ２２の表面２２３及び裏面２２４に配置される位置認識マーク２４、２５、２６、２７は、樹脂パッケージ２２を形成する樹脂モールド時に、樹脂パッケージ２２に同時に形成される。しかし、樹脂パッケージ２２に形成される位置認識マークの形成方法としては、樹脂モールド時に形成される方法に限定する必要は無い。例えば、後工程において、レーザーを用いて樹脂パッケージ２２に位置認識マークを形成する場合でも良く、その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００１８】
次に、図２（Ａ）に示すように、図１（Ａ）に示す半導体装置２１のＸ−Ｘ線方向の断面構造では、アイランド３２上には、例えば、Ａｇペースト等の導電ペースト３３を介して半導体素子３２が固着されている。そして、半導体素子３２の電極パッド部３４とリード２３とは金属細線３５を介して電気的に接続している。そして、アイランド３２及びリード２３を形成する本実施の形態に用いるリードフレームは、例えば、厚さが約１００〜２５０μｍ程度の銅を主材料とするフレームから成る。しかし、Ｆｅ―Ｎｉを主材料としても良いし、他の金属材料でも良い。
【００１９】
図示の如く、本実施の形態の半導体装置２１では、アイランド３１の半導体素子３２の固着側とその反対面側にも樹脂パッケージ２２が位置し、樹脂パッケージ２２の側面２２１からはリード２３が露出し、外部へと延在している。そして、樹脂パッケージ２２から露出するリード２３はガルウイング形状に加工され、その実装面２３１と樹脂パッケージ２２の裏面２２４とが、ほぼ同一平面に位置している。
【００２０】
次に、図２（Ｂ）に示すように、図１（Ａ）に示す半導体装置２１のＹ−Ｙ線方向の断面構造では、アイランド３１のコーナー部から樹脂パッケージ２２の４つのコーナー部へと吊りリード３６を配置し、アイランド３１をリードフレームへと支持している。そして、上述したように、吊りリード３６も樹脂パッケージ２２の側面２２２から、その一部が露出している。そのことで、半導体装置２１のＹ−Ｙ線方向の断面では、アイランド３１と吊りリード３６とが一体となり、断面全体にリードフレームが配置されている。
【００２１】
また、上述したように、本実施の形態の半導体装置２１では、樹脂パッケージ２２の側面２２２近傍領域の表面２２３及び裏面２２４には、鏡面から成る位置認識マーク２４、２６及び梨地から成る位置認識マーク２５、２７が形成されている。そして、通常のＱＦＰ型のパッケージ等では、位置認識マークは、５０〜１３０μｍ程度、その表面から凹部となるように形成される。また、薄型パッケージの場合には、位置認識マークは、２０〜８０μｍ程度、その表面から凹部となるように形成される。しかし、凹部の深さは、これらの深さに限定されるものでなく、目的用途に応じて、任意の設計変更が可能である。一方、上述したように、樹脂パッケージ２２の表面２２３及び裏面２２４に形成される位置認識マーク２４、２５、２６、２７は、その表面が鏡面及び梨地のそれぞれにおいて、形成位置がほぼ同一箇所となっている。
【００２２】
次に、図３に示すように、本実施の形態の半導体装置２１を実装基板４１に形成された導電パターン上に実装する場合について説明する。図３（Ａ）に示すように、実装基板４１には、例えば、本実施の形態の半導体装置２１のリード２３の配置に合う導電パターン４２が形成されている。例えば、半導体装置２１は、特性別にトレー又はキャリアテープに収納されている。そして、図３（Ｂ）に示すように、半導体装置２１を実装基板４１の所望の導電パターン４２上に実装する際には、トレー又はキャリアテープから、樹脂パッケージ２２の表面２２３側を、例えば、吸着コレット４３により真空吸引し、半導体装置２１を取り出す。そして、吸着コレット４３により取り出された半導体装置２１は、ダイボンダー（図示せず）に設置された位置認識を行う、例えば、ＣＣＤカメラ４４上に移動される。その後、樹脂パッケージ２２の実装面となる裏面２２４側から、ＣＣＤカメラ４４により位置認識される。このとき、上述したように、本実施の形態の半導体装置２１では、樹脂パッケージ２２の表面２２３側及び裏面２２４側には、鏡面から成る位置認識マーク２４、２６及び梨地から成る位置認識マーク２５、２７が、それぞれ配置位置を対応させて形成されている。そのことで、半導体装置２１を実装基板４１上に実装する際には、樹脂パッケージ２２の表面２２３側を吸着コレット４３で吸着した状態で、樹脂パッケージ２２の裏面２２４側から位置認識を行うことができる。そして、図４に示すように、位置認識された半導体装置２１は、実装基板４１の所望の導電パターン４２上に実装される。その結果、本実施の形態の半導体装置２１を用いることで、一度、吸着された半導体装置２１は、その状態のまま位置認識及び実装されるので、作業工程を短縮することができる。
【００２３】
また、図３（Ｂ）に示すように、特に、微細なパッケージから成り、吸着コレット４３により、その樹脂パッケージ２２の表面２２３側が全て覆われてしまう場合でも、裏面２２４側から位置認識を確実に行うことができる。その結果、上述したように、一度、吸着された半導体装置２１は、その状態のまま位置認識及び実装されるので、作業工程を短縮することができる。
【００２４】
更に、本実施の形態の半導体装置２１では、上述したように、樹脂パッケージ２２の表面２２３側及び裏面２２４側には、鏡面から成る位置認識マーク２４、２６及び梨地から成る位置認識マーク２５、２７が、それぞれ配置位置を対応させて形成されている。そのことで、図４に示すように、実装基板４１の所望の導電パターン４２上に半導体装置２１を実装した後に、樹脂パッケージ２２の表面２２３側から位置認識マーク２４、２５を目視することができる。その結果、実装後において、半導体装置２１が間違った位置に実装されているか否かを目視確認することができるので、市場不良の低減、歩留まりの向上を実現することができる。
【００２５】
次に、図５（Ａ）、（Ｂ）及び（Ｃ）に示すように、図１に示した位置認識マークの配置に限定されることなく、位置認識マークの配置領域及びその形状は任意に設計変更することが可能である。
【００２６】
先ず、図５（Ａ）に示すように、樹脂パッケージ２２の裏面２２４の４つのコーナー部に鏡面から成る位置認識マーク２６を１箇所、その他の３箇所には、梨地から成る位置認識マーク２７が形成される。そして、この４箇所に設けられた位置認識マーク２５、２６は、同一系から成る円形状をしている。この場合にも、例えば、紙面に対して左下に位置する鏡面から成る位置認識マーク２６の下に位置するリード２３を１ピンとして認識し、実装基板４１の所望の導電パターン４２上に実装される。つまり、梨地から成る位置認識マーク２７が３箇所形成されている場合でも、上述した効果と同様な効果を得ることができる。尚、梨地から成る位置認識マーク２７を２箇所形成した場合でも、同様な効果を得ることができる。また、図示していないが、樹脂パッケージ２２の表面２２３においても、同様に位置認識マーク２６、２７が形成されている。
【００２７】
次に、図５（Ｂ）に示すように、鏡面から成る位置認識マーク３７を二重丸となるように形成し、梨地と成る位置認識マーク２７は、図１に示した位置認識マーク２７と同様に形成することもできる。そして、両者の位置認識マーク３７、２７の系は同一である。本実施の形態の半導体装置２１では、上述したように、樹脂パッケージ２２を形成する樹脂モールド工程時に、同時に、樹脂パッケージ２２の表面２２３及び裏面２２４に位置認識マークを形成している。そのため、樹脂パッケージ２２の離型性が考慮され、樹脂封止金型（図示せず）のキャビティ側にはオイル等が塗られており、位置認識マークの鏡面が曇る場合がある。また、樹脂封止金型の老朽化に伴い、同様に、位置認識マークの鏡面が曇る場合もある。これらの場合、半導体装置２１の位置認識時には、鏡面の曇りにより、鏡面の位置認識マークと梨地の位置認識マークとの区別が図れず、位置認識が出来ない、または、位置認識精度が悪化するという問題があった。
【００２８】
しかしながら、本実施の形態の半導体装置２１では、図示したように、１ピンを位置認識するための鏡面の形状を二重丸とすることで、上述のように、鏡面が曇った場合でも、その形状の相違により、確実に位置認識を行うことができる。そして、本実施の形態では、樹脂モールド工程時に、位置認識マーク３７を形成しているので、樹脂封止金型において、例えば、離型用のイジェクタピンの配置領域と鏡面を形成する領域を組み合わせることで、図示した二重丸の鏡面を形成することができる。また、その他の方法を用いて二重丸の鏡面を形成しても良いし、鏡面にスリットを設け、梨地の位置認識マーク２７との差別化を図ることもできる。尚、梨地から成る位置認識マーク２７を２箇所または３箇所形成した場合でも、同様な効果を得ることができる。また、図示していないが、樹脂パッケージ２２の表面２２３においても、同様に位置認識マーク３７、２７が形成されている。
【００２９】
次に、図５（Ｃ）に示すように、図５（Ｂ）を用いて上述したように、鏡面と成る位置認識マーク３８の大きさと梨地と成る位置認識マーク２７の大きさとを相違させることで、位置認識精度を向上させることができる。図示したように、本実施の形態では、鏡面と成る位置認識マーク３８を二重丸とし、更に、梨地と成る位置認識マーク２７より小さく形成している。また、鏡面と成る位置認識マーク３８の形状を三角形等の多角形状に変更したり、逆に、梨地と成る位置認識マーク２７より大きく形成することでも、位置認識精度を向上させることができる。尚、梨地から成る位置認識マーク２７を１箇所または３箇所形成した場合でも、同様な効果を得ることができる。また、図示していないが、樹脂パッケージ２２の表面２２３においても、同様に位置認識マーク３８、２７が形成されている。
【００３０】
尚、本実施の形態では、ＳＯＰ型のパッケージ、ＱＦＰ型のパッケージの場合について説明したが、この場合に限定する必要はない。例えば、ＱＦＮ型のパッケージについても同様な構造とすることで、上述した効果を得ることができる。また、位置認識マークとしては、樹脂パッケージに鏡面及び梨地状の位置認識マークを形成する場合に限定する必要もなく、樹脂パッケージの両面にその他の方法による位置認識マークが形成されていても良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３１】
【発明の効果】
上述したように、第１に、本発明の半導体装置では、樹脂封止体の実装面となる裏面及びその反対面となる表面に、それぞれ位置認識マークが形成されている。そのことで、本発明の半導体装置では、例えば、吸着コレットで樹脂封止体の表面を吸着した状態で、裏面から実装時の位置認識を行うことができる。その結果、本発明では、トレー等から半導体装置を取り出す工程、位置認識工程及び実装工程とを連続して行うことができるので、作業工程の短縮を実現することができる。
【００３２】
第２に、本発明の半導体装置では、樹脂封止体の実装面となる裏面及びその反対面となる表面に、それぞれ位置認識マークが形成されている。そして、樹脂封止体の表面及び裏面に配置された位置認識マークの位置がほぼ一致している。そのことで、本発明の半導体装置では、実装基板上に実装後した後において、樹脂封止体の表面から位置認識マークを目視確認することができる。その結果、本発明では、実装後の目視確認により、市場不良の低減、歩留まりの向上を実現することができる。
【００３３】
第３に、本発明の半導体装置では、樹脂封止体に形成される位置認識マークにおいて、その表面が鏡面とする場合と梨地とする場合において、その形状、大きさを相違して形成している。そのことで、本発明の半導体装置では、樹脂封止金型の離型性を向上させるオイルにより、また、樹脂封止金型の老朽化等により、位置認識マークの鏡面が曇ったとしても、そのマークの形状等により区別を図ることができる。その結果、本発明では、実装精度の向上を実現できる半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の概観状況を説明するための（Ａ）斜視図、（Ｂ）平面図である。
【図２】本発明の半導体装置の断面構造を説明するための（Ａ）断面図、（Ｂ）断面図である。
【図３】本発明の半導体装置を実装する状況を説明するための（Ａ）平面図、（Ｂ）断面図である。
【図４】本発明の半導体装置を実装基板上に固着した状態を説明するための平面図である。
【図５】本発明の半導体装置裏面の概観状況を説明するための（Ａ）平面図、（Ｂ）平面図、（Ｃ）平面図である。
【図６】従来の半導体装置の外観状況を説明するための（Ａ）斜視図、（Ｂ）平面図である。
【符号の説明】
２１ 半導体装置
２２ 樹脂パッケージ
２３ リード
２４ 位置認識マーク
２５ 位置認識マーク
２６ 位置認識マーク
２７ 位置認識マーク
３１ アイランド
３２ 半導体素子
３３ 導電ペースト
３４ 電極パッド
３５ 金属細線
３６ 吊りリード
４１ 実装基板
４２ 導電パターン
４３ 吸着コレット
４４ ＣＣＤカメラ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for improving position accuracy when a semiconductor device is mounted by providing position recognition marks on both surfaces of a resin sealing body in a small package semiconductor device having a large number of mounting leads.
[0002]
[Prior art]
The capacity of semiconductor devices has been increasing year by year, and along with this, the number of lead terminals serving as various signal lines tends to increase. With this trend, a QFP (Quad Flat Package) type semiconductor device and a QFN (Quad Flat Non-Leaded Package) type semiconductor device in which lead terminals are derived from four directions have come to be used. . On the other hand, semiconductor devices are required to be reduced in size, thickness, and weight because they are employed in mobile phones, portable computers, and the like. Therefore, in a semiconductor device that requires a reduction in mounting area, a CSP (Chip Size Package) type package is used in which leads are exposed from the back surface of the resin sealing body and the mounting area is equal to or slightly larger than the chip size. Yes.
[0003]
In the conventional semiconductor device, the back surface of the island to which the semiconductor element is fixed is exposed from the back surface of the resin package as the mounting surface. Then, a position recognition mark is formed on the surface of the resin package, and at the time of mounting, the position of the lead exposed on the back surface of the resin package is recognized by the position recognition mark and mounted on a mounting substrate (for example, Patent Documents). 1.).
[0004]
In a conventional semiconductor device, a semiconductor package is formed by mounting a semiconductor chip on the upper surface of a carrier, sealing the semiconductor chip with a resin mold, and projecting a large number of bumps in a matrix on the lower surface of the carrier. It was. Further, for example, a visual mark for recognizing the mounting position is formed at the center of each side of the resin mold having a square planar shape. And when mounting a semiconductor package on a mounting board, mounting accuracy was improved by using a visual mark (for example, patent documents 2).
[0005]
The structure of a conventional semiconductor device will be briefly described below with reference to FIG. FIG. 6A is a perspective view of a conventional semiconductor device viewed from the surface side, and FIG. 6B is a plan view for explaining a mounting surface of the conventional semiconductor device.
[0006]
As shown in FIGS. 6A and 6B, the conventional semiconductor device 1 mainly includes a resin package 2, an outer lead 3, a suspension lead 4, an island 5, a semiconductor element (not shown), and a thin metal wire (see FIG. 6). (Not shown). For example, the mirror surface 6 is formed on the surface of the resin package 2 at the time of resin molding, and is used as a position recognition mark at the time of mounting. Further, the outer lead 3, the suspension lead 4, and the island 5 are exposed from the mounting surface that is the back surface of the resin package 2, and these form substantially the same surface as the mounting surface of the resin package 2.
[0007]
[Patent Document 1]
JP 2002-222910 (page 2-3, FIG. 1)
[Patent Document 2]
JP 11-26895 A (page 3, Fig. 1-3)
[0008]
[Problems to be solved by the invention]
As described above, in the conventional QFN type semiconductor device 1, for example, the mirror surface 6 is formed on the surface of the resin package 2, and is used as a position recognition mark at the time of mounting. At this time, in the case of a fine package, if the surface is sucked by the suction collet from the tray in which the semiconductor device is stored, the mirror surface 6 is hidden and the position cannot be recognized. For this reason, the semiconductor device 1 taken out from the tray must be once unsucked and position-recognized, and then the semiconductor device 1 must be sucked and mounted again, so that the work process cannot be shortened. It was.
[0009]
Furthermore, in the conventional QFN type semiconductor device 1, the mirror surface 6 is formed using a resin-sealed mold when forming the resin package 2, so that the resin-sealed mold is used for a long time. Due to aging and the like, there is a problem that the gloss of the mirror surface 6 of the resin package 2 becomes dull and the position cannot be recognized.
[0010]
[Means for Solving the Problems]
In view of the circumstances described above, in the semiconductor device of the present invention, at least an island made of a conductive material, a plurality of leads extending from the vicinity of the island to the outside, and one main surface of the island A semiconductor element is fixed on the semiconductor element, and the semiconductor element and one end of the lead are electrically connected by a conductive member, and includes at least a resin sealing body that seals the island, the lead, and the semiconductor element. In the semiconductor device, the resin sealing body has at least a back surface serving as a mounting surface and a surface facing the back surface, and a position recognition mark for mounting is formed on each of the front and back surfaces of the resin sealing body. It is characterized by being. Therefore, in the semiconductor device of the present invention, when the surface of the resin sealing body is adsorbed by an adsorbing collet or the like when being mounted on the mounting substrate, it is formed on the back surface of the resin package even if the position recognition mark on the surface becomes invisible. Position recognition marks can be recognized. As a result, in the present invention, the position recognition process of the semiconductor device and the process of mounting the semiconductor device can be continuously performed while adsorbed.
[0011]
In the semiconductor device of the present invention, the position recognition mark serving as a mirror surface has a different formation area from the other position recognition marks. Therefore, in the semiconductor device of the present invention, even if the gloss of the mirror surface formed on the resin sealing body becomes dull due to long-term use of the resin sealing mold for forming the resin sealing body, the shape and area thereof are By being different from other shapes and areas, erroneous recognition can be prevented and mounting accuracy can be improved.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a SOP (Small Outline Package) type semiconductor device according to an embodiment of the present invention will be described with reference to FIGS.
[0013]
1A is a perspective view of the semiconductor device of the present invention, FIG. 1B is a plan view of the back surface of the semiconductor device of the present invention, and FIG. 2A is the book shown in FIG. FIG. 2B is a cross-sectional view of the semiconductor device of the present invention in the XX line direction, and FIG. 2B is a cross-sectional view of the semiconductor device of the present invention shown in FIG. FIG. 3A is a plan view of a mounting board on which the semiconductor device of the present invention is mounted, FIG. 3B is a schematic diagram for explaining position recognition when the semiconductor device of the present invention is mounted, and FIG. FIGS. 5A, 5B, and 5C are plan views of the back surface of the semiconductor device according to the present invention. FIG.
[0014]
First, as shown in FIG. 1A, in the semiconductor device 21 in the present embodiment, the entire surface is covered with a resin package 22 made of an insulating resin, and the leads 23 are exposed from the four side surfaces 221 of the resin package 22. And it extends to the outside. The four side surfaces 221 of the resin package 22 from which the leads 23 are exposed are continuous through the side surfaces 222 positioned at the corners of the resin package 22. Although not shown, one end of the suspension lead 36 (see FIG. 2) is exposed from the side surface 222 of the resin package 22. In the present embodiment, on the surface 223 of the resin package 22, in the vicinity of the four corner portions where the side surfaces 222 are formed, the position recognition mark 24 made of a mirror surface and the position recognition mark 25 made of a satin finish are on a diagonal line. Has been placed. In the present embodiment, the position recognition marks 24 and 25 have, for example, a circular shape made of the same system.
[0015]
In the present embodiment, for example, the surface of the position recognition mark 24 is a mirror surface, and the surface of the position recognition mark 25 is a satin surface, so that the reflectance of light when light is irradiated on each surface is used. Position recognition. When the position recognition mark 24 made of a mirror surface is located on the lower left side with respect to the paper surface, the lead 23 located below the position recognition mark 24 is defined as one pin. That is, the position recognition is performed by setting the lead 23 positioned at the left end portion of the lead exposed from the side surface 221 positioned below the position recognition mark 24 as one pin. The position recognition method need not be limited to the present embodiment, and any position recognition method is possible.
[0016]
On the other hand, as shown in FIG. 1B, in the semiconductor device 21 according to the present embodiment, the entire back surface 224 side of the resin package 22 is covered with the resin in the same manner as the front surface 223 side. On the back surface 224 side of the resin package 22, a position recognition mark 26 made of a mirror surface and a position recognition mark 27 made of a satin finish are formed diagonally. In the present embodiment, the front surface 223 and the back surface 224 of the resin package 22 are formed in substantially the same shape. And the position recognition marks 24 and 26 which consist of the mirror surface formed in the surface 223 and the back surface 224 are formed in the substantially same position on each surface 223,224. For example, the position recognition marks 24 and 26 have a circular shape made of the same system. Similarly, the position recognition marks 25 and 27 made of satin are formed on the surfaces 223 and 224 at substantially the same positions.
[0017]
In the present embodiment, the position recognition marks 24, 25, 26, 27 arranged on the front surface 223 and the back surface 224 of the resin package 22 are simultaneously formed on the resin package 22 during resin molding for forming the resin package 22. The However, the method for forming the position recognition mark formed on the resin package 22 need not be limited to the method formed at the time of resin molding. For example, a position recognition mark may be formed on the resin package 22 using a laser in a subsequent process, and various other modifications are possible without departing from the scope of the present invention.
[0018]
Next, as shown in FIG. 2A, in the cross-sectional structure in the XX line direction of the semiconductor device 21 shown in FIG. 1A, a conductive paste 33 such as an Ag paste is formed on the island 32, for example. The semiconductor element 32 is fixed thereto. The electrode pad portion 34 of the semiconductor element 32 and the lead 23 are electrically connected through a fine metal wire 35. The lead frame used in the present embodiment for forming the island 32 and the lead 23 is made of a frame whose main material is copper having a thickness of about 100 to 250 μm, for example. However, Fe—Ni may be used as the main material or other metal materials.
[0019]
As shown in the figure, in the semiconductor device 21 of the present embodiment, the resin package 22 is located on the fixing side of the semiconductor element 32 of the island 31 and the opposite side, and the lead 23 is exposed from the side surface 221 of the resin package 22. Extends to the outside. The leads 23 exposed from the resin package 22 are processed into a gull wing shape, and the mounting surface 231 and the back surface 224 of the resin package 22 are located on substantially the same plane.
[0020]
Next, as shown in FIG. 2B, in the cross-sectional structure in the YY line direction of the semiconductor device 21 shown in FIG. 1A, from the corner portion of the island 31 to the four corner portions of the resin package 22. A suspension lead 36 is disposed to support the island 31 to the lead frame. As described above, the suspension lead 36 is also partially exposed from the side surface 222 of the resin package 22. Thus, in the cross section in the YY line direction of the semiconductor device 21, the island 31 and the suspension lead 36 are integrated, and the lead frame is disposed over the entire cross section.
[0021]
Further, as described above, in the semiconductor device 21 of the present embodiment, the position recognition marks 24 and 26 made of mirror surfaces and the position recognition mark made of satin are provided on the front surface 223 and the back surface 224 in the vicinity of the side surface 222 of the resin package 22. 25 and 27 are formed. In a normal QFP type package or the like, the position recognition mark is formed so as to be a concave portion from the surface of about 50 to 130 μm. In the case of a thin package, the position recognition mark is formed so as to be recessed from the surface thereof at about 20 to 80 μm. However, the depth of the recess is not limited to these depths, and any design change can be made according to the intended use. On the other hand, as described above, the position recognition marks 24, 25, 26, 27 formed on the front surface 223 and the back surface 224 of the resin package 22 are substantially the same positions on the mirror surface and the satin surface. ing.
[0022]
Next, as shown in FIG. 3, a case where the semiconductor device 21 of the present embodiment is mounted on a conductive pattern formed on the mounting substrate 41 will be described. As shown in FIG. 3A, on the mounting substrate 41, for example, a conductive pattern 42 that matches the arrangement of the leads 23 of the semiconductor device 21 of the present embodiment is formed. For example, the semiconductor device 21 is stored in a tray or carrier tape according to characteristics. 3B, when the semiconductor device 21 is mounted on the desired conductive pattern 42 of the mounting substrate 41, the surface 223 side of the resin package 22 is moved from the tray or the carrier tape, for example, Vacuum suction is performed by the suction collet 43 and the semiconductor device 21 is taken out. Then, the semiconductor device 21 taken out by the suction collet 43 is moved onto, for example, a CCD camera 44 that performs position recognition installed in a die bonder (not shown). Thereafter, the position is recognized by the CCD camera 44 from the back surface 224 side, which is the mounting surface of the resin package 22. At this time, as described above, in the semiconductor device 21 of the present embodiment, on the front surface 223 side and the back surface 224 side of the resin package 22, the position recognition marks 24 and 26 made of mirror surfaces and the position recognition mark 25 made of satin are provided. 27 are formed corresponding to the arrangement positions. As a result, when the semiconductor device 21 is mounted on the mounting substrate 41, position recognition can be performed from the back surface 224 side of the resin package 22 with the front surface 223 side of the resin package 22 being sucked by the suction collet 43. it can. As shown in FIG. 4, the position-recognized semiconductor device 21 is mounted on a desired conductive pattern 42 on the mounting substrate 41. As a result, by using the semiconductor device 21 of the present embodiment, the semiconductor device 21 once attracted is recognized and mounted in that state, so that the work process can be shortened.
[0023]
Further, as shown in FIG. 3B, the position recognition is ensured from the back surface 224 side even when the front surface 223 side of the resin package 22 is completely covered by the suction collet 43, particularly comprising a fine package. It can be carried out. As a result, as described above, since the semiconductor device 21 once attracted is recognized and mounted in that state, the work process can be shortened.
[0024]
Furthermore, in the semiconductor device 21 of the present embodiment, as described above, the position recognition marks 24 and 26 made of mirror surfaces and the position recognition marks 25 and 27 made of satin are provided on the front surface 223 side and the back surface 224 side of the resin package 22. Are formed in correspondence with the arrangement positions. As a result, as shown in FIG. 4, after the semiconductor device 21 is mounted on the desired conductive pattern 42 of the mounting substrate 41, the position recognition marks 24 and 25 can be visually observed from the surface 223 side of the resin package 22. . As a result, it is possible to visually check whether or not the semiconductor device 21 is mounted at the wrong position after mounting, so that it is possible to reduce market defects and improve yield.
[0025]
Next, as shown in FIGS. 5A, 5 </ b> B, and 5 </ b> C, the position recognition mark arrangement region and its shape are not limited to the arrangement of the position recognition mark shown in FIG. 1. It is possible to change the design.
[0026]
First, as shown in FIG. 5A, a position recognition mark 26 made of a mirror surface is provided at four corners of the back surface 224 of the resin package 22, and a position recognition mark 27 made of a satin finish is provided at the other three places. It is formed. And the position recognition marks 25 and 26 provided in these four places have the circular shape which consists of the same system. Also in this case, for example, the lead 23 positioned under the position recognition mark 26 composed of a mirror surface located at the lower left with respect to the paper surface is recognized as one pin and mounted on the desired conductive pattern 42 of the mounting substrate 41. . That is, even when three position recognition marks 27 made of satin are formed, the same effect as described above can be obtained. Even when two position recognition marks 27 made of satin are formed, the same effect can be obtained. Although not shown, position recognition marks 26 and 27 are similarly formed on the surface 223 of the resin package 22.
[0027]
Next, as shown in FIG. 5 (B), a position recognition mark 37 made of a mirror surface is formed to be a double circle, and the position recognition mark 27 that is a satin finish is the same as the position recognition mark 27 shown in FIG. It can also be formed similarly. And the system of both position recognition marks 37 and 27 is the same. In the semiconductor device 21 of the present embodiment, as described above, the position recognition marks are formed on the front surface 223 and the back surface 224 of the resin package 22 at the same time as the resin molding process for forming the resin package 22. For this reason, the mold release property of the resin package 22 is taken into consideration, and oil or the like is applied to the cavity side of the resin sealing mold (not shown), and the mirror surface of the position recognition mark may become cloudy. Similarly, the mirror surface of the position recognition mark may become cloudy with the aging of the resin-sealed mold. In these cases, when the position of the semiconductor device 21 is recognized, the specular position recognition mark cannot be distinguished from the satin position recognition mark due to the cloudiness of the mirror surface, and the position recognition cannot be performed, or the position recognition accuracy deteriorates. There was a problem.
[0028]
However, in the semiconductor device 21 according to the present embodiment, as shown in the figure, the mirror surface for recognizing the position of the pin 1 has a double circle shape. Position recognition can be reliably performed by the difference in shape. In this embodiment, since the position recognition mark 37 is formed during the resin molding process, for example, in the resin-sealed mold, the arrangement area of the ejector pin for releasing and the area for forming the mirror surface are combined. Thus, the illustrated double-round mirror surface can be formed. In addition, a double-round mirror surface may be formed using other methods, and a slit may be provided on the mirror surface to differentiate it from the satin position recognition mark 27. Even when two or three position recognition marks 27 made of satin are formed, the same effect can be obtained. Although not shown, position recognition marks 37 and 27 are similarly formed on the surface 223 of the resin package 22.
[0029]
Next, as shown in FIG. 5C, as described above with reference to FIG. 5B, the size of the position recognition mark 38 that is a mirror surface and the size of the position recognition mark 27 that is a satin finish are made different. Thus, the position recognition accuracy can be improved. As shown in the figure, in the present embodiment, the position recognition mark 38 serving as a mirror surface is formed into a double circle and further formed smaller than the position recognition mark 27 serving as a satin finish. In addition, the position recognition accuracy can be improved by changing the shape of the position recognition mark 38 serving as a mirror surface to a polygonal shape such as a triangle, or conversely, forming it larger than the position recognition mark 27 serving as a satin finish. Even when one or three position recognition marks 27 made of satin are formed, the same effect can be obtained. Although not shown, position recognition marks 38 and 27 are similarly formed on the surface 223 of the resin package 22.
[0030]
In this embodiment, the case of the SOP type package and the QFP type package has been described. However, the present invention is not limited to this case. For example, the above-described effects can be obtained by adopting a similar structure for a QFN type package. Further, the position recognition mark need not be limited to the case where the mirror surface and the satin-like position recognition mark are formed on the resin package, and the position recognition mark may be formed by other methods on both surfaces of the resin package. In addition, various modifications can be made without departing from the scope of the present invention.
[0031]
【The invention's effect】
As described above, first, in the semiconductor device of the present invention, the position recognition mark is formed on the back surface that is the mounting surface of the resin sealing body and the front surface that is the opposite surface. Accordingly, in the semiconductor device of the present invention, for example, the position at the time of mounting can be recognized from the back surface in a state where the surface of the resin sealing body is adsorbed by the adsorption collet. As a result, in the present invention, the process of taking out the semiconductor device from the tray or the like, the position recognition process, and the mounting process can be performed continuously, so that the work process can be shortened.
[0032]
Secondly, in the semiconductor device of the present invention, position recognition marks are respectively formed on the back surface that is the mounting surface of the resin sealing body and the front surface that is the opposite surface. And the position of the position recognition mark arrange | positioned on the surface and the back surface of the resin sealing body is substantially in agreement. Thus, in the semiconductor device of the present invention, the position recognition mark can be visually confirmed from the surface of the resin sealing body after being mounted on the mounting substrate. As a result, according to the present invention, it is possible to realize a reduction in market defects and an improvement in yield by visual confirmation after mounting.
[0033]
Thirdly, in the semiconductor device of the present invention, the position recognition mark formed on the resin sealing body is formed with a different shape and size when the surface is a mirror surface and a satin surface. Yes. Therefore, in the semiconductor device of the present invention, even if the mirror surface of the position recognition mark becomes cloudy due to oil that improves the releasability of the resin-sealed mold or due to aging of the resin-sealed mold, A distinction can be made by the shape of the mark. As a result, in the present invention, a semiconductor device capable of improving the mounting accuracy can be formed.
[Brief description of the drawings]
FIG. 1A is a perspective view and FIG. 1B is a plan view for explaining an overview of a semiconductor device of the present invention.
2A is a cross-sectional view and FIG. 2B is a cross-sectional view for explaining a cross-sectional structure of a semiconductor device of the present invention.
3A is a plan view and FIG. 3B is a cross-sectional view for explaining a situation in which the semiconductor device of the present invention is mounted.
FIG. 4 is a plan view for explaining a state in which the semiconductor device of the present invention is fixed on a mounting substrate.
5A is a plan view, FIG. 5B is a plan view, and FIG. 5C is a plan view for explaining an overview of the back surface of a semiconductor device according to the present invention.
6A is a perspective view and FIG. 6B is a plan view for explaining the appearance of a conventional semiconductor device.
[Explanation of symbols]
21 Semiconductor Device 22 Resin Package 23 Lead 24 Position Recognition Mark 25 Position Recognition Mark 26 Position Recognition Mark 27 Position Recognition Mark 31 Island 32 Semiconductor Element 33 Conductive Paste 34 Electrode Pad 35 Metal Wire 36 Hanging Lead 41 Mounting Board 42 Conductive Pattern 43 Adsorption Collet 44 CCD camera

Claims (5)

少なくとも導電性材料から成るアイランド及び該アイランド近傍から外側へと延在する複数のリードと、
前記アイランドの一主表面上には半導体素子が固着され、該半導体素子と前記リードの一端とは導電部材により電気的に接続され、少なくとも前記アイランド、前記リード及び前記半導体素子とを被覆する４つのコーナー部からなる樹脂封止体とを有する半導体装置において、
前記樹脂封止体の実装面と対向する表面には、前記樹脂封止体の３つのコーナー部にそれぞれ位置認識マークが前記樹脂封止体を形成する樹脂モールド時に前記表面から凹部となるように形成され、
前記３つのコーナー部の中で真ん中に位置する第１のコーナー部の近傍に配置された鏡面の位置認識マークは、前記第１のコーナー部の両側に位置する第２及び第３のコーナー部の近傍に配置された梨地面の位置認識マークよりも、その大きさが小さいことを特徴とする半導体装置。An island of at least a conductive material and a plurality of leads extending outwardly from the vicinity of the island;
A semiconductor element is fixed on one main surface of the island, and the semiconductor element and one end of the lead are electrically connected by a conductive member, and cover at least the island, the lead, and the semiconductor element. In a semiconductor device having a resin sealing body composed of a corner portion,
On the surface opposite to the mounting surface of the resin sealing body, the position recognition marks are recessed from the surface at the time of resin molding for forming the resin sealing body at the three corner portions of the resin sealing body, respectively. Formed,
Mirror surface position recognition marks arranged in the vicinity of the first corner portion located in the middle of the three corner portions are the second and third corner portions located on both sides of the first corner portion. A semiconductor device characterized in that the size thereof is smaller than a position recognition mark on a pear ground arranged in the vicinity. 前記第１のコーナー部の近傍に配置された位置認識マークは二重丸形状であり、前記第２及び第３のコーナー部の近傍に配置された位置認識マークは一重の円形状であることを特徴とする請求項１に記載の半導体装置。  The position recognition mark arranged in the vicinity of the first corner portion has a double circular shape, and the position recognition mark arranged in the vicinity of the second and third corner portions has a single circular shape. The semiconductor device according to claim 1. 前記二重丸形状は、前記鏡面の円形状と、前記樹脂封止体を離型する際のイジェクタピンによる押圧跡との組み合わせから成ることを特徴とする請求項２に記載の半導体装置。  3. The semiconductor device according to claim 2, wherein the double round shape includes a combination of a circular shape of the mirror surface and a pressing mark by an ejector pin when releasing the resin sealing body. 4. 前記樹脂封止体の実装面には、前記樹脂封止体の３つのコーナー部にそれぞれ位置認識マークが形成され、
前記樹脂封止体の実装面側の位置認識マークは、前記樹脂封止体の表面側の位置認識マークに対応する位置に配置され、且つ同じ形状であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。On the mounting surface of the resin sealing body, position recognition marks are respectively formed at three corner portions of the resin sealing body,
The position recognition mark on the mounting surface side of the resin sealing body is disposed at a position corresponding to the position recognition mark on the surface side of the resin sealing body and has the same shape. 4. The semiconductor device according to any one of items 3. 前記樹脂封止体の表面の面積は、前記樹脂封止体を吸着する吸着装置の吸着領域内に前記位置認識マークが含まれる面積であり、
前記樹脂封止体の実装面側の位置認識マークは、前記樹脂封止体の表面側を前記吸着装置にて吸着した状態にて位置認識に利用されることを特徴とする請求項４に記載の半導体装置。The area of the surface of the resin sealing body is an area in which the position recognition mark is included in an adsorption region of a suction device that sucks the resin sealing body,
5. The position recognition mark on the mounting surface side of the resin sealing body is used for position recognition in a state where the surface side of the resin sealing body is sucked by the suction device. Semiconductor device.
JP2003011649A 2003-01-20 2003-01-20 Semiconductor device Expired - Fee Related JP4829468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003011649A JP4829468B2 (en) 2003-01-20 2003-01-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003011649A JP4829468B2 (en) 2003-01-20 2003-01-20 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008180369A Division JP5039652B2 (en) 2008-07-10 2008-07-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2004228168A JP2004228168A (en) 2004-08-12
JP4829468B2 true JP4829468B2 (en) 2011-12-07

Family

ID=32900489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003011649A Expired - Fee Related JP4829468B2 (en) 2003-01-20 2003-01-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4829468B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5039652B2 (en) * 2008-07-10 2012-10-03 オンセミコンダクター・トレーディング・リミテッド Semiconductor device
JP2009188423A (en) * 2009-04-16 2009-08-20 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
JP6437021B2 (en) * 2017-01-31 2018-12-12 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2004228168A (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US7112875B1 (en) Secure digital memory card using land grid array structure
JP4847525B2 (en) Integrated circuit implementation
WO2003065452A1 (en) A lead frame
US9887150B2 (en) Semiconductor device
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US20190214334A1 (en) Semiconductor device and method for manufacturing the same
JP4829468B2 (en) Semiconductor device
JP5039652B2 (en) Semiconductor device
JP4215814B2 (en) Manufacturing method of semiconductor device
JP2009188423A (en) Semiconductor device and manufacturing method thereof
TW200849419A (en) Semiconductor package and method for fabricating the same
TWI253762B (en) Packaging process of elements and manufactures thereof
CN210467806U (en) Semiconductor package assembly with convex micro pins
JP2006245459A (en) Manufacturing method of semiconductor device
JPH03177055A (en) Substrate for mounting semiconductor element
KR20010008926A (en) Method for fabricating multi-chip semiconductor package
JP4225794B2 (en) Semiconductor device
JP2001358276A (en) Semiconductor device and lead frame
JP3122586U (en) Multilayer chip package structure
JP2504538Y2 (en) LED array device
KR100537893B1 (en) Leadframe and multichip package using the same
JPH02308563A (en) Lead frame
JPS6344997Y2 (en)
KR100192329B1 (en) Lead frame process for semiconductor device
JPH0521649A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100112

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110916

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees