JP4829177B2 - ディスパッチ装置 - Google Patents
ディスパッチ装置 Download PDFInfo
- Publication number
- JP4829177B2 JP4829177B2 JP2007154460A JP2007154460A JP4829177B2 JP 4829177 B2 JP4829177 B2 JP 4829177B2 JP 2007154460 A JP2007154460 A JP 2007154460A JP 2007154460 A JP2007154460 A JP 2007154460A JP 4829177 B2 JP4829177 B2 JP 4829177B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- processor
- time slice
- tick
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
図1〜図6を用いてこの発明の実施の形態1を説明する。図1は、この発明におけるディスパッチ装置が適用される対称型マルチプロセッサシステムの実施の形態1の構成を示す図である。図1において、対称型マルチプロセッサは、プログラム記憶部128、複数(この場合は4つ)のプロセッサ100〜103、ティックタイマ104〜107、記憶部108、およびディスパッチ装置109を備えている。
図7を参照してこの発明の実施の形態2を説明する。先の実施の形態1のディスパッチ装置は、タイムスライス変更処理において、タイムスライス変更要求を通知したプロセッサを対象としてタイムスライスの変更を行ったが、この実施の形態2のディスパッチ装置は、要求されたタイムスライスを設定する最適なプロセッサを選択して実行対象プログラムを実行するプロセッサを変更するものである。
104,105,106,107 ティックタイマ
108 記憶部
109 ディスパッチ装置
110 ディスパッチ処理部
111 プロセッサ選択部
112 タイムスライス管理部
113,114,115,116 プログラム群
117 プログラム情報記憶領域
118 タイムスライス記憶領域
119 タイムスライスカウンタ記憶領域
120,121,122,123 ランキュー記憶領域
124,125,126,127 ティック値記憶領域
128 プログラム記憶部
Claims (5)
- 複数のプロセッサと、これらのプロセッサに1対1に対応付けられ定周期割込みを発生させるティックタイマと、前記複数のプロセッサに対応付けられ当該プロセッサに割当てた実行待ちプログラムが登録されるランキューとを有する対称型マルチプロセッサシステムに適用され、前記ティックタイマが発生する定周期割込みの回数をカウントして当該プロセッサが実行するプログラムの実行割当時間を計測して時分割で前記複数のプロセッサにプログラムを割当てるディスパッチ装置であって、
前記実行割当時間の計測が終了すると、計測が終了した実行割当時間のプログラムを実行していたプロセッサに対応するランキューに登録されたすべての実行待ちプログラムの実行割当時間に基づいて当該ティックタイマが発生する定周期割込みの発生周期を選択し、選択した発生周期を当該ティックタイマに設定して定周期割込みの発生周期を変更するとともに、当該ランキューに登録されている各実行待ちプログラムの実行割当時間および選択した発生周期に基づいて定周期割込みの回数のカウント値を変更するタイムスライス管理部、
を備えることを特徴とするディスパッチ装置。 - 前記タイムスライス管理部は、
発生周期が、前記ランキューに登録された実行待ちプログラムの中でつぎにプロセッサが実行するプログラムの実行割当時間の約数の場合には現在の発生周期を選択し、発生周期が、前記ランキューに登録された実行待ちプログラムの中でつぎにプロセッサが実行するプログラムの実行割当時間の約数ではない場合には前記ランキューに登録されたすべての実行待ちプログラムの実行割当時間の最大公約数を発生周期として選択すること、
を特徴とする請求項1に記載のディスパッチ装置。 - 前記プロセッサから要求されたプログラムの実行割当時間および各ティックタイマの発生周期に基づいて要求されたプログラムを実行するプロセッサを選択するプロセッサ選択部、
をさらに備え、
前記プロセッサ選択部によって選択されたプロセッサに対応するランキューに要求されたプログラムを登録すること、
を特徴とする請求項1または2に記載のディスパッチ装置。 - 前記プロセッサ選択部は、
前記ティックタイマの発生周期が要求されたプログラムの実行割当時間の約数となるか否かを判定し、約数となる発生周期が存在する場合には約数となる発生周期のティックタイマに対応付けられたプロセッサを選択し、約数となる発生周期が存在しない場合には、発生周期の中で最も小さい値の発生周期のティックタイマに対応付けられたプロセッサを選択すること、
を特徴とする請求項3に記載のディスパッチ装置。 - 前記プロセッサ選択部は、
約数となる発生周期が複数存在する場合には、約数となる発生周期の値が最も大きいティックタイマに対応付けられたプロセッサを選択すること、
を特徴とする請求項4に記載のディスパッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154460A JP4829177B2 (ja) | 2007-06-11 | 2007-06-11 | ディスパッチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007154460A JP4829177B2 (ja) | 2007-06-11 | 2007-06-11 | ディスパッチ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305351A JP2008305351A (ja) | 2008-12-18 |
JP4829177B2 true JP4829177B2 (ja) | 2011-12-07 |
Family
ID=40233983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007154460A Expired - Fee Related JP4829177B2 (ja) | 2007-06-11 | 2007-06-11 | ディスパッチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4829177B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5376042B2 (ja) * | 2010-03-18 | 2013-12-25 | 富士通株式会社 | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム |
JP5591031B2 (ja) * | 2010-08-25 | 2014-09-17 | キヤノン株式会社 | マルチプロセッサシステム、その制御方法及びプログラム |
CN102081555B (zh) * | 2011-02-24 | 2013-02-27 | 华为技术有限公司 | 调整时钟中断周期的方法和装置 |
US8381011B2 (en) | 2011-02-24 | 2013-02-19 | Huawei Technologies Co., Ltd. | Adjusting period of clock interruption that triggers processing of processes in run queue at plural threshold depth levels |
JP5614346B2 (ja) * | 2011-03-17 | 2014-10-29 | 富士通株式会社 | 試験方法、試験プログラム、及び情報処理装置 |
US9187324B2 (en) | 2012-08-30 | 2015-11-17 | Element 1 Corp. | Hydrogen generation assemblies and hydrogen purification devices |
US10983823B2 (en) | 2017-01-25 | 2021-04-20 | Mitsubishi Electric Corporation | Computer apparatus, task initiation method, and computer readable medium |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104145A (ja) * | 1986-10-21 | 1988-05-09 | Fanuc Ltd | タイマ割込処理方法 |
JPH04199255A (ja) * | 1990-11-26 | 1992-07-20 | Pfu Ltd | マルチプロセッサシステムのタイマ制御方式 |
JPH08328881A (ja) * | 1995-05-29 | 1996-12-13 | Nec Corp | タスクのスケジューリング方式 |
JPH09114679A (ja) * | 1995-10-17 | 1997-05-02 | Canon Inc | タイミング信号発生装置 |
-
2007
- 2007-06-11 JP JP2007154460A patent/JP4829177B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008305351A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4829177B2 (ja) | ディスパッチ装置 | |
US9400686B2 (en) | Process grouping for improved cache and memory affinity | |
KR101651871B1 (ko) | 멀티코어 시스템 상에서 단위 작업을 할당하는 방법 및 그 장치 | |
Kim et al. | Constraint-aware VM placement in heterogeneous computing clusters | |
US10140141B2 (en) | Measuring accumulated load values of first level and second level virtual machines for modifying resource allocation | |
JP2008171293A (ja) | 仮想計算機システムのスケジューリング方法 | |
JP6446125B2 (ja) | リソースリーク検出の方法、装置及びシステム | |
KR20130088513A (ko) | 멀티코어 시스템의 태스크 분배 방법 및 장치 | |
KR101553650B1 (ko) | 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법 | |
JP2015036873A (ja) | キャッシュメモリ制御プログラム,キャッシュメモリを内蔵するプロセッサ及びキャッシュメモリ制御方法 | |
KR20190082308A (ko) | 듀얼 모드 로컬 데이터 저장 | |
JP6201591B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2009223842A (ja) | 仮想計算機制御プログラム及び仮想計算機システム | |
JP5820525B2 (ja) | 仮想計算機のスケジュールシステム及びその方法 | |
JP5178778B2 (ja) | 仮想計算機およびcpu割り当て方法 | |
WO2014141419A1 (ja) | 仮想計算機システムおよびスケジューリング方法 | |
US9223615B2 (en) | Apparatus and method for thread progress tracking | |
US8943503B2 (en) | Apparatus and method for thread progress tracking using deterministic progress index | |
JP2010282550A (ja) | 仮想計算機システム及びその物理資源の割当方法 | |
JP6426495B2 (ja) | コンピュータシステム、cpuリソース管理方法、および、cpuリソース管理プログラム | |
JPH0612395A (ja) | マルチプロセサシステムにおけるタスク割り付け方法 | |
JP2019082819A (ja) | アクセラレータ部の利用に対する課金を支援するシステム及び方法 | |
JP5905412B2 (ja) | 仮想計算機システム及びプロセッサ性能測定方法 | |
JP2006059052A (ja) | 仮想計算機システム | |
JP2011209846A (ja) | マルチプロセッサシステムとそのタスク割り当て方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |