JP5591031B2 - マルチプロセッサシステム、その制御方法及びプログラム - Google Patents
マルチプロセッサシステム、その制御方法及びプログラム Download PDFInfo
- Publication number
- JP5591031B2 JP5591031B2 JP2010188473A JP2010188473A JP5591031B2 JP 5591031 B2 JP5591031 B2 JP 5591031B2 JP 2010188473 A JP2010188473 A JP 2010188473A JP 2010188473 A JP2010188473 A JP 2010188473A JP 5591031 B2 JP5591031 B2 JP 5591031B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processor means
- designated
- time
- executing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
本発明の第1の実施形態について説明する。
図1は、第1の実施形態によるマルチプロセッサシステムの構成例を示す概念図である。図1(A)において、101はマルチプロセッサシステム全体を管理するオペレーティングシステムであり、102はそれぞれがタスクあるいはスレッドを処理する複数のプロセッサ部である。また、103は時刻管理に係る割込みを単位時間毎に発生する単位時間割込み発生部であり、104はプロセッサ部102間における通信の制御等を行うプロセッサ間通信部であり、110はアプリケーションである。
図2(A)は、オペレーティングシステムにおけるセットアップ処理を示すフローチャートである。セットアップ処理を開始すると、ステップS201にて、オペレーティングシステム101は、単位時間割込み発生部103により発生する割込み処理としてのチック処理を実行するプロセッサ部102を設定する。ここで、セットアップ処理はシステム起動時に実行されるので、ステップS201においては、チック処理を実行するプロセッサ部として、どのプロセッサ部を設定しても実行性能に対する影響は少ない。例えば、オペレーティングシステム101が、プロセッサ番号“0”(図1の例ではPU0)のプロセッサ部102にてセットアップ処理を主に実行するのであれば、そのプロセッサ部に設定することも可能である。次に、ステップS202にて、オペレーティングシステム101は、単位時間割込み発生部103から単位時間毎に割込みが発生するように設定し、セットアップ処理を終了する。このセットアップ処理によって、システムを起動してから最初にチック処理を実行するプロセッサ部102が設定される。
図3は、オペレーティングシステムにおけるチック処理及びタイマ処理の流れを示すフローチャートである。ステップS301にて、オペレーティングシステム101は、内部処理部105で管理する現在時刻111を単位時刻分更新して、ステップS302へ進む。ステップS302にて、オペレーティングシステム101は、タイマキュー部108を参照することで、現在時刻に実行すべきユーザタイマ処理が存在するか否かを判断する。ステップS302での判断の結果、実行すべきユーザタイマ処理が存在する場合にはステップS303へ進み、存在しない場合にはステップS306へ進む。
図4は、第1の実施形態におけるプロセッサ間通信の受信処理を示すフローチャートである。このプロセッサ間通信の受信処理は、図3に示したステップS305でのプロセッサ間通信の送信処理に対応した処理である。ステップS401にて、プロセッサ間通信によって発生した割込み処理として、タイマキュー部108が参照され、現在のプロセッサ部102で実行すべきユーザタイマ処理が存在するか否かが判断される。判断の結果、実行すべきユーザタイマ処理が存在する場合にはステップS402へ進み、実行すべきユーザタイマ処理が存在しない場合にはプロセッサ間通信の受信処理を終了する。ステップS402では、実行すべきユーザタイマ処理が実行され、タイマキュー部108から該当する依頼の構造体が削除されて、ステップS401へ進む。このプロセッサ間通信の受信処理により、同時刻において別のプロセッサ部102で実行すべきユーザタイマ処理を実行することが可能になる。
次に、本発明の第2の実施形態について説明する。
図7は、第2の実施形態によるマルチプロセッサシステムの構成例を示す概念図である。この図7において、図1に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。第2の実施形態によるマルチプロセッサシステムは、図1(A)に示した第1の実施形態によるマルチプロセッサシステムが有する各部に加え、さらに休止(HALT)状態のプロセッサ部102を起床させるプロセッサ起床部112を有する。
なお、第2の実施形態に係るその他の構成及び動作は、前述した第1の実施形態と同様である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、前述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (10)
- それぞれがタスクあるいはスレッドを処理する複数のプロセッサ手段を有するマルチプロセッサシステムのコンピュータに当該マルチプロセッサシステムの制御方法を実行させるプログラムであって、
指定された時刻に指定された処理を前記プロセッサ手段で実行させるタイマ機能に係る依頼を受け、当該依頼を保持手段に登録する登録ステップと、
前記保持手段に登録されている前記タイマ機能に係る依頼の情報に基づいて、前記指定された処理を実行するプロセッサ手段を指定するプロセッサ指定ステップと、
単位時間毎に発生される割込み処理の回数により現在時刻を取得する内部処理ステップと、
前記複数のプロセッサ手段の内、前記現在時刻の次の前記指定された時刻に前記指定された処理を実行するプロセッサ手段を、前記割込み処理が実行されるプロセッサ手段として設定する内部処理切替ステップとを前記コンピュータに実行させる、ことを特徴とするプログラム。 - 前記内部処理切替ステップにて、前記割込み処理が実行されるプロセッサ手段として設定可能な前記プロセッサ手段が複数ある場合には、当該複数のプロセッサ手段の内の1つを前記割込み処理が実行されるプロセッサ手段として設定し、
前記タイマ機能に係る依頼により指定された処理の実行は、当該設定されたプロセッサ手段より他の前記プロセッサ手段に指示することを特徴とする請求項1記載のプログラム。 - 前記現在時刻の次の前記指定された時刻に前記指定された処理を実行する前記プロセッサ手段が休止状態である場合には、前記内部処理切替ステップにて、直前に設定されていたプロセッサ手段を前記割込み処理が実行されるプロセッサ手段として設定し、前記タイマ機能に係る依頼により指定された処理は、前記休止状態のプロセッサ手段を起床させ当該プロセッサ手段で実行させることを特徴とする請求項1又は2記載のプログラム。
- 前記現在時刻の次の前記指定された時刻に前記指定された処理を実行する前記プロセッサ手段が休止状態である場合には、前記内部処理切替ステップにて、前記休止状態のプロセッサ手段を起床させ、当該プロセッサ手段で前記割込み処理及び前記タイマ機能に係る依頼により指定された処理を実行させることを特徴とする請求項1又は2記載のプログラム。
- 前記現在時刻の次の前記指定された時刻に前記指定された処理を実行する前記プロセッサ手段が休止状態である場合には、前記内部処理切替ステップにて、直前に設定されていたプロセッサ手段を前記割込み処理が実行されるプロセッサ手段として設定し、当該プロセッサ手段で前記タイマ機能に係る依頼により指定された処理を実行させることを特徴とする請求項1又は2記載のプログラム。
- 前記タイマ機能に係る依頼により指定された処理を実行させる前記プロセッサ手段に、特定のプロセッサ手段又は複数の任意のプロセッサ手段を指定できることを特徴とする請求項1〜5の何れか1項に記載のプログラム。
- それぞれがタスクあるいはスレッドを処理する複数のプロセッサ手段を有するマルチプロセッサシステムの制御方法であって、
指定された時刻に指定された処理を前記プロセッサ手段で実行させるタイマ機能に係る依頼を受け、当該依頼を保持手段に登録する登録工程と、
前記保持手段に登録されている前記タイマ機能に係る依頼の情報に基づいて、前記指定された処理を実行するプロセッサ手段を指定するプロセッサ指定工程と、
単位時間毎に発生される割込み処理の回数により現在時刻を取得する内部処理工程と、
前記複数のプロセッサ手段の内、前記現在時刻の次の前記指定された時刻に前記指定された処理を実行するプロセッサ手段を、前記割込み処理が実行されるプロセッサ手段として設定する内部処理切替工程とを有する、ことを特徴とする制御方法。 - それぞれがタスクあるいはスレッドを処理する複数のプロセッサ手段と、
前記プロセッサ手段で指定された時刻に指定された処理を実行させるタイマ機能に係る依頼を管理するタイマ機能管理手段と、
前記タイマ機能管理手段で管理されている前記タイマ機能に係る依頼の情報に基づいて、前記指定された処理を実行するプロセッサ手段を指定するプロセッサ指定手段と、
単位時間毎に発生される割込み処理の回数により現在時刻を取得する内部処理手段と、
前記複数のプロセッサ手段の内、前記現在時刻の次の前記指定された時刻に前記指定された処理を実行するプロセッサ手段を、前記割込み処理が実行されるプロセッサ手段として設定する内部処理切替手段とを備える、ことを特徴とするマルチプロセッサシステム。 - 単位時間毎に前記割込み処理を発生する単位時間割込み発生手段をさらに備えることを特徴とする請求項8記載のマルチプロセッサシステム。
- 前記タイマ機能管理手段は、前記タイマ機能に係る依頼を前記指定された時刻の順に保持するタイマキュー手段を備えることを特徴とする請求項8又は9記載のマルチプロセッサシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188473A JP5591031B2 (ja) | 2010-08-25 | 2010-08-25 | マルチプロセッサシステム、その制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188473A JP5591031B2 (ja) | 2010-08-25 | 2010-08-25 | マルチプロセッサシステム、その制御方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012048379A JP2012048379A (ja) | 2012-03-08 |
JP2012048379A5 JP2012048379A5 (ja) | 2013-09-12 |
JP5591031B2 true JP5591031B2 (ja) | 2014-09-17 |
Family
ID=45903198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010188473A Expired - Fee Related JP5591031B2 (ja) | 2010-08-25 | 2010-08-25 | マルチプロセッサシステム、その制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5591031B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4829177B2 (ja) * | 2007-06-11 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | ディスパッチ装置 |
-
2010
- 2010-08-25 JP JP2010188473A patent/JP5591031B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012048379A (ja) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI783355B (zh) | 深度學習模型的分布式訓練方法以及裝置 | |
US10503542B2 (en) | Systems, methods and devices for work placement on processor cores | |
JP5433837B2 (ja) | 仮想計算機システム、仮想計算機の制御方法及びプログラム | |
JP4370336B2 (ja) | 低消費電力ジョブ管理方法及び計算機システム | |
US9286115B2 (en) | Performant runtime pause with no CPU utilization | |
KR101332840B1 (ko) | 병렬 컴퓨팅 프레임워크 기반의 클러스터 시스템, 호스트 노드, 계산 노드 및 어플리케이션 실행 방법 | |
TWI573075B (zh) | 持續及有彈性之工作處理 | |
JP2010165259A (ja) | 情報処理装置および情報処理方法 | |
JP5347451B2 (ja) | マルチプロセッサシステム、競合回避プログラム及び競合回避方法 | |
WO2014101561A1 (zh) | 单个处理器上实现多应用并行处理的方法及装置 | |
KR20120115398A (ko) | 전자 디바이스에서 전력을 제어하는 시스템 및 방법 | |
JP2012198843A (ja) | 仮想サーバ調整システム、仮想サーバ制御装置及びプログラム | |
JP2011044110A (ja) | ソフトウェアプログラム実行装置、ソフトウェアプログラム実行方法、及びプログラム | |
JP2016126426A (ja) | マルチコアシステム、マルチコアプロセッサ、並列処理方法及び並列処理制御プログラム | |
JP2001306341A (ja) | コンピュータシステムおよびコンピュータ読み取り可能な記録媒体 | |
JP5591031B2 (ja) | マルチプロセッサシステム、その制御方法及びプログラム | |
TWI442323B (zh) | 用於多核心/眾核心的工作排程與分配管理架構及其方法 | |
JP2010277177A (ja) | マルチオペレーティングシステム制御方法及びプロセッサシステム | |
US11645115B2 (en) | Systems, methods and devices for standby power savings | |
JP2016184315A (ja) | 電子制御装置 | |
TWI472910B (zh) | 節省系統資源之方法及運用其方法之作業系統 | |
Karande et al. | Task management for heterogeneous multi-core scheduling | |
JP2007193744A (ja) | 情報処理装置、プログラム、およびスケジューリング方法 | |
Chen et al. | Eres: An energy-aware real-time elastic scheduling algorithm in clouds | |
JP2019109600A (ja) | 情報処理装置、計算機制御方法、および計算機制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5591031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |