JP4817255B2 - 光半導体素子及びその製造方法 - Google Patents

Description

本発明は、光半導体素子及びその製造方法に関し、特に、導波路の両側に回折格子を配置した光半導体素子及びその製造方法に関する。

分布帰還型半導体（ＤＦＢ）レーザ素子の構造として、成長層の表面に回折格子を形成した後、その上に半導体層を再成長させた構造（再成長構造）と、すべての半導体層を形成した後に、その表面から部分的にエッチングすることにより回折格子を形成した構造（垂直回折格子構造）とが知られている。半導体層の成長回数が増えると、製造コスト増につながるため、低コスト化が求められる市場分野で使用されるＤＦＢレーザは、垂直回折格子構造とすることが好ましい。

図１０Ａに、垂直回折格子構造のＤＦＢレーザ素子の平断面図を示し、図１０Ｂに、図１０Ａの一点鎖線１０Ｂ−１０Ｂにおける断面図を示す。図１０Ｂの一点鎖線１０Ａ−１０Ａにおける断面図が図１０Ａに相当する。このようなＤＦＢレーザ素子は、例えば下記の特許文献１に開示されている。

図１０Ａに示すように、半導体基板１００の表面に、相互に反対方向を向く一対の端面の一方から他方へ伸びる導波路領域１０１が画定されている。導波路領域１０１の両側に回折格子１０２が配置されている。一対の端面には、それぞれ無反射膜または高反射膜１０３及び１０４が形成されている。

図１０Ｂに示すように、半導体基板１００の上に、下側クラッド層１１０、導波層１１１、活性層１１２、上側クラッド層１１３、及びコンタクト層１１４がこの順番に積層されている。回折格子１０２は、上側クラッド層１１３の途中まで達する複数の凹部内に充填された低屈折率部材により構成されている。コンタクト層１１４の上に、上側電極１１５が形成され、半導体基板１００の底面に下側電極１１６が形成されている。

図１０Ａ及び図１０Ｂに示したＤＦＢレーザ素子においては、例えば基板１００をへき開することにより、導波路領域１０１の両端の端面が形成される。基板のへき開時に、回折格子内に亀裂が生じやすいため、目標とする位置に端面を形成することが困難である。例えば、目標とする位置から回折格子の１周期分だけずれた位置に端面が形成される場合がある。さらに、一方の回折格子の端面と他方の回折格子との端面との位置が揃わない場合もある。

下記の特許文献２に、端面近傍に回折格子を配置しない再成長型構造のＤＦＢレーザ素子が開示されている。この構造を、垂直回折格子構造のＤＦＢレーザ素子に適用することが可能である。

図１０Ｃに、特許文献２の構造を採用した垂直回折格子構造のＤＦＢレーザ素子の平断面図を示す。ＤＦＢレーザ素子の端面近傍に、回折格子１０２が配置されていない領域１１８が設けられている。このＤＦＢレーザ素子では、回折格子１０２がへき開面から離れているため、へき開時に、回折格子内に亀裂が発生しにくい。

特開平８−１６７７５９号公報 特開２００５−３５３７６１号公報

再成長構造のＤＦＢレーザ素子では、導波路を画定するためのリッジが、ＤＦＢレーザ素子の一方の端面から他方の端面まで達する。このため、導波路の全域において、幅方向に関する光閉じ込めが実現される。ところが、垂直回折格子構造のＤＦＢレーザ素子においては、図１０Ａや図１０Ｃの回折格子１０２により、光が幅方向に閉じ込められる。ＤＦＢレーザ素子の端面近傍の領域１１８に回折格子が形成されていないため、この領域では、幅方向に関する光閉じ込めが実現されず、厚さ方向に関してのみ光閉じ込めが実現される。すなわち、領域１１８は、スラブ導波路として作用する。

このため、回折格子１０２の配置されていない領域１１８内に閉じ込められた光の横モードの形状が所望の形状から変化する。これにより、ＤＦＢレーザ素子と光ファイバとの結合効率が低下してしまう。

本発明の目的は、再現性よく目標位置に端面を形成することができ、かつ光ファイバとの結合効率の低下を抑制することができる光半導体素子を提供することである。本発明の他の目的は、この光半導体素子の製造方法を提供することである。

本発明の一観点によると、
相互に反対方向を向く一対の端面を有する半導体基板と、
前記半導体基板の上に形成された活性層と、
前記活性層の上に形成され、該活性層の屈折率よりも小さな屈折率を持つ上側クラッド層と、
前記半導体基板の一方の端面から他方の端面まで延在し、両端に端部領域が画定され、内部に分布帰還領域が画定された導波路領域の、該分布帰還領域の両側の前記上側クラッド層内に配置された回折格子と、
前記導波路領域の端部領域の各々の両側の前記上側クラッド層内に配置され、前記上側クラッド層の屈折率よりも低い屈折率を持つ低屈折率領域と
を有する光半導体素子が提供される。

本発明の他の観点によると、
（ａ）半導体基板の上に、活性層、上側クラッド層を順次形成する工程と、
（ｂ）前記半導体基板の表面に、分布帰還領域と端部領域とが一方向に交互に配置された導波路領域が画定されており、該分布帰還領域の両側に、該導波路領域の長さ方向に周期的に配置された複数の第１の凹部を形成するとともに、該端部領域の両側にも、該導波路領域の長さ方向に関して、該分布帰還領域の両側に配置された凹部よりも長い第２の凹部を形成する工程と、
（ｃ）前記端部領域において、前記導波路領域の長さ方向と交差する切断面が現れるように、前記半導体基板を切断する工程と
を有する光半導体素子の製造方法が提供される。

低屈折率領域が配置されているため、回折格子の端部から素子の端面までの距離が長くなる。このため、へき開時に、回折格子に起因する亀裂が生じにくい。これにより、へき開面の位置の制御性を高めることができる。

図１Ａに、第１の実施例によるＤＦＢレーザ素子の平断面図を示し、図１Ｂに、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図を示す。図１Ｂの一点鎖線１Ａ−１Ａにおける断面が図１Ａに相当する。

図１Ａに示すように、相互に反対方向を向く一対の端面１５Ａ及び１５Ｂを有する半導体基板１５の表面に、一方の端面１５Ａから他方の端面１５Ｂまで延在する導波路領域２２が画定されている。一方の端面１５Ａから他方の端面１５Ｂに、及びその逆向きに、導波路領域２２に沿って光が導波される。導波路領域２２は、端部に配置される端部領域２２Ｂと、内部に配置される分布帰還領域２２Ａにより構成される。

分布帰還領域２２Ａの両側に、回折格子２５が配置されている。端部領域２２Ｂの各々の両側に、低屈折領域２６が配置されている。回折格子２５によって分布帰還領域２２Ａの幅Ｗ_Ａが規定される。低屈折領域２６によって、端部領域２２Ｂの各々の幅Ｗ_Ｂが規定される。分布帰還領域２２Ａの幅Ｗ_Ａは、例えば２μｍであり、端部領域２２Ｂの幅Ｗ_Ｂは、例えば５μｍである。回折格子２５の各々の、導波方向に直交する方向に関する寸法（幅）Ｗ_Ｄは、例えば５μｍである。

回折格子２５の、導波方向に関する長さＬ_Ａは、例えば４４０μｍであり、低屈折率領域２６の、導波方向に関する寸法（長さ）Ｌ_Ｂは、例えば１０μｍである。回折格子２５の周期は、例えば１９２ｎｍである。また、回折格子２５と低屈折率領域２６とは、導波方向に関して間隔Ｌ_Ｃだけ離れて配置されており、その間隔Ｌ_Ｃは、例えば５μｍである。

一方の端面１５Ａに光学膜２８が形成され、他方の端面１５Ｂに、光学膜２９が形成されている。光学膜２８及び２９は、無反射膜、低反射膜、または高反射膜である。

図１Ｂに示すように、ｎ型ＧａＡｓからなる半導体基板１５の上に、ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓからなる下側クラッド層１６が形成されている。半導体基板１５は、その表面がＧａＡｓの（００１）面に相当する面方位を有する。下側クラッド層１６の厚さは、例えば１．４μｍである。

下側クラッド層１６の上に、ノンドープのＧａＡｓからなる厚さ３６ｎｍの導波層１７が形成されている。導波層１７の上に、活性層１８が形成されている。活性層１８は、ＩｎＡｓからなる量子ドット層と、ＧａＡｓからなる厚さ３６ｎｍの障壁層とが交互に１０層ずつ積層されて構成される。

活性層１８の上に、ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓからなる厚さ１．４μｍの上側クラッド層１９が形成されている。上側クラッド層１９の上に、ｐ型ＧａＡｓからなる厚さ０．４μｍのコンタクト層２０が形成されている。

コンタクト層２０及び上側クラッド層１９に、回折格子２５の平面パターンに整合する複数の凹部２５Ａ、及び低屈折率領域２６の平面パターンに整合する複数の凹部２６Ａが形成されている。これらの凹部内に、上側クラッド層１９の屈折率よりも低い屈折率を有する樹脂が充填されている。凹部２５Ａ内に充填された樹脂が回折格子２５を構成し、凹部２６Ａ内に充填された樹脂が低屈折率領域２６を構成する。

下側クラッド層１６及び上側クラッド層１９の屈折率は、活性層１８の屈折率よりも低い。

コンタクト層２０の上に、上部電極３５が形成され、半導体基板１５の底面に下部電極３６が形成されている。上部電極３５は、ＡｕＺｎ層とＡｕ層との２層構造を有し、回折格子２５及び低屈折率領域２６の上面をも覆う。下部電極３６は、ＡｕＧｅ層とＡｕ層との２層構造を有する。

次に、図２Ａ〜図８Ｂを参照して、第１の実施例による光半導体素子の製造方法について説明する。図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａは、製造途中段階の素子の平面図を示し、図２Ｂ、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ及び図８Ｂは、それぞれ図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ及び図８Ａの一点鎖線２Ｂ−２Ｂ、３Ｂ−３Ｂ、４Ｂ−４Ｂ、５Ｂ−５Ｂ、６Ｂ−６Ｂ、７Ｂ−７Ｂ、及び８Ｂ−８Ｂにおける断面図を示す。

図２Ｂに示すように、（００１）面を主面とするｎ型ＧａＡｓからなる半導体基板１５の上に、ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓからなる下側クラッド層１６、ノンドープのＧａＡｓからなる導波層１７、量子ドット層を含む活性層１８、ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓからなる上側クラッド層１９、及びｐ型ＧａＡｓからなるコンタクト層２０を、例えば分子線エピタキシャル成長（ＭＢＥ）により形成する。活性層１８を構成する量子ドット層は、自己形成法により形成することができる。

コンタクト層２０の上に、酸化シリコン（ＳｉＯ_２）からなる厚さ３００ｎｍのマスク層２１を、化学気相成長（ＣＶＤ）により形成する。マスク層２１に、回折格子の平面形状に整合する開口２１Ａを形成する。開口２１Ａは、電子ビーム露光用レジスト膜の形成、電子ビーム露光、レジスト膜の現像、マスク膜２１のエッチング、及びレジスト膜の除去の各工程を経て形成される。

図２Ａに示すように、半導体基板１５の表面に、行列状に配置されたチップ領域３０が画定されている。図２Ａでは、チップ領域３０の境界線を破線で示しているが、この境界線は仮想的なものであり、半導体基板１５の表面に境界線が形成されているわけではない。１つのチップ領域３０内に、１つの光半導体素子が形成される。後に形成される回折格子は、チップ領域３０内の行方向（図２Ａにおいて横方向）に関して周期構造を持つ。同一行に配置された複数のチップ領域内の回折格子は、列方向に関して同じ位置に配置され、同一列に配置された複数のチップ領域内の回折格子は、行方向に関して同じ位置に配置される。回折格子パターンの端部から、チップ領域３０の外周線までの距離は、図１Ａ及び図１Ｂに示した低屈折率領域２６の長さＬ_Ｂと、間隔Ｌ_Ｃとの合計値にほぼ等しい。すなわち、行方向に隣り合う２つの回折格子パターンは、Ｌ_Ｂ＋Ｌ_Ｃの２倍の間隔だけ隔てられている。

マスク層２１をエッチングマスクとして、コンタクト層２０及び上側クラッド層１９を、活性層１８の上面まで、または上側クラッド層１９の途中までエッチングする。このエッチングには、例えば塩素系ガスを用いたドライエッチングが採用される。

図３Ａ及び図３Ｂに示すように、コンタクト層２０及び上側クラッド層１９に、回折格子の平面パターンに整合した凹部２５Ａが形成される。凹部２５Ａを形成した後、マスク層２１を除去する。

図４Ａ及び図４Ｂに示すように、コンタクト層２０の上に、ＳｉＯ_２からなる厚さ３００ｎｍのマスク層３３を、ＣＶＤにより形成する。凹部２５Ａのアスペクト比が高いため、凹部２５Ａは酸化シリコンで埋め込まれない。

マスク層３３に、図１Ａ及び図１Ｂに示した低屈折率領域２６に整合する開口３３Ａを形成する。開口３３Ａは、行方向に隣り合う２つのチップ領域３０の一方の低屈折率領域２６から他方の低屈折率領域２６まで連続する。このため、開口３３Ａの各々の行方向の長さは、１つの低屈折領域２６の長さＬ_Ｂの２倍になる。

マスク層３３をエッチングマスクとして、コンタクト層２０及び上側クラッド層１９をエッチングする。エッチングの深さは、図３Ｂに示した凹部２５Ａの深さとほぼ同一とする。

図５Ａ及び図５Ｂに示すように、コンタクト層２０及び上側クラッド層１９に、低屈折領域２６の平面パターンに整合した凹部２６Ａが形成される。凹部２６Ａを形成した後、マスク層３３を除去する。

図６Ａ及び図６Ｂに示すように、凹部２５Ａ及び凹部２６Ａを、紫外線硬化樹脂等の絶縁材料で埋め込む。充填後、紫外線を照射することにより、樹脂を硬化させる。凹部２５Ａ及び２６Ａ内に充填される絶縁材料の屈折率は、上側クラッド層１９の屈折率よりも低い。

図７Ａ及び図７Ｂに示すように、コンタクト層２０の上に、ＡｕＺｎ／Ａｕからなる上部電極３５を形成し、半導体基板１５の底面に、ＡｕＧｅ／Ａｕからなる下部電極３６を形成する。

図８Ａに示すように、チップ領域３０の境界線に沿って、半導体基板１５をへき開する。へき開後、チップの端面に、図１Ａ及び図１Ｂに示したように、光学膜２８及び２９を形成する。チップ領域３０の、列方向に延在する境界線は、低屈折領域２６のほぼ中央を通過し、回折格子２５から、図１Ａに示した端部領域２２Ｂの長さＬ_Ｂ＋Ｌ_Ｃだけ離れている。このため、へき開時に亀裂が発生しにくくなり、目標位置にチップ端面を配置することができる。

第１の実施例による光半導体素子においては、上部電極３５及び下部電極３６から活性層１８にキャリアが注入される。回折格子２５及び低屈折領域２６の屈折率が、上部クラッド層１９の屈折率よりも低いため、回折格子２５の間及び低屈折領域２６の間の導波路領域２２に沿って導波路が形成される。

導波路領域２２の分布帰還領域２２Ａを伝搬する光の一部は、回折格子２５と結合することによって、ブラッグ反射される。分布帰還領域２２Ａ内で反射されなかった光は、端部領域２２Ｂを通過し、光学膜２８または２９を透過して外部に放射される。

端部領域２２Ｂ内では、低屈折率領域２６によって光が横方向に閉じ込められる。このため、光半導体素子と、その外部に配置される光ファイバとの結合効率の低下を抑制することができる。発明者らの理論計算によると、第１の実施例による光半導体素子と光ファイバとの結合効率が、低屈折率領域２６を配置せず、端部領域２２Ｂの長さを１５μｍに設定した光半導体素子と光ファイバとの結合効率よりも、約３０％高くなることがわかった。

第１の実施例では、低屈折率領域２６の長さＬ_Ｂを１０μｍにし、回折格子２５と低屈折率領域２６との間隔Ｌ_Ｃを５μｍにしたが、長さＬ_Ｂ及び間隔Ｌ_Ｃは、これらの長さに限定されない。低屈折領域２６の長さＬ_Ｂは、目標位置で再現性よくへき開するために十分な長さであればよい。一例として、長さＬ_Ｂ及び間隔Ｌ_Ｃを、それぞれ５μｍ及び１０μｍとしてもよい。この場合、低屈折率領域２６を配置せず、端部領域２２Ｂの長さを１５μｍに設定した光半導体素子と光ファイバとの結合効率よりも、約１０％高い結合効率が得られる。

へき開時の亀裂に起因する端面位置の変動を抑制する十分な効果を得るために、低屈折率領域２６の長さＬ_Ｂを、５μｍ以上にすることが好ましい。なお、低屈折率領域２６の長さＬ_Ｂを、回折格子２５を構成する凹部２５Ａの各々の導波方向の寸法（厚さ）よりも長くすると、低屈折率領域２６を、回折格子２５と明確に区別することができる。

上記第１の実施例において、回折格子２５と低屈折領域２６との間の間隔Ｌ_Ｃの領域は、光の横方向閉じ込めが行われない。すなわち、この部分は、厚さ方向にのみ光を閉じ込めるスラブ導波路として作用する。スラブ導波路が長くなると、光が横方向に広がってしまうため、間隔Ｌ_Ｃは、なるべく短くすることが好ましい。例えば、間隔Ｌ_Ｃを、回折格子２５の周期の１／２まで狭めることが好ましい。

凹部２５Ａと２６Ａとは、アスペクト比が著しく異なるため、両者を同一の工程で形成することが困難である。このため、第１の実施例では、まず凹部２５Ａを形成した後、異なるマスクを用いて凹部２６Ａを形成している。このため、マスク層３３に開口３３Ａを形成するときのフォトリソグラフィ工程において、既に形成されている凹部２５Ａを基準として、開口３３Ａの位置合わせを行わなければならない。間隔Ｌ_Ｃを狭くしすぎると、この位置合わせが困難になる。位置合わせの困難さを回避するために、第１の実施例では、間隔Ｌ_Ｃを５μｍとした。なお、光の横方向の広がりによる損失を抑制するために、間隔Ｌ_Ｃは、回折格子２５の周期の１０倍以下とすることがより好ましい。

なお、凹部２５Ａと２６Ａとを同一のエッチング工程で再現性よく形成できる場合には、１回のリソグラフィ工程で凹部２５Ａと２６Ａとを形成することができる。この場合には、回折格子２５と低屈折領域２６との間隔Ｌ_Ｃを、理想的な狭さ、すなわち回折格子２５の周期の１／２まで狭くすることが可能である。

第１の実施例では、端部領域２２Ｂの幅Ｗ_Ｂを、分布帰還領域２２Ａの幅Ｗ_Ａよりも広くしている。分布帰還領域２２Ａにおいては、回折格子２５が配置された領域への光の染み出しがあるため、横方向の光強度分布の広がりが、分布帰還領域２２Ａの幅Ｗ_Ａよりも広くなる。端部領域２２Ｂの幅Ｗ_Ｂを、分布帰還領域２２Ａの幅Ｗ_Ａより広くしておくことにより、分布帰還領域２２Ａと端部領域２２Ｂとの境界での放射損を低減することができる。端部領域２２Ｂの幅Ｗ_Ｂを、分布帰還領域２２Ａの幅Ｗ_Ａよりも０．５μｍ以上広くすることにより、放射損を十分低減させることができる。

なお、光半導体素子の用途によっては、端部領域２２Ｂの幅Ｗ_Ｂを、分布帰還領域２２Ａの幅Ｗ_Ａと等しくしてもよいし、幅Ｗ_Ａより狭くしてもよい。例えば、端部領域２２Ｂの幅Ｗ_Ｂを狭くすると、高次の横モードが発生しにくくなる。また、端部領域２２Ｂの幅Ｗ_Ｂは、導波方向に関して一定にする必要はない。回折格子２５から離れるに従って、幅Ｗ_Ｂを徐々に広げてもよいし、狭めてもよい。

図９に、第２の実施例による光半導体素子の断面図を示す。第１の実施例では、凹部２５Ａ及び２６Ａが、活性領域１８の上面まで達していなかった。第２の実施例では、凹部２５Ａ及び２６Ａが、下側クラッド層１６まで達している。その他の構成は、第１の実施例による光半導体素子の構成と同一である。第２の実施例による光半導体素子は、「ハイメサ構造」と呼ばれる。

凹部２５Ａ及び２６Ａの深さが変わると、導波路の等価屈折率が変動する。このため、凹部２５Ａ及び２６Ａの深さに応じて導波路の等価屈折率を算出し、算出結果に基づいて回折格子２５の周期を決定する必要がある。

第２の実施例では、分布帰還領域２２Ａと端部領域２２Ｂとの両方をハイメサ構造としたが、いずれか一方のみをハイメサ構造としてもよい。

上記第１及び第２の実施例では、活性層１８を量子ドット構造としたが、その他の構造としてもよい。例えば、量子井戸構造、量子細線構造、バルク構造としてもよい。また、活性層１８として、ｐ型ドープした量子ドット活性層を採用してもよい。

また、上記第１及び第２の実施例では、ｎ型ＧａＡｓ基板上に、ＩｎＡｓ／ＡｌＧａＡｓ系化合物半導体層を成長させた構造を採用したが、その他の材料の組み合わせを採用することも可能である。例えば、ＩｎＰ基板上に、ＧａＩｎＡｓＰ系化合物半導体層や、ＡｌＧａＩｎＡｓ系化合物半導体層を成長させた構造を採用することも可能である。

さらに、半導体基板１５及び下側クラッド層１６をｐ型とし、上側クラッド層１９をｎ型としてもよい。

また、半導体基板１５として、高抵抗基板を採用してもよい。この場合には、半導体基板１５の底面に下部電極を形成することができないため、下部クラッド層１６まで達する凹部を形成し、その底面に電極を形成することになる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

上記実施例から、以下の付記に示す発明が導出される。

（付記１）
相互に反対方向を向く一対の端面を有する半導体基板と、
前記半導体基板の上に形成された活性層と、
前記活性層の上に形成され、該活性層の屈折率よりも小さな屈折率を持つ上側クラッド層と、
前記半導体基板の一方の端面から他方の端面まで延在し、両端に端部領域が画定され、内部に分布帰還領域が画定された導波路領域の、該分布帰還領域の両側の前記上側クラッド層内に配置された回折格子と、
前記導波路領域の端部領域の各々の両側の前記上側クラッド層内に配置され、前記上側クラッド層の屈折率よりも低い屈折率を持つ低屈折率領域と
を有する光半導体素子。

（付記２）
前記低屈折領域の、導波方向に関する長さが、５μｍ以上である付記１に記載の光半導体素子。

（付記３）
前記回折格子は、前記上側クラッド層に形成され、前記導波路領域の導波方向に周期的に配置された複数の凹部を含み、該凹部の側壁が該導波路領域の幅を規定している付記１または２に記載の光半導体素子。

（付記４）
前記回折格子の凹部内に、前記上側クラッド層の屈折率よりも低い屈折率を有する材料が充填されている付記３に記載の光半導体素子。

（付記５）
前記低屈折率領域は、前記上側クラッド層に形成された凹部を含む付記３または４に記載の光半導体素子。

（付記６）
前記低屈折率領域の凹部内に、前記上側クラッド層の屈折率よりも低い屈折率を有する材料が充填されている付記５に記載の光半導体素子。

（付記７）
前記端部領域の各々の両側に配置された一対の低屈折率領域の間隔が、前記分布帰還領域の幅よりも広い付記３乃至６のいずれか１項に記載の光半導体素子。

（付記８）
前記回折格子と前記低屈折率領域とは、導波方向に関して、該回折格子の周期の１／２以上の間隔を隔てて配置されている付記１乃至７のいずれか１項に記載の光半導体素子。

（付記９）
前記回折格子と前記低屈折率領域との前記間隔が、該回折格子の周期の１０倍以下である付記８に記載の光半導体素子。

（付記１０）
（ａ）半導体基板の上に、活性層、上側クラッド層を順次形成する工程と、
（ｂ）前記半導体基板の表面に、分布帰還領域と端部領域とが一方向に交互に配置された導波路領域が画定されており、該分布帰還領域の両側に、該導波路領域の長さ方向に周期的に配置された複数の第１の凹部を形成するとともに、該端部領域の両側にも、該導波路領域の長さ方向に関して、該分布帰還領域の両側に配置された該第１の凹部よりも長い第２の凹部を形成する工程と、
（ｃ）前記端部領域において、前記導波路領域の長さ方向と交差する切断面が現れるように、前記半導体基板を切断する工程と
を有する光半導体素子の製造方法。

（付記１１）
前記導波路領域の長さ方向に関する前記第２の凹部の長さが５μｍ以上である付記１０に記載の光半導体素子の製造方法。

（付記１２）
前記工程ｂが、
（ｂ１） 前記上側クラッド層の上に第１のマスクを形成し、該第１のマスクを使用して前記分布帰還領域の両側の前記上側クラッド層をエッチングすることにより、前記第１の凹部を形成する工程と、
（ｂ２） 前記第１のマスクを除去した後、前記上側クラッド層の上に第２のマスクを形成し、該第２のマスクを使用して前記端部領域の両側の前記上側クラッド層をエッチングすることにより、前記第２の凹部を形成する工程と
を含む付記１０または１１に記載の光半導体素子の製造方法。

（付記１３）
前記工程ｂと工程ｃとの間に、前記第１の凹部及び第２の凹部内に、前記上側クラッド層の屈折率よりも低い屈折率を持つ材料を充填する工程を含む付記１０乃至１２のいずれか１項に記載の光半導体素子の製造方法。

（１Ａ）は、第１の実施例による光半導体素子の平断面図であり、（１Ｂ）は、（１Ａ）の一点鎖線１Ｂ−１Ｂにおける断面図である。 （２Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（２Ｂ）は、（２Ａ）の一点鎖線２Ｂ−２Ｂにおける断面図である。 （３Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（３Ｂ）は、（３Ａ）の一点鎖線３Ｂ−３Ｂにおける断面図である。 （４Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（４Ｂ）は、（４Ａ）の一点鎖線４Ｂ−４Ｂにおける断面図である。 （５Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（５Ｂ）は、（５Ａ）の一点鎖線５Ｂ−５Ｂにおける断面図である。 （６Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（６Ｂ）は、（６Ａ）の一点鎖線６Ｂ−６Ｂにおける断面図である。 （７Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（７Ｂ）は、（７Ａ）の一点鎖線７Ｂ−７Ｂにおける断面図である。 （８Ａ）は、第１の実施例による光半導体素子の製造途中段階における平面図であり、（８Ｂ）は、（８Ａ）の一点鎖線８Ｂ−８Ｂにおける断面図である。 第２の実施例による光半導体素子の断面図である。 （１０Ａ）は、従来の光半導体素子の平断面図であり、（１０Ｂ）は、（１０Ａ）の一点鎖線１０Ｂ−１０Ｂにおける断面図であり、（１０Ｃ）は、（１０Ａ）に示した光半導体素子を改良したものの断面図である。

符号の説明

１５ 半導体基板
１６ 下側クラッド層
１７ 導波層
１８ 活性層
１９ 上側クラッド層
２０ コンタクト層
２１ マスク層
２２ 導波路領域
２２Ａ 分布帰還領域
２２Ｂ 端部領域
２５ 回折格子
２６ 低屈折率領域
２８、２９ 光学膜
３０ チップ領域
３３ マスク層
３５ 上部電極
３６ 下部電極
１００ 半導体基板
１０１ 導波路領域
１０２ 回折格子
１０３、１０４ 無反射膜、高反射膜
１１０ 下側クラッド層
１１１ 導波層
１１２ 活性層
１１３ 上側クラッド層
１１４ コンタクト層
１１５ 上側電極
１１６ 下側電極
１１８ 回折格子の配置されていない領域

Claims (10)

1. 相互に反対方向を向く一対の端面を有する半導体基板と、
   前記半導体基板の上に形成された活性層と、
   前記活性層の上に形成され、該活性層の屈折率よりも小さな屈折率を持つ上側クラッド層と、
   前記半導体基板の一方の端面から他方の端面まで延在し、両端に端部領域が画定され、内部に分布帰還領域が画定された導波路領域の、該分布帰還領域の両側の前記上側クラッド層内に配置された回折格子と、
   前記導波路領域の端部領域の各々の両側の前記上側クラッド層内に配置され、前記上側クラッド層の屈折率よりも低い屈折率を持つ低屈折率領域と
   を有する光半導体素子。
2. 前記低屈折領域の、導波方向に関する長さが、５μｍ以上である請求項１に記載の光半導体素子。
3. 前記回折格子は、前記上側クラッド層に形成され、前記導波路領域の導波方向に周期的に配置された複数の凹部を含み、該凹部の側壁が該導波路領域の幅を規定している請求項１または２に記載の光半導体素子。
4. 前記低屈折率領域は、前記上側クラッド層に形成された凹部を含む請求項３に記載の光半導体素子。
5. 前記端部領域の各々の両側に配置された一対の低屈折率領域の間隔が、前記分布帰還領域の幅よりも広い請求項３または４に記載の光半導体素子。
6. 前記回折格子と前記低屈折率領域とは、導波方向に関して、該回折格子の周期の１／２以上の間隔を隔てて配置されている請求項１乃至５のいずれか１項に記載の光半導体素子。
7. （ａ）半導体基板の上に、活性層、上側クラッド層を順次形成する工程と、
   （ｂ）前記半導体基板の表面に、分布帰還領域と端部領域とが一方向に交互に配置された導波路領域が画定されており、該分布帰還領域の両側に、該導波路領域の長さ方向に周期的に配置された複数の第１の凹部を形成するとともに、該端部領域の両側にも、該導波路領域の長さ方向に関して、該分布帰還領域の両側に配置された該第１の凹部よりも長い第２の凹部を形成する工程と、
   （ｃ）前記端部領域において、前記導波路領域の長さ方向と交差する切断面が現れるように、前記半導体基板を切断する工程と
   を有する光半導体素子の製造方法。
8. 前記導波路領域の長さ方向に関する前記第２の凹部の長さが５μｍ以上である請求項７に記載の光半導体素子の製造方法。
9. 前記工程ｂが、
   （ｂ１） 前記上側クラッド層の上に第１のマスクを形成し、該第１のマスクを使用して前記分布帰還領域の両側の前記上側クラッド層をエッチングすることにより、前記第１の凹部を形成する工程と、
   （ｂ２） 前記第１のマスクを除去した後、前記上側クラッド層の上に第２のマスクを形成し、該第２のマスクを使用して前記端部領域の両側の前記上側クラッド層をエッチングすることにより、前記第２の凹部を形成する工程とを含む請求項７または８に記載の光半導体素子の製造方法。
10. 前記工程ｂと工程ｃとの間に、前記第１の凹部及び第２の凹部内に、前記上側クラッド層の屈折率よりも低い屈折率を持つ材料を充填する工程を含む請求項７乃至９のいずれか１項に記載の光半導体素子の製造方法。

Images