JP4813442B2 - システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 - Google Patents
システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 Download PDFInfo
- Publication number
- JP4813442B2 JP4813442B2 JP2007287336A JP2007287336A JP4813442B2 JP 4813442 B2 JP4813442 B2 JP 4813442B2 JP 2007287336 A JP2007287336 A JP 2007287336A JP 2007287336 A JP2007287336 A JP 2007287336A JP 4813442 B2 JP4813442 B2 JP 4813442B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- health status
- determining
- enabling
- copy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/54—Link editing before load time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
110、114、118、122 CPU
112、116、120、124 割り込み要求レジスタ
130 システムバス
Claims (25)
- 第1プロセッサヘルスステータスを決定するステップと、
第2プロセッサヘルスステータスを決定するステップと、
前記第2プロセッサヘルスステータスを第1プロセッサに送信するステップと、
前記第1及び第2プロセッサヘルスステータスからグループヘルスステータスを決定するステップと、
前記グループヘルスステータスが前記第1プロセッサヘルスステータスに一致する場合、前記第1プロセッサによるブート処理の継続をイネーブルとするステップと、
前記グループヘルスステータスが前記第2プロセッサヘルスステータスに一致する場合、第2プロセッサによるブート処理の継続をイネーブルとするステップと、
前記第1プロセッサヘルスステータスが前記第2プロセッサヘルスステータスに等しいとき、前記第1プロセッサと前記第2プロセッサが共にブート処理の制御を共有することをイネーブルにするステップと、
から構成されることを特徴とする方法。 - 請求項1記載の方法であって、
前記第2プロセッサをイネーブルとするステップは、前記グループヘルスステータスの前記第2プロセッサへの送信を含むことを特徴とする方法。 - 請求項2記載の方法であって、
前記第2プロセッサヘルスステータスを送信するステップは、ヘルスステータスリクエストに応答するものであることを特徴とする方法。 - 請求項3記載の方法であって、さらに、
前記第2プロセッサによるハードウェアセマフォレジスタの読み出し前に、前記第1プロセッサにより前記ハードウェアセマフォレジスタを読み出すステップ、
を有することを特徴とする方法。 - 請求項1記載の方法であって、
前記第1プロセッサヘルスステータスを決定するステップは、第1ファームウェアインタフェーステーブルと第2ファームウェアインタフェーステーブルとを調べるため、ジェネリックプロセッサアブストラクションレイヤを使用するステップを含むことを特徴とする方法。 - 請求項5記載の方法であって、
前記ジェネリックプロセッサアブストラクションレイヤを使用するステップは、第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第1コピーと第2コピーを調べるステップを含むことを特徴とする方法。 - 請求項6記載の方法であって、
前記第1プロセッサヘルスステータスを決定するステップは、
前記第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第1コピーが、システムアブストラクションレイヤの関連する第1コピーを有するか決定するステップと、
前記第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第2コピーが、システムアブストラクションレイヤの関連する第2コピーを有するか決定するステップと、を含むことを特徴とする方法。 - 請求項1記載の方法であって、
前記第2プロセッサヘルスステータスを第1プロセッサに送信するステップは、プロセッサ間割り込みを前記第1プロセッサに送信するステップを含むことを特徴とする方法。 - 請求項8記載の方法であって、
前記プロセッサ間割り込みを前記第1プロセッサに送信するステップは、前記第1プロセッサが割り込みイネーブル解除されている場合、前記第2プロセッサヘルスステータスを第1プロセッサ割り込みリクエストレジスタに送信するステップを含むことを特徴とする方法。 - 請求項9記載の方法であって、
前記グループヘルスステータスを決定するステップは、前記第1プロセッサ割り込みリクエストから前記第2プロセッサヘルスステータスを抽出するステップを含むことを特徴とする方法。 - 請求項10記載の方法であって、さらに、
前記第2プロセッサに第2プロセッサリリースメッセージを送信することにより、前記第2プロセッサによるブート処理の継続をイネーブルとするステップを有することを特徴とする方法。 - 請求項11記載の方法であって、
前記第2プロセッサをイネーブルとするステップは、前記第2プロセッサリリースメッセージが前記第2プロセッサヘルスステータスに一致するグループヘルスステータスを有する場合、前記第2プロセッサをイネーブルとするステップを含むことを特徴とする方法。 - 第1プロセッサヘルスステータスを決定する手段と、
第2プロセッサヘルスステータスを決定する手段と、
前記第2プロセッサヘルスステータスを第1プロセッサに送信する手段と、
前記第1及び第2プロセッサヘルスステータスからグループヘルスステータスを決定する手段と、
前記グループヘルスステータスが前記第1プロセッサヘルスステータスに一致する場合、前記第1プロセッサによるブート処理の継続をイネーブルとする手段と、
前記グループヘルスステータスが前記第2プロセッサヘルスステータスに一致する場合、第2プロセッサによるブート処理の継続をイネーブルとする手段と、
前記第1プロセッサヘルスステータスが前記第2プロセッサヘルスステータスに等しいとき、前記第1プロセッサと前記第2プロセッサが共にブート処理の制御を共有することをイネーブルにする手段と、
から構成されることを特徴とする装置。 - 請求項13記載の装置であって、
前記第2プロセッサをイネーブルとする手段は、前記グループヘルスステータスの前記第2プロセッサへの送信を行う手段を含むことを特徴とする装置。 - 請求項14記載の装置であって、
前記第2プロセッサヘルスステータスを送信する手段は、ヘルスステータスリクエストに応答するものであることを特徴とする装置。 - 請求項15記載の装置であって、さらに、
前記第2プロセッサによるハードウェアセマフォレジスタの読み出し前に、前記第1プロセッサにより前記ハードウェアセマフォレジスタを読み出す手段を有することを特徴とする装置。 - 請求項16記載の装置であって、
前記第1プロセッサによりハードウェアセマフォレジスタを読み出す手段は、第1値を受け取る手段を含むことを特徴とする装置。 - 請求項13記載の装置であって、
前記第1プロセッサヘルスステータスを決定する手段は、第1ファームウェアインタフェーステーブルと第2ファームウェアインタフェーステーブルとを調べるため、ジェネリックプロセッサアブストラクションレイヤを使用する手段を含むことを特徴とする装置。 - 請求項18記載の装置であって、
前記ジェネリックプロセッサアブストラクションレイヤを使用する手段は、第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第1コピーと第2コピーを調べる手段を含むことを特徴とする装置。 - 請求項19記載の装置であって、
前記第1プロセッサヘルスステータスを決定する手段は、
前記第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第1コピーが、システムアブストラクションレイヤの関連する第1コピーを有するか決定する手段と、
前記第1プロセッサスペシフィックプロセッサアブストラクションレイヤの第2コピーが、システムアブストラクションレイヤの関連する第2コピーを有するか決定する手段と、を含むことを特徴とする装置。 - 請求項20記載の装置であって、
前記第2プロセッサヘルスステータスを第1プロセッサに送信する手段は、プロセッサ間割り込みを前記第1プロセッサに送信する手段を含むことを特徴とする装置。 - 請求項21記載の装置であって、
前記プロセッサ間割り込みを前記第1プロセッサに送信する手段は、前記第1プロセッサが割り込みイネーブル解除されている場合、前記第2プロセッサヘルスステータスを第1プロセッサ割り込みリクエストレジスタに送信する手段を含むことを特徴とする装置。 - 請求項22記載の装置であって、
前記グループヘルスステータスを決定する手段は、前記第1プロセッサ割り込みリクエストから前記第2プロセッサヘルスステータスを抽出する手段を含むことを特徴とする装置。 - 請求項23記載の装置であって、さらに、
前記第2プロセッサに第2プロセッサリリースメッセージを送信することにより、前記第2プロセッサによるブート処理の継続をイネーブルとする手段を有することを特徴とする装置。 - 請求項24記載の装置であって、
前記第2プロセッサをイネーブルとする手段は、前記第2プロセッサリリースメッセージが前記第2プロセッサヘルスステータスに一致するグループヘルスステータスを有する場合、前記第2プロセッサをイネーブルとする手段を含むことを特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/171,210 | 2002-06-11 | ||
US10/171,210 US7350063B2 (en) | 2002-06-11 | 2002-06-11 | System and method to filter processors by health during early firmware for split recovery architecture |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004511998A Division JP4263690B2 (ja) | 2002-06-11 | 2003-05-09 | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008117401A JP2008117401A (ja) | 2008-05-22 |
JP4813442B2 true JP4813442B2 (ja) | 2011-11-09 |
Family
ID=29711058
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004511998A Expired - Fee Related JP4263690B2 (ja) | 2002-06-11 | 2003-05-09 | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
JP2007287336A Expired - Fee Related JP4813442B2 (ja) | 2002-06-11 | 2007-11-05 | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004511998A Expired - Fee Related JP4263690B2 (ja) | 2002-06-11 | 2003-05-09 | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7350063B2 (ja) |
JP (2) | JP4263690B2 (ja) |
KR (1) | KR100828755B1 (ja) |
CN (1) | CN100498728C (ja) |
AU (1) | AU2003241420A1 (ja) |
DE (1) | DE10392810T5 (ja) |
HK (1) | HK1096744A1 (ja) |
TW (1) | TWI225204B (ja) |
WO (1) | WO2003104994A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0308708D0 (en) * | 2003-04-15 | 2003-05-21 | British Telecomm | A computer system |
US7673125B2 (en) * | 2003-06-26 | 2010-03-02 | Hewlett-Packard Development Company, L.P. | Resetting multiple cells within a partition of a multiple partition computer system |
US7434102B2 (en) * | 2004-12-29 | 2008-10-07 | Intel Corporation | High density compute center resilient booting |
US8214830B2 (en) * | 2005-01-19 | 2012-07-03 | Intel Corporation | Performance in a virtualization architecture with a processor abstraction layer |
US7971098B2 (en) * | 2008-03-24 | 2011-06-28 | Globalfoundries Inc. | Bootstrap device and methods thereof |
US8046631B2 (en) * | 2009-04-29 | 2011-10-25 | Lsi Corporation | Firmware recovery in a raid controller by using a dual firmware configuration |
US8364775B2 (en) * | 2010-08-12 | 2013-01-29 | International Business Machines Corporation | High availability management system for stateless components in a distributed master-slave component topology |
CN102214114B (zh) * | 2011-06-24 | 2014-06-04 | 深圳市江波龙电子有限公司 | 一种双cpu系统客户机程序的升级方法及系统 |
US9015455B2 (en) * | 2011-07-07 | 2015-04-21 | Intel Corporation | Processsor integral technologies for BIOS flash attack protection and notification |
US8849647B2 (en) | 2011-10-19 | 2014-09-30 | Lsi Corporation | Dual-firmware for next generation emulation |
CN103279700A (zh) * | 2013-06-08 | 2013-09-04 | 北京时代奥视数码技术有限公司 | 液晶监视器的固件版本验证方法和液晶监视器 |
KR102612842B1 (ko) | 2018-09-17 | 2023-12-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0821025B2 (ja) * | 1986-09-29 | 1996-03-04 | 株式会社東芝 | マルチプロセッサシステムおよび同システムの初期化方法 |
JPH03269759A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | マルチプロセッサ制御方式 |
JPH05324370A (ja) * | 1992-05-21 | 1993-12-07 | Yamatake Honeywell Co Ltd | プログラム自己診断方法 |
JP3447404B2 (ja) * | 1994-12-08 | 2003-09-16 | 日本電気株式会社 | マルチプロセッサシステム |
US5524209A (en) * | 1995-02-27 | 1996-06-04 | Parker; Robert F. | System and method for controlling the competition between processors, in an at-compatible multiprocessor array, to initialize a test sequence |
US6446199B1 (en) | 1995-06-06 | 2002-09-03 | International Business Machines Corporation | Disk drive incompatible firmware recovery |
US5724527A (en) * | 1995-12-28 | 1998-03-03 | Intel Corporation | Fault-tolerant boot strap mechanism for a multiprocessor system |
US5918047A (en) | 1996-01-26 | 1999-06-29 | Texas Instruments Incorporated | Initializing a processing system |
US5790850A (en) | 1996-09-30 | 1998-08-04 | Intel Corporation | Fault resilient booting for multiprocessor computer systems |
US5904733A (en) * | 1997-07-31 | 1999-05-18 | Intel Corporation | Bootstrap processor selection architecture in SMP systems |
US6058475A (en) * | 1997-09-22 | 2000-05-02 | Ncr Corporation | Booting method for multi-processor computer |
JPH11224244A (ja) * | 1998-02-09 | 1999-08-17 | Nec Corp | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 |
US6381693B2 (en) * | 1998-12-31 | 2002-04-30 | Intel Corp. | Arrangements having firmware support for different processor types |
US6601165B2 (en) * | 1999-03-26 | 2003-07-29 | Hewlett-Packard Company | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors |
US6549961B1 (en) * | 1999-10-27 | 2003-04-15 | Infineon Technologies North America Corporation | Semaphore access in a multiprocessor system |
US6564348B1 (en) * | 1999-11-04 | 2003-05-13 | International Business Machines Corporation | Method and apparatus for storing and using chipset built-in self-test signatures |
JP3833117B2 (ja) * | 2000-01-31 | 2006-10-11 | 富士通株式会社 | サーバ決定方法及び装置 |
US6842857B2 (en) | 2001-04-12 | 2005-01-11 | International Business Machines Corporation | Method and apparatus to concurrently boot multiple processors in a non-uniform-memory-access machine |
US6889341B2 (en) * | 2002-06-28 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Method and apparatus for maintaining data integrity using a system management processor |
-
2002
- 2002-06-11 US US10/171,210 patent/US7350063B2/en not_active Expired - Lifetime
-
2003
- 2003-05-09 KR KR1020047020183A patent/KR100828755B1/ko not_active IP Right Cessation
- 2003-05-09 AU AU2003241420A patent/AU2003241420A1/en not_active Abandoned
- 2003-05-09 JP JP2004511998A patent/JP4263690B2/ja not_active Expired - Fee Related
- 2003-05-09 WO PCT/US2003/014877 patent/WO2003104994A2/en active Search and Examination
- 2003-05-09 DE DE10392810T patent/DE10392810T5/de not_active Withdrawn
- 2003-05-09 CN CNB038188244A patent/CN100498728C/zh not_active Expired - Fee Related
- 2003-05-16 TW TW092113331A patent/TWI225204B/zh not_active IP Right Cessation
-
2007
- 2007-04-25 HK HK07104384.9A patent/HK1096744A1/xx not_active IP Right Cessation
- 2007-11-05 JP JP2007287336A patent/JP4813442B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100828755B1 (ko) | 2008-05-09 |
CN100498728C (zh) | 2009-06-10 |
KR20050016545A (ko) | 2005-02-21 |
CN1856772A (zh) | 2006-11-01 |
DE10392810T5 (de) | 2005-07-14 |
AU2003241420A1 (en) | 2003-12-22 |
US7350063B2 (en) | 2008-03-25 |
TW200405173A (en) | 2004-04-01 |
AU2003241420A8 (en) | 2003-12-22 |
HK1096744A1 (en) | 2007-06-08 |
WO2003104994A2 (en) | 2003-12-18 |
WO2003104994A3 (en) | 2004-06-03 |
TWI225204B (en) | 2004-12-11 |
JP2008117401A (ja) | 2008-05-22 |
JP4263690B2 (ja) | 2009-05-13 |
US20030229775A1 (en) | 2003-12-11 |
JP2005529406A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4813442B2 (ja) | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 | |
US6675324B2 (en) | Rendezvous of processors with OS coordination | |
US6158000A (en) | Shared memory initialization method for system having multiple processor capability | |
EP1588260B1 (en) | Hot plug interfaces and failure handling | |
JP3954088B2 (ja) | 論理分割された(lpar)計算機でシステム・ファームウェア更新を安全に実行する機構 | |
US9372702B2 (en) | Non-disruptive code update of a single processor in a multi-processor computing system | |
US7711941B2 (en) | Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit | |
TW584800B (en) | Method, computer and peripheral/expansion bus bridge for booting up with debug system | |
US8145956B2 (en) | Information processing apparatus, failure processing method, and recording medium in which failure processing program is recorded | |
US20170262341A1 (en) | Flash memory-hosted local and remote out-of-service platform manageability | |
JP2003186697A (ja) | 周辺デバイス試験システム及び方法 | |
JP2000339189A (ja) | 不正なメモリアクセスを検出する方法、デバッグ装置および記録媒体 | |
JPH09212470A (ja) | マルチプロセッサシステム | |
JP6996748B2 (ja) | デバッグシステム、bios、情報処理装置及びデバッグ方法 | |
US20070124522A1 (en) | Node detach in multi-node system | |
US20060026321A1 (en) | Increasing the number of I/O decode ranges using SMI traps | |
CN115658578A (zh) | 一种实现保护倒换的方法、计算机存储介质及终端 | |
JP5411085B2 (ja) | プログラム評価装置 | |
CN115543666A (zh) | 故障处理的方法、设备和计算机可读存储介质 | |
JP2001175477A (ja) | コンピュータシステムおよびシステムbiosのコピー方法 | |
JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 | |
JPS6091447A (ja) | プログラム保護方式 | |
JPS63278147A (ja) | レジスタ誤使用防止制御方式 | |
JP2000347898A (ja) | ソフトウェア開発支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |