JPH09212470A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH09212470A
JPH09212470A JP8015354A JP1535496A JPH09212470A JP H09212470 A JPH09212470 A JP H09212470A JP 8015354 A JP8015354 A JP 8015354A JP 1535496 A JP1535496 A JP 1535496A JP H09212470 A JPH09212470 A JP H09212470A
Authority
JP
Japan
Prior art keywords
processor
interrupt
master
abnormality
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8015354A
Other languages
English (en)
Inventor
Yasumasa Nakada
恭正 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8015354A priority Critical patent/JPH09212470A/ja
Publication of JPH09212470A publication Critical patent/JPH09212470A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】本発明は、ブート、もしくは通常のOS稼働時
に何らかの異常が起こってリブートする際、システム立
ち上げに使用するマスタプロセッサとして異常のあるプ
ロセッサを選択することのない機構を提供し、このこと
により、より信頼性の高いマルチプロセッサシステムを
構築することを特徴とする。 【解決手段】リブートする際、システム立ち上げに使用
するプロセッサの決定をマルチプロセッサを構成するプ
ロセッサ自身により行うもので、異常が起こったことを
検知したプロセッサを異常がある可能性のあるプロセッ
サとしてレジスタ15に記録しておき、リブートした際
にこのレジスタを参照することにより同じプロセッサが
マスタプロセッサとして選択されないようにロックをか
けるもので、プロセッサ自身の障害によりリブートを繰
り返す事態がなくなり、一層の信頼性向上をはかれる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ブートもしくはO
Sの稼働時に何等かの異常が発生し、リブートする際、
システム立ち上げに使用するプロセッサの決定を行う、
特に高信頼性が要求されるサーバコンピュータ等に採用
して好適なマルチプロセッサシステムに関する。
【0002】
【従来の技術】システムの信頼性向上のため、プロセッ
サを多重化してマルチプロセッサシステムを構築するこ
とが頻繁に行われる。用途によってはサーバコンピュー
タの分野においてもこの種システム構成を採ることがあ
る。このようなマルチプロセッサシステムにおいても、
システムの立ち上げ時、ハードウェアセットアップが行
なわれるが、このとき、システムの立ち上げ処理のため
に1個のプロセッサをマスタプロセッサとして選択する
必要がある。
【0003】上述したサーバコンピュータシステムにお
いて、マスタプロセッサの選択に際し、プロセッサが搭
載されるボード上の物理的位置から一義的に決めたり、
その決定の前に簡単なテストを行ない、それをパスした
ものの中から選択するという方式を採っていた。
【0004】
【発明が解決しようとする課題】上述した従来例に従え
ば、複数あるプロセッサのうち、そのプロセッサが使用
できるか否かを判断するためのテストを全く行わなかっ
たり、行ったとしても非常に簡単なものしか実行してい
なかったのが実情である。また、システムの立ち上げ時
は、マルチプロセッサとしての機能をテストする等の複
雑なテストを行うことはできないといった事情もある。
従って、マスタプロセッサの選択に際しても簡単なテス
トはパスするものの、その後のブート処理、あるいはO
S(オペレーティングシステム)の立ち上げ時におい
て、より複雑な処理を行った場合、それを正しく実行で
きない事態が生じる。この場合、システムが立ち上がら
ないばかりか、いたずらにリブート処理を繰り返すこと
になる。
【0005】本発明は上記実情に鑑みてなされたもので
あり、ブート、もしくは通常のOS稼働時に何らかの異
常が起こってリブートする際、システム立ち上げに使用
するマスタプロセッサとして異常のあるプロセッサを選
択することのない機構を提供し、このことにより、より
信頼性の高いマルチプロセッサシステムを提供すること
を目的とする。
【0006】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、システムを構成するプロセッサ毎認識
(ID)番号を有し、システムの立ち上げもしくはOS
の稼働時に異常が発生した際、その異常が発生したプロ
セッサのID番号を記録する、ソフトウェアにより参照
可能なレジスタと、システムの再立ち上げ時、上記レジ
スタの内容を参照して上記異常を起こしたプロセッサ以
外のプロセッサをシステムの再立ち上げに使うマスタプ
ロセッサとして選択するセレクタとを具備することを特
徴とする。セレクタは、システムリセットの解除により
初期化されるフラグを有し、システムの再立ち上げ時、
上記レジスタをの内容を参照して自身が登録されていな
かったとき更にフラグを参照し、その内容に従い自身を
マスタプロセッサとしてその後の再立ち上げ処理を継続
する。このことにより、異常を検知したプロセッサをマ
スタプロセッサとして選択できない機構が提供できる。
更に、システムの再立ち上げ時、マスタプロセッサは自
身のIDを上記レジスタに登録し、立ち上げ処理を継続
して、正常終了したとき先に設定したIDの登録を末梢
することにより、リブートした際に同じプロセッサがマ
スタプロセッサとして選択されることがなくなる。
【0007】また、本発明のマルチプロセッサシステム
は、割り込みを発したプロセッサのIDと割り込みのタ
イプを通知してプロセッサ間割り込みを発する割り込み
コントローラと、自身にプロセッサ間割り込みを発した
プロセッサのIDをマスタプロセッサとして不適格なプ
ロセッサとみなし記録する各プロセッサ中の第1の手段
と、プロセッサ間割り込みを受信したとき、その割り込
みのタイプに応じて適切な処理を行い立ち上げを行う上
記各プロセッサ中の第2の手段と、システムの立ち上げ
処理の際、上記割り込みを発したプロセッサ以外のプロ
セッサをマスタプロセッサとして選択する各プロセッサ
中の第3の手段とを具備することも特徴とする。更に、
本発明のマルチプロセッサシステムは、通常処理を行う
複数のプロセッサと、異常処理ならびにリブート処理を
行うサポートプロセッサとから成り、上記各プロセッサ
はサポートプロセッサに対して起動要求を発し、これを
受けたサポートプロセッサは、異常処理を行うととも
に、各プロセッサに対し選択的にリセットならびにリセ
ットの解除を行うことも特徴とする。サポートプロセッ
サは、自身を起動したプロセッサのIDを記録し異常処
理を施した後システムリセットをかけ、記録されている
IDを持つプロセッサのみリセットの解除を禁止する。
更に、サポートプロセッサを含む各プロセッサにより共
通に参照され、マスタプロセッサが決定されたときにO
Nするフラグを有し、サポートプロセッサはリセット解
除後、このフラグを参照し、フラグONを確認して異常
が発生したプロセッサのリセット解除を許可することも
特徴とする。
【0008】
【作用】本発明は、上述した構成のマルチプロセッサシ
ステムにおいて、ブートもしくは通常のOS稼働時に何
等かの異常が起こってリブートする時、以下に列挙する
方法にてシステム立ち上げに使用するマスタプロセッサ
を決定する。 (1)ブートもしくはOS稼働時に異常が発生したこと
を検知したプロセッサを異常がある可能性のあるプロセ
ッサとして記録しておき、リブート時にマスタプロセッ
サを選択する際、その異常のあるプロセッサを選択しな
いようにする。 (2)ブート時にマスタプロセッサを決定したら、マス
タプロセッサは自分自身を異常がある可能性のあるプロ
セッサとして登録し、そしてブートの処理を継続して、
それが完了したら異常のあるプロセッサとしての登録を
抹消する。更にリブート時にマスタプロセッサを選択す
る際に、異常がある可能性のあるプロセッサとして記録
されたものはマスタプロセッサとして選択しないように
する。 (3)ブートまたはOS稼働時に異常が起こった場合、
その異常を検知したプロセッサは他のプロセッサにプロ
セッサ間割り込みをかけ、割り込みをかけたプロセッサ
のIDも同時に通知する。割り込みを受け取ったプロセ
ッサはシステム異常の状態を記録する等の決められた処
理を行う。更に、リブート時にマスタプロセッサを選択
する際に、上記の割り込みを受け取ったプロセッサは割
り込みをかけたプロセッサをマスタプロセッサとして選
択しないようにする。 (4)ブートまたはOS稼働時に異常が起こった場合、
その異常を検知したプロセッサはサポートプロセッサ
(通常の稼働用途に用いられず、システムの信頼性向上
のための処理のみを行うプロセッサ)に自分自身のID
を通知する。リブート時にマスタプロセッサを選択する
際に、サポートプロセッサは上記の異常を検知したプロ
セッサがマスタプロセッサとして選択されないよう処理
を行う。
【0009】
【発明の実施の形態】以下図面を参照して本発明の一実
施形態を説明する。図1は本発明の実施例を示すブロッ
ク図、図2は実施例の動作を示すフローチャートであ
る。
【0010】図において、符号11,12,13はプロ
セッサであり、プロセッサバス14に共通接続される。
符号15はソフトウェアによりリードライト可能なレジ
スタ、符号16はシステムリセットのON/OFFによ
りセットあるいはリセットされ、ソフトウェアにより参
照されるフラグである。
【0011】図1に示すシステム構成において、各プロ
セッサ11,12,13は、自身のID(認識番号)を
有しており、また、ブートもしくは、OS稼働時に何等
かの異常が発生した場合にそのプロセッサが自身の番号
をレジスタ15に記録するソフトウェアを備えている。
【0012】以下、図2を参照しながら図1に示す本発
明実施例の動作について詳細に説明する。図1におい
て、ブートまたはOSの通常稼働時にプロセッサ11で
異常を検知したものとする。
【0013】このとき、プロセッサ11は異常処理のシ
ーケンスに入るが、その先頭でレジスタ15に対し自身
のID、ここでは例えば“A”を書き込む。プロセッサ
11は異常処理を継続し、それが終了するとリブートす
る。
【0014】リブートする時、マスタプロセッサを選択
する際にレジスタ15を参照し、そこに記録されたプロ
セッサをマスタプロセッサとして選択しないようにす
る。これを実現する方法として以下に示す方法が考えら
れる。
【0015】システムリセットの解除とともに全てのプ
ロセッサ11,12,13は、同一のブートROMに内
蔵されたプログラムの実行を開始する。また、リセット
信号の解除により、フラグ16が“0”に初期化され
る。
【0016】そして各プロセッサ11,12,13は自
身の初期化を行う。次に、各プロセッサ11,12,1
3は、レジスタ15を参照し、自身が登録されていなか
ったらフラグ16を参照し、“0”になっていたら
“1”を書き込む。ただし、このフラグ16のリード/
ライトはアトミックに行う。
【0017】フラグ16を参照して“0”だったら自身
はマスタプロセッサであると判断し、その後のブート処
理を続ける。フラグ16を参照して“1”だったら自身
をマスタプロセッサではないと判断して無限ループに入
る。
【0018】レジスタ15を参照したときに自身が登録
されていたなら自身はマス「ロセッサでないものと判断
して同じく無限ループに入る。以上の処理によって、以
上を検知したフプロセッサをマスタプロセッサとして選
択しないようにできる。
【0019】図3は本発明の他の実施形態を示すブロッ
ク図、図4はその実施形態の動作を示すフローチャート
である。図3において、符号31,32,33はプロセ
ッサであり、プロセッサバス34に共通接続される。符
号35はソフトウェアによりリードライト可能なレジス
タである。
【0020】図3に示すシステム構成において、各プロ
セッサ31,32,33は、自身のID(認識番号)を
有しており、また、ブートもしくは、OS稼働時に何等
かの異常が発生した場合にそのプロセッサが自身の番号
をレジスタ35に記録するソフトウェアを備えている。
【0021】以下、図4を参照しながら図3に示す本発
明の実施形態の動作について詳細に説明する。ブート
時、図1に示す実施例と同様の方法にてマスタプロセッ
サを決定する。この際、レジスタ35の内容を参照して
レジスタ35に登録されているプロセッサはマスタプロ
セッサとして選択しないようにする。
【0022】このようにして選択されたマスタプロセッ
サは自身のIDをレジスタ35に登録する。マスタプロ
セッサはブート処理を継続し、それが正常に終了した場
合、先に登録したIDの末梢を行い、正常に終了しなか
った場合、先の登録を末梢することなくそのままの状態
に設定しておく。
【0023】このような処理に従い、ブート処理を行っ
ている途中でマスタプロセッサが異常を検知し、リブー
トした際に同じプロセッサがマスタプロセッサとして選
択されることがなくなり、プロセッサ自身の障害によっ
てリブートを繰り返すという事態を回避することができ
る。
【0024】図5は本発明の他の実施例を示すブロック
図、図6は実施例の動作を示すフローチャートである。
図5において、符号51,52,53はマルチプロセッ
サシステムを構成するプロセッサであり、プロセッサバ
ス54に共通接続されている。
【0025】プロセッサ51,52,53のそれぞれ
は、後述するように、自身にプロセッサ間割り込みを発
したプロセッサのIDをマスタプロセッサとして不適格
なプロセッサとして記録するロジックを内蔵し、プロセ
ッサ間割り込みを受信した各プロセッサは、その割り込
みタイプに応じて適切な処理を施しリブートする他、マ
スタプロセッサとしての候補とはならない以下に述べる
ソフトウェア的なロック機構を持つ。
【0026】ブート処理の際、マスタプロセッサを決定
する前に、マスタプロセッサとして不適格なプロセッサ
のIDを持つプロセッサにプロセッサ間割り込みをか
け、その相手にマスタプロセッサの候補とならない機構
を持つ。
【0027】符号55は割り込みコントローラである。
割り込みコントローラ55は、割り込みを発したプロセ
ッサのIDと割り込みのタイプを通知してプロセッサ間
割り込みを生成する。
【0028】上述した構成により、ブートもしくはOS
稼働時に何等かの異常が起こったとき、リブート時、異
常が起こったプロセッサをマスタプロセッサとして選択
しない方式を実現する。
【0029】以下、動作につき、図6に示すフローチャ
ートを参照しながら説明する。ブートもしくはOSの稼
働時、プロセッサ51で異常を検知したものとする。こ
のとき、以下の処理を行う。
【0030】まず、プロセッサ51は、プロセッサ52
乃至プロセッサ53にプロセッサ割り込みをかけるべく
割り込みコントローラ55に対し通知する。このとき同
時に割り込みのタイプ情報も渡す。
【0031】このときに用いる割り込みのタイプは、シ
ステムを落とすための適切な処理を行ってからリブート
することを示すタイプであるとする。割り込みコントロ
ーラ55は、あらかじめ定められた方法でプロセッサ5
2または53に割り込みをかける。
【0032】ここではプロセッサ42に割り込みをかけ
るものとする。このとき、割り込みコントローラ55
は、割り込みをかけたプロセッサ51のIDをプロセッ
サ52に渡す。また、割り込みのタイプ情報も渡す。
【0033】割り込みを受信したプロセッサ52は割り
込みのタイプに従って、割り込みをかけたプロセッサ5
1のIDをマスタプロセッサとして不適格なプロセッサ
として記録し、システムを落とすための適切な処理を行
いリブートする。
【0034】リブートすると各プロセッサは自身の初期
化を行う。そして、各プロセッサは、内蔵する記録機構
を介してマスタプロセッサとして不適格なプロセッサが
あるか否かを確認する。ない場合はそのまま通常の処理
を継続する。ある場合はそこに記録されているプロセッ
サ、本発明の実施形態ではプロセッサ51にプロセッサ
間割り込みをかける。
【0035】このときのタイプはその相手にマスタプロ
セッサの候補とならないようにするタイプである。割り
込みコントローラ55を介し割り込みを受信したプロセ
ッサ51は、その割り込みタイプに従って、例えば、図
1に示す実施例のようにフラグへのアクセスを行わない
等マスタプロセッサの候補になることをしない。
【0036】以上の機能により、ブートまたは通常のO
S稼働中に以上を検知し、リブートした際に同じプロセ
ッサがマスタプロセッサとして選択されることがなくな
り、プロセッサ自身の障害によってブートを繰り返すと
いった事態を回避することができる。
【0037】図7は本発明の更に他の実施形態を示すブ
ロック図、図8はその実施形態の動作を示すフローチャ
ートである。図7において、符号71,72,73はマ
ルチプロセッサシステムを構成するプロセッサである。
符号74はメインメモリであり、フラグを内蔵する。
【0038】プロセッサ71乃至73、メインメモリ7
4はプロセッサバス76に共通接続されている。符号7
5はサポートプロセッサであり、プロセッサ71乃至7
3が通常処理に用いられるのに対し、システムの信頼性
向上のため、異常処理とリブートのためにのみ用いられ
る。従って、プロセッサバス76あるいはメインメモリ
74等はプロセッサ71乃至73と共有しない。
【0039】上記各プロセッサ71乃至73はシステム
の異常時、このサポートプロセッサ75を起動して処理
を委ね、このときサポートプロセッサ75は、システム
の異常処理を行い、全てのプロセッサ71,72,73
に対して選択的にリセットをかけ、また、リセットを解
除できる。また、サポートプロセッサ75と通常の処理
を行うプロセッサ71乃至73で共通に参照できるフラ
グ(メインメモリ74内)を持つ。
【0040】以上の構成により、ブートもしくはOS稼
働時に何等かの以上が発生した場合、リブート時に以上
が起こったプロセッサをマスタプロセッサとして選択し
ない機構を提供できる。
【0041】以下、図8を参照しながら本発明の実施形
態の動作について詳細に説明する。ブートまたはOSの
通常稼働時にプロセッサ71で異常を検知したものとす
る。ここでプロセッサ71は異常処理のシーケンスに入
り、サポートプロセッサ75を起動する。
【0042】サポートプロセッサ75は、自分を起動し
たプロセッサのIDを自身の中に取り込み、異常状態を
記録する等異常処理を行い、システムにリセットをかけ
る。このとき、記録されているIDを持つプロセッサだ
けはリセットを解除しないようにする。リセットが解除
されると、プロセッサ71以外のすべてのプロセッサが
動作を開始してブート処理が行われる。
【0043】稼働を始めたプロセッサの中からマスタプ
ロセッサが決まるとメインメモリ74に割付けられたフ
ラグをONする。サポートプロセッサ75はリセット解
除後そのフラグを監視し、フラグがONされたプロセッ
サのリセットを解除する。
【0044】このことにより、ブートまたは通常のOS
稼働中に異常を検知し、リブートした際に同じプロセッ
サがマスタプロセッサとして選択されることがなくな
り、プロセッサ自身の障害によりリブートを繰り返す事
態がなくなる。
【0045】
【発明の効果】以上説明のように、本発明は、ブートも
しくはOSの稼働時に何等かの異常が発生し、リブート
する際、システム立ち上げに使用するプロセッサの決定
を行うもので、異常が起こったことを検知したプロセッ
サを以上がある可能性があるプロセッサとして記録して
おき、リブートした際に同じプロセッサがマスタプロセ
ッサとして選択されないようにコントロールするもの
で、プロセッサ自身の障害によりリブートを繰り返す事
態がなくなる。このことにより、一層の信頼性向上をは
かったコンピュータシステムを提供できる。
【図面の簡単な説明】
【図1】本発明の実施形態の構成を示すブロック図。
【図2】本発明の実施形態の動作を示すフローチャー
ト。
【図3】本発明の他の実施形態Aの構成を示すブロック
図。
【図4】本発明の他の実施形態Aの動作を示すフローチ
ャート。
【図5】本発明の他の実施形態Bの構成を示すブロック
図。
【図6】本発明の他の実施形態Bの動作を示すフローチ
ャート。
【図7】本発明の他の実施形態Cの構成を示すブロック
図。
【図8】本発明の他の実施形態Cの動作を示すフローチ
ャート。
【符号の説明】
11,12,13,31,32,33,51,52,5
3,71,72,73…プロセッサ、14,34,5
4,76…プロセッサバス、15,35…レジスタ、1
6,74…フラグ、55…割り込みコントローラ、75
…サポートプロセッサ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 システムを構成するプロセッサ毎認識番
    号(ID)を有し、システムの立ち上げもしくはオペレ
    ーティングシステムの稼働時に異常が発生した際、その
    異常が発生したプロセッサのIDを記録するソフトウェ
    アにより参照可能なレジスタと、システムの再立ち上げ
    時、上記レジスタの内容を参照して上記異常を起こした
    プロセッサ以外のプロセッサをシステムの再立ち上げに
    使うマスタプロセッサとして選択するセレクタとを具備
    することを特徴とするマルチプロセッサシステム。
  2. 【請求項2】 上記セレクタとして、システムリセット
    の解除により初期化されるフラグを有し、システムの再
    立ち上げ時、上記レジスタの内容を参照して自身が登録
    されていなかったとき更に上記フラグを参照し、その内
    容に従い自身をマスタプロセッサとしてその後の再立ち
    上げ処理を継続することを特徴とする請求項1記載のマ
    ルチプロセッサシステム。
  3. 【請求項3】 システムの再立ち上げ時、マスタプロセ
    ッサは自身のIDを上記レジスタに登録し、立ち上げ処
    理を継続して、正常終了したとき先に設定したIDの登
    録を末梢することを特徴とする請求項1記載のマルチプ
    ロセッサシステム。
  4. 【請求項4】 マルチプロセッサシステムを構成する各
    プロセッサが接続され、割り込みを発したプロセッサの
    IDと割り込みのタイプを通知してプロセッサ間割り込
    みを発する割り込みコントローラと、自身にプロセッサ
    間割り込みを発したプロセッサのIDをマスタプロセッ
    サとして不適格なプロセッサとみなし記録する各プロセ
    ッサ中の第1の手段と、プロセッサ間割り込みを受信し
    たとき、その割り込みのタイプに応じて適切な処理を行
    い立ち上げを行う上記各プロセッサ中の第2の手段と、
    システムの立ち上げ処理の際、上記割り込みを発したプ
    ロセッサ以外のプロセッサをマスタプロセッサとして選
    択する各プロセッサ中の第3の手段とを具備することを
    特徴とするマルチプロセッサシステム。
  5. 【請求項5】 通常処理を行う複数のプロセッサと、異
    常処理ならびにリブート処理を行うサポートプロセッサ
    とから成り、上記各プロセッサはサポートプロセッサに
    対して起動要求を発し、これを受けたサポートプロセッ
    サは、異常処理を行うとともに、各プロセッサに対し選
    択的にリセットならびにリセットの解除を行うことを特
    徴とするマルチプロセッサシステム。
  6. 【請求項6】 上記サポートプロセッサは、自身を起動
    したプロセッサのIDを記録し異常処理を施した後シス
    テムリセットをかけ、記録されているIDを持つプロセ
    ッサのみリセットの解除を禁止することを特徴とする請
    求項5記載のマルチプロセッサシステム。
  7. 【請求項7】 サポートプロセッサを含む各プロセッサ
    により共通に参照され、マスタプロセッサが決定された
    ときにONするフラグを有し、サポートプロセッサはリ
    セット解除後、このフラグを参照し、フラグONを確認
    して異常が発生したプロセッサのリセット解除を許可す
    ることを特徴とする請求項6記載のマルチプロセッサシ
    ステム。
JP8015354A 1996-01-31 1996-01-31 マルチプロセッサシステム Pending JPH09212470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8015354A JPH09212470A (ja) 1996-01-31 1996-01-31 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8015354A JPH09212470A (ja) 1996-01-31 1996-01-31 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH09212470A true JPH09212470A (ja) 1997-08-15

Family

ID=11886470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8015354A Pending JPH09212470A (ja) 1996-01-31 1996-01-31 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH09212470A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502956B2 (en) 2004-07-22 2009-03-10 Fujitsu Limited Information processing apparatus and error detecting method
JP2011013953A (ja) * 2009-07-02 2011-01-20 Nec Corp 情報処理装置及びそのプロセッサ管理方法
JP2011100277A (ja) * 2009-11-05 2011-05-19 Toyota Motor Corp マルチプロセッサシステム
JP2012190128A (ja) * 2011-03-09 2012-10-04 Nec Corp ハードウェア構成縮退時の高速立ち上げ方法、高速立ち上げ装置及び高速立ち上げプログラム
US8499080B2 (en) 2008-03-13 2013-07-30 Fujitsu Limited Cluster control apparatus, control system, control method, and control program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7502956B2 (en) 2004-07-22 2009-03-10 Fujitsu Limited Information processing apparatus and error detecting method
US8499080B2 (en) 2008-03-13 2013-07-30 Fujitsu Limited Cluster control apparatus, control system, control method, and control program
JP2011013953A (ja) * 2009-07-02 2011-01-20 Nec Corp 情報処理装置及びそのプロセッサ管理方法
JP2011100277A (ja) * 2009-11-05 2011-05-19 Toyota Motor Corp マルチプロセッサシステム
JP2012190128A (ja) * 2011-03-09 2012-10-04 Nec Corp ハードウェア構成縮退時の高速立ち上げ方法、高速立ち上げ装置及び高速立ち上げプログラム

Similar Documents

Publication Publication Date Title
US6675324B2 (en) Rendezvous of processors with OS coordination
US7111202B2 (en) Autonomous boot failure detection and recovery
US6012154A (en) Method and apparatus for detecting and recovering from computer system malfunction
JP3598272B2 (ja) オペレーティングシステムの起動及びリスタート方法
US6640203B2 (en) Process monitoring in a computer system
US20100162045A1 (en) Method, apparatus and system for restarting an emulated mainframe iop
US20020095625A1 (en) Identifying field replaceable units responsible for faults detected with processor timeouts utilizing IPL boot progress indicator status
US7350063B2 (en) System and method to filter processors by health during early firmware for split recovery architecture
WO2000010085A1 (en) A method, computer, and article of manufacturing for fault tolerant booting
US20060136641A1 (en) Context save method, information processor and interrupt generator
JPH09212470A (ja) マルチプロセッサシステム
JPH0693229B2 (ja) デ−タ処理装置
JP2003186697A (ja) 周辺デバイス試験システム及び方法
JP2002049509A (ja) データ処理システム
JPH103403A (ja) 計算機システムおよびデバッグ方法
JP4853620B2 (ja) マルチプロセッサシステムと初期立ち上げ方法およびプログラム
JPH03138753A (ja) マルチプロセッサシステムのブートロード装置
US6438689B1 (en) Remote reboot of hung systems in a data processing system
JPH05216855A (ja) マルチcpu制御方式
GB2342472A (en) Process monitoring in a computer system
CN118606106A (zh) 一种嵌入式ai板底层固件升级异常自恢复方法和装置
JP2005078123A (ja) 故障検出装置および故障検出方法ならびにそのプログラム
CN117093399A (zh) 系统启动方法、片上系统、计算机设备及存储介质
JPH07248929A (ja) 上位装置及びこれを用いた再立上げシステム
CN117762496A (zh) 一种自旋锁、使用方法、装置及介质