JP4811260B2 - プログラマブルコントローラ、及びその支援装置 - Google Patents

プログラマブルコントローラ、及びその支援装置 Download PDF

Info

Publication number
JP4811260B2
JP4811260B2 JP2006332835A JP2006332835A JP4811260B2 JP 4811260 B2 JP4811260 B2 JP 4811260B2 JP 2006332835 A JP2006332835 A JP 2006332835A JP 2006332835 A JP2006332835 A JP 2006332835A JP 4811260 B2 JP4811260 B2 JP 4811260B2
Authority
JP
Japan
Prior art keywords
data
processing
time
transfer
programmable controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006332835A
Other languages
English (en)
Other versions
JP2008146357A (ja
Inventor
幸輝 湯尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006332835A priority Critical patent/JP4811260B2/ja
Publication of JP2008146357A publication Critical patent/JP2008146357A/ja
Application granted granted Critical
Publication of JP4811260B2 publication Critical patent/JP4811260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Programmable Controllers (AREA)

Description

本発明は、ユーザアプリケーション、通信、データ処理、その他の処理実行をスケジューリングするスケジューラを実装したプログラマブルコントローラに関する。
一般にプログラマブルコントローラなどの組込み機器では、ユーザプログラム、通信、システムを維持するための基本システム処理など、様々な種類の処理が並行的、すなわちマルチタスクで処理されることが多い。組込み機器において使用されるリアルタイムオペレーティングシステム(以下、リアルタイムOS)も、μITRONなどのようにマルチタスクプロセッシングをサポートしており、1つの処理の遅延によって他の処理が大幅に遅れないよう優先度や内部的に規定したタイミングなどによりスケジューリングして処理を走らせている。
図8は、従来のプログラマブルコントローラのソフトウェア構造概略を示す図である。リアルタイムOS20上に、プログラマブルコントローラのシステム管理、データ通信処理、故障データ収集などを行う基本システム14の処理タスクと、ユーザアプリケーションプログラム10を実行管理するアプリケーションスケジューラ16とがあり、これらがハードウェア22上で処理を順次行っている。
図9は、従来のシステムにおけるタスクスケジューリングの一例を示したものである。縦軸にタスクの優先度、横軸に経過時間を示しており、1実行サイクル時間はアプリケーションスケジューラ、基本システム/通信などの許容時間に割り当てられる。優先度の最上位に、OSの割込み処理/高位のハードウェア割込みなどがあり、そのすぐ下位の優先度にアプリケーションスケジューリングされたユーザアプリケーションのタスクがある。この優先度の高い順である、タスク1、タスク2、タスク3の順に実行される。これらの処理が終わると、基本システム、通信などを行う帯域が割付けられ、優先度の高い順である、タスクA、タスクB、タスクCの順に実行される。1実行サイクル時間経過すると、次のサイクルが実行される。
リアルタイムOSにおけるスケジューリングの具体的な方法としては、例えば特許文献1、または特許文献2に記載されたものが知られている。特許文献1に記載された第1の制御方法では、リアルタイムOS上のスケージューラは、タスクの経過時間などの情報より、処理時間配分、優先度制御を効率的に判断/実行し、予想許容時間と実際の走行時間を比較することによりタスクの異常事態の判定を可能としている。特許文献2に記載された第2の制御方法では、計算機のプロセススケジューラの固定優先度プロセススケジューラ空間にユーザレベルプロセススケジューラを設け、最上位としてスケジューリングを管理することを可能としている。
特開2004−171588号公報 特開平9−54699号公報
従来技術においてプログラマブルコントローラのタスク管理は、ユーザアプリケーションをいかに快適かつ効率よく稼動させるかという点に主眼が置かれており、そのために、アプリケーションスケジューラは優先度が高く、ユーザアプリケーションは優先的に実行される。ユーザアプリケーションの実行を終了すると、1実行サイクルの余った時間で基本システム処理が行われる。
基本システム処理の中で、優先度の非常に高い処理、例えばシステムを維持するための故障診断処理、割込み処理などは、場合によってはアプリケーションスケジューラよりも高い優先度で実行されるが、データ通信処理、データ転送処理、故障データ収集処理などのデータ処理系は、一般的に優先度が低く設定されており、バックグラウンドで行われることが多い。しかしながら、プログラマブルコントローラの用途は、近年多様化してきており、性能上からも必ずしもラダープログラムが最優先実行アプリケーションではないケースも増えてきている。ユーザアプリケーションを広義でとらえた場合、プログラマブルコントローラの実行すべき処理は、ラダーシーケンスなどで記述されたアプリケーションプログラムのほか、支援装置、マンマシンインタフェースとの間のモニタコマンド通信処理、監視、他の機器やコントローラとのネットワーク処理など、様々なものがある。ユーザによっては、ラダーシーケンスよりもデータ通信処理やデータ転送処理のほうが重要度や定時性確保の要求が高い場合もある。
従来のプログラマブルコントローラシステムでは、そのような場合においても、まずラダーシーケンスのユーザアプリケーションが最優先で実行され、その後の時間に通信やデータ変換処理などが行われる。従って、ユーザの観点からすると、処理の性能や処理時間の配分を、例えばネットワーク処理に重点を置いて配分したいのに、実際には常にラダーシーケンスが優先になってしまう問題があった。プログラマブルコントローラのアプリケーション処理は、定時性確保の都合上一定時間の周期でサイクリックに実行されることが多いので、処理実行サイクル時間が短くなればなるほど、サイクル時間に占めるラダーアプリケーション実行時間の割合が高くなり、相対的に通信やその他の処理に割当てられる実行時間が少なくなり、通信やその他の処理を主眼としてみた場合、性能低下につながる。
これを回避するため、プログラマブルコントローラは、処理の優先度や定時性制約に合せて実行優先順位のついたタスクに処理を割付けてプログラミングしたり、定周期タスクなどを設定して一定時間ごとにタスクが起動されるようにプログラミングできるようになっている。しかし、実際には、それら全ての処理はアプリケーションスケジューラの上で実行されることになり、アプリケーションスケジューラ外で実行される処理、すなわちユーザアプリケーション以外の処理は後回しになってしまう。
上記第1の制御方法では、タスク個々に関して極め細かく制御でき、各タスクの処理時間の最適化により無駄時間を削減し、システム全体としての処理時間の向上にも寄与する。しかしながら図8に示す、基本システム14の処理に関する制御は示されておらず、タスクであるユーザアプリケーションプログラム10への適応方法の記述内容に留まっている。
上記第2の制御方法では、計算機のプロセススケジューラの固定優先度プロセススケジューラ空間にユーザレベルプロセススケジューラを設け、最上位としてスケジューリングすることにより、マルチメディアシステムで必要としている新しいプロセスの導入を容易にしている。しかしながら図8で示す、基本システム14の処理に関する制御は示されておらず、あくまでもリアルタイムOSが管理するスケジューラを制御する記述内容に留まっている。
このように従来の技術においては、タスク管理の方法は多々提案されているが、ユーザがスケジューリングできない。また、基本システム14とアプリケーションスケジューラ16の時間配分の制御に関して言及している文献も無い。
本発明は、「ユーザアプリケーションの実行性能を優先したい場合」と「アプリケーションスケジューラで管理されない処理のうちデータ処理系のようにメッセージ応答性能に影響ある処理を優先したい場合」、の切替えをユーザが簡易に設定可能であって、加えてアプリケーションの停止/起動の状態の時間配分をユーザが設定したときに、その設定でデータ処理実行可能か否かを判定し通知する装置を提供することを目的とする。
第1に、演算機能を持つCPUモジュールと、該CPUモジュールと入出力データを授受するI/Oモジュールとが制御用ネットワークで接続され、CPUモジュールが、所定のアプリケーションと所定データを処理するデータ処理とを含むプログラムをサイクリックに実行し、該プログラムの1実行サイクル時間に占めるユーザアプリケーションの実行時間とデータ処理の実行時間との割合を示すパラメータが外部から設定され、パラメータに基づきユーザアプリケーションを実行し、ユーザアプリケーションが実行された後の残り時間にデータ処理を実行するプログラマブルコントローラであって、CPUモジュールは制御用ネットワークを介してI/Oモジュールと入出力データを授受する際の転送ワード数に基づいてデータ転送処理全体に掛かる時間を求め、このデータ転送処理全体に掛かる時間とパラメータに設定されたデータ処理の時間とを比較し、この比較結果を通知するように構成する。
本発明により、帯域管理層を介して、基本システム14とアプリケーションスケジューラ16との時間配分の制御が可能となり、その結果として、「ユーザアプリケーションの実行性能を優先したい場合」と「アプリケーションスケジューラで管理されない処理のうちデータ処理系のようにメッセージ応答性能に影響ある処理を優先したい場合」、の切替えを簡易に調整可能になる。ユーザが調整・設定した状態において、データ処理実行可能か否かを判定し通知する機能も具備するので、ユーザの設定が不適なことに起因する処理の低下(例えば、運用中のデータ転送処理の抜けが発生したり、同時更新されるべきデータの一意性が保障されない)を回避するという効果を奏する。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。始めに、プログラマブルコントローラ内におけるソフトウェア構造とスケジューリングについて説明する。
図1は、本発明のプログラマブルコントローラにおけるソフトウェア構造概略を示す図である。図2は、図1のプログラマブルコントローラにおけるタスク処理の流れを説明する図である。また、図3は、図2の操作をアプリケーションの実施例で説明する図である。
図1において、リアルタイムOS20は、帯域管理層18を1つの処理系として呼び出し、その中で、アプリケーションスケジューラ16とデータ処理12とが呼び出される。帯域管理層18は1実行サイクルの時間配分比率を、アプリケーションスケジューラ16とデータ処理12とに対して設定する。アプリケーションスケジューラ16は、帯域管理層18が設定した実行時間比率に従って、ユーザアプリケーションプログラム10の処理を行い、残る時間はデータ処理12が使用する。データ処理12においては、データ通信処理やデータ転送処理、故障データ収集処理などが実行される。データ処理12の処理が終わると、基本システム14を実行する。
帯域管理層18の時間配分比率は、図示しない外部の支援装置などから変更する。時間配分比率とは、基本システム14での処理時間を除いた帯域管理層18に割当てられる1実行サイクル時間を、アプリケーションスケジューラ16とデータ処理12の間でどのように時間配分するかを指定するパラメータである。ユーザは、全体の実行サイクル時間と、アプリケーション実行時間、データ処理実行時間を勘案し、システムに合った時間配分比率を設定する。
例えばデータ処理を優先させたカスタマイズを行う場合、図2(a)で示す状態から図2(b)で示す状態に遷移させる。図中の破線はアプリケーションスケジューラとデータ処理の時間配分比率を、帯域管理層18により可変させたことを示している。図2(a)ではアプリケーションに大きな時間配分比率を割当てラダーシーケンス重視の設定となっているが、図2(b)ではデータ処理に大きな時間配分比率を割り当てているので、相対的にラダーシーケンスが使用できる実行時間は少なくなる。実行時間が少なくなり、はみ出した分は次の実行サイクルで処理される。従って、図2(a)では1実行サイクルで処理が終了していたラダーシーケンス処理が、図2(b)では2実行サイクル掛かる。その反面、図2(a)では処理を終了するのに2実行サイクル掛かっていたデータ処理、バックグラウンド処理が、図2(b)では1実行サイクルで終了する。このような使い分けの実施例を、図3に示す。図3(a)は、リアルタイム制御の例として位置決めなどを行うシステムを想定している。この場合、できる限りラダーシーケンス系の時間配分を大きく取り、位置決め性能を発揮できるようになる。図3(b)は、監視系のアプリケーションの例として、画面にプログラマブルコントローラで収集したデータを表示するシステムを想定している。この場合、データ処理系に時間を大きく割当てることで、画面表示/更新性能を大きく向上できるようになる。
以上のように、図2(a)を図2(b)に切替える操作、すなわち帯域管理層18によりアプリケーションスケジューラとデータ処理の時間配分比率を可変させることにより、ユーザは、アプリケーション性能を優先(図3(a)参照)、或はデータ処理性能優先(図3(b)参照)にするかの切替えを容易に実現可能となる。また、いずれの場合でも、プログラマブルコントローラとしてシステムを動作させるために必須の基本処理系は、1実行サイクルについて必要な時間を確保することができ、動作に支障のない範囲でカスタマイズを行う。
次に、プログラマブルコントローラシステムの構成と、同システムにおけるプログラマブルコントローラのCPUモジュールのハードウェア構成例について説明する。
図4は、本発明で用いられるプログラマブルコントローラのシステム構成の一例を説明したものである。プログラマブルコントローラシステムは、演算機能を持つCPUモジュール32・34・36と、これらのCPUモジュールへデータを入出力するI/Oモジュール38と、CPUモジュールの設定等を支援する支援装置30、及びこれらを接続する機器から構成される。
支援装置30は専用の装置のときもあるが、通常は一般的なパソコン上のソフトウェアとして構成される。ここでは便宜上、ソフトウェアを管理するパソコンも含めて支援装置と呼称する。支援装置30とCPUモジュール32はRS-232やUSB等の通信ケーブル42により接続されている。なお、通信ケーブル42はCPUモジュール34やCPUモジュール36と繋いでも構わない。
CPUモジュール32・34・36とI/Oモジュール38とは、入出力データ転送やメッセージ通信のため
に制御用ネットワーク40にて接続されている。この制御用ネットワーク40は、プログラマブルコントローラのメーカ専用であることが多く、例えば、制御用ネットワーク40の一例としては、出願人の製品であるMICREX-SXシリーズで使用しているSXバスなどがある。
CPUモジュール32・34・36とI/Oモジュール38とは、ユーザの制御したいシステムの規模や構成によって自由に取捨選択可能である。ユーザは支援装置30にて、システムの構成設定や各モジュールの動作設定を決定したり、アプリケーションプログラムを作成したりする。その後、これらの情報をCPUモジュール32・34・36にダウンロードする。
図5は、CPUモジュール50の概略ハードウェア構成を説明したものであり、制御用ネットワーク60関連部分のみ記載している(機能の一部を模式的に示したものであり、例えば、支援装置30とのインタフェースや電源回路等は割愛している)。CPUモジュール50は、前述のCPUモジュール32・34・36の各個を指し、制御用ネットワーク60は制御用ネットワーク40に相当する。
CPUモジュール50は制御用ネットワーク60に接続されるが、前述のように制御用ネットワーク60はメーカ専用であるため、処理を制御するための専用LSI56が搭載されている。また、制御用ネットワーク60へのデータ送受信のために、バッファ用のRAM58も実装されている。CPU52と専用LSI56とは内部バス54で通信し、データの送受信バッファを持つRAM58を共用する。専用LSI56にはRAM58にアクセスするための調停回路が含まれているので、CPU52は専用LSI56を経由してRAM58に接続されている。
ここで調停回路とは、CPU52と専用LSI56とがRAM58に同時アクセスするのを制限する回路である。
制御用ネットワーク60へのデータ転送処理は、専用LSI56の機能であり、制御用ネットワーク60上に接続された他のCPUモジュールの専用LSIと同期を計り、自局の送受信タイミングにてバッファ用のRAM58からデータを転送したり、制御用ネットワーク60からデータを受信してバッファ用のRAM58に書き込んだりする。これらの機能は専用LSI56のハードウェア的な機能であり、CPU52上で動作しているソフトウェアの処理は介在しない。従って、図1で示されているデータ処理帯域での処理は、主に専用LSI56への設定処理や、専用LSI56を介したバッファ用のRAM58へのデータ転送処理となる。
プログラマブルコントローラシステムは以上のように構成され、また各CPUモジュールは専用LSI56を介して制御用ネットワーク60からデータを送受信する。また、ここではCPUモジュール50が専用LSI56を具備する例を示したが、制御用ネットワーク60との処理をソフトウェア的に処理したり、RAM58が専用LSI56に内蔵されていても構わない。
最後に、データフォーマットとデータ転送、及びユーザの設定に基づいたデータ処理時間帯域の判定処理について説明する。
図6は、バッファ用のRAM58へのデータ転送処理フローチャートを示している。図7は、バッファ上の転送データフォーマットの一例を示しており、転送データフォーマットは使用するネットワークのプロトコルなどにより決まるが、一般的にこのような情報を含んだフォーマットになる。
図7ではCPUモジュールからI/Oモジュールへの出力データの転送を想定しており、転送データはトータルサイズ70(出力データ全体の大きさの情報)と送信局情報72(送信元モジュールの局番などの情報)と各局番用データ74(個々の出力モジュールへ転送するデータで、対象モジュールがn局あると想定)とから構成されている。各局番用データ74は、ヘッダ情報76と転送データ78(実際のモジュールから出力されるデータ)とから構成され、更にヘッダ情報76は宛先局番80や転送データサイズ82(転送データ78の大きさの情報)とステータス84(ステータスなどの補助情報)とから構成されている。図7に示すフォーマットのようなデータをセットするためには、各局は各出力ワードへデータをセットし、それをシステムに構成されている全局分繰り返せばよい。ここでワードとは、プログラマブルコントローラにおけるワードタグのことであり、内部メモリを数値情報として扱う際に使用する最小単位である。
図6のデータ転送処理フローチャートでは、内部ループにて各局の各ワードについてのデータセットを行い(ステップS108〜S112)、外部ループにてシステムに構成されている全モジュール分の転送処理を行う(ステップS102〜S114)。以下に、図7で示すようなデータフォーマットを転送することを想定し、その各ステップごとの処理の一例を説明する。
始めに転送モジュール数を初期化する(ステップS100)。転送モジュール数には、転送処理の終わった対象モジュール(局)の数を格納する。また、始めに処理対象とするモジュールも決める。対象モジュールは一意に決まればよく、転送モジュール数から自動的に決めてもよい。例えば、図7のように局番が1からnまで連番のときには、
転送モジュール数=0なら局番1を対象
転送モジュール数=1なら局番2を対象
・・・
転送モジュール数=n−1なら局番nを対象
のように決めても構わない。
次に外部ループを開始する。外部ループは、各局番用データ74の転送の処理に相当する。まずは、転送モジュール数が設定モジュール数より小さければ続行し、それ以外の場合は転送処理を終了する(ステップS102)。ここで、設定モジュール数とは送信するモジュールや局の総数の情報である。ステップS102で転送モジュール数が設定モジュール数より小さかったときは、現在対象としているモジュールのヘッダデータ部分を設定する(ステップS104)。ヘッダデータは、ヘッダ情報76に相当する。
次に内部ループの前処理として、転送ワード数を初期化する(ステップS106)。転送ワード数には、転送処理の終わったワードの数を格納する。
その後、内部ループを開始する。内部ループは、転送データ78の転送の処理に相当する。まずは、転送ワード数がモジュールワード数より小さければ続行し、それ以外の場合はステップS114に分岐する(ステップS108)。ここで、モジュールワード数とは送信するモジュールの転送データの総ワード数を指す。ステップS108で転送ワード数がモジュールワード数より小さかったときは、現在対象としているモジールの転送データを設定する(ステップS110)。転送データは、転送データ78に相当する。その後、転送ワード数を一つ増やしてステップS108に戻る(ステップ112)。
ステップS114に分岐したときは、転送モジュール数を一つ増やしてステップS102に戻る。
以上でデータ転送処理が完了するが、図示しないデータ転送の前後処理も併せて実行する。これは、トータルサイズ70や送信局情報72などのデータ転送や、通信において付加するエラー訂正用の情報などの処理を指す。
ここで、以上のフローチャートを数式化すると、内部ループの転送処理に掛かる時間は、
[数1]
a + bWi ・・・ 式1
で表される。ここで、aはヘッダデータ設定処理、bは転送データ設定処理に係わる定数、Wiはi番目のモジュールのワード数とする。これが、全モジュール分繰り返されるので、データ転送処理全体にかかる時間は、
[数2]
c + Σ(a + bWi) ・・・ 式2
で表される。ここで、cはデータ転送の前後処理、Σは全モジュールの和を表す。ΣWiはシステム全体の転送ワード数を示すので、これを改めてmとすると、式2は、
[数3]
c + an + bm ・・・ 式3
で表される。ここで、nは全モジュール数とする。
一方で、データ処理帯域にユーザによって割り当てられた時間は、1実行サイクル時間とデータ処理時間帯域の割合の設定から、
[数4]
rT ・・・ 式4
で表される。ここで、rはデータ処理帯域割合、Tは1実行サイクル時間とする。
以上の式1〜式4から、
[数5]
rT > c + an + bm ・・・ 式5
の関係が判定処理として導出される。式5を満たすように、システムの構成、および1実行サイクル時間、データ処理時間帯域の割合を設定する。但し、実際には、データ処理時間帯域でその他のデータ処理も実行されるので、若干の余裕が必要になる。
ここで、式5に示す定数a、b、cは、CPUモジュール50で使用するCPU52、専用LSI56、RAM58やCPUモジュール上のソフトウェア構造などによって定まる定数であるので、CPUモジュール毎に処理を実装していれば、支援装置にてCPUモジュールの機種追加の度に判定処理を追加しなくともよい。その反面、CPUモジュール側で判定を行うため、支援装置上で設定を行っても、その時点では異常を判断できない。
一方で、支援装置に判定処理を実装していれば、設定を行った段階で異常を検出できるが、新しい種類のCPUモジュールが追加されるたびに、支援装置の判定処理のバージョンアップを行う必要になる。
式5では、システムの構成に応じて、データ転送時間を細かく計算する方法を示した。より簡便な方法として、プログラマブルコントローラシステムの入力・演算・出力が安全に行えることにのみ着目すれば、データ転送ワード数最大、モジュール数最大のシステムを想定し、そのときに必要となるデータ転送時間を式4と比較して、設定可能か否かを判定しても構わない。
以上の本発明の説明から明らかなように、帯域管理層を介して、基本システム14とアプリケーションスケジューラ16との時間配分の制御が可能となり、切替えを簡易に調整可能になる。その際にユーザが調整・設定した配分でデータ処理の実行が可能か否かを、例えば、式5で示すような判定処理で判断し、結果をユーザに通知すればよい。また判定処理は、プログラマブルコントローラや支援装置のいずれかに搭載する。この結果、ユーザの設定が不適なことに起因する処理の低下(例えば、運用中のデータ転送処理の抜けが発生したり、同時更新されるべきデータの一意性が保障されない)を回避することが可能になる。
本発明のプログラマブルコントローラにおけるソフトウェア構造概略の説明図 本発明のプログラマブルコントローラにおけるタスクスケジューリングの説明図 本発明を利用したアプリケーション実施の一例を示した説明図 本発明のプログラムコントローラのシステム構成の一例を示す説明図 CPUモジュールの概略ハードウェア構成の説明図 本発明のデータ転送処理フローチャート バッファ上の転送データフォーマットの一例を示す説明図 従来のプログラマブルコントローラにおけるソフトウェア構造概略の説明図 従来のシステムにおけるタスクスケジューリングの一例の説明図
符号の説明
10 ユーザアプリケーションプログラム
12 データ処理
14 基本システム
16 アプリケーションスケジューラ
18 帯域管理層
20 リアルタイムOS
22 ハードウェア
30 支援装置
32、34、36、50 CPUモジュール
38 I/Oモジュール
40、60 制御用ネットワーク
42 通信ケーブル
52 CPU
54 内部バス
56 専用LSI
58 RAM
70 トータルサイズ
72 送信局情報
74 局番用情報
76 ヘッダ情報
78 転送データ
80 宛先局番
82 転送データサイズ
84 ステータス
S100〜S114 データ転送処理のステップ

Claims (1)

  1. 演算機能を持つCPUモジュールと、該CPUモジュールと入出力データを授受するI/Oモジュールとが制御用ネットワークで接続され、
    前記CPUモジュールが、
    所定のアプリケーションと所定データを処理するデータ処理とを含むプログラムをサイクリックに実行し、該プログラムの1実行サイクル時間に占める前記ユーザアプリケーションの実行時間と前記データ処理の実行時間との割合を示すパラメータが外部から設定され、
    前記パラメータに基づき前記ユーザアプリケーションを実行し、
    前記ユーザアプリケーションが実行された後の残り時間に前記データ処理を実行するプログラマブルコントローラであって、
    前記CPUモジュールは前記制御用ネットワークを介して前記I/Oモジュールと入出力データを授受する際の転送ワード数に基づいてデータ転送処理全体に掛かる時間を求め、このデータ転送処理全体に掛かる時間と前記パラメータに設定された前記データ処理の時間とを比較し、この比較結果を通知することを特徴とするプログラマブルコントローラ。
JP2006332835A 2006-12-11 2006-12-11 プログラマブルコントローラ、及びその支援装置 Active JP4811260B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006332835A JP4811260B2 (ja) 2006-12-11 2006-12-11 プログラマブルコントローラ、及びその支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006332835A JP4811260B2 (ja) 2006-12-11 2006-12-11 プログラマブルコントローラ、及びその支援装置

Publications (2)

Publication Number Publication Date
JP2008146357A JP2008146357A (ja) 2008-06-26
JP4811260B2 true JP4811260B2 (ja) 2011-11-09

Family

ID=39606470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332835A Active JP4811260B2 (ja) 2006-12-11 2006-12-11 プログラマブルコントローラ、及びその支援装置

Country Status (1)

Country Link
JP (1) JP4811260B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5318745B2 (ja) * 2009-12-25 2013-10-16 株式会社日立産機システム プログラマブルコントローラ
JP4877423B1 (ja) 2011-03-15 2012-02-15 オムロン株式会社 Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体
CN107615199B (zh) * 2015-06-08 2019-04-26 三菱电机株式会社 系统设计辅助装置、方法及程序
JP6870234B2 (ja) * 2016-08-02 2021-05-12 富士電機株式会社 制御装置、制御システム及び制御方法
JP7444566B2 (ja) * 2019-09-12 2024-03-06 ファナック株式会社 サーボ制御装置、サーボ制御システム及びサーボ制御方法
CN113741311B (zh) * 2021-09-16 2023-03-10 深圳市软赢科技有限公司 具有子周期高频处理功能的总线控制系统及方法
JP7188631B1 (ja) 2022-05-12 2022-12-13 富士電機株式会社 プログラマブルロジックコントローラ、支援装置、及び表示装置、並びに、ロギング方法、支援方法、及び表示方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62152045A (ja) * 1985-12-26 1987-07-07 Omron Tateisi Electronics Co プログラマブルコントロ−ラ
JP2000029507A (ja) * 1998-07-09 2000-01-28 Yaskawa Electric Corp I/o伝送方法
JP2002351509A (ja) * 2001-05-25 2002-12-06 Mitsubishi Electric Corp プログラミングツール及びプログラミング方法

Also Published As

Publication number Publication date
JP2008146357A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4811260B2 (ja) プログラマブルコントローラ、及びその支援装置
JP3922070B2 (ja) 分散制御方法及び装置
EP2831734B1 (en) Apparatus and methods for a bandwidth efficient scheduler
US9618922B2 (en) CPU of PLC, system program for PLC, and recording medium storing system program for PLC
US9830187B1 (en) Scheduler and CPU performance controller cooperation
US20100131955A1 (en) Highly distributed parallel processing on multi-core device
JP7000686B2 (ja) 制御装置
EP3557345B1 (en) Control apparatus, system program, and control method
KR100731983B1 (ko) 저전력 무선 디바이스 프로세서용 하드와이어드 스케줄러및 스케줄링 방법
EP2453613A1 (en) Method and apparatus for allocating and prioritizing data transmission
WO2012056537A1 (ja) プログラマブルコントローラ
CN106843890B (zh) 基于智能决策的传感器网络、节点及其运行方法
JP3651573B2 (ja) ファクトリーオートメーションシステムの制御方法、ファクトリーオートメーションシステムの中央制御装置
JP4048638B2 (ja) スケジューリング装置及び方法並びに記録媒体
JP5345902B2 (ja) データ送信装置、データ送信方法、及びデータ送信プログラム
JP2007004334A (ja) プログラマブルコントローラ
JP4367167B2 (ja) リアルタイムシステム、QoS適応制御装置及びそれらに用いるQoS適応制御方法並びにそのプログラム
WO2022190424A1 (ja) 情報処理装置およびプログラム
CN115884229B (zh) 传输时延的管理方法、电子设备和存储介质
WO2022190425A1 (ja) 制御装置および制御方法
JP4877317B2 (ja) 情報処理装置、割り込み制御方法
US20240255922A1 (en) Control device and control method
JP2007257106A (ja) プログラマブルコントローラ
WO2021181875A1 (ja) 通信制御機器および通信制御機器の制御方法
JP2007219925A (ja) バス制御装置、バス制御プログラム及び記録媒体

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4811260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250