JP4808839B2 - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP4808839B2 JP4808839B2 JP2000349957A JP2000349957A JP4808839B2 JP 4808839 B2 JP4808839 B2 JP 4808839B2 JP 2000349957 A JP2000349957 A JP 2000349957A JP 2000349957 A JP2000349957 A JP 2000349957A JP 4808839 B2 JP4808839 B2 JP 4808839B2
- Authority
- JP
- Japan
- Prior art keywords
- management information
- memory
- error detection
- read
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Telephone Function (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の属する技術分野】
本発明は、各種の電子機器に搭載されているメモリに格納されている管理情報の読み出しを行うメモリシステムに関する。
【0002】
【従来の技術】
各種の電子機器の中には、EEPROM等の不揮発性メモリを備えておいて、この不揮発性メモリに重要なデータを格納しているものがある。例えば、携帯電話では、各携帯電話に固有な情報である電話番号やシリアル番号(製造番号)、あるいは、携帯電話の所有者を識別して、他人による操作を制限するためのパスワードなど、各種の管理情報が不揮発性メモリに格納されている。
【0003】
また最近では、インターネット接続等の各種サービスを利用できる携帯電話も普及しており、これらの携帯電話では、各種サービスを利用するために必要な管理情報であるユーザ登録番号などが不揮発性メモリに格納されている。各種サービスの提供者は、ユーザ登録番号を用いて各利用者(ユーザ)を識別し、サービスの利用時間などに応じた課金情報の管理などを行うことができる。
【0004】
また、パーソナルコンピュータ(以下、「パソコン」と称する)等においても、所有者の識別に用いるユーザIDや各パソコンに固有のシリアル番号などの管理情報が不揮発性メモリに格納されている。そして、これらのユーザIDやシリアル番号を利用して、他人による不正使用を防止するためのセキュリティ管理などが行われている。
【0005】
【発明が解決しようとする課題】
ところで、各種の電子機器に搭載される不揮発性メモリの中には、欠陥等によってデータの記憶保持動作が不安定なものもあり、書き込まれた管理情報等のデータの内容が正しく保持されない場合がある。このような不具合は、特に、EEPROMを用いた場合に発生することがあり、管理情報を書き込んだ直後には正しい内容が保持されているにも関わらず、例えば、数日間が経過した後にこの管理情報を読み出すと、その内容が正しく保持されておらずに読み出しエラーとなる、といった症状が発生する。
【0006】
通常、上述した各種の管理情報は重要な情報であり、その内容に誤りがあると様々な問題が生じる。例えば、携帯電話の電話番号に誤りが生じると、通話料金が他人に課金されてしまうなどの問題が生じることとなる。また、パソコンにおけるユーザIDの内容に誤りが生じた場合には、所有者が自分で登録したユーザIDを正しく入力しているにも関わらず、その内容が登録内容と異なっていると判断されてしまうこととなる。
【0007】
したがって、各種の電子機器においては、読み出される管理情報の内容には高い信頼性が要求される。しかしながら、従来のメモリシステムでは、読み出された管理情報にエラーが発生している場合に、これを確実に検出することができず、読み出される管理情報の信頼性は高いとは言えない場合があった。
【0008】
本発明は、このような点に鑑みて創作されたものであり、その目的は、読み出した管理情報のエラーを確実に検出することができるメモリシステムを提供することにある。また、本発明の他の目的は、読み出す管理情報の信頼性を向上させることができるメモリシステムを提供することにある。
【0009】
【課題を解決するための手段】
上述した課題を解決するために、本発明のメモリシステムでは、メモリにおいて、3箇所以上の複数領域に同一の管理情報を格納しており、この3箇所以上の複数領域のそれぞれに格納された管理情報を管理情報読み出し手段によって読み出したときに、読み出された複数の管理情報を管理情報比較手段により比較し、この比較動作において不一致判定が行われたときに、第1のエラー検出手段によりエラーの発生を検出している。
【0010】
同一の管理情報を3箇所以上の複数領域に格納しており、複数領域のそれぞれから読み出した管理情報の内容が一致していない場合には、エラーが発生したものとして判断しているので、読み出した管理情報のエラーを確実に検出することができ、管理情報の信頼性を向上させることができる。
【0011】
また、本発明の他のメモリシステムでは、メモリにおいて、3箇所以上の複数領域に同一の管理情報を格納しており、この3箇所以上の複数領域のそれぞれに格納された管理情報を管理情報読み出し手段によって読み出す場合に、読み出された複数の管理情報を管理情報比較手段により比較し、この比較動作において不一致判定が行われたときに、処理対象決定手段により、管理情報読み出し手段によって読み出された複数の管理情報の中で過半数を占める内容を処理対象管理情報として決定している。
【0012】
同一の管理情報を3箇所以上の複数領域に格納した場合に、読み出した管理情報の過半数に偶発的なエラーが発生し、しかもそれらの内容が同一となるという確率は極めて少なくなるので、過半数を占める内容を処理対象の管理情報として決定することにより、管理情報の信頼性を向上させることができる。
【0013】
また、上述したメモリやそれ以外の能動素子を含む半導体チップを形成する場合に、離隔した複数箇所に分散して複数のメモリ素子を形成しておき、これら複数のメモリ素子のそれぞれに管理情報を格納することが望ましい。半導体チップ内において、離隔した複数箇所に分散して形成された複数のメモリ素子に同じ症状の動作不良が発生する確率は非常に低いので、仮に一部のメモリ素子に動作不良が発生しても、他のメモリ素子を用いて、正しい内容の管理情報を確実に読み出すことができる。
【0014】
また、上述したメモリを物理的に異なる複数のメモリチップにより構成し、それぞれのメモリチップに管理情報を格納するようにしてもよい。物理的に異なる複数のメモリチップは、通常、その製造ロット等が異なっているので、複数のメモリチップから読み出される管理情報に全く同じ内容のエラーが発生し、このエラーを含む内容の管理情報が過半数を占めて処理対象となってしまう確率は極めて低く、管理情報の信頼性を高くすることができる。
【0015】
また、上述した管理情報に対して所定のエラー検出符号を付加して複数領域に格納しておき、管理情報読み出し手段によって複数の管理情報が読み出されたときには、第2のエラー検出手段により、エラー検出符号に基づくエラー検出処理を行うことが望ましい。
【0016】
パリティビットやCRC(Cyclic Redundancy Check )符号など各種のエラー検出符号を管理情報に付加しておき、管理情報を読み出したときに、エラー検出符号を用いたエラー検出処理を行うことにより、読み出した管理情報のエラーの検出精度をより向上させることができ、管理情報の信頼性をより向上させることができる。
【0017】
また、第3のエラー検出手段をさらに備えておき、管理情報比較手段による比較動作において不一致判定が行われた場合には、管理情報読み出し手段によって読み出された複数の管理情報の中に過半数を占める内容が存在しない場合に、第3のエラー検出手段によってエラーの発生を検出することが望ましい。
【0018】
複数の管理情報の中に過半数を占める内容が存在しない場合には、多くの管理情報にエラーが発生していると考えられるので、このような場合にエラーの発生を検出することにより、管理情報のエラーを確実に検出することができる。
また、上述した管理情報は、メモリが搭載された電子機器に固有なシリアル番号、あるいは、メモリが搭載された電子機器の利用者に固有な識別情報であることが望ましい。具体的には、電子機器の利用者に固有な識別情報としては、携帯電話やPHS(Personal Handyphone System)等における電話番号や、パソコン等におけるユーザID等が考えられる。利用者に固有な識別情報や各電子機器に固有なシリアル番号などの重要な管理情報について、その内容にエラーが発生することを極力回避することができるとともに、エラーが発生した場合には確実に検出することができる。
【0019】
また、管理情報を格納する複数領域の数は奇数であることが望ましい。複数領域の数を偶数とした場合には、管理情報の内容がちょうど半数ずつに分かれたような場合に、そのいずれかを採用するかを判断することが困難となるが、領域の数を奇数としておけばそのような不都合が生じることがなく、処理対象とする管理情報の内容を容易に決定することができる。
【0020】
【発明の実施の形態】
以下、本発明のメモリシステムを適用した一実施形態の携帯電話について、図面を参照しながら説明する。
図1は、本実施形態の携帯電話の詳細構成を示す図である。同図に示す携帯電話100は、アンテナ1、電話回路2、マイクロホン3、スピーカ4、操作部5、表示部6、制御部7、3つのメモリ8、9、10、インタフェース部(I/F)11を含んで構成されている。
【0021】
電話回路2は、電話の送受信に関する処理を行う。具体的には、電話回路2は、周辺に存在する基地局(図示せず)から送られてくる電波をアンテナ1によって受信し、これを復調して音声信号や各種の制御信号等を生成する処理や、マイクロホン3から出力される音声信号や各種の制御信号等に対して所定の変調処理を行って、基地局に向けて送信するための信号を生成し、アンテナ1に出力する処理を行う。
【0022】
マイクロホン3は、通話時などに利用者が発声した音声を集音して電気信号(音声信号)に変換し、電話回路2に出力する。スピーカ4は、電話回路2から出力される音声信号に基づいて、通話相手の音声などを出力する。
操作部5は、電源キー、テンキー、機能選択キー等、携帯電話100に対して操作指示を与えるために必要な各種操作キーを備えており、利用者による操作内容に応じた信号を制御部7に出力する。表示部6は、制御部7から出力される画像データに基づいて、現在の日時や着信時における相手先の電話番号等の各種情報の表示を行う。
【0023】
制御部7は、携帯電話100全体の動作を制御する。具体的には、制御部7は、電話の発着信を行う際の電話回路2の動作制御、インタフェース部11を介して接続される外部機器(図示せず)との間での各種データの送受信、メモリ8、9、10に対するデータの書き込みおよび読み出し、表示部6へ各種画像を表示するための画像データの生成等の各種処理を行う。
【0024】
3つのメモリ8、9、10は、EEPROM等の不揮発性のメモリによって構成されており、制御部7によって書き込まれた各種データを記憶する。
本実施形態では、これら3つのメモリ8、9、10には、管理情報として、携帯電話100の所有者(利用者)に固有な識別情報である「電話番号」を示すデータ(電話番号データ)がそれぞれ格納されている。この電話番号データは、例えば、本実施形態の携帯電話100を購入する際などに、販売店等において専用の書き込み装置を用いて書き込まれたものであり、携帯電話100に備わった操作部5等を用いた操作によって各メモリ8、9、10に記憶されている電話番号データの書き換えを行うことは不可能となっている。
【0025】
また、本実施形態では、各メモリ8、9、10に格納される電話番号データには、エラー検出符号としてパリティビットが付加されており、電話番号データの読み出し時には、このパリティビットを用いたパリティチェックを行うことによりエラー検出処理を行うことができるようになっている。なお、パリティビットの付加方式は、偶数パリティ方式、奇数パリティ方式のいずれであってもよい。
【0026】
インタフェース部11は、携帯電話100と各種の外部機器とを接続するための外部接続端子であり、外部機器から送信される各種データを制御部7に出力したり、制御部7から出力される各種データを外部機器に向けて送信するための処理を行う。例えば、各メモリ8、9、10に電話番号データを書き込む際には、このインタフェース部11を用いて、上述した専用の書き込み装置と携帯電話100とが接続される。
【0027】
次に、各メモリ8、9、10の設置形態について具体的に説明する。図2、図3は、各メモリ8、9、10の設置形態について説明する図である。図2は、物理的に異なる複数のメモリチップを用いて各メモリ8、9、10が実現されている場合の一例である。図2に示すように、上述した制御部7の機能などを実現するためのLSIチップ等が搭載されたプリント基板50上に、それぞれメモリチップにより実現されている3つのメモリ8、9、10が搭載されている。このように、物理的に異なる複数のメモリチップにより各メモリ8、9、10を実現した場合には、各メモリ8、9、10から読み出される管理情報に全く同じ内容のエラーが発生する確率が極めて低いので、読み出される管理情報の信頼性を高めることができる。
【0028】
また、図3は、半導体チップ上において、離隔した複数箇所に分散して形成された複数のメモリ素子により、各メモリ8、9、10が実現されている場合の一例であり、半導体チップのパッケージ内部の構成が模式的に表されている。図3に示すように、制御部7の機能などを実現するために必要な能動素子を含んで形成された半導体チップ60において、離隔した複数箇所に分散して複数のメモリ素子が形成されており、これらによって各メモリ8、9、10が実現されている。このように、離隔した複数箇所に分散して形成された複数のメモリ素子によって各メモリ8、9、10を実現した場合には、各メモリ素子に同じ症状の動作不良が発生する確率を低くすることができるので、仮に一部のメモリ素子に動作不良が発生しても、他のメモリ素子を用いて、正しい内容の管理情報を確実に読み出すことができる。
【0029】
次に、上述した制御部7の詳細構成について説明する。図1に示す制御部7は、比較処理部20、パリティエラー検出部22、処理対象決定部24を含んで構成されている。
比較処理部20は、各メモリ8、9、10から読み出された電話番号データの内容を比較し、全ての電話番号データの内容が一致しているか否かの判定を行う。
【0030】
パリティエラー検出部22は、比較処理部20による所定の比較処理がなされた後の電話番号データに対して所定のパリティチェックを行い、パリティエラーを検出する。
処理対象決定部24は、読み出された電話番号データの総数を基準として、過半数を占める内容の電話番号データがあるか否かを判定し、過半数を占める内容の電話番号データを処理対象として決定する。
【0031】
上述した制御部7が管理情報読み出し手段に、比較処理部20が管理情報比較手段に、処理対象決定部24が処理対象決定手段および第3のエラー検出手段に、パリティエラー検出部22が第2のエラー検出手段にそれぞれ対応している。
本実施形態の携帯電話100はこのような構成を有しており、次に、電話番号データを読み出す場合の動作手順について説明する。
【0032】
図4は、電話番号データを読み出す場合の携帯電話100の動作手順を示す流れ図である。
電話番号データを読み出す必要がある場合(例えば、電話をかける場合等)に、制御部7は、各メモリ8、9、10に格納されている電話番号データをそれぞれ読み出す(ステップ100)。
【0033】
電話番号データが読み出されると、制御部7内の比較処理部20は、各電話番号データの内容を比較し、全ての電話番号データの内容が一致しているか否かを判定する(ステップ101)。
全ての電話番号データの内容が一致している場合には、ステップ101で肯定判断がなされ、比較処理部20はその旨を処理対象決定部24に通知する。通知を受けた処理対象決定部24は、読み出された電話番号データの内容を処理対象として決定する(ステップ102)。
【0034】
また、全ての電話番号データの内容が一致していない場合には、上述したステップ101で否定判断がなされ、比較処理部20は、その旨をパリティエラー検出部22に対して通知する。比較処理部20からの通知を受けたパリティエラー検出部22は、読み出された各電話番号データに対してパリティチェックを行い(ステップ103)、パリティエラーが検出された電話番号データについては、以降の処理における対象外として除外する(ステップ104)。
【0035】
次に、処理対象決定部24は、ステップ100で読み出された電話番号データの総数を基準として、過半数を占める内容の電話番号データがあるか否かを判定する(ステップ105)。具体的には、本実施形態では、ステップ100で読み出される電話番号データの総数は“3”であるので、ステップ105では、内容が一致している電話番号データが2つ以上あるか否かが判定される。
【0036】
過半数を占める内容の電話番号データがある場合には、ステップ105で肯定判断がなされ、処理対象決定部24は、この電話番号データの内容を処理対象として決定する(ステップ106)。
過半数を占める内容の電話番号データがない場合には、上述したステップ105で否定判断がなされ、処理対象決定部24は、電話番号データにエラーが発生していることを検出した旨のエラー判定を行う(ステップ107)。この場合には、電話番号データに読み出しエラーが生じている旨を表示部6に表示する等の所定のエラー処理が制御部7によって行われる。
【0037】
このように、本実施形態の携帯電話100では、同一の電話番号データを3つのメモリ8、9、10に格納しており、電話番号データを読み出す際には、これら複数の電話番号データの中で過半数を占める内容を処理対象として決定している。同一の電話番号データを複数のメモリに格納した場合に、読み出した電話番号データの過半数にエラーが発生し、しかもそれらの内容が同一となるという確率は極めて少ないので、過半数を占める内容を処理対象とすることにより、読み出される管理情報の信頼性を向上させることができる。また、複数の電話番号データの中に過半数を占める内容が存在しない場合には、エラーの発生を検出しているので、電話番号データに発生したエラーを確実に検出することができる。
【0038】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、各メモリ8、9、10から読み出された電話番号データの内容が全て一致していない場合にも、過半数が一致している場合にはその内容を処理対象として採用していたが、読み出された電話番号データの内容が全て一致している場合にのみ、その内容を処理対象として採用するようにしてもよい。
【0039】
図5は、読み出された電話番号データの内容が全て一致している場合にのみ、その内容を処理対象として採用する変形例の携帯電話の構成を示す図である。同図に示す携帯電話100aは、アンテナ1、電話回路2、マイクロホン3、スピーカ4、操作部5、表示部6、制御部7a、3つのメモリ8、9、10、インタフェース部(I/F)11を含んで構成されている。同図に示す携帯電話100aでは、上述した図1に示した携帯電話100と同じ構成要素については同じ符号が付されている。なお、以降の説明では、重複する構成要素については詳細な説明を省略し、両者の相違点を中心に説明を行う。
【0040】
図5に示す制御部7aは、比較処理部20とエラー検出部26を含んで構成されている。この制御部7aは、上述した図1に示した制御部7と比較して、パリティエラー検出部22と処理対象判定部24が省略され、エラー検出部26が追加された点が異なっている。
【0041】
比較処理部20は、上述したように、各メモリ8、9、10から読み出された電話番号データの内容を比較し、全ての電話番号データの内容が一致しているか否かの判定を行う。
エラー検出部26は、比較処理部20による比較動作において、全ての電話番号データの内容が一致していない旨の判定(不一致判定)がなされた場合に、エラーの発生を検出する。また、比較処理部20による比較動作により、全ての電話番号データの内容が一致していると判定された場合には、エラー検出部26は、電話番号データの内容を処理対象として決定する。このエラー検出部26が第1のエラー検出手段に対応している。
【0042】
なお、変形例の携帯電話100aでは、各メモリ8、9、10に格納される電話番号データには、パリティビットが付加されていないものとする。
変形例の携帯電話100aはこのような構成を有しており、次に、電話番号データを読み出す場合の動作手順について説明する。
【0043】
図6は、図5に示した変形例の携帯電話100aにおいて電話番号データを読み出す場合の動作手順を示す流れ図である。
電話番号データを読み出す必要がある場合(例えば、電話をかける場合等)に、制御部7aは、各メモリ8、9、10に格納されている電話番号データをそれぞれ読み出す(ステップ200)。
【0044】
電話番号データが読み出されると、制御部7a内の比較処理部20は、各電話番号データの内容を比較し、全ての電話番号データの内容が一致しているか否かを判定する(ステップ201)。
全ての電話番号データの内容が一致している場合には、ステップ201で肯定判断がなされ、エラー検出部26は、読み出された電話番号データの内容を処理対象として決定する(ステップ202)。
【0045】
また、全ての電話番号データの内容が一致していない場合には、上述したステップ201で否定判断がなされ、エラー検出部26は、電話番号データにエラーが発生していることを検出した旨のエラー判定を行う(ステップ203)。この場合には、電話番号データに読み出しエラーが生じている旨を表示部6に表示する等の所定のエラー処理が制御部7aによって行われる。
【0046】
このように、変形例の携帯電話100aは、読み出された電話番号データの内容が全て一致している場合にのみ、その内容を処理対象として採用しており、この場合にも、読み出した電話番号データのエラーを確実に検出することができ、電話番号データの信頼性を向上させることができる。また、全ての電話番号データの内容が一致しているか否かを判定するのみでよいので、エラー発生を検出するための処理を簡略化することができる利点もある。
【0047】
また、上述した実施形態では、利用者に固有な管理情報として携帯電話の電話番号を例にして説明を行っていたが、管理情報はこれに限定されるものではなく、他にも、各種のパスワードや、電子メールの送受信が可能な携帯電話における電子メールアドレスなど種々の変形例が考えられる。また、利用者に固有な管理情報だけではなく、各携帯電話に固有なシリアル番号を管理情報としてもよい。
【0048】
また、上述した実施形態では、携帯電話に対して本発明のメモリシステムを適用した場合を例にして説明を行っていたが、これに限定されるものではなく、他の各種電子機器に対しても本発明を適用することができる。例えば、パソコン等に対して本発明のメモリシステムを適用し、管理情報として、ユーザIDや各種パスワード等を格納してもよい。また、各パソコンに固有なシリアル番号を管理情報として格納してもよい。また、PHSに対しても、上述した実施形態と同様にして、本発明のメモリシステムを適用することが可能である。
【0049】
また、上述した実施形態では、管理情報(電話番号データ)は、3つのメモリ8、9、10を用いることにより3箇所の領域に格納されていたが、管理情報を格納する領域の数は3に限定されるものではなく、3より大きい数、望ましくは3以上の奇数としてもよい。管理情報を格納する領域を多くすることで、エラーの検出精度をさらに向上させることができる。また、1つのメモリ内の3箇所に管理情報を格納するようにしてもよい。
【0050】
また、上述した実施形態では、電話番号データに対して付加するエラー検出符号として、パリティビットを用いた場合を例にして説明を行っていたが、その他のエラー検出符号、例えば、CRC符号などを用いることもできる。
また、上述した実施形態では、予め電話番号データに対してパリティビットを付加しておき、電話番号データを読み出した際にパリティチェックを行っていたが、このパリティチェックを省略して構成や処理の簡略化を図ることもできる。この場合に、構成としては、上述した図1に示した制御部7内のパリティエラー検出部22を省略すればよい。また、処理内容としては、図4に示したステップ103とステップ104の処理を省略し、ステップ101の判定処理で否定判断がなされた場合には、ステップ105の処理に移るようにして、処理内容を簡略化することができる。
【0051】
【発明の効果】
上述したように、本発明によれば、同一の管理情報を3箇所以上の複数領域に格納し、複数領域のそれぞれから読み出した管理情報の内容が一致していない場合には、エラーが発生したものとして判断しているので、読み出した管理情報のエラーを確実に検出することができ、管理情報の信頼性を向上させることができる。
【0052】
また、本発明によれば、同一の管理情報を3箇所以上の複数領域に格納した場合に、読み出した管理情報の過半数に偶発的なエラーが発生し、しかもそれらの内容が同一となるという確率は極めて少なくなるので、過半数を占める内容を処理対象の管理情報として決定することにより、管理情報の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】一実施形態の携帯電話の詳細構成を示す図である。
【図2】各メモリの設置形態について説明する図である。
【図3】各メモリの設置形態について説明する図である。
【図4】電話番号データを読み出す場合の携帯電話の動作手順を示す流れ図である。
【図5】読み出された電話番号データの内容が全て一致している場合にのみ、その内容を処理対象として採用する変形例の携帯電話の構成を示す図である。
【図6】変形例の携帯電話における電話番号データを読み出す場合の動作手順を示す流れ図である。
【符号の説明】
5 操作部
6 表示部
7、7a 制御部
8、9、10 メモリ
11 インタフェース部(I/F)
20 比較処理部
22 パリティエラー検出部
24 処理対象決定部
26 エラー検出部
50 プリント基板
60 半導体チップ
100、100a 携帯電話
Claims (9)
- 同一の管理情報が3箇所以上の複数領域に格納されたメモリと、
前記複数領域のそれぞれに格納された前記管理情報を読み出す管理情報読み出し手段と、
前記管理情報読み出し手段によって読み出された複数の前記管理情報を比較する管理情報比較手段と、
前記管理情報比較手段による比較動作において不一致判定が行われたときに、前記管理情報読み出し手段によって読み出された複数の前記管理情報の中で過半数を占める内容を処理対象管理情報として決定する処理対象決定手段と、
を備え、
前記管理情報は、エラー検出符号が付加されて前記複数領域に格納されており、
前記管理情報読み出し手段によって複数の前記管理情報を読み出したときに、前記エラー検出符号に基づくエラー検出処理を行う第2のエラー検出手段を備え、該第2のエラー検出手段によって、前記エラー検出符号に基づいて前記エラー検出を実行して、前記エラー検出符号におけるエラーを有する管理情報を除外する、メモリシステム。 - 前記管理情報比較手段による前記比較動作において不一致判定が行われたときに、前記エラー検出符号に基づく前記エラー検出を実行することを特徴とする請求項1に記載のメモリシステム。
- 前記処理対象決定手段は、複数の前記管理情報の中で過半数を占める内容を、前記第2のエラー検出手段によって除外されなかった管理情報から決定することを特徴とする請求項1に記載のメモリシステム。
- 前記メモリ以外の能動素子が含まれる半導体チップには、離隔した複数箇所に分散して複数のメモリ素子が形成されており、これら複数のメモリ素子のそれぞれを前記メモリとして用いて前記管理情報を格納することを特徴とする請求項1に記載のメモリシステム。
- 前記メモリは、物理的に異なる複数のメモリチップを用いて構成されており、それぞれのメモリチップに前記管理情報を格納することを特徴とする請求項1に記載のメモリシステム。
- 前記管理情報比較手段による比較動作において不一致判定が行われたときに、前記管理情報読み出し手段によって読み出された複数の前記管理情報の中に過半数を占める内容が存在しないときにエラーの発生を検出する第3のエラー検出手段を備えることを特徴とする請求項1に記載のメモリシステム。
- 前記管理情報は、前記メモリが搭載された電子機器に固有なシリアル番号であることを特徴とする請求項1〜6のいずれか1項に記載のメモリシステム。
- 前記管理情報は、前記メモリが搭載された電子機器の利用者に固有な識別情報であることを特徴とする請求項1〜6のいずれか1項に記載のメモリシステム。
- 前記管理情報が格納される前記複数領域の数は奇数であることを特徴とする請求項1〜8のいずれか1項に記載のメモリシステム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349957A JP4808839B2 (ja) | 2000-11-16 | 2000-11-16 | メモリシステム |
US10/181,278 US7055072B2 (en) | 2000-11-16 | 2001-11-16 | Memory system |
PCT/JP2001/010040 WO2002041152A1 (fr) | 2000-11-16 | 2001-11-16 | Système de mémoire |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349957A JP4808839B2 (ja) | 2000-11-16 | 2000-11-16 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002157168A JP2002157168A (ja) | 2002-05-31 |
JP4808839B2 true JP4808839B2 (ja) | 2011-11-02 |
Family
ID=18823273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000349957A Expired - Fee Related JP4808839B2 (ja) | 2000-11-16 | 2000-11-16 | メモリシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7055072B2 (ja) |
JP (1) | JP4808839B2 (ja) |
WO (1) | WO2002041152A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006277395A (ja) * | 2005-03-29 | 2006-10-12 | Matsushita Electric Ind Co Ltd | 情報処理装置及び情報処理方法 |
US8219885B2 (en) * | 2006-05-12 | 2012-07-10 | Arm Limited | Error detecting and correcting mechanism for a register file |
US8751860B2 (en) | 2009-06-03 | 2014-06-10 | Micron Technology, Inc. | Object oriented memory in solid state devices |
JP5423958B2 (ja) * | 2009-07-21 | 2014-02-19 | セイコーエプソン株式会社 | 信号判定回路、集積回路装置及び電子機器 |
JP5557602B2 (ja) * | 2010-05-27 | 2014-07-23 | 株式会社ミツトヨ | 情報処理方法 |
US8589759B2 (en) * | 2010-10-01 | 2013-11-19 | Hamilton Sundstrand Corporation | RAM single event upset (SEU) method to correct errors |
JP6799262B2 (ja) | 2017-03-03 | 2020-12-16 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5916199A (ja) * | 1982-07-16 | 1984-01-27 | Nec Corp | 記憶装置 |
JPS59144097A (ja) * | 1983-02-07 | 1984-08-17 | Hitachi Ltd | 半導体デジタル回路装置 |
JPS62192837A (ja) | 1986-02-20 | 1987-08-24 | Nippon Kogaku Kk <Nikon> | デ−タ保持回路 |
JPS63143649A (ja) | 1986-12-05 | 1988-06-15 | Fujitsu Ltd | 外来ノイズによる誤動作防止方式 |
JP2526060B2 (ja) | 1987-05-11 | 1996-08-21 | 日本電信電話株式会社 | メモリ装置 |
US5128944A (en) * | 1989-05-26 | 1992-07-07 | Texas Instruments Incorporated | Apparatus and method for providing notification of bit-cell failure in a redundant-bit-cell memory |
JPH0358743U (ja) * | 1989-06-09 | 1991-06-07 | ||
JPH0358743A (ja) | 1989-07-27 | 1991-03-13 | Takeda Miso Jozo Kk | 乾燥おからを用いた水吸収材 |
JPH03105444A (ja) * | 1989-09-19 | 1991-05-02 | Fujitsu Ltd | メモリアドレス制御回路 |
JPH03113644A (ja) | 1989-09-28 | 1991-05-15 | Koufu Nippon Denki Kk | 多数決誤り検出回路 |
JPH03161187A (ja) | 1989-11-17 | 1991-07-11 | Mitsubishi Heavy Ind Ltd | レーザ加工法 |
US5495447A (en) * | 1993-10-08 | 1996-02-27 | Digital Equipment Corporation | Method and apparatus using mapped redundancy to perform multiple large block memory array repair |
JPH08161187A (ja) * | 1994-12-09 | 1996-06-21 | Mitsubishi Electric Corp | 計算機制御方式 |
US5907671A (en) * | 1996-09-23 | 1999-05-25 | International Business Machines Corporation | Fault tolerant system based on voting |
JPH10143445A (ja) * | 1996-11-13 | 1998-05-29 | Nec Eng Ltd | 衛星回線接続装置 |
JP4022936B2 (ja) | 1997-02-05 | 2007-12-19 | 富士ゼロックス株式会社 | 制御装置 |
US6154872A (en) * | 1997-11-20 | 2000-11-28 | Cypress Semiconductor Corporation | Method, circuit and apparatus for preserving and/or correcting product engineering information |
JPH11164486A (ja) | 1997-11-28 | 1999-06-18 | Denso Corp | 計測誤差補償用不揮発メモリを有する計測装置 |
US6349390B1 (en) * | 1999-01-04 | 2002-02-19 | International Business Machines Corporation | On-board scrubbing of soft errors memory module |
-
2000
- 2000-11-16 JP JP2000349957A patent/JP4808839B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-16 US US10/181,278 patent/US7055072B2/en not_active Expired - Lifetime
- 2001-11-16 WO PCT/JP2001/010040 patent/WO2002041152A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2002157168A (ja) | 2002-05-31 |
US20040225928A1 (en) | 2004-11-11 |
WO2002041152A1 (fr) | 2002-05-23 |
US7055072B2 (en) | 2006-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9160830B2 (en) | Mobile communication apparatus having anti-theft and auto-notification functions | |
US7574235B2 (en) | Mobile communication apparatus having anti-theft and auto-notification functions | |
US7299037B2 (en) | Remote control over mobile communication terminals | |
GB2324004A (en) | Controlling operation of a mobile radio terminal and SIM card | |
US8112064B2 (en) | Function lock information notification method and mobile communication terminal | |
JP4808839B2 (ja) | メモリシステム | |
US7450965B2 (en) | Method for accessing a SIM in composite terminals | |
US8050654B2 (en) | Method for locking function and mobile communication terminal | |
EP1710759B1 (en) | Terminal equipment | |
KR100524296B1 (ko) | 데이터서비스를이용한무선통신단말기의원격진단방법및장치 | |
KR100591341B1 (ko) | 스마트 카드를 사용하여 사용자 인증이 가능한 이동통신단말기 및 인증방법 | |
JP2004112448A (ja) | 携帯端末装置 | |
JP4147178B2 (ja) | 記録媒体の更新方法、情報通信端末及び記録媒体 | |
CN100413360C (zh) | 一种防止非法使用移动通信终端的方法 | |
KR100639343B1 (ko) | 복제방지기능이 구비된 이동통신단말기 및 그 제어방법 | |
JPH10191457A (ja) | 不正クロ−ン端末無線機の検出方法及びその装置 | |
JP2555563B2 (ja) | 無線選択呼出受信機 | |
KR101050623B1 (ko) | Nand 플래시 메모리 블록의 오류 복구 방법 | |
KR20030093707A (ko) | 휴대폰 소유자 식별 장치 및 방법 | |
KR20050057764A (ko) | 분실된 단말기의 정보를 전송하는 방법 | |
JP4049638B2 (ja) | 二重通信システム携帯端末装置 | |
KR20050068925A (ko) | 이동통신단말기의 자기 복제 유무 검출방법 | |
JPH1146175A (ja) | 時分割多重回路の故障検出方法及びその回路 | |
JP2007208474A (ja) | 携帯端末、携帯電話機、および情報管理システム | |
KR20060029482A (ko) | 이동통신 단말기와 공유 비밀 데이터 갱신방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110722 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |