JP4800432B2 - プラズマ処理装置およびプラズマ処理方法 - Google Patents

Description

本発明は、半導体の製造技術に属する。特に、本発明は、静電気力によって基板を吸着するプラズマ処理装置およびこのプラズマ処理装置を用いたプラズマ処理方法に関する。

半導体製造工程における薄膜形成やプラズマエッチング等を行うプラズマ処理装置では、半導体ウエハ等の被処理基板（以下、単に基板ということがある）を所定の位置に保持する機構として、静電チャックが用いられている。静電チャックは、基板の裏面全体に吸着力を発生することができるので、静電チャック内にヒータや冷却装置などの温度制御機構を備えることで、優れた温度制御性を持つ基板ステージを実現できる。

しかし、静電チャックでは、電圧印加を停止したのちにも、基板に残留する電荷により、静電チャックから基板を離脱させることが困難になるという現象がある。特に、この現象は、低電圧で大吸着力を得られることから、ほとんどの静電チャックが採用している、ジョンソンラーベック効果を利用した静電吸着ステージでは、重要な問題である。ジョンソンラーベック効果は、静電チャック表面と基板との界面に微小電流を流すことにより、界面での狭い空隙に電荷を蓄えて大吸着力を得るものである。すなわち、界面での空隙や基板内に電荷を多く蓄えることで、大吸着力を可能としているものであり、残留する電荷を除去しない限りは、逆に基板を静電チャックから離脱させるのが困難になるというケースが生じる。

このような現象に対しては、従来から様々な対策が講じられている。静電チャックの電極に、吸着時とは逆極性の電圧を印加して、半導体ウエハの残留電荷を消滅させる方法が提案されている。この方法は、最も一般的な残留電荷除去方法として知られている（例えば、特許文献１参照）。

また、接地されている導体を半導体ウエハに接触させ、電荷を逃がしながら半導体ウエハを静電チャックから離脱する方法が提案されている（例えば、特許文献２参照）。その他にも、静電チャックに交流電圧を印加する方法、半導体ウエハとチャック表面の間に表面に不活性ガスなどを噴出させて離脱させる方法が知られている。

しかし、上記特許文献１に代表される、基板に逆極性の電圧を印加する方法においては、印加する電圧の値や印加時間の設定が非常に難しい。すなわち、この方法は、基板に逆極性の電圧を印加することで、逆極性の電圧による吸着力を生じさせてしまう可能性が高いからである。上記特許文献１では、静電チャックごとに、逆極性の残留電荷量がゼロになる条件を求めておくことで、この問題を回避できるとしている。しかし、実際の使用に際しては、基板自体も静電吸着の回路の一部となっているために、残留電荷量がゼロになる条件は、基板の膜種や膜構造に影響を受ける。すなわち、上記方法では、静電チャック単体で残留電荷ゼロの条件を出しても、基板を離脱させるための最適値とはならない場合が生じる。

次に、特許文献２に代表される基板を直接接地して電荷を逃がす手法については、基板のウエハの引き剥がしには機械的な力が加わることになるために、ウエハずれや割れの危険性を皆無にすることができないとの不安を残す。従来、プラズマ処理装置の静電吸着ステージでは、吸着条件は、電圧で設定されており、しかも基板の種類によらずに一定値が設定されることが多い。前記特許文献１に開示されているように、静電チャックステージ毎に最適値を求める、すなわち静電チャックステージの個体差に対して最適値を求めると言う工夫はされているが、基板自体の抵抗等の電気特性については考慮されていない。

特開平１１−３３０２１７号公報 特開２００２−８３８６０号公報

本発明の目的は、静電吸着で基板の保持を行って処理した後に、基板の脱離を容易に行うことを可能とするプラズマ処理装置ならびにプラズマ処理方法を提供することにある。

上記目的は、被処理基板をプラズマ処理するための処理室と、該処理室内にプラズマを発生させるプラズマ発生手段と、前記処理室内に設けられ前記被処理基板を保持する静電チャックを備えたウエハステージを具備したプラズマ処理装置において、前記静電チャックに静電吸着電圧を印加する直流電源と、記静電チャックと前記被処理基板間に流れるリーク電流の電流値を検出する電流検知手段と、前記電流検知手段によって検出されたリーク電流の電流値が被処理基板の吸着条件が設定された電流値になるよう前記静電チャックに印加する電圧を制御する印加電圧制御手段と、処理中に前記印加電圧制御手段により制御される印加電圧と、前記電流検知手段により検出された前記印加電圧に対するリーク電流とを取得して記憶するとともにその結果を表示する吸着特性取得手段を具備し、前記印加電圧制御手段が印加電圧値を任意に選べるある刻み幅で増加させ、この印加電圧の刻み幅に対応するリーク電流の電流値の増加分ΔＩの上限値を閾値として前記吸着特性取得手段に予め設定しておき、リーク電流の電流値の増加分ΔＩが予め設定された閾値を超えたときの電流値ならびに電圧値を記憶することにより達成される。

また、上記目的は、プラズマ処理装置において、前記印加電圧制御手段が、さらに前記予め設定したリーク電流の電流値の増加分ΔＩの閾値を超えたときの電圧を印加電圧とする機能を持つことにより達成される。

また、上記目的は、プラズマ処理装置を用いた被処理基板のプラズマ処理方法において、複数の試用基板を用いて、基板処理の時間内でリーク電流の電流値の設定ならびに該電流値になる印加電圧の選択を実施することにより達成される。

以上のように、本発明によれば、静電吸着で基板の保持を行って処理した後に、基板の脱離を容易に行うことができるので、製品不良の低下と同時に生産性の向上を達成することができる。

本発明の第一の実施例にかかる半導体製造装置の構造を説明する概略図。 本発明の実施例における静電チャックと基板との間のリーク電流が流れる回路の等価回路を説明する概略図。 本発明の実施例における静電チャックの電圧−電流および電圧−吸着力の挙動を説明する図。 本発明の第２の実施例にかかる静電チャックの印加電圧とリーク電流の制御のタイムチャート。 本発明における静電チャックの印加電圧−リーク電流の製品および工程ごとの関係を説明する図。 本発明における別の実施例の静電チャックの印加電圧−リーク電流の関係を説明する図。 本発明の静電チャックにおける処理時間（回数）経過に伴う印加電圧の変化を説明する図。 本発明の静電チャックにおける処理時間（回数）経過に伴う印加電圧の変化を説明する図。

以下、図面を参照して、本発明の実施例について詳細に説明する。まず、本発明の第１の実施例を図により説明する。図１は、本発明のプラズマ処理方法を実施するときに用いるドライエッチング装置を示す図で、電子サイクロトロン共鳴（ＥＣＲ）を利用した装置の例である。図２は、リーク電流に関する静電チャックと基板の等価回路を説明する図である。

図１において、ドライエッチング装置は、処理室の壁１０１’を有するエッチング処理室１０１と、エッチング処理室１０１内に設けた静電チャックを備え載置した基板１０３を静電吸着可能な基板ステージ１０２と、エッチング処理室１０１内を所定の圧力に真空排気するための排気口１０４と、ＵＨＦ帯電磁波電源１０５と、整合器１０６と、アンテナ１０７と、ソレノイドコイル１０８と、高周波電源１１０と、オンオフ操作を行うスイッチ１１１と、静電吸着のための直流電源（吸着用電源）１１２と、アース１１３と、電流検知機１１４と、制御コンピュータ１１５を有しており、エッチング処理室１０１内にプラズマ１０９が形成される。

図１において、エッチング処理に際しては、まず真空排気によって、所定の圧力に調整する。次に、ＵＨＦ帯電磁波電源１０５から整合器１０６、アンテナ１０７を介してＵＨＦ帯の電磁波がエッチング処理室１０１に導入される。導入された電磁波は、ソレノイドコイル１０８により形成される磁場との共鳴により、処理室に導入されたガスをプラズマ化し、このプラズマ１０９を利用してエッチング処理が行なわれる。Ｓｉ基板が載置される基板ステージ１０２には、加工形状を制御する目的で、高周波電源１１０によって、ＲＦバイアスが印加される。電流検知機１１４は、静電吸着電源１１２、基板ステージ１０２の静電チャック、基板１０３、プラズマ１０９、処理室の壁１０１’で形成される回路に流れる電流値、すなわち静電チャックのリーク電流値を計測する。制御コンピュータ１１５は、計測された電流値に基づき静電チャックの直流電源１１２の電圧を制御する。

このように構成されたプラズマエッチング装置において、まず加工を施す基板１０３を基板ステージ上１０２に設置してエッチングガスを導入し、所定の圧力に保つ。その後、ＵＨＦ帯電磁波電源１０５よりＵＨＦ電力を印加してプラズマ１０９を発生させ、所定の時間エッチングを行う。基板ステージ１０２の静電チャックには、直流電源１１２から所定の電圧を印加して、吸着力を発生させる。本実施例では、単極型の静電チャックの例を示しており、プラズマ１０９が発生することで、直流電源１１２からスイッチ１１１、静電チャック１０２、Ｓｉ基板１０３、プラズマ１０９を介してアース１１３電位にある処理室の壁１０１’と回路が形成されリーク電流が流れて、Ｓｉ基板の吸着が可能となる。

すでに述べたように、静電チャック方式の基板ステージは、電圧印加を停止しても、基板に残留した電荷による吸着力が残り、基板が離脱できなくなる現象が発生する。現在の静電チャック方式は、低電圧で大吸着力を得られることから、ジョンソンラーベック効果を利用したものが主流となっている。

ここで、図２を用いて、ジョンソンラーベック効果を利用した静電吸着について説明する。静電チャックは、導電体と絶縁性の誘電体膜２０１を積層して構成される。静電チャック表面、すなわち誘電体膜２０１表面は表面粗さを持つために、実際には微小の凹凸があり、空隙２０２が存在することになる。基板１０３の裏面は誘電体膜２０１の表面に比べれば面仕上げ精度は良いために、模式的に誘電体膜２０１の凹凸と基板１０３裏面の平面との接触でモデル化できる。等価回路で表すと、誘電体膜２０１の抵抗Ｒｂと容量Ｃｂの並列回路、誘電体膜２０１の凸部と基板１０３裏面の接触抵抗Ｒｃと誘電体膜２０１の凹凸と基板１０３の裏面で形成される空隙２０２の容量Ｃｇの並列回路、基板１０３の抵抗Ｒｗと容量Ｃｗの並列回路が、直列につながった回路にモデル化することができる。

ジョンソンラーベック効果を利用する静電チャックは、誘電体膜２０１を抵抗率が１０１０Ωｃｍ〜１０１２Ωｃｍの比較的低い材料を用いて構成し、静電チャック表面、すなわち誘電体膜表面と基板との間に微小電流（リーク電流）を流すことが特徴である。誘電体膜２０１のバルク抵抗Ｒｂが低抵抗であるために、Ｒｂ＜Ｒｃとなり、印加した電圧は実効的にＲｃにかかる。ここで、空隙２０２は表面粗さで形成される非常に狭いものであるために、多くの電荷を容量Ｃｇに蓄えることができ、数百ボルトと言う比較的低電圧で大吸着力を得ることができる。

しかし、プラズマ処理が終わり基板を脱離させる際に、スイッチ１１１をオフし、またプラズマ１０９が消失するとアース１０３へのラインが無くなる。したがって、基板裏面の容量Ｃｗ、空隙の容量Ｃｇに蓄えられた電荷は、フローティングの状態になり、接触抵抗Ｒｃによる時定数によって電荷が抜けていくことになる。時定数は抵抗Ｒｃによって決まるものであるから、リーク電流がより多く流れる場合には、電荷が抜けるまでの時間がより長くかかることになる。

例えば、Ｓｉ基板としてベアウエハを用いた場合、基板の抵抗Ｒｗはほぼ一定であり、また接触抵抗Ｒｃもほぼ同一の値となるので、静電チャック、すなわち誘電体膜２０１の個体差がなければ、同じ脱離特性となる。しかし、実際のＳｉ基板は、表面には半導体素子を形成するために、電気特性の異なる多種多様な膜が多層形成され、そのうえ裏面にも表面に膜を形成する際に回りこんだ多種多様な膜１０３’が形成される。この膜は、処理される製品の種類によっても、またどの工程まで処理されたものであるかによっても変わるので、基板の種類によって基板１０３の抵抗Ｒｗ、静電チャック表面−基板間の接触抵抗Ｒｃは多種多様な値となる。すなわち、プラズマ処理装置には、多種多様の除電特性を持った基板が供されることになるのである。

ここで、本発明は、静電吸着電源１１２、静電チャック誘電体膜２０１、基板１０３、プラズマ１０９、アース１０３で形成される回路に流れるリーク電流値を検出する電流検知手段を備え、リーク電流値で吸着条件を設定し、設定した電流値に達するよう印加電圧を制御する印加電圧制御手段を備えたことを特徴としている。

発明者らの実験によれば、基板裏面の膜構造が異なる二種類の製品Ａ、Ｂ、について、電流、電圧特性、ならびに吸着力特性を取得したところ、図３に示すような特性が得られることがわかった。リーク電流は、印加電圧がある値を超えたところで急激に増加し、その電圧値は製品種類によって、すなわち基板裏面の膜種類、構造によって異なる。一方、吸着力は、リーク電流値が増加する電圧値あたりから、印加電圧を増加した場合の吸着力増加の割合が低下する。すなわち、基板１０３の抵抗Ｒｗと、静電チャック表面（誘電体膜）２０１と基板裏面の膜１０３’間の接触抵抗Ｒｃは、電圧依存性があり、電圧増加とともに抵抗値が低下してリーク電流が流れやすくなり、実効的に接触抵抗Ｒｃ部分に印加される電圧の割合が減るために電圧を増加した場合の吸着力増加の割合が低下することになる。

前述したように、静電チャックへの電圧印加を停止した場合、基板裏面の容量Ｃｗ、空隙の容量Ｃｇに蓄えられた電荷は、接触抵抗Ｒｃによる時定数によって抜けていくことになり、リーク電流がより多く流れる場合には、より多くの電荷が残留していることとなり、基板を離脱させるまでの時間が長くかかることになる。すなわち、ある電圧を超えたところからは、電圧増加によってリーク電流はより多く流れ、基板の離脱をしにくくする一方で、吸着力増加の効果は少なくなるのである。

次に、基板の搬送動作にともなう基板のずれを評価した結果、表１のような結果が得られた。従来は、吸着条件として印加電圧−５００Ｖで処理を行っており、製品Ａの処理の際にのみ、残留吸着力起因の基板のずれがたびたび発生していた。そこで、製品Ｂと同じ電流値になるよう印加電圧を−２５０Ｖまで下げて処理を行ったところ、残留吸着起因と見られる基板のずれは発生しなくなった。

このように、本発明は、一定電圧で基板の吸着を行うのではなく、リーク電流値を検出する電流検出手段を備え、最適なリーク電流値になるような静電吸着電圧を印加電圧条件とする印加電圧制御手段を持つことで、良好な基板脱離が可能なプラズマ処理装置を得ることができる。

次に、図４を用いて、本発明の第２の実施例について説明する。図４は、基板ステージ（静電チャックス）１０２に基板１０３を吸着した場合の、静電吸着電圧（印加電圧）値ならびにリーク電流値のタイムチャートを示したものである。通常、Ｓｉ基板上の配線をドライエッチング加工する場合には、同一の条件ですべてエッチングするのではなく、いくつかの異なった条件を組み合わせて行われる。図４のタイムチャートはその一例を示したものであり、配線膜表面の酸化層を抜くブレークスルー（ステップ１）、主に配線層のエッチングを行うメインエッチ（ステップ２）、配線下地を削りすぎないようメインエッチよりもエッチングレートを落とした条件でエッチングを行い、かつ終点検出を行うジャストエッチング（ステップ３）、チップ内の段差などをとりさるオーバーエッチ（ステップ４）からなる。配線層の種類によっては、さらに、メインエッチステップが細分化されていたり、あるいはブレークスルーとメインエッチが同一ステップなどの条件もある。

本実施例の特徴は、静電チャックと基板間に流れるリーク電流を検出する電流検知手段を備え、基板処理の時間内で複数のリーク電流値を設定し、設定した電流値に達するよう印加電圧を制御できる印加電圧制御手段を持つことにある。図４において、例えば、前述製品Ａをエッチングする場合に、エッチング開始からメインエッチ終了後ジャストエッチ終了までは、リーク電流値がＩ１（４５μＡ）になるような静電吸着電圧Ｖ１（−５００Ｖ）に設定して基板を吸着し、ジャストエッチ終了後にリーク電流値がＩ２（５μＡ）になるような静電吸着電圧Ｖ２（−３００Ｖ）に設定する（図中、電圧変化４０１、電流変化４０２）。すでに述べたように、静電吸着電圧の印加を停止した場合、静電チャック誘電体膜２０１と基板１０３の接触抵抗Ｒｃならびに誘電体膜２０１の抵抗Ｒｂによる時定数で電流値は減衰して行く。この電流値は残留電荷を示すものであるから、電流値が十分に減衰しないと、基板の脱離が円滑に行われずに、基板のずれや基板の割れが発生する事態が生じることがある。

従来のように、オーバーエッチ終了まで−５００Ｖの一定電圧値で吸着を行った場合には（図中、電圧変化４０３、電流変化４０４）、静電吸着電圧オフ後、−５００Ｖ印加時の電流値から減衰し、十分残留電荷が消失するまでに時間Δｔ’を要する。本実施例によれば、ジャストエッチ終了時に、リーク電流値がＩ２μＡになるように設定し、この場合、静電吸着電圧はＶ２となった。これによって、オーバーエッチ中に、リーク電流値はＩ１μＡからＩ２μＡまで減衰し、最終的に静電チャックの静電吸着電圧の印加オフから残留電荷が消失する時間は、従来のΔｔ’より短いΔｔで達成することができる。本実施例では、ジャストエッチ後にリーク電流の設定値を変えた例を示したが、オーバーエッチ時間が短い製品の場合には、さらに早いタイミングでリーク電流の設定値を変えるよう設定すれば良い。また、何回かのステップに分けて、リーク電流の設定値を下げていくことも有効である。

なお、本実施例は、静電チャックの電圧印加を停止させる前のステップにおいて、リーク電流の設定値を基板の離脱に適した値、Ｉ２μＡにすることで効果が得られるので、その前のステップでは、本実施例で説明したようにリーク電流がある一定電流値になるよう印加電圧を制御しても良いし、リーク電流の電流値による印加電圧制御を行わずに従来の電圧印加と同じくある一定電圧値を印加した後リーク電流の設定値を基板の離脱に適した値にすることで同じ効果を得ることができる。

図５を用いて、本発明の第３の実施例を説明する。図１で説明したように、静電チャックのリーク電流を検出する検知・計測手段（電流検知手段）及び記憶手段を有することによって、製品基板に対して静電吸着電圧（印加電圧）−リーク電流特性を採取することができる。すでに述べたように、製品や処理する工程が異なれば、基板裏面の膜種類ならびに構造も異なるので、静電吸着電圧−リーク電流特性も異なる。例えば、図５に示したように製品や工程ごとに静電吸着電圧−リーク電流特性を取得し記憶・表示する機能を、プラズマ処理装置の制御コンピュータ１１５に持たせ、かつ、所望のリーク電流値、あるいは所望のリーク電流値に対応する静電吸着電圧（印加電圧）値を設定する機能を持つことで、第１、第２の実施例を、より簡便に実行することが可能となる。図５に示したごとく、製品Ａの工程１、製品Ａの工程２、製品Ｂの工程１・・・・・のごとく、リーク電流−静電吸着電圧特性を表示できて、製品およびその工程ごとにリーク電流設定値を選定して設定「することが可能となる。すなわち、このようなデータを持ち、表示する機能と、リーク電流を処理条件として入力する機能もつことで、装置オペレータは簡便に最適なリーク電流値を選択し、設定することが可能となる。

さらに、処理装置内に基板を搬入して基板ステージに設置し、プラズマを発生させたうえで静電チャックの静電吸着用電源の電圧を徐々に増加させて、図５のようなリーク電流−静電吸着電圧（印加電圧）特性を自動的に採取し記憶する処理レシピを持つことで、製品や工程ごとの最適リーク電流となる印加電圧の最適設定値（Ａ−１、Ａ−２，Ｂ−１，Ｂ−２）を簡便に得ることが可能となる。なお、図５のようなリーク電流−静電吸着電圧特性を採取する際には、製品基板そのものを使用するのが最も正確な特性を取得できるが、膜種類・膜構成性が同じである試用基板を用いても同じ効果を得ることができる。

図６を用いて、本発明の別の実施例を説明する。図６に示したように、静電吸着電圧（印加電圧）値を任意に選べるある刻み幅ΔＶで増加させ、そのときのリーク電流値の増加した値ΔＩを取得して記憶し、表示できる機能をプラズマ処理装置の制御コンピュータ１１５に持たせる。これによって、リーク電流値が急激に増加するときの、リーク電流値ならびに印加電圧値を取得することができる。例えば、図６において、ΔＶずつ電圧を増加させる。ここでは、測定された電流値に記号を対応させるために、ΔＶｎ−１、ΔＶｎ、ΔＶｎ＋１と記述したが、ΔＶ＝ΔＶｎ−１＝ΔＶｎ＝ΔＶｎ＋１である。さらにあるリーク電流値の増加分ΔＩを基準値として登録して、その基準値を超えたときのリーク電流値ならびに静電吸着電圧値を記憶・表示する機能、すなわちΔＩ＜ΔＩｎとなった場合に、リーク電流値Ｉ０ならびに静電吸着電圧値Ｖ０を記憶・表示する機能を持たせれば、設定するリーク電流値、もしくは静電吸着電圧値を簡便に取得することが可能となる。

本実施例では、処理する基板および工程ごとにリーク電流値と印加電圧の関係を取得することにより、設定するリーク電流値もしくは静電吸着電圧値を取得するだけにとどまらず、処理する基板および工程ごとに直接、最適吸着条件を設定することが可能となる。基板を吸着する際に、印加電圧を任意に選べるある刻み幅ΔＶで増加させ、そのときの電流値の増加した値が、あらかじめ設定した電流値の増加分ΔＩを超えたときの電圧を印加電圧Ｖ０とする機能を持たせれば良い。これにより、基板一枚ごとに最適なリーク電流値および静電吸着電圧値の設定が可能となり、いわば自動吸着条件設定を可能とすることができる。

次に、図７、図８を用いて本発明の別の実施例について説明する。ドライエッチング装置のような半導体製造装置は、量産で使用して行く間、処理枚数が増加するにつれ経時的に特性が変動する場合がある。例えば、各基板ごとのドライエッチング処理が終了した後の処理雰囲気には、エッチングに伴なう反応生成物が残留しており、それらが静電チャック表面に付着する。すなわち、表面に付着物が付くことにより、量産時に経時的に接触抵抗が変動する場合が生じる。本発明によれば、静電チャックと基板間に流れるリーク電流値によって吸着条件を設定し、そのリーク電流値に達する電圧を静電吸着電圧（印加電圧）とする。また、静電チャックと基板間に流れるリーク電流値と、静電チャックに印加される静電吸着電圧との関係を取得し、かつそれを記憶する制御手段およびその結果を表示する機能を持つ。例えば、図７のような処理中の設定電流値に対する電圧の値を記憶・表示することができるので、静電チャックの表面にどの程度の付着物が付いたのか、どの程度特性が変動しているのかの判断基準とすることができる。ここで、静電吸着電圧値に対してある範囲のしきい値（許容値）を設け、その範囲を超えた場合には、警報を表示する機能を持つことで、装置オペレータに異常を知らせることができる。また、このような一定電流値に達する電圧値をモニタし、その値を記憶させておくことは、処理した基板の不良解析にも役立つことがある。例えばホール加工工程などにおいて、非開口が発生したウエハに対応して電圧データを見ることによって、静電チャックの異常が関係しているか否かの判断が可能となる。

また、図８に示すように、基板処理間の静電吸着電圧値の平均値を算出して記憶・表示する機能を持たせることも、長期にわたる静電チャック性能変動のトレンドを知ることができ、有効な情報となる。また、平均値だけでなく、最大値、最小値、振れ幅（最大値−最小値）なども記憶・表示できるようにしておけばより性能変動トレンドがわかりやすくなる。これにより、装置オペレータは、静電チャック表面のクリーニング、あるいは静電チャック交換等のメンテナンスの時期を知ることが可能となる。図７で説明したと同様に、静電吸着電圧値に対してある範囲のしきい値（許容値）を設け、その範囲を超えた場合には、警報を表示する機能を持つことができる。ここで、図４で説明したような、設定電流値が複数ある場合には、設定したリーク電流値に対する静電吸着電圧値すべてに対してモニタリングすることが望ましい。

１０１ エッチング処理室
１０１’ 処理室壁
１０２ 基板ステージ
１０３ 基板
１０３’ 膜
１０４ 排気口
１０５ ＵＨＦ帯電磁波電源
１０６ 整合器
１０７ アンテナ
１０８ ソレノイドコイル
１０９ プラズマ
１１０ 高周波電源
１１１ スイッチ
１１２ 直流電源（静電吸着用電源）
１１３ アース
１１４ 電流検知機
１１５ 制御コンピュータ
２０１ 誘電体膜
２０２ 空隙

Claims (3)

1. 被処理基板をプラズマ処理するための処理室と、該処理室内にプラズマを発生させるプラズマ発生手段と、前記処理室内に設けられ前記被処理基板を保持する静電チャックを備えたウエハステージを具備したプラズマ処理装置において、
   前記静電チャックに静電吸着電圧を印加する直流電源と、
   前記静電チャックと前記被処理基板間に流れるリーク電流の電流値を検出する電流検知手段と、
   前記電流検知手段によって検出されたリーク電流の電流値が被処理基板の吸着条件が設定された電流値になるよう前記静電チャックに印加する電圧を制御する印加電圧制御手段と、
   処理中に前記印加電圧制御手段により制御される印加電圧と、前記電流検知手段により検出された前記印加電圧に対するリーク電流とを取得して記憶するとともにその結果を表示する吸着特性取得手段を具備し、
   前記印加電圧制御手段が印加電圧値を任意に選べるある刻み幅で増加させ、この印加電圧の刻み幅に対応するリーク電流の電流値の増加分ΔＩの上限値を閾値として前記吸着特性取得手段に予め設定しておき、リーク電流の電流値の増加分ΔＩが予め設定された閾値を超えたときの電流値ならびに電圧値を記憶する
   ことを特徴とするプラズマ処理装置。
2. 請求項１に記載のプラズマ処理装置において、
   前記印加電圧制御手段が、さらに前記予め設定したリーク電流の電流値の増加分ΔＩの閾値を超えたときの電圧を印加電圧とする機能を持つ
   ことを特徴とするプラズマ処理装置。
3. 請求項１に記載のプラズマ処理装置を用いた被処理基板のプラズマ処理方法において、複数の試用基板を用いて、基板処理の時間内でリーク電流の電流値の設定ならびに該電流値になる印加電圧の選択を実施する
   ことを特徴とするプラズマ処理方法。

Images