JP4800193B2 - 電子ユニットの行列におけるラインのルート設定 - Google Patents

電子ユニットの行列におけるラインのルート設定 Download PDF

Info

Publication number
JP4800193B2
JP4800193B2 JP2006500276A JP2006500276A JP4800193B2 JP 4800193 B2 JP4800193 B2 JP 4800193B2 JP 2006500276 A JP2006500276 A JP 2006500276A JP 2006500276 A JP2006500276 A JP 2006500276A JP 4800193 B2 JP4800193 B2 JP 4800193B2
Authority
JP
Japan
Prior art keywords
array
electronic unit
column
line
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006500276A
Other languages
English (en)
Other versions
JP2006522351A (ja
Inventor
ハンス‐インゴ マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2006522351A publication Critical patent/JP2006522351A/ja
Application granted granted Critical
Publication of JP4800193B2 publication Critical patent/JP4800193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Details Of Garments (AREA)
  • Orthopedics, Nursing, And Contraception (AREA)
  • Body Structure For Vehicles (AREA)

Description

本発明は、電子ユニットのアレイを有するデバイス、例えばセンサに関する。例えば前記アレイは、行列形式の行及び列からなる。その上、多数の上記デバイスから構成される電子装置及び行列形式の行及び列からなるアレイの電子ユニットにアクセスする方法にも関する。
本質的に同じである電子ユニットのマトリックスアレイは、多数の電子デバイス内に存在する。重要な実施例は、電磁放射のための検出器、例えばX線検出器及びCCDチップ、及び例えばLCD又はLEDディスプレイのようなディスプレイデバイスも含む。このようなデバイスの特徴は、各個別の電子ユニットが少なくとも1つアクセスラインを介して、電子ユニットからなる行列の境界に配される(駆動)回路に接続されることである。殆ど全てにおいて、これらラインは行方向(x方向)又は列方向(y方向)に伸びている。例として、X線検出器の場合、センサ素子は、行のようにしてアドレスラインに接続され、列のようにしてデータラインに接続されるので、アドレスラインを稼動させることにより、このラインに接続される全てのセンサ素子の測定値(電荷)は、データライン上を平行に読み取られることができる。CCDチップの場合、これら行ライン及び列ラインは一緒に、前記電子ユニットにそれぞれアクセスするのに利用し、アクティブな行ライン及びアクティブな列ラインの交差点における電子ユニットがそれぞれ稼動する。上述したアレイの欠点は、評価回路のために、互いに直交する行列の2つの境界に空間がそれぞれ必要とされることである。これにより、大きな行列を形成するための間隙を持たずに、最大4つの上記デバイスが組み合わされることができる。
X線検出器にとって、アドレスライン又はデータライン用の駆動回路が行列の両側に配されるマトリックスアレイも知られている。これにより、例えば行列の下半分と上半分とが、下方の境界又は上方の境界に配される専用の評価回路によりそれぞれ読み取られることが可能であり、これは、並列操作のために、帯域幅の対応する増大を達成することを可能にする。
その上、国際特許出願公開番号WO02/063386 A1は、行及び列用の駆動回路が行列の同じ境界に配されるディスプレイデバイスを開示している。行として伸びるアドレスラインはこの場合、列として伸びる接続ラインを介して、行列の境界に配される回路に接続される必要がある。前記アレイの様々な行と評価回路との間にある接続経路の長さはこれにより大きく変化する。
この背景技術に対し、本発明の目的は、電子ユニットからなるマトリックスアレイを持つデバイスにおいて、これら電子ユニットからこのアレイの境界にある回路への接続ラインの別ルート設定を供給することであり、この別ルート設定は特に、行列の同じ境界又は反対の境界において2つの相補的なアクセス配線を配することも可能にする。
本目的は、請求項1の特徴部を有するデバイス、請求項の特徴部を有する装置、及び請求項の特徴部を有する方法により達成される。有利な改良点は、従属請求項に述べられる。
本発明によるデバイスは、行列形式の行及び列に配される電子ユニットからなるアレイを有する。好ましくは、これら電子ユニットは互いに同じ又は類似である。その上、"行"及び"列"という指定はここでは交換可能であり、論理分割という意味で主に理解されるので、これらは、厳密な幾何学的な意味において、電子ユニットの矩形整列に限定されない。
前記デバイスはさらに、アクセスラインの(第1の)組を有し、各電子ユニットはこれらアクセスラインの1つに正確に接続される。"アクセスライン"という用語はこの場合、このラインにおける如何なる形式の動作も、それに接続、すなわちアクセスする全ての電子ユニットを含むような広い意味であると理解される。これは特に、アドレスラインの動作を含み、既定の信号レベルを印加することによるアクセスラインの活性化が接続される電子ユニットを選択する、すなわちこれら素子をある特定の状態にすることである。その上、アクセスラインは、例えば、データラインの状況では、接続される電子ユニットから信号を迂回させてもよい。加えて、アクセスラインは、リセットラインの状況では、例えば電流又は電圧を印加することにより、電子ユニットを既定の状態にするのに利用する。
電子ユニットの行列を通る如何なるアドレスラインのコースも特性により特長付けられる。
各アドレスラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続する。
上述した形式のデバイスは、マトリックスアレイを通り本質的に対角線を伸びるアドレスラインの特に有利なルート設定を持つ。これの特徴的な特性は、全てのアドレスラインが本質的に同じ長さを有し、各アドレスラインがある電子ユニットから斜めの位置にある電子ユニット電子ユニットの外側の境界に沿ってステップ状に伸びることである。電子ユニットのマトリックスアレイの(機能的な)矩形形状にもかかわらず、これら2つの特性のおかげで、対角線に沿った電子ユニットの一様な接続が可能であり、これは多くのアプリケーションにおいて有利となる。
この形式の重要なアプリケーションは、デバイスの開発にあり、ここで上述したコンテキスト内にアクセスラインの第2の組が存在する。区別可能性の理由で、請求項1に記載のアドレスラインと先験的に異ならなくても、これら第2のアクセスラインは以後"データライン"と呼ばれる。前記デバイスの開発において、各電子ユニットはこれらデータラインの1つに正確に接続され、各データラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続する。これらデータラインは、従って請求項1に記載のアドレスラインの基準を全て満たすので、データライン(だけ)を持つデバイスも前記請求項の保護範囲内にある。アドレスライン及びデータラインの特定の相互作用は、如何なる所与のアドレスライン及び如何なる所与のデータラインが一緒にある電子ユニットに正確に接していることにある。各電子ユニットはこれにより、1つのアドレスラインに正確に接続されると共に、1つのデータラインに正確に接続されているが、同じアドレスライン及び同じデータラインに同時に接続している2つの電子ユニットは存在しない。
上述される開発において、従来のマトリックスアレイの行及び列接続に機能面で対応している、アドレスライン及びデータラインへの電子ユニットの結合が達成される。すなわち、アドレッシングアプリケーションにおいて、各電子ユニットは、関連するアドレスライン及びデータラインを稼動させることにより、個々に選択されることができる。これらアドレスライン及びデータラインは、個々の電子ユニットのアドレッシングを選択するのに利用することができる。同様のやり方で、センサアプリケーションにおいて、アドレスラインに接続される電子ユニットの全てが稼動することができ、それらの信号はそれぞれ専用の二次(データ)ラインを介して読み取られることができる。すなわち、データラインは、アドレスラインを介して選択される電子ユニットからデータを読み取るのに利用する。
アドレスライン及びデータラインの特有なジグザグ状のコースのために、アドレスライン及びデータラインの駆動回路は、このラインのルート設定に対し如何なる追加の複雑さを持たずに、行列の如何なる境界に配されることができる。特に、これらは同じ境界又は反対の境界の両方に配されることができ、少なくとも1つの次元に対し間隙を持たずに、如何なる数のデバイスを組み立てることを可能にする。本発明は、アドレスライン及びデータライン用の1つの駆動回路をそれぞれ持つデバイスにも関し、これら駆動回路はマトリックスアレイの同じ境界又は反対の境界に置かれる。
これら電子ユニットは、マトリックスアレイに使用される殆ど如何なる電子ユニットでもよい。このような電子ユニットの好ましい例は、センサ(特にX線放射のような電磁放射のための検出素子)、信号放射ユニット(特にディスプレイの画素)、データ用のメモリセル、及びマイクロミラーからなる反射表面に対するマイクロメカニカルサーボモータ(micromechanical servomotor)のようなアクチュエータである。対角線によるラインのルート設定及び特に2つの対応するアクセスラインシステムの駆動回路の一方に並んでいるアレイは、多くのアプリケーションにおいて有利に用いられることができる。
前記デバイスの他の改良によると、後者は、電子ユニットと接することなく、電子ユニットのアレイを列方向に通過するアクセスラインの他の組を有する。このようなデバイスは、追加の電子ユニットからなる行により補うことができ、これら他のアクセスラインにより追加の電子ユニットにアクセスすることができ、関連する駆動回路は、(第1の)アクセスライン用の駆動回路と同じ全アレイの境界に置かれる。このようにして、電子ユニットのマトリックスアレイの高さは、(実際に、高さの倍増が単に起こったとしても)殆ど如何なるサイズにすることができ、個々の高さ区域が好ましくはジグザグに伸びるアクセスラインと共に内側に配線される。
上述したデバイスにおいて、アクセスラインがマトリックスアレイの"対角線に沿った"区域において伸びる場合、この言い回しは、スケールを参照して電子ユニットの大きい順であると理解することである。特に、アクセスラインは、対角線に関し、電子ユニットの幅の約2倍である帯内にある場合、"対角線に沿って"伸びるとみなされる。アクセスラインの"微細な"幾何学的コースがこれにより直線を辿る必要が厳密には無くなる。好ましくは、これらアクセスラインは対角線方向に沿ってステップ状に伸びるので、これらラインは電子ユニットの境界にそれぞれルート設定され、例えば電子ユニットの感覚領域を横断しない。
本発明はさらに、行列形式の行及び列に配される電子ユニットのアレイを持つ電子装置にも関する。この装置は上述した形式のデバイスから構成される。上記デバイスにおいて、(いわゆるデータラインも含む)アクセスライン用の駆動回路は、行列の一方の境界又は反対の境界に配され、殆ど所望の長さの電子ユニットの行列は、少なくとも1つの方向に間隙を持たずに、前記デバイスから組み立てられる。
その上、本発明は行列形式の行及び列からなる電子ユニットのアレイの電子ユニットにアクセスする方法に関する。"アクセスする"とは、例えばデータのアドレッシング又は読み取りを意味する。この方法において、各電子ユニットは、幾つかのアドレスラインの組の中から1つのアドレスラインに接続され、各アドレスラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し、各電子ユニットは、幾つかのデータラインの組の中から1つのデータラインに接続され、各データラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し、各電子ユニットは、前記各電子ユニットに接続された1つのアドレスライン及び1つのデータラインを駆動することにより個々に選択され、同じアドレスライン及び同じデータラインに同時に接続している2つの電子ユニットは存在せず、前記アドレスライン用の駆動回路及び前記データライン用の駆動回路が、前記アレイの同じ又は反対側に行方向に配置され、前記アドレスラインの1つに接続された全ての電子ユニットへ同時にアクセスする。
本発明は特に、上述した形式のデバイスを用いて実施される。その上、このデバイスの変形例から明らかとなる特徴により改良される。前記デバイスと関連して述べたように、この方法の利点は、マトリックスアレイのの行から始まる場合、行列の対角線に沿って隣接する電子ユニットの連続するシーケンスがアドレッシング可能である。
本発明は、図に示される実施例を参照してさらに説明されるが、本発明はそれらに限定されない。
図1は、64個の電子ユニット11,…F18,…F(i−1)j,…F81,…F88からなる正方形の8×8のマトリックスアレイを(より良い表現のために2回)示す。これら電子ユニットは、上記行列に配される殆ど如何なる電子ユニットでもよい。特に、これら電子ユニットは、ノートブック、パームトップ、携帯電話におけるフラットスクリーンディスプレイ、及び空港等における大型ディスプレイにも使用されるような、LCD、LED又はTFTディスプレイ等の画素でもよい。以下に代表的なやり方で示される他の改良点において、前記電子ユニットはX線検出器のセンサユニットである。
このようなアレイにおいて、前記電子ユニットは通常、行のアクセスラインにより行iに沿って接し、列のアクセスラインにより列jに沿って接している。ここで、X線検出器の使用に基づいて、これら行のアクセスラインは、これらラインの一般的な性質に限定されることなく、以下に"アドレスライン"と呼ばれ、これら列のアクセスラインは、"データライン"と(又はデータラインとも)呼ばれる。従来では、アドレスライン用の駆動回路は、の列に沿って配され、データライン用の駆動回路は、の行に沿って配される。これは、互いに直交するマトリックスアレイの2つのが駆動回路により"ブロック"されてしまう欠点がある。従って、(互いにそれぞれ90°回転された)4つの上記マトリックスアレイの最大は、より大きな行列を作成するために、間隙無く組み立てられ、これらのマトリックスアレイのうち2つは依然として、データライン及びアドレスラインに関し、鏡像形式で構成されなければならないので、より大きな行列において、全てのデータ駆動回路及びアドレス駆動回路は、同じに置くようになる。
これらの欠点を回避するために、本発明によれば、(明瞭性のためにそれぞれ左と右とに別々に示される)図1に示されるアドレスラインAl及びデータラインDkのルート設定が提案される(注:これらラインは交差点ではそれぞれ接続されない)。この図において太字で示されるアドレスラインAlから見られるように、これらアドレスラインのコースは、
−駆動回路2から始まる場合、アドレスラインAlは、マトリックスアレイ1の最後のの列における電子ユニット(F86)で始まる;
−アドレスラインAlは、電子ユニットij(本実施例では、i=3、j=1)において、行iにおける前記アレイのの列(本実施例において、電子ユニット*1を持つ左側のの列)に到達するまで第1の対角線に沿って伸びている;
−アドレスラインAlは、到達した電子ユニットijから、同じの列の前の行(i−1)にある電子ユニット(i−1)jへ伸びている;
−アドレスラインAlは、このラインが本来の対角線のコースと直交し、さらに90°回転したアレイ1の対角線に沿って伸びるように向きを変える;
−(電子ユニット1*を持つ)アレイの第1のの列に到達するとき、アドレスラインAlは終了する、
ことを特徴とする(同じことをデータラインにも適用する)。
アドレスラインが伸びている全ての電子ユニットはアドレスラインAlに接続されている(図1に黒くマーキングされた電子ユニットを参照)。前記アドレスラインAlに対し上述したコースに基づいて、図1に示される行列1において、全ての電子ユニットijを接続するための可能性が2つだけある。すなわち、一方は左側に示されるアドレスラインAlに対する可能性であり、他方は右側に示されるデータラインDkに対する可能性である。これは、角にある電子ユニット81で始まるラインに対し、図1の左側及び右側に示されるコースの単なる変形体であり、残りのラインのコースは、この点での上記基準が満たされる場合、個々に選択される変形体から強制的に生じる事実から生じる。
記載されるラインのルート設定の特徴は、
−各々の電子ユニットijは、1つのアドレスラインAlに正確に接続されると共に、1つのデータラインDkに正確に接続される、
−2つの電子ユニットが同じアドレスラインAl及び同じデータラインDkに接続されない、
ことである。
これらの特性によって、示されるラインのルート設定を使用する場合、従来のルート設定の行及び列のアドレッシングに機能面で対応する電子ユニットへのアクセスが可能である。例として、太字で示されるラインAl及びDkを個々に用いて、図1において×でマーキングされる電子ユニットijへアクセスすることが可能である。電子ユニットijが例えばディスプレイの発光ダイオードLEDである場合、アドレスラインAl及び"データライン"Dkを同時に稼動させることにより稼動する。他方、仮定されるように、この電子ユニットがX線検出器のセンサ素子である場合、前記マーキングされた電子ユニットijは、アドレスラインAlを稼動させることにより選択され、次いでそのデータはデータラインDkを介して、データラインが接続される評価回路3へ送られる。アドレスラインAl及びデータラインDkの局部的に右に傾斜しているコースのために、アドレスラインAlにより選択される(図1に黒色で示される)全ての電子ユニットは、別々のデータラインで読み取られることができる。
図1に示されるジグザグ状のラインのルート設定は、マトリックスアレイ1内のラインの対角線のコースの場合、全てのアクセスラインが(本質的に)同じ長さであり、ステップ状のやり方で、(対角線又は行に対し)隣接している2つの電子ユニットを常に接続する利点がある。結合における比較的大きな不規則さは、電子評価又は電子制御におけるアーチファクトに顕著であり、この不規則さはこれにより回避される。その上、行及び列に関して従来のラインのルート設定と比較すると、隣接するアドレスライン又はデータラインが破損される場合、それは不通となる二重の行又は二重の列になるのではなく、むしろ関連する画素が(たいていは)絶縁される、すなわち機能している画素で包囲されることが有利である。このようにして、より簡単且つ正確な誤り訂正が、不良画素を補間することにより実行される。
TFTベースのX線検出器の場合、データライン及びアドレスラインに加え、追加のリセットライン又は"バイアスライン"が各センサ素子に必要とされる。これら素子は、センサ素子を個別にアドレッシングするのに使用されるのではなく、むしろリセットラインが画像を読み取る前又は読み取った後に画像の点を初期化又は削除するのに利用する。これらリセットラインは、上述したアドレスラインAl又はデータラインDkの場合ように"ジグザグ形式"で同様にルート設定される。例えば、図1の左側に示されるラインシステムは、リセットラインに対し同じ様式で設けられる。しかしながら、リセットラインは、センサ素子を個別にアドレッシングしないので、列(又は行)に沿ったリセットラインの簡単な線形のルート設定は、アドレスライン及びデータラインのジグザグ状のアレイと組み合わされることができる。
図2は上部に規定されたようにルート設定されたアドレスラインAlと一緒に、電子ユニットijの非正方形の8×12のマトリックスアレイを示す。データライン(データライン又はアドレスラインの第2の組)のルート設定は、図1に示されたのと類似であり、詳しくは示されない。これらアドレスライン及びデータラインが電子ユニットijへの個別のアクセスを可能にするために、示されるように、これらラインの少なくとも1つの組がこのマトリックスアレイの長辺から始まらなければならない。
図3は再び図1のアレイをアドレスライン及びデータラインの共同表示で示す。提案されるラインのルート設定の、まだ説明していない重要な利点は、アドレスライン及びデータライン用の駆動回路2及び3がマトリックスアレイ1の下にある同じ境界に配されることが可能なことがここでわかる。その結果として、これが図5に示されるような装置の構造を可能にする。この装置は、x方向において略所望の長さであり、図3に示されるように、多数のデバイス1(いわゆる、マルチバッティング(multi-butting))により構成される電子ユニットのマトリックスアレイを持つ。高さを2倍にするために、2つの上記デバイスが一番上のの列により、180°回転して次々と上に重ねて置かれる(図示せず)。
図4は、図1又は図3に示されるように、アドレスライン及びデータラインがマトリックスアレイ内においてルート設定されている代替デバイス21を示しているが、このアレイ21の下方の境界に設けられるアドレスライン用の駆動回路22と、このアレイ21の反対側の上方の境界に設けられるデータライン用の駆動回路23とを備えている。このようなアレイの1つの利点は、駆動回路へのラインの供給が他の駆動回路を横切らなくていいという事実にある。図6に示されるように、この利点は、x方向において、殆ど所望の長さである上記デバイス21の間隙を持たないマトリックスアレイが設けられることも付加的に維持される。
図7は、図1に示されるアレイに基づいて、電子ユニットの2倍の行が設けられる修正されるデバイス31を示す。図において8×8の電子ユニットからなる下方区域31aは、図1と同じやり方でアドレスラインAl及びデータラインDkに接続されている。ここでは、これらラインを1つだけ表したものが示される。アドレスラインAlは、このアレイの下方の境界において、駆動回路32aに与えられる一方、データラインDkは、示される実施例において、下方の境界にも置かれる駆動回路33から生じる。
デバイス31の8×8の上方区域31bの結合は、データラインDkに関し、基本的なジグザグ状のコースに従う連続する延長により行われる。電子ユニットへのアクセスの明白な性質を保証するために、別個のアドレスラインAl'が上方区域31bに設けられなければならない。図7の実施例において、下方の境界に配される駆動回路32bから始まる場合、これらラインは、列のような様式で、そこにある電子ユニットに触れることなく、下方の行列区域31aを直線で通過する。上方区域31bの最も下の行から始まる場合、前記別個のアドレスラインAl'は、既知のジグザグ方式でこの区域31bを通過する。このようにして、2倍の高さのマトリックスアレイ31は、一方の側に配される電子機器によりアドレッシングされることができる。
図7に示される実施例の改良版として、例えばデータライン用の駆動回路33及び/又はアドレスラインAl'の第2の組用の駆動回路32bのような駆動回路の一部が、マトリックスアレイ31の上方の境界に配されることも当然可能である。図5及び図6に示されるのと同様な方法において、ある方向に所望の長さであるアレイはその上、一方又は両側に接している図7に示されるようなデバイス31から製造されることも可能である。
図8は、代表的な方法でそれぞれ示される1つのアドレスラインAl及び1つのデータラインDkからなる"微細な"コースを概略的に示す。これらラインは幾何学上の直線に沿って厳密に伸びる必要は無く、特に示されるようなステップ方式で中心にあるマトリックスアレイの対角線に追従することがきる。ステップ状のコースにより、前記ラインは電子ユニットijの外側の境界に沿ってルート設定され、これらラインはそれぞれポイント4又は5で後の電子ユニットと接する。
8×8の電子ユニットを持つ本発明によるアレイに対し、(左側にある)アドレスラインと、(右側にある)データラインのルート設定を別々に示す。 電子ユニットの非正方形のマトリックスアレイにおけるアクセスラインのルート設定を示す。 アドレスライン及びデータラインの駆動回路を一方の側のアレイを持つデバイスを示す。 アドレスライン及びデータラインの駆動回路を双方の側のアレイを持つデバイスを示す。 図3に示されるような本発明による多数のデバイスから構成される装置。 図4に示されるような本発明による多数のデバイスから構成される装置。 境界から始まるアドレスラインの配線であり、2つの区域に分割される配線を有する電子ユニットの非正方形のアレイを示す。 電子ユニットに沿ったアクセスラインの"微細な"コースを示す。

Claims (7)

  1. 行列形式の行及び列からなる、電子ユニットのアレイを有するデバイスであり、
    a)各電子ユニットは、幾つかのアドレスラインの組の中から1つのアドレスラインに接続され
    b)各アドレスラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し
    c)各電子ユニットは、幾つかのデータラインの組の中から1つのデータラインに接続され、
    d)各データラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し、
    e)各電子ユニットは、前記各電子ユニットに接続された1つのアドレスライン及び1つのデータラインを駆動することにより個々に選択され、同じアドレスライン及び同じデータラインに同時に接続している2つの電子ユニットは存在せず、
    f)前記アドレスライン用の駆動回路及び前記データライン用の駆動回路が、前記アレイの同じ又は反対側に行方向に配置される、
    デバイス。
  2. 前記電子ユニットは、センサ、信号放射素子、メモリセル又はアクチュエータであることを特徴とする請求項1に記載のデバイス。
  3. 前記データラインは、前記アドレスラインを介して選択される電子ユニットからデータを読み取るのに利用することを特徴とする請求項2に記載のデバイス。
  4. 前記アレイが、第1の区域及び第2の区域を有し、前記アドレスラインの駆動回路が前記第1の区域側にあり、前記アドレスラインの第1の組が、前記第1の区域において前記アレイの端の列で折り返しながら斜め方向に電子ユニットを接続し、前記アドレスラインの第2の組が、前記第2の区域において前記アレイの端の列で折り返しながら斜め方向に電子ユニットを接続し、前記第1の区域において前記電子ユニットと接続することなく、前記アレイを列方向に通過することを特徴とする請求項1に記載のデバイス。
  5. 前記アドレスライン、前記斜め方向の接続において、電子ユニットの外側の境界に沿ってステップ状に斜めの位置にある電子ユニットに接続することを特徴とする請求項1に記載のデバイス。
  6. 求項1に記載のデバイスを有する電子装置。
  7. 行列形式の行及び列からなるアレイの電子ユニットにアクセスする方法であって、各電子ユニットは、幾つかのアドレスラインの組の中から1つのアドレスラインに接続され、各アドレスラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し、各電子ユニットは、幾つかのデータラインの組の中から1つのデータラインに接続され、各データラインは、前記アレイの一方の端の行から前記アレイの一方の端の列まで斜め方向に電子ユニットを接続し、前記一方の端の列において折り返し、前記折り返しにおいて、前記一方の端の同じ列の2つの行の電子ユニットを接続し、前記アドレスラインの方向を前記折り返し前の前記斜め方向から90度回転し、前記一方の端の列から前記アレイの他方の端の行まで前記回転された方向に電子ユニットを接続し、各電子ユニットは、前記各電子ユニットに接続された1つのアドレスライン及び1つのデータラインを駆動することにより個々に選択され、同じアドレスライン及び同じデータラインに同時に接続している2つの電子ユニットは存在せず、前記アドレスライン用の駆動回路及び前記データライン用の駆動回路が、前記アレイの同じ又は反対側に行方向に配置され、
    前記アドレスラインの1つに接続された全ての電子ユニットへ同時にアクセスする方法。
JP2006500276A 2003-01-15 2004-01-09 電子ユニットの行列におけるラインのルート設定 Expired - Fee Related JP4800193B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03100070 2003-01-15
EP03100070.6 2003-01-15
PCT/IB2004/000020 WO2004063803A1 (en) 2003-01-15 2004-01-09 Device comprising an array of electronic elements, based on diagonal line routing

Publications (2)

Publication Number Publication Date
JP2006522351A JP2006522351A (ja) 2006-09-28
JP4800193B2 true JP4800193B2 (ja) 2011-10-26

Family

ID=32695648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006500276A Expired - Fee Related JP4800193B2 (ja) 2003-01-15 2004-01-09 電子ユニットの行列におけるラインのルート設定

Country Status (7)

Country Link
US (1) US7479642B2 (ja)
EP (1) EP1588214B8 (ja)
JP (1) JP4800193B2 (ja)
CN (1) CN100592173C (ja)
AT (1) ATE391940T1 (ja)
DE (1) DE602004012961D1 (ja)
WO (1) WO2004063803A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136298B1 (ko) * 2005-05-13 2012-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100618943B1 (ko) * 2005-12-13 2006-09-01 김성규 투명전광판 및 이에 사용되는 칩 엘이디
JP5172162B2 (ja) * 2006-08-25 2013-03-27 株式会社日立ハイテクノロジーズ 欠陥検査装置
JP5315916B2 (ja) * 2008-10-17 2013-10-16 富士通株式会社 マトリクス表示素子およびマトリクス表示装置
CN104412129B (zh) 2012-06-20 2018-05-25 皇家飞利浦有限公司 X射线探测器像素布局
CN103456743B (zh) * 2013-09-04 2016-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法、柔性显示器件及电子设备
KR102220152B1 (ko) * 2014-03-13 2021-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102170265B1 (ko) 2014-04-17 2020-10-26 삼성디스플레이 주식회사 표시 장치
KR20150133934A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 표시 장치
KR102144767B1 (ko) 2014-06-02 2020-08-31 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102167715B1 (ko) * 2014-07-04 2020-10-20 삼성디스플레이 주식회사 표시 장치
KR102253455B1 (ko) * 2014-08-25 2021-05-20 삼성디스플레이 주식회사 표시 패널
KR102266064B1 (ko) * 2014-10-15 2021-06-18 삼성디스플레이 주식회사 표시 패널 구동 방법, 이 방법을 수행하는 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR102283008B1 (ko) * 2014-10-22 2021-07-29 삼성디스플레이 주식회사 표시 장치
KR102161810B1 (ko) * 2014-10-27 2020-10-07 삼성디스플레이 주식회사 표시 장치
KR102179563B1 (ko) * 2014-10-28 2020-11-18 삼성디스플레이 주식회사 표시장치
KR102244072B1 (ko) * 2014-10-30 2021-04-26 삼성디스플레이 주식회사 표시 장치
KR102249068B1 (ko) * 2014-11-07 2021-05-10 삼성디스플레이 주식회사 표시 장치
DE102015016431A1 (de) 2014-12-10 2016-08-11 Maximilian Notar Smartphone-/Tablet-Kombination
KR102342868B1 (ko) * 2014-12-31 2021-12-23 삼성디스플레이 주식회사 비사각형 디스플레이 및 그 구동 방법
KR102386891B1 (ko) * 2015-03-11 2022-04-15 삼성디스플레이 주식회사 표시 장치 및 이를 제조하는 방법
KR101728065B1 (ko) * 2016-10-05 2017-05-02 (주)애드텍 사선 구조의 메트릭스를 갖는 엘이디 전광판 및 이를 이용한 소자 오류 검출 시스템
US20180295306A1 (en) * 2017-04-06 2018-10-11 Semiconductor Components Industries, Llc Image sensors with diagonal readout
DE102017129795A1 (de) * 2017-06-30 2019-01-03 Lg Display Co., Ltd. Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung
US10197831B1 (en) * 2017-12-18 2019-02-05 Palo Alto Research Center Incorporated Bendable TFT backplane with addressing contacts at opposite ends
US11453165B2 (en) * 2019-02-05 2022-09-27 Silicon Light Machines Corporation Stacked PLV driver architecture for a microelectromechanical system spatial light modulator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207295A (ja) * 1989-02-07 1990-08-16 Hitachi Ltd カラー液晶表示装置
JPH03223716A (ja) * 1989-11-20 1991-10-02 Sharp Corp カラー液晶表示装置
JPH05257154A (ja) * 1991-10-18 1993-10-08 Philips Gloeilampenfab:Nv 液晶カラー表示デバイス
JPH06140618A (ja) * 1992-05-20 1994-05-20 Samsung Electron Co Ltd 固体撮像素子
JP2002244578A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0327684A (ja) * 1989-06-26 1991-02-06 Olympus Optical Co Ltd 固体撮像装置
DE69511292T2 (de) * 1995-04-28 1999-12-02 Sunnybrook Hospital North York Aktive röntgenbildmatrix
US6031935A (en) * 1998-02-12 2000-02-29 Kimmel; Zebadiah M. Method and apparatus for segmenting images using constant-time deformable contours
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
JP3036512B2 (ja) * 1998-05-26 2000-04-24 日本電気株式会社 液晶表示装置
US6446060B1 (en) * 1999-01-26 2002-09-03 International Business Machines Corporation System and method for sequential processing for content-based retrieval of composite objects
WO2002063387A1 (en) 2001-02-08 2002-08-15 Koninklijke Philips Electronics N.V. Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207295A (ja) * 1989-02-07 1990-08-16 Hitachi Ltd カラー液晶表示装置
JPH03223716A (ja) * 1989-11-20 1991-10-02 Sharp Corp カラー液晶表示装置
JPH05257154A (ja) * 1991-10-18 1993-10-08 Philips Gloeilampenfab:Nv 液晶カラー表示デバイス
JPH06140618A (ja) * 1992-05-20 1994-05-20 Samsung Electron Co Ltd 固体撮像素子
JP2002244578A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
EP1588214B8 (en) 2008-06-25
JP2006522351A (ja) 2006-09-28
EP1588214B1 (en) 2008-04-09
CN1739056A (zh) 2006-02-22
ATE391940T1 (de) 2008-04-15
US20060070274A1 (en) 2006-04-06
WO2004063803A1 (en) 2004-07-29
EP1588214A1 (en) 2005-10-26
US7479642B2 (en) 2009-01-20
DE602004012961D1 (de) 2008-05-21
CN100592173C (zh) 2010-02-24

Similar Documents

Publication Publication Date Title
JP4800193B2 (ja) 電子ユニットの行列におけるラインのルート設定
US11693522B2 (en) Electronic device
US9864447B2 (en) Ultra high resolution flat panel display having in-cell type touch sensor
DK2480952T3 (en) REGISTRATION OF TOUCH
US20120262419A1 (en) Systems and methods for detecting multiple touch points in surface-capacitance type touch panels
US20160370944A1 (en) Array substrate, in-cell touch screen and display device
CN105556444A (zh) 具有伪跨接线的电容式触摸传感器
JP6932613B2 (ja) タッチパネル及びそれを備えた表示装置
CN105393198A (zh) 用于电容式触摸感测显示设备的电极矩阵
CN104503653A (zh) 一种自电容触摸屏和显示装置
CN110347281A (zh) 带位置输入功能的显示装置
JP5528301B2 (ja) タッチパネルおよびそれを備える表示装置
CN110262689B (zh) 内嵌式触控显示面板及其阵列基板
KR20210091544A (ko) 지문 센서를 포함하는 터치 디스플레이 장치
CN106371661B (zh) 阵列基板以及触控显示面板
CN110568950A (zh) Tft基板及触控显示面板
CN104508820A (zh) 成像传感器设备
JP7161383B2 (ja) 対向端部にアドレス指定接点を有する屈曲可能なtftバックプレーン
WO2019031382A1 (ja) 位置入力機能付き表示装置
US11797138B2 (en) Touch control structure, display panel, and display apparatus
CN105653100B (zh) 一种阵列基板及其制作方法、显示面板
JP2019086575A (ja) 表示装置
CN109445633B (zh) 一种显示面板及显示装置
JP6687353B2 (ja) センサ入出力数低減回路およびセンサ入出力数低減回路を備えた表示装置
KR101621277B1 (ko) 터치 검출 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100623

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4800193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees