JP4794527B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4794527B2
JP4794527B2 JP2007262350A JP2007262350A JP4794527B2 JP 4794527 B2 JP4794527 B2 JP 4794527B2 JP 2007262350 A JP2007262350 A JP 2007262350A JP 2007262350 A JP2007262350 A JP 2007262350A JP 4794527 B2 JP4794527 B2 JP 4794527B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor substrate
semiconductor device
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007262350A
Other languages
Japanese (ja)
Other versions
JP2009094230A (en
Inventor
理 額賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2007262350A priority Critical patent/JP4794527B2/en
Publication of JP2009094230A publication Critical patent/JP2009094230A/en
Application granted granted Critical
Publication of JP4794527B2 publication Critical patent/JP4794527B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は半導体基板の封止構造に係り、より詳しくは、保護部による応力が緩和した封止部を備えた半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor substrate sealing structure, and more particularly to a semiconductor device including a sealing portion in which stress caused by a protective portion is relaxed and a method for manufacturing the same.

従来、基板上に形成された配線や、基板上に搭載されたデバイス素子などを封止する手段としては、例えば上方に向かって開口するキャビティが形成された基板において、機能素子が配置されたキャビティを覆うように封止用樹脂シートを重ね合わせ、封止用樹脂シートを加熱して溶解することで、キャビティ内に効率よく充填し、機能素子を封止用樹脂によって封止する方法が提案されている(特許文献1)。   Conventionally, as a means for sealing wiring formed on a substrate, device elements mounted on the substrate, etc., for example, a cavity in which a functional element is arranged in a substrate having a cavity opened upward is formed. A method has been proposed in which the sealing resin sheet is overlaid so as to cover, and the sealing resin sheet is heated and dissolved to efficiently fill the cavity and seal the functional element with the sealing resin. (Patent Document 1).

また、近年デバイス自体の小型化や高機能化を図るため、基板の一面から他面に連通してなる貫通電極が形成された貫通配線基板を用いてデバイスを積層するようにした半導体装置が提案されている。この貫通配線基板を用いた半導体基板の構造及び該基板上に形成された配線を封止する手段としては、たとえば図9及び図10に示すように2通りが存在する。   In recent years, in order to reduce the size and increase the functionality of the device itself, a semiconductor device has been proposed in which devices are stacked using a through wiring substrate on which a through electrode is formed which communicates from one surface of the substrate to the other surface. Has been. As a structure of the semiconductor substrate using this through wiring substrate and means for sealing the wiring formed on the substrate, there are two types as shown in FIGS. 9 and 10, for example.

図9に示す半導体装置101は、導電性を有する基板102と、基板102の一面から他面に連通して形成された貫通孔102aと、該貫通孔102a内に露呈するようにして前記基板102の一面に配された電極104と、該貫通孔102a内に一面に開口する凹状の空間109を残すように、その内壁面に絶縁層103を介して金属等の導電性を有する部材を被覆した貫通電極108と、前記基板102上に絶縁層103を介して配された導電部105と、該導電部105を覆うように配された絶縁性の保護部106とにより構成され、必要に応じ保護部106に導電部105が露呈する開口部106aを形成してバンプαを設けるようにしたものである。   A semiconductor device 101 shown in FIG. 9 includes a conductive substrate 102, a through hole 102a formed so as to communicate from one surface to the other surface of the substrate 102, and the substrate 102 so as to be exposed in the through hole 102a. The inner wall surface of the through-hole 102a is covered with a conductive member such as metal via the insulating layer 103 so as to leave the electrode 104 arranged on one surface and the concave space 109 opened on one surface in the through hole 102a. The through electrode 108, the conductive portion 105 disposed on the substrate 102 via the insulating layer 103, and the insulating protective portion 106 disposed so as to cover the conductive portion 105 are protected as necessary. The opening 106a through which the conductive portion 105 is exposed is formed in the portion 106 to provide the bump α.

一方、図10に示す半導体装置111は、導電性を有する基板112と、基板112の一面から他面に連通して形成された貫通孔112aと、該貫通孔112a内に露呈するようにして前記基板112の一面に配された電極114と、該貫通孔112a内に一面に開口する凹状の空間を残すように、その内壁面に絶縁層113を介して金属等の導電性を有する部材を被覆した貫通電極118と、前記基板112上に絶縁層113を介して配された導電部115と、該導電部115を覆い、かつ前記貫通孔内を完全に充填するように配された絶縁性の保護部116とにより構成され、必要に応じ保護部116に導電部115が露呈する開口部116aを形成してバンプαを設けるようにしたものである。   On the other hand, the semiconductor device 111 shown in FIG. 10 includes a conductive substrate 112, a through hole 112a formed so as to communicate from one surface to the other surface of the substrate 112, and exposed in the through hole 112a. An electrode 114 disposed on one surface of the substrate 112 and a conductive member such as metal are covered on the inner wall surface through an insulating layer 113 so as to leave a concave space opened on one surface in the through hole 112a. The through electrode 118, the conductive portion 115 disposed on the substrate 112 via the insulating layer 113, and the insulating portion disposed so as to cover the conductive portion 115 and completely fill the inside of the through hole. The protective part 116 is configured, and an opening part 116a that exposes the conductive part 115 is formed in the protective part 116 as necessary to provide the bump α.

しかしながら、上記特許文献1に記載の技術は、表面に段差を有しているボイド(隙間)が発生し易いという問題がある。また、上記特許文献1に記載の技術では、封止用樹脂を溶解するために高温で加熱する必要があり、デバイス素子が高温にさらされて電気的な支障を生じる虞があるため望ましくない。しかも、貫通孔内に空間を残すように形成された貫通電極を有する半導体装置において、導電部を覆うために上記特許文献1に記載の技術をそのまま適用することはできない。
また、一般的に絶縁性の保護部には、環境試験に対して高い信頼性を有するポリイミド系等のソルダーレジストを使用することが多い。しかしながら、ポリイミド系のソルダーレジストは硬化温度が摂氏200℃以上ときわめて高く、貫通孔内に大きなボイドなどが発生すると保護部の貫通孔部分が破裂するなど、高い信頼性を実現することが困難である。そのため、高温熱処理を必要とする構造は、図9に示すような構造が最適である。しかしながら、耐熱性の低い、例えばプロセス温度180℃以下での温度耐性しかない機能素子を加工する際には高い温度での保護部の硬化は困難である。そこで低温硬度が可能なエポキシ系、アクリル系などのレジストを塗布すると、レジストの湿度に対する信頼性がポリイミド系のソルダーレジストよりも劣る傾向にある。また、孔径100μm以下の貫通孔に適用させる場合、保護部が極めて薄くなることから、高温高湿試験などでは容易に水分が金属配線まで達し、導電部に酸化が生じてしまうなど高い信頼性を実現することは困難であった。
However, the technique described in Patent Document 1 has a problem that a void (gap) having a step on the surface is likely to occur. The technique described in Patent Document 1 is not desirable because it requires heating at a high temperature in order to dissolve the sealing resin, and the device element may be exposed to a high temperature to cause electrical problems. Moreover, in a semiconductor device having a through electrode formed so as to leave a space in the through hole, the technique described in Patent Document 1 cannot be applied as it is to cover the conductive portion.
In general, a solder resist such as a polyimide resin having high reliability with respect to environmental tests is often used for the insulating protective portion. However, the polyimide solder resist has a very high curing temperature of 200 ° C. or higher, and if a large void or the like is generated in the through-hole, the through-hole portion of the protective part is ruptured, and it is difficult to achieve high reliability. is there. Therefore, the structure as shown in FIG. 9 is optimal for the structure that requires high-temperature heat treatment. However, it is difficult to cure the protective part at a high temperature when processing a functional element having a low heat resistance, for example, having a temperature resistance at a process temperature of 180 ° C. or lower. Therefore, when an epoxy or acrylic resist capable of low temperature hardness is applied, the reliability of the resist with respect to humidity tends to be inferior to that of a polyimide solder resist. In addition, when applied to through-holes with a hole diameter of 100 μm or less, the protective part becomes extremely thin, so in high-temperature and high-humidity tests and the like, moisture easily reaches the metal wiring, and high reliability such as oxidation occurs in the conductive part. It was difficult to realize.

一方で、図10に示すような樹脂を貫通孔内に完全に充填する形状であると、急激もしくは大きな温度変化が生じると保護部の膨張によって貫通孔に内部応力が生じやすい。この内部応力によって例えば貫通孔内に充填された保護部にボイド若しくはクラックが発生する虞があった。また、電極と導電部との間で剥離が生じるなどの現象が確認されており、配線の断線、抵抗値の上昇などの諸問題が生じる虞があった。それゆえ、導電部における高い信頼性を実現することが困難であった。
更に、図10の構造で保護部として貫通孔内の応力を抑えるためにシリコーン樹脂などのヤング率の小さなレジストを用いると、レジストの硬度が小さい故に、温度変化による貫通孔内の応力は緩和されるが、貫通孔外では十分に導電部及び絶縁層との密着性が得られず、外部衝撃や温度変化によって保護部の剥離や、表面に傷が生じる等の虞があり、高い信頼性を実現することが困難であった。
特開平8−45972号公報
On the other hand, if the resin is completely filled in the through hole as shown in FIG. 10, an internal stress is likely to be generated in the through hole due to expansion of the protective portion when a sudden or large temperature change occurs. Due to this internal stress, for example, there is a possibility that voids or cracks may occur in the protective portion filled in the through hole. In addition, a phenomenon such as separation between the electrode and the conductive portion has been confirmed, and there is a possibility that various problems such as disconnection of the wiring and increase in resistance value may occur. Therefore, it has been difficult to achieve high reliability in the conductive portion.
Furthermore, if a resist with a small Young's modulus such as silicone resin is used as a protective part in the structure of FIG. 10 to reduce the stress in the through hole, the stress in the through hole due to temperature change is relieved because the resist has low hardness. However, there is a risk that the adhesion between the conductive part and the insulating layer cannot be sufficiently obtained outside the through hole, and the protective part may be peeled off or the surface may be damaged due to external impact or temperature change. It was difficult to realize.
JP-A-8-45972

本発明は、上記事情に鑑みてなされたものであって、半導体基板の他面に向けて開口部を有する貫通孔を備え、この貫通孔内に配した保護部の膨張等に起因する応力によって引き起こされる電極と導電部との剥離等を抑制し、両者間の接続信頼性の向上した半導体装置を提供することを第一の目的とする。   The present invention has been made in view of the above circumstances, and includes a through-hole having an opening toward the other surface of the semiconductor substrate, and is caused by stress caused by expansion of a protective portion disposed in the through-hole. It is a first object of the present invention to provide a semiconductor device that suppresses the peeling between the electrode and the conductive portion that is caused and has improved connection reliability between the two.

本発明は、半導体基板の他面に向けて開口部を有する貫通孔を備えた半導体装置の製造において、この貫通孔内に配した保護部の膨張等に起因する応力を低減することで、電極と導電部との剥離等を抑制し、両者間の接続信頼性の向上が図れる半導体装置の製造方法を提供することを第二の目的とする。   In the manufacture of a semiconductor device having a through-hole having an opening toward the other surface of the semiconductor substrate, the present invention reduces the stress caused by the expansion of the protective portion disposed in the through-hole. A second object is to provide a method of manufacturing a semiconductor device that can suppress the separation between the conductive part and the conductive part and improve the connection reliability between the two.

本発明の請求項1に係る半導体装置は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内のうち、前記電極の近傍に少なくとも有することを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor device having a functional element disposed on one surface, an electrode disposed on one surface of the semiconductor substrate and electrically connected to the functional element, the semiconductor substrate comprising: Insulation disposed so as to cover a through hole provided toward the electrode from the other surface, one surface of the semiconductor substrate excluding the region where the functional element is disposed, and the other surface, and a side surface in the through hole. A semiconductor device comprising at least a conductive portion disposed on the other surface side of the semiconductor substrate via the insulating layer and covering the inside of the through hole, wherein the semiconductor device is disposed in the through hole. A first protective part disposed along the conductive part; and a second protective part disposed on the other surface side of the semiconductor substrate so as to cover the insulating layer, the conductive part, and the first protective part. Comprising at least the first protection part and the second protection part The enclosed comprising gap, among the through-holes, characterized in that it has at least in the vicinity of the electrode.

本発明の請求項2に係る半導体装置は、請求項1において、前記間隙が、前記貫通孔内全域に配されていることを特徴とする。   A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, characterized in that the gap is arranged in the entire area of the through hole.

本発明の請求項3に係る半導体装置は、請求項2において、前記第一保護部は電着塗料、前記第二保護部はソルダーレジストから構成されていることを特徴とする。   A semiconductor device according to a third aspect of the present invention is characterized in that, in the second aspect, the first protective part is made of an electrodeposition paint, and the second protective part is made of a solder resist.

本発明の請求項4に係る半導体装置は、請求項3において、前記第一保護部の厚さが1μm以上20μm以下であることを特徴とする。   A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the third aspect, wherein the thickness of the first protection portion is not less than 1 μm and not more than 20 μm.

本発明の請求項5に係る半導体装置の製造方法は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内に有する半導体装置の製造方法であって、前記第一保護部と、前記第二保護部とを個別に作製し、前記第一保護部と前記第二保護部とで囲まれた間隙を形成することを特徴とする。   According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a semiconductor substrate having functional elements disposed on one surface; an electrode disposed on one surface of the semiconductor substrate and electrically connected to the functional elements; A through hole provided toward the electrode from the other surface of the semiconductor substrate, one surface and the other surface of the semiconductor substrate excluding the region where the functional element is disposed, and a side surface in the through hole are arranged to cover the surface. And a conductive portion disposed on the other surface side of the semiconductor substrate via the insulating layer and disposed so as to cover the inside of the through hole, and the conductive portion is disposed in the through hole. And a second protective part disposed on the other surface side of the semiconductor substrate and covering the insulating layer, the conductive part, and the first protective part. Comprising at least the first protection part and the second protection part A method of manufacturing a semiconductor device having a gap in the through-hole, wherein the first protection portion and the second protection portion are individually manufactured, and the first protection portion and the second protection portion It is characterized by forming a gap surrounded by.

本発明の半導体装置は、半導体基板の一面に機能素子及びこの機能素子と電気的に接続された電極を備える。また、半導体基板の他面からこの電極に向けて貫通孔が形成されている。この貫通孔内の側面、及び半導体基板は絶縁層で覆われており、この絶縁層を介して半導体基板の少なくとも他面、貫通孔内側面、及び貫通孔内に露呈している電極の一面に、導電部が連続して配されている。更に貫通孔内は、第一保護部がその内壁面に導電部を介して配されている。また、半導体基板の他面側には、導電部、絶縁層、第一保護部を覆うように第二保護部が配されている。貫通孔内のうち、少なくとも電極近傍には、この第一保護部と第二保護部とで囲まれて成る間隙が配されている。
この構成により、外部からの熱や、電気が流れることで生じた熱、又は湿度等が加わった際に生じる第一保護部の膨張は、電極近傍に設けた間隙の方向に誘導される。そのため、第一保護部の膨張に起因した応力は間隙方向に積極的に作用し、その反対方向である導電部と電極とが接する方向へ作用する応力は低減される。よって、導電部、及び導電部を介して電極に加わる応力は抑制され、ひいては導電部と電極との界面に作用する応力も低減される。したがって、電極と導電部との剥離の発生を防止できるので、両者間の接続信頼性の向上を図った半導体装置を提供することが可能となる。
A semiconductor device of the present invention includes a functional element and an electrode electrically connected to the functional element on one surface of a semiconductor substrate. A through hole is formed from the other surface of the semiconductor substrate toward the electrode. The side surface in the through hole and the semiconductor substrate are covered with an insulating layer, and at least the other surface of the semiconductor substrate, the inner side surface of the through hole, and one surface of the electrode exposed in the through hole through the insulating layer. The conductive parts are continuously arranged. Further, in the through hole, the first protective part is arranged on the inner wall surface via the conductive part. In addition, a second protective part is disposed on the other surface side of the semiconductor substrate so as to cover the conductive part, the insulating layer, and the first protective part. In the through hole, a gap surrounded by the first protective part and the second protective part is disposed at least in the vicinity of the electrode.
With this configuration, the expansion of the first protection portion that occurs when heat from the outside, heat generated by the flow of electricity, humidity, or the like is applied is induced in the direction of the gap provided in the vicinity of the electrode. For this reason, the stress caused by the expansion of the first protective portion positively acts in the gap direction, and the stress acting in the opposite direction in which the conductive portion and the electrode are in contact with each other is reduced. Therefore, the stress applied to the electrode via the conductive part and the conductive part is suppressed, and the stress acting on the interface between the conductive part and the electrode is also reduced. Therefore, the occurrence of peeling between the electrode and the conductive portion can be prevented, so that it is possible to provide a semiconductor device with improved connection reliability between them.

本発明の半導体装置の製造方法は、貫通孔内に導電部を介して、第一保護部を形成した後、第二保護部を形成する。
この構成により、第一保護部と第二保護部とを個別に作製するので、第一保護部と第二保護部とで囲まれて成る間隙を、貫通孔内のうち、少なくとも電極近傍に作製することができる。すなわち、第一保護部と第二保護部とを個別に作製することで、貫通孔内に形成する間隙の大きさや形状を、適用する半導体デバイスに応じて、高い設計自由度で形成することができる。第一保護部の膨張に起因した応力をより積極的に低減する場合には、貫通孔内全域に間隙を形成することができ、また、同時に貫通孔内に密着性が必要な場合には、電極近傍に間隙を配し、残りの貫通孔内をソルダーレジスト等で充填することができる。更に、第一保護部と第二保護部とを個別に作製することで、両者を異なった材料より構成することができる。この場合、第一保護部に、熱や湿度等に対して安定な材料を用いることで、第一保護部の膨張に起因した応力の発生をより低減した半導体装置を得ることができる。したがって、第一保護部の膨張により生じる応力が、導電部、及び導電部を介して電極に加わるのを抑制できる。そのため、導電部と電極との界面に生じる応力も低減され、導電部と電極との剥離の発生を防止できる構成とした半導体装置の製造方法がもたらされる。
In the method for manufacturing a semiconductor device of the present invention, the first protective part is formed in the through hole via the conductive part, and then the second protective part is formed.
With this configuration, since the first protective part and the second protective part are individually manufactured, a gap surrounded by the first protective part and the second protective part is prepared at least in the vicinity of the electrode in the through hole. can do. In other words, by separately producing the first protective part and the second protective part, the size and shape of the gap formed in the through hole can be formed with a high degree of design freedom according to the semiconductor device to be applied. it can. When the stress due to the expansion of the first protective part is more actively reduced, a gap can be formed in the entire area of the through hole, and at the same time, when adhesion is required in the through hole, A gap is provided in the vicinity of the electrode, and the remaining through hole can be filled with a solder resist or the like. Furthermore, both the first protective part and the second protective part can be made of different materials by separately producing them. In this case, by using a material that is stable with respect to heat, humidity, or the like for the first protection part, a semiconductor device in which the generation of stress due to the expansion of the first protection part is further reduced can be obtained. Therefore, it can suppress that the stress which arises by expansion | swelling of a 1st protection part is added to an electrode via a conductive part and a conductive part. Therefore, the stress generated at the interface between the conductive portion and the electrode is also reduced, and a method for manufacturing a semiconductor device that can prevent the occurrence of separation between the conductive portion and the electrode is provided.

以下、本発明の第一実施形態に関して、図面を参照して詳細に説明する。
図1(a)は、本発明の半導体装置の第一実施形態を模式的に示す断面図である。
本発明の第一実施形態に係る半導体装置10Aは、半導体基板12の一面に機能素子11を配し、この機能素子11の少なくとも一部が露呈するように、絶縁層13が半導体基板12を覆うように配されている。また、この機能素子11と電気的に接続されるように電極14が半導体基板12の一面に配され、この電極14に向かって半導体基板12の他面から貫通孔12aが形成されている。更に、この貫通孔12a内壁と電極14、及び半導体基板12の他面の少なくとも一部を覆うように、連続的に導電部15が配されている。貫通孔12a内部には間隙16aを備えるように導電部15を介して第一保護部16が配され、半導体基板2の他面側には、絶縁層13又は導電部15を介して第二保護部17が配されている。また、間隙16aは、貫通孔12a内で第一保護部16と第二保護部17とで覆われ、閉じた空間となっている。
以下、それぞれについて説明する。
Hereinafter, a first embodiment of the present invention will be described in detail with reference to the drawings.
FIG. 1A is a cross-sectional view schematically showing a first embodiment of a semiconductor device of the present invention.
In the semiconductor device 10A according to the first embodiment of the present invention, the functional element 11 is arranged on one surface of the semiconductor substrate 12, and the insulating layer 13 covers the semiconductor substrate 12 so that at least a part of the functional element 11 is exposed. Is arranged. An electrode 14 is arranged on one surface of the semiconductor substrate 12 so as to be electrically connected to the functional element 11, and a through hole 12 a is formed from the other surface of the semiconductor substrate 12 toward the electrode 14. Further, the conductive portion 15 is continuously arranged so as to cover at least a part of the inner wall of the through hole 12 a, the electrode 14, and the other surface of the semiconductor substrate 12. A first protective part 16 is arranged inside the through hole 12a via a conductive part 15 so as to have a gap 16a, and a second protection is provided on the other surface side of the semiconductor substrate 2 via an insulating layer 13 or a conductive part 15. Part 17 is arranged. Further, the gap 16a is covered with the first protection part 16 and the second protection part 17 in the through hole 12a and is a closed space.
Each will be described below.

機能素子11は、たとえばICチップや光学素子、またはマイクロリレー、マイクロスイッチ、圧力センサ、DNAチップ、MEMSデバイス、マイクロ燃料電池といったものが挙げられる。また、後述の第一保護部16に低温硬化が可能なものを用いる場合は、耐熱性の低い、例えばプロセス温度180℃以下である機能素子11を用いることが可能である。   Examples of the functional element 11 include an IC chip, an optical element, a micro relay, a micro switch, a pressure sensor, a DNA chip, a MEMS device, and a micro fuel cell. Moreover, when using what can be hardened | cured at low temperature for the below-mentioned 1st protection part 16, it is possible to use the functional element 11 with low heat resistance, for example, the process temperature of 180 degrees C or less.

半導体基板12は、たとえば厚みが数百μm程度をしたシリコーンやガリウム砒素、ガラス、セラミック、ゲルマニウム等が用いられる。
この半導体基板12には、一面から他面へ連通するように形成された中空部からなる貫通孔12aが形成されている。また、半導体基板12には、一面及び他面に加えて前記貫通孔内12aの内壁面に絶縁層13が形成されている。貫通孔12aはたとえば20〜100μmφの口径で、50〜250μmの深さを有する微細孔であり、その内部に空間を残すように絶縁層13を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極18が形成されている。なお、図示例では、半導体基板12上に2つだけ貫通孔12aが形成されているが、半導体基板12上に形成される貫通孔12aの数は特に限定されるものではない。
For example, silicone, gallium arsenide, glass, ceramic, germanium, or the like having a thickness of about several hundred μm is used for the semiconductor substrate 12.
The semiconductor substrate 12 has a through-hole 12a formed of a hollow portion formed so as to communicate from one surface to the other surface. In addition to the one surface and the other surface, the semiconductor substrate 12 has an insulating layer 13 formed on the inner wall surface of the through hole 12a. The through hole 12a is, for example, a fine hole having a diameter of 20 to 100 μmφ and a depth of 50 to 250 μm, and by covering the inner wall surface with a conductive material via the insulating layer 13 so as to leave a space inside thereof, A through electrode 18 used as a wiring is formed. In the illustrated example, only two through holes 12a are formed on the semiconductor substrate 12, but the number of through holes 12a formed on the semiconductor substrate 12 is not particularly limited.

絶縁層13は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂等からなる。またその厚さは、所要の絶縁性を具備可能な厚さに設定でき例えば0.1〜3μmである。   The insulating layer 13 is made of, for example, a liquid resin such as a polyimide resin, an epoxy resin, or a silicone resin. Moreover, the thickness can be set to the thickness which can provide required insulation, for example, is 0.1-3 micrometers.

電極14は、機能素子11及び導電部15と電気的に接続され、Al、Al−Cu、Al−Si−Cu等が用いられる。これらは、I/Oパッドとして用いられる。また、貫通孔2aに露呈し、導電部と電気的に接続することで貫通電極を形成している。   The electrode 14 is electrically connected to the functional element 11 and the conductive portion 15, and Al, Al—Cu, Al—Si—Cu, or the like is used. These are used as I / O pads. Further, the through electrode is formed by being exposed to the through hole 2a and electrically connected to the conductive portion.

配線部19は、機能素子11と電極14とを電気的に接続するもので、導電性に優れる材料が好ましい。このような材料としては、例えば、AlやCu、Al−Cu、Al−Si−Cu等が挙げられる。   The wiring part 19 electrically connects the functional element 11 and the electrode 14 and is preferably made of a material having excellent conductivity. Examples of such a material include Al, Cu, Al—Cu, and Al—Si—Cu.

導電部15は、半導体基板12の他面の少なくとも一部と、貫通孔12aの内壁に、絶縁層13を介して連続的に配された配線層であり、電極14と電気的に接続されている。この導電部15の材料としては、たとえばCuやAl、Ni、Auといった導電性に優れた金属材料を用いることができ、その厚さは、たとえば0.5〜20μmである。
また、導電部15は、二種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造であってもよい。この場合、外側の層には、電極14をなす材質との密着性に優れるチタン等の材料や、導電部15と、電極14又は半導体基板12との間で元素移動(拡散)が生じるのを防止できる金属材料(バリアメタル)を配し、内側の層には、導電性の高い銅などの金属を配した構成とすることが好ましい。
The conductive portion 15 is a wiring layer that is continuously disposed on at least a part of the other surface of the semiconductor substrate 12 and the inner wall of the through hole 12 a via the insulating layer 13, and is electrically connected to the electrode 14. Yes. As the material of the conductive portion 15, for example, a metal material having excellent conductivity such as Cu, Al, Ni, or Au can be used, and the thickness thereof is, for example, 0.5 to 20 μm.
The conductive portion 15 may have a multilayer structure made of two or more kinds of metal materials or a structure in which films made of different materials are laminated. In this case, in the outer layer, element transfer (diffusion) occurs between a material such as titanium having excellent adhesion to the material forming the electrode 14, or between the conductive portion 15 and the electrode 14 or the semiconductor substrate 12. It is preferable that a metal material (barrier metal) that can be prevented is disposed and a metal such as copper having high conductivity is disposed on the inner layer.

さらに、導電部15と貫通孔12a(もしくは絶縁層13)との間、又は導電部15と第一保護部16との間に、たとえば応力緩和作用のある材料や元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構造としてもよい。たとえば、導電部15がCuからなる場合、バリアメタルとしてTaN、Ta、W、WN、TiN、TiSiN等が挙げられ、それぞれ密着性に優れている。また、それら以外にも、Cr、TiW等が、密着性が高いバリアメタルとして挙げられる。   Furthermore, between the conductive part 15 and the through-hole 12a (or the insulating layer 13), or between the conductive part 15 and the first protective part 16, for example, a material having a stress relaxation action or a barrier metal that prevents element movement, Or it is good also as a structure which provided the intermediate | middle layer of the multilayered structure which arranged the material etc. which were excellent in adhesiveness. For example, when the conductive portion 15 is made of Cu, examples of the barrier metal include TaN, Ta, W, WN, TiN, TiSiN, etc., and each has excellent adhesion. In addition to these, Cr, TiW, and the like can be cited as barrier metals having high adhesion.

第一保護部16は、貫通孔12a内に配される絶縁性の封止部であり、電着塗料により形成される。かかる電着塗料は、樹脂、顔料、及び硬化剤等から合成するものであって、用いる樹脂としては、例えばエポキシ樹脂、ポリイミド樹脂、アクリル系樹脂等が挙げられる。また、顔料としては例えば、硫酸バリウム、タルク、炭酸カルシウム、炭酸バリウム、シリカ、チタン、アルミナ、マイカ、等が挙げられる。これらを単独、あるいは2種類以上を組み合わせて使用することができる。硬化剤としては特に限定されるものではないが、例えば、コハク酸、アジピン酸、サリチル酸、セバチン酸等の有機酸が挙げられる。電着塗料により作製することで、導電部15に沿って正確な厚さでこの第一保護部16を形成することができる。
第一保護部16の厚さは、製造プロセス温度による膨張によって間隙16aが塞がらないように20μm以下とするのが好ましい。
第一保護部16を薄くすることで、高温や温度変化、湿度変化などによって生じる貫通孔12a内の内部応力の発生を最小限に抑えることができる。
The 1st protection part 16 is an insulating sealing part distribute | arranged in the through-hole 12a, and is formed with an electrodeposition coating material. Such an electrodeposition paint is synthesized from a resin, a pigment, a curing agent, and the like, and examples of the resin to be used include an epoxy resin, a polyimide resin, and an acrylic resin. Examples of the pigment include barium sulfate, talc, calcium carbonate, barium carbonate, silica, titanium, alumina, and mica. These can be used alone or in combination of two or more. Although it does not specifically limit as a hardening | curing agent, For example, organic acids, such as a succinic acid, adipic acid, salicylic acid, and sebacic acid, are mentioned. The first protective part 16 can be formed with an accurate thickness along the conductive part 15 by making the electrodeposition paint.
The thickness of the first protective part 16 is preferably 20 μm or less so that the gap 16a is not blocked by expansion due to the manufacturing process temperature.
By making the first protective part 16 thin, it is possible to minimize the generation of internal stress in the through hole 12a caused by high temperature, temperature change, humidity change, or the like.

間隙16aは、貫通孔12a内において、第一保護部16と第二保護部17とに囲まれてなる閉じた空間であり、高温や湿度変化等によって生じる第一保護部16の膨張に起因した応力を緩和する働きを持つ。この間隙16aを少なくとも電極近傍に有することで、第一保護部16の膨張等に起因した応力がこの間隙16a方向に積極的に作用し、電極14と導電部15とが接する方向に加わる応力を緩和することができる。よって、導電部15、電極14、及び導電部15と電極14の界面、に加わる応力が抑制でき、導電部15と電極14の剥離を抑制することができる。
また、この間隙16aを有する半導体装置は、製造プロセスにおいて180℃以上の高温に長時間さらされることがないため、従来で生じた、このような間隙16aによる第一保護部16あるいは第二保護部17の破裂は生じない。
The gap 16a is a closed space surrounded by the first protective part 16 and the second protective part 17 in the through hole 12a, and is caused by expansion of the first protective part 16 caused by high temperature, humidity change, or the like. It works to relieve stress. By having this gap 16a at least in the vicinity of the electrode, the stress caused by the expansion of the first protective portion 16 actively acts in the direction of the gap 16a, and the stress applied in the direction in which the electrode 14 and the conductive portion 15 are in contact with each other. Can be relaxed. Therefore, the stress applied to the conductive portion 15, the electrode 14, and the interface between the conductive portion 15 and the electrode 14 can be suppressed, and peeling of the conductive portion 15 and the electrode 14 can be suppressed.
Further, since the semiconductor device having the gap 16a is not exposed to a high temperature of 180 ° C. or higher for a long time in the manufacturing process, the first protective part 16 or the second protective part by the gap 16a, which has occurred in the past, has occurred. 17 burst does not occur.

第二保護部17は、半導体基板12の他面側に配される絶縁性の封止部であり、はんだバンプ作製等にプロセス耐性のあるソルダーレジストによって形成される。また導電部15の保護や間隙16a及び貫通電極18へ水分等が侵入しないように、導電部15や絶縁層13と密着性の高いものを用いるのが好ましい。水分が樹脂を通過し、導電部15の酸化や腐食を防ぐためである。このような材料としては、例えばエポキシ樹脂やポリイミド樹脂等が挙げられる。この第二保護部17の厚さは、十分な密着性や密閉性を有するように20〜50μmとするのが好ましい。   The second protective part 17 is an insulating sealing part arranged on the other surface side of the semiconductor substrate 12 and is formed of a solder resist having process resistance for solder bump production or the like. In addition, it is preferable to use a material having high adhesion to the conductive portion 15 and the insulating layer 13 so as to protect the conductive portion 15 and prevent moisture and the like from entering the gap 16a and the through electrode 18. This is because moisture passes through the resin and prevents oxidation and corrosion of the conductive portion 15. Examples of such a material include an epoxy resin and a polyimide resin. The thickness of the second protective part 17 is preferably 20 to 50 μm so as to have sufficient adhesion and sealing properties.

本実施形態の半導体装置10Aは、第一保護部16を電着塗料から構成され、第二保護部17はソルダーレジストから構成されている。そのため、第一保護部16と第二保護部17を異なる樹脂で作製することができる。この場合、第一保護部16を形成する樹脂が、第二保護部17を形成する樹脂よりも熱や湿度等による影響が小さい樹脂で形成することが好ましい。第一保護部16に起因した内部応力を、より抑制することができる。   In the semiconductor device 10A of the present embodiment, the first protective part 16 is made of an electrodeposition paint, and the second protective part 17 is made of a solder resist. Therefore, the 1st protection part 16 and the 2nd protection part 17 can be produced with different resin. In this case, it is preferable that the resin that forms the first protection portion 16 is formed of a resin that is less affected by heat, humidity, or the like than the resin that forms the second protection portion 17. The internal stress caused by the first protection part 16 can be further suppressed.

本実施形態の半導体装置には、必要に応じて、第二保護部17に導電部15が露呈するように開口部17aを形成し、導電部15と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、用いるはんだ合金は、例えば鉛フリーのはんだ合金を用いる場合は、SnAg3.0Cu0.5あるいはSnAg3.5Cu0.7を用いるのが好ましく、より好ましくはSnAg3.0Cu0.5である。また、はんだバンプαの大きさや形成する間隔に関しては、適宜調節して作製することができ、例えばその大きさは30〜500μm、間隔に関しては、100〜400μmが好ましい。   In the semiconductor device of the present embodiment, if necessary, an opening 17a is formed in the second protective portion 17 so that the conductive portion 15 is exposed, and a solder bump α electrically connected to the conductive portion 15 is provided. You may do it. Thereby, connection with an external board | substrate is attained. Regarding the solder bump α, for example, when a lead-free solder alloy is used, it is preferable to use SnAg3.0Cu0.5 or SnAg3.5Cu0.7, and more preferably SnAg3.0Cu0.5. Further, the size of the solder bump α and the interval to be formed can be adjusted as appropriate. For example, the size is preferably 30 to 500 μm, and the interval is preferably 100 to 400 μm.

次に、本発明の第一実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
図3〜図6は、その製造工程の一例を順次示す模式的な工程図である。
まず、図3(a)に示すように、機能素子11を一面に備えた半導体基板12の所定の位置に、一面から他面へ連通し、20〜100μmの口径を有する貫通孔12aが形成され、かつ半導体基板12の一面及び他面に加え、前記貫通孔12aの内壁面に絶縁層13が形成されている半導体基板12を用意する。貫通孔12aに関しては、公知の方法を用いて形成されるが、例えばシリコーンの深堀エッチング装置(DeepRIE)等を用いて形成することができる。
絶縁層13の形成方法としては、半導体基板12の表層部を絶縁化処理することにより形成され、その厚さは、例えば0.1〜3μm程度である。また、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしてもよい。この場合、絶縁層13は、例えばスピンコート法、キャスティング法、ディスペンス法等により塗布することで形成できる。絶縁層13に使われる材料が感光性をもつ場合は、フォトリソグラフィ技術を利用してパターニングすることにより形成することもできる。
Next, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to the drawings.
3 to 6 are schematic process diagrams sequentially showing an example of the manufacturing process.
First, as shown in FIG. 3A, a through-hole 12a having a diameter of 20 to 100 μm is formed at a predetermined position of a semiconductor substrate 12 provided with a functional element 11 on one side, communicating from one side to the other side. In addition to the one surface and the other surface of the semiconductor substrate 12, a semiconductor substrate 12 having an insulating layer 13 formed on the inner wall surface of the through hole 12a is prepared. The through-hole 12a is formed using a known method, but can be formed using, for example, a silicon deep etching apparatus (DeepRIE).
The insulating layer 13 is formed by insulating the surface layer portion of the semiconductor substrate 12 and has a thickness of, for example, about 0.1 to 3 μm. Moreover, you may make it form by apply | coating liquid resins, such as a polyimide resin, an epoxy resin, a silicone resin, for example. In this case, the insulating layer 13 can be formed by applying, for example, a spin coating method, a casting method, a dispensing method, or the like. When the material used for the insulating layer 13 has photosensitivity, it can be formed by patterning using a photolithography technique.

次に、図3(a)に示すように、貫通孔12a内に露呈し、かつ機能素子11と電気的に接続した電極14を半導体基板12の一面に配すると共に、電極14と機能素子11とを接続する配線部19を設け、図3(b)に示すように、半導体基板12の他面側に絶縁層13を介して配線としての導電部15、及び前記貫通孔12aの内壁面に絶縁層13を介しその内部に空間を残すように、配線としての貫通電極18を連続して形成する。この導電部15の形成方法としては、例えば、スパッタや蒸着などにより形成することができる。また、前記方法によって形成された導電部15にめっきを施せば、より厚さを持った導電部15を形成することができ、仮に、金属表層に酸化が生じたとしても抵抗値の上昇を抑えられるなどの効果が期待される。
このように空間を残すようにした貫通電極18を導電部15と共に形成することができ、貫通孔12a内を導電部で完全に充填する場合に比べて配線形成時間を短縮することができる。
Next, as shown in FIG. 3A, the electrode 14 exposed in the through hole 12 a and electrically connected to the functional element 11 is arranged on one surface of the semiconductor substrate 12, and the electrode 14 and the functional element 11 are arranged. 3 is provided, and as shown in FIG. 3B, on the other surface side of the semiconductor substrate 12, the conductive portion 15 as wiring via the insulating layer 13 and the inner wall surface of the through hole 12a. A through electrode 18 as a wiring is continuously formed so as to leave a space in the inside through the insulating layer 13. As a method for forming the conductive portion 15, for example, it can be formed by sputtering or vapor deposition. Further, if the conductive portion 15 formed by the above method is plated, a thicker conductive portion 15 can be formed, and even if oxidation occurs on the metal surface layer, an increase in resistance value is suppressed. Expected to be effective.
The through electrode 18 leaving the space in this way can be formed together with the conductive portion 15, and the wiring formation time can be shortened as compared with the case where the inside of the through hole 12a is completely filled with the conductive portion.

次いで、第一保護部16を電着塗料により塗布することで形成する。
まず、図4(a)に示すように、半導体基板12の他面側に第一レジスト51を回転塗布法、印刷法、またはラミネート法等により形成する。第一レジストに関しては、感光性のものを用いるのが好ましく、その材料としては例えば、ポリイミド系、エポキシ系、シリコーン系樹脂等が挙げられる。
Next, the first protective part 16 is formed by applying with an electrodeposition paint.
First, as shown in FIG. 4A, a first resist 51 is formed on the other surface side of the semiconductor substrate 12 by a spin coating method, a printing method, a laminating method, or the like. Regarding the first resist, it is preferable to use a photosensitive one, and examples of the material include polyimide, epoxy, and silicone resins.

次に、図4(b)に示すように、貫通孔12aが開口するよう、フォトリソグラフィにより第一レジストに第一開口部51aを形成する。   Next, as shown in FIG. 4B, a first opening 51a is formed in the first resist by photolithography so that the through hole 12a is opened.

次に、図5(a)に示すように、真空チャンバ80内のステージ(図示せず)に、純水等の入ったバス81に浸漬させた半導体基板12を設置すると共に真空引きを行って、100Pa〜5000Pa程度まで減圧し、図5(b)に示すように、貫通孔12a内の気泡等を取り除き、水等を完全に充填しておく。この工程により、貫通孔12a内に残留した気泡等により、電着塗料の付着の阻害を抑制することができる。   Next, as shown in FIG. 5A, a semiconductor substrate 12 immersed in a bath 81 containing pure water or the like is placed on a stage (not shown) in a vacuum chamber 80 and evacuated. The pressure is reduced to about 100 Pa to 5000 Pa, and as shown in FIG. 5B, bubbles and the like in the through hole 12a are removed, and water and the like are completely filled. By this step, it is possible to suppress the adhesion of the electrodeposition paint due to bubbles remaining in the through hole 12a.

次に、図6(a)に示すように、電着塗料の入ったバス82に浸漬させて、間隙16aが貫通孔12a内に残るように、導電部15を介して第一保護部16を電着塗装により形成する。
電着塗料を用いることで、例えば孔径100μm以下の微細孔内部においても、導電部15に沿って精確な樹脂厚で第一保護部16を形成することが可能となる。第一保護部16の厚さは、20μm以下が好ましい。
Next, as shown in FIG. 6A, the first protective part 16 is placed through the conductive part 15 so that the gap 16a remains in the through hole 12a by being immersed in a bath 82 containing electrodeposition paint. Formed by electrodeposition coating.
By using the electrodeposition paint, for example, the first protective part 16 can be formed with an accurate resin thickness along the conductive part 15 even in a fine hole having a hole diameter of 100 μm or less. As for the thickness of the 1st protection part 16, 20 micrometers or less are preferred.

その後、図6(c)に示すように、第一レジスト51をフォトリソグラフィ等により除去する。   Thereafter, as shown in FIG. 6C, the first resist 51 is removed by photolithography or the like.

次に、導電部15のパターニングを行う。
まず、図7(a)に示すように、導電部15を介して感光性の第二レジスト52を形成する。第二レジスト52が間隙16a内に充填されることを抑制するため、第二レジスト52には液状又はフィルム状のものを用い、それぞれスピンコート又は、大気圧下でラミネートすることが好ましい。このような第二レジスト52の材料としては、例えば、エポキシ系、アクリル系樹脂等が挙げられる。
Next, the conductive part 15 is patterned.
First, as shown in FIG. 7A, a photosensitive second resist 52 is formed via the conductive portion 15. In order to suppress the filling of the second resist 52 into the gap 16a, it is preferable to use a liquid or film-like one for the second resist 52, and to laminate each of them by spin coating or atmospheric pressure. Examples of the material of the second resist 52 include an epoxy resin and an acrylic resin.

次に、図7(b)に示すように、第二レジスト52に第二開口部52aをフォトリソグラフィにより形成する。   Next, as shown in FIG. 7B, a second opening 52a is formed in the second resist 52 by photolithography.

次に、図7(c)に示すように、第二開口部52aに露呈した導電部15をエッチングする。このエッチング方法に関しては、導電部15を構成する物質の性質に応じて適宜選択して行えばよい。   Next, as shown in FIG. 7C, the conductive portion 15 exposed in the second opening 52a is etched. This etching method may be selected as appropriate according to the properties of the substance constituting the conductive portion 15.

次に、図7(d)に示すように、例えばフォトリソグラフィにより第二レジスト52を除去する。
但し、例えば導電部15の配線となる部分のみをフォトリソグラフィーを用いパターニングし、めっきによって予め成長させておく場合、必ずしもエッチングをするときに第二レジスト52を形成する必要はない。
Next, as shown in FIG. 7D, the second resist 52 is removed by, for example, photolithography.
However, for example, in the case where only the portion to be the wiring of the conductive portion 15 is patterned using photolithography and grown in advance by plating, it is not always necessary to form the second resist 52 when performing etching.

次いで、第二保護部17を形成する。
まず、図8(a)に示すように、感光性を有するソルダーレジストとしての第二保護部17を、例えば回転塗布法、印刷法またはラミネート法等により半導体基板12の他面側に、導電部15又は絶縁層13を介して形成する。
Next, the second protection part 17 is formed.
First, as shown in FIG. 8A, the second protective portion 17 as a photosensitive solder resist is formed on the other surface side of the semiconductor substrate 12 by, for example, a spin coating method, a printing method, or a laminating method. 15 or an insulating layer 13.

次に、図8(b)に示すように、導電部15の少なくとも一部が露呈するように、第二絶縁層17に第二開口部17aをフォトリソグラフィによって作製する。
以上で、第一実施形態の半導体装置10Aを作製することができる。
Next, as shown in FIG. 8B, a second opening 17a is formed in the second insulating layer 17 by photolithography so that at least a part of the conductive portion 15 is exposed.
With the above, the semiconductor device 10A of the first embodiment can be manufactured.

これにより、第一保護部16と第二保護部17とを個別に作製するので、貫通孔12a内の電極14側に間隙16aを残して作製することが可能となる。そのため、電極14近傍における、第一保護部16に起因した応力の発生を抑制することができ、電極14と導電部15との剥離を抑え、接続信頼性の向上した半導体装置10Aを得ることができる。また、この間隙16aを覆う第二保護部17はソルダーレジストにより形成されているため、間隙16aへの水分等の浸入を抑制することができる。そのため、水分等が貫通孔12a内に浸入しがたく、導電部15の酸化や腐食を抑制することができる。また、この第二保護部17は、液状のレジストを使用してスピンコートにより塗布、又は大気圧下でフィルム状のレジストをラミネートすることで、貫通孔12a内に第二保護部17を形成する樹脂が完全に充填されることを抑制することができる。また、第一保護部16と第二保護部17とを異なる樹脂で作製することができるので、第一保護部16を形成する樹脂を、熱や湿度に対して膨張の起こりにくい材料を用いることで、第一保護部16に起因する内部応力の発生を、より抑制することが可能となる。   Thereby, since the 1st protection part 16 and the 2nd protection part 17 are produced separately, it becomes possible to produce leaving the space | gap 16a in the electrode 14 side in the through-hole 12a. Therefore, it is possible to suppress the generation of stress due to the first protective portion 16 in the vicinity of the electrode 14, and to suppress the peeling between the electrode 14 and the conductive portion 15 and to obtain the semiconductor device 10A with improved connection reliability. it can. Further, since the second protective portion 17 covering the gap 16a is formed of a solder resist, it is possible to suppress the intrusion of moisture or the like into the gap 16a. For this reason, it is difficult for moisture or the like to enter the through-hole 12a, and oxidation and corrosion of the conductive portion 15 can be suppressed. The second protective portion 17 is formed by applying a liquid resist by spin coating or laminating a film-like resist under atmospheric pressure, thereby forming the second protective portion 17 in the through hole 12a. The resin can be prevented from being completely filled. Moreover, since the 1st protection part 16 and the 2nd protection part 17 can be produced with different resin, the resin which forms the 1st protection part 16 uses the material which does not easily expand with respect to heat or humidity. Thus, it is possible to further suppress the generation of internal stress due to the first protection part 16.

また、第二保護部17に形成された開口部17aに、導電部15と電気的に接続されるはんだバンプαを形成しても良い。はんだバンプαの作製方法に関しては、公知の方法を用いて行うことができる。   In addition, solder bumps α that are electrically connected to the conductive portions 15 may be formed in the openings 17 a formed in the second protection portion 17. With respect to the method for producing the solder bump α, a known method can be used.

本発明の第一実施形態の応用例として、図1(b)に示すように、第一保護部16を貫通孔12a内部だけではなく、半導体基板12の他面側にまで連続して配してもよい。
半導体基板12の他面側に配する導電部15は第一保護部16と接することになるので、第一保護部16の熱や湿度による膨張が、導電部15に及ぼす影響を小さくすることができるため、半導体装置の接続信頼性の向上を図ることができる。
As an application example of the first embodiment of the present invention, as shown in FIG. 1B, the first protective portion 16 is continuously arranged not only inside the through hole 12a but also to the other surface side of the semiconductor substrate 12. May be.
Since the conductive portion 15 disposed on the other surface side of the semiconductor substrate 12 is in contact with the first protective portion 16, the influence of expansion of the first protective portion 16 due to heat and humidity on the conductive portion 15 can be reduced. Therefore, the connection reliability of the semiconductor device can be improved.

このように、第一保護部16が貫通孔12a内部から半導体基板12の他面側にまで連続して配している半導体装置10Bにおいて、その製造方法は以下の通りである。まず、第一実施形態と同様に、機能素子を一面に配した半導体基板に貫通孔を形成し、絶縁層、及び電極を設ける。次いで、配線部、及び導電部を第一実施形態と同様に作製した後、第一レジストを同様に形成する。次に、第一保護部が、貫通孔内の導電部、及び半導体基板の他面上に配する導電部に積層されるように、第一レジストに開口部を設ける。次いで、第一実施形態と同様に、第一保護部を電着塗装により導電部を介して形成する。その後、第一実施形態と同様に、導電部のパターニングを行い、第二保護部の形成、パターニングを行う。ここで、第二保護部の開口部に露呈した第一保護部をドライプロセスによりエッチングすることで、本応用例の半導体装置が得られる。   As described above, in the semiconductor device 10B in which the first protection portion 16 is continuously arranged from the inside of the through hole 12a to the other surface side of the semiconductor substrate 12, the manufacturing method thereof is as follows. First, as in the first embodiment, a through hole is formed in a semiconductor substrate having functional elements arranged on one surface, and an insulating layer and an electrode are provided. Subsequently, after producing a wiring part and a conductive part in the same manner as in the first embodiment, a first resist is similarly formed. Next, an opening is provided in the first resist so that the first protection portion is stacked on the conductive portion in the through hole and the conductive portion disposed on the other surface of the semiconductor substrate. Next, as in the first embodiment, the first protective part is formed through the conductive part by electrodeposition coating. Thereafter, similarly to the first embodiment, the conductive portion is patterned, and the second protective portion is formed and patterned. Here, the semiconductor device of this application example is obtained by etching the first protective part exposed to the opening of the second protective part by a dry process.

また、図2(a)は、本発明の第二実施形態に係る半導体装置20Aの模式図である。
本発明の第三実施形態に係る半導体装置20Aは、半導体基板22の一面に機能素子21を配し、この機能素子21の少なくとも一部が露呈するように、絶縁層23が半導体基板22を覆うように配されている。また、この機能素子21と電気的に接続されるように電極24が半導体基板22の一面に配され、この電極24に向かって半導体基板22の他面から貫通孔22aが形成されている。更に、この貫通孔22a内壁と電極24、及び半導体基板22の他面の少なくとも一部を覆うように、連続的に導電部25が配されている。貫通孔22a内部には間隙26aを備えるように導電部25を介して第一保護部26が配され、半導体基板22の他面側には、絶縁層23及び導電部25を介して第二保護部27が配されている。また、間隙26aは、第一保護部26と第二保護部27とで覆われ、閉じた空間となっている。本発明の第二実施形態に係る半導体装置20Aにおいては、間隙26aが電極24近くに配されるように、第二保護部27が貫通孔22a内にまで充填して配されている。
FIG. 2A is a schematic diagram of a semiconductor device 20A according to the second embodiment of the present invention.
In the semiconductor device 20A according to the third embodiment of the present invention, the functional element 21 is disposed on one surface of the semiconductor substrate 22, and the insulating layer 23 covers the semiconductor substrate 22 so that at least a part of the functional element 21 is exposed. Is arranged. An electrode 24 is arranged on one surface of the semiconductor substrate 22 so as to be electrically connected to the functional element 21, and a through hole 22 a is formed from the other surface of the semiconductor substrate 22 toward the electrode 24. Further, the conductive portion 25 is continuously arranged so as to cover at least a part of the inner wall of the through-hole 22a, the electrode 24, and the other surface of the semiconductor substrate 22. A first protective part 26 is arranged inside the through hole 22a via a conductive part 25 so as to have a gap 26a, and a second protection is provided on the other surface side of the semiconductor substrate 22 via an insulating layer 23 and a conductive part 25. Part 27 is arranged. Further, the gap 26 a is covered with the first protection part 26 and the second protection part 27 and is a closed space. In the semiconductor device 20 </ b> A according to the second embodiment of the present invention, the second protection part 27 is disposed so as to fill the through hole 22 a so that the gap 26 a is disposed near the electrode 24.

この構成により、間隙26aは電極24近傍に配されているので、貫通孔内22aの第一保護部26に起因する応力を低減することができるため、電極24と導電部25との剥離を抑制することができる。また、第二保護部27に加わる応力も抑制できるため、この第二保護部27の剥離等を減少させることができる。そのため、第二保護部27と導電部25や絶縁層23との密着性を保つことができる。よって、接続信頼性の向上した半導体装置20Aを得ることができる。また、第二保護部27は間隙26aを残して貫通孔22a内部にまで充填されていることから、密着性、密閉性に優れており、水分等の浸入による導電部25の酸化や腐食をより抑制することが可能となる。そのため、高湿試験等において、より接続信頼性の向上した半導体装置20Aを得ることができる。   With this configuration, since the gap 26a is disposed in the vicinity of the electrode 24, the stress caused by the first protective portion 26 in the through hole 22a can be reduced, and therefore, the peeling between the electrode 24 and the conductive portion 25 is suppressed. can do. Moreover, since the stress added to the 2nd protection part 27 can also be suppressed, peeling of this 2nd protection part 27 etc. can be reduced. Therefore, the adhesion between the second protective part 27 and the conductive part 25 or the insulating layer 23 can be maintained. Therefore, the semiconductor device 20A with improved connection reliability can be obtained. In addition, since the second protective portion 27 is filled up to the inside of the through hole 22a leaving the gap 26a, it has excellent adhesion and sealing properties, and further oxidizes and corrodes the conductive portion 25 due to intrusion of moisture and the like. It becomes possible to suppress. Therefore, the semiconductor device 20A with further improved connection reliability can be obtained in a high humidity test or the like.

また、間隙26aは、貫通孔22a内の電極24近傍に少なくとも配していれば、貫通孔22a内における間隙26aの形状は特に限定されるものではなく、例えば、貫通孔22a内壁の第一保護部26に沿って配してあっても良い。   Further, the shape of the gap 26a in the through hole 22a is not particularly limited as long as the gap 26a is disposed at least near the electrode 24 in the through hole 22a. For example, the first protection of the inner wall of the through hole 22a is not limited. It may be arranged along the portion 26.

また、本実施形態の半導体装置にも、必要に応じて、第二保護部27に導電部25が露呈するように開口部27aを形成し、導電部25と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、第一実施形態と同様である。   Also, in the semiconductor device of this embodiment, if necessary, an opening 27a is formed so that the conductive portion 25 is exposed to the second protective portion 27, and the solder bump α electrically connected to the conductive portion 25 is formed. May be provided. Thereby, connection with an external board | substrate is attained. The solder bump α is the same as in the first embodiment.

このように第二保護部27が貫通孔22a内に充填される構造を有する半導体装置20Aの製造方法は、第二保護部27の形成方法を真空ラミネーターにより作製し、残りの工程は第一実施形態と同様に作製することができる。
これにより、貫通孔22a内の電極24近傍に間隙26aを配して、第二保護層27を充填することができる。
As described above, in the method of manufacturing the semiconductor device 20A having the structure in which the second protective portion 27 is filled in the through hole 22a, the method of forming the second protective portion 27 is manufactured by a vacuum laminator, and the remaining steps are the first implementation. It can be produced in the same manner as the form.
Accordingly, the second protective layer 27 can be filled by arranging the gap 26a in the vicinity of the electrode 24 in the through hole 22a.

本第二実施形態の半導体装置20Aの製造方法においても、第一保護部26と第二保護部27とを個別に作製するので、貫通孔22a内の電極24近傍に間隙26aを配することが可能となる。そのため、電極24近傍における、第一保護部26に起因した応力の発生を抑制することができ、ひいては電極24と導電部25との剥離を抑え、接続信頼性の向上した半導体装置20Aを得ることができる。また、この間隙26aを覆う第二保護部27はソルダーレジストにより形成されているため、間隙26aへの水分等の浸入を抑制することができる。また、第二保護部27が貫通孔22aの途中まで充填されているため、水分等が貫通孔22a内に浸入しがたく、導電部25の酸化や腐食をより抑制することができる。更に、第一保護部26と第二保護部27とを異なる樹脂で作製することができるので、第一保護部26を形成する樹脂を、熱や湿度に対して膨張の起こりにくい材料を用いることで、第一保護部26に起因する内部応力の発生を、より抑制することが可能となる。   Also in the manufacturing method of the semiconductor device 20A of the second embodiment, since the first protection part 26 and the second protection part 27 are individually manufactured, the gap 26a may be disposed near the electrode 24 in the through hole 22a. It becomes possible. Therefore, it is possible to suppress the generation of stress due to the first protection part 26 in the vicinity of the electrode 24, and consequently, the peeling between the electrode 24 and the conductive part 25 is suppressed, and the semiconductor device 20A with improved connection reliability is obtained. Can do. Further, since the second protective portion 27 covering the gap 26a is formed of a solder resist, it is possible to suppress the intrusion of moisture or the like into the gap 26a. Moreover, since the 2nd protection part 27 is filled to the middle of the through-hole 22a, a water | moisture content etc. cannot penetrate | invade into the through-hole 22a, and the oxidation and corrosion of the electroconductive part 25 can be suppressed more. Furthermore, since the first protective part 26 and the second protective part 27 can be made of different resins, the resin forming the first protective part 26 is made of a material that does not easily expand with respect to heat and humidity. Thus, it is possible to further suppress the generation of internal stress due to the first protection part 26.

図2(b)は本発明の第二実施形態に係る半導体装置の応用例である。本応用例における半導体装置20Bにおいては、貫通孔22a内に充填された第一保護部26が、半導体基板22の他面側にまで、導電部25を介して配している。
この構成により、半導体基板22の他面側に配する導電部25は第一保護部26と接することになるので、第一保護部26の熱や湿度による膨張が、半導体基板22の他面側に配した導電部25に及ぼす影響を小さくすることができるため、半導体装置の接続信頼性の向上を図ることができる。また、第二保護部27が貫通孔22a内にも間隙26aを残して充填されているため、密着性、密閉性に優れており、水分等の浸入による導電部25の酸化や腐食をより抑制することが可能となる。そのため、高湿試験等において、より接続信頼性の向上した半導体装置20Bを得ることができる。
FIG. 2B shows an application example of the semiconductor device according to the second embodiment of the present invention. In the semiconductor device 20 </ b> B in this application example, the first protection portion 26 filled in the through hole 22 a is disposed to the other surface side of the semiconductor substrate 22 via the conductive portion 25.
With this configuration, since the conductive portion 25 disposed on the other surface side of the semiconductor substrate 22 is in contact with the first protection portion 26, expansion due to heat and humidity of the first protection portion 26 is caused on the other surface side of the semiconductor substrate 22. Since it is possible to reduce the influence on the conductive portion 25 disposed on the semiconductor device, the connection reliability of the semiconductor device can be improved. In addition, since the second protective portion 27 is filled in the through hole 22a leaving the gap 26a, it has excellent adhesion and sealing properties, and further suppresses oxidation and corrosion of the conductive portion 25 due to intrusion of moisture and the like. It becomes possible to do. Therefore, the semiconductor device 20B with improved connection reliability can be obtained in a high humidity test or the like.

また、本実施形態の半導体装置20Bにおいても、必要に応じて、第二保護部27に導電部25が露呈するように開口部27aを形成し、導電部25と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、第一実施形態と同様である。   Also in the semiconductor device 20B of this embodiment, if necessary, an opening 27a is formed on the second protective portion 27 so that the conductive portion 25 is exposed, and solder bumps that are electrically connected to the conductive portion 25 are formed. α may be provided. Thereby, connection with an external board | substrate is attained. The solder bump α is the same as in the first embodiment.

このように、第二実施形態の応用例における半導体装置20Bの製造方法は、第二保護部の形成工程に関しては、第二実施形態の作製工程と、残りの工程に関しては、第一実施形態の半導体装置の応用例と同様である。   As described above, the manufacturing method of the semiconductor device 20B in the application example of the second embodiment relates to the manufacturing process of the second embodiment with respect to the formation process of the second protection portion, and the first embodiment with respect to the remaining processes. This is the same as the application example of the semiconductor device.

これにより、第一保護部26と第二保護部27とを個別に作製するので、貫通孔22a内の電極24側に間隙26aを残して作製することが可能となる。そのため、電極24近傍における、第一保護部26に起因した応力の発生を、該間隙26aが抑制することができ、ひいては電極24と導電部25との剥離を抑え、接続信頼性の向上した半導体装置20Bを得ることができる。また、この間隙26aを覆う第二保護部27はソルダーレジストにより形成されているため、間隙26aへの水分等の浸入を抑制することができる。また、第二保護部27は貫通孔22a内に充填されているため、水分等が貫通孔22a内に浸入しがたく、導電部25の酸化や腐食をより抑制することができる。   Thereby, since the 1st protection part 26 and the 2nd protection part 27 are produced separately, it becomes possible to produce leaving the space | gap 26a in the electrode 24 side in the through-hole 22a. Therefore, the generation of stress due to the first protective portion 26 in the vicinity of the electrode 24 can be suppressed by the gap 26a, and in turn, the separation between the electrode 24 and the conductive portion 25 can be suppressed, thereby improving the connection reliability. Device 20B can be obtained. Further, since the second protective portion 27 covering the gap 26a is formed of a solder resist, it is possible to suppress the intrusion of moisture or the like into the gap 26a. Moreover, since the 2nd protection part 27 is filled in the through-hole 22a, a water | moisture content etc. cannot penetrate into the through-hole 22a, and can suppress the oxidation and corrosion of the electroconductive part 25 more.

本発明は、半導体基板の封止構造の改良に関するもので、デバイス自体の小型化や高機能化を図ることが要求される半導体デバイスやMEMS素子等のデバイス素子を備えたパッケージ等に適用できる。   The present invention relates to an improvement in the sealing structure of a semiconductor substrate, and can be applied to a package provided with a device element such as a semiconductor device or a MEMS element that requires miniaturization and high functionality of the device itself.

本発明の第一実施形態に係る半導体装置を模式的に示した図である。It is the figure which showed typically the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第二実施形態に係る半導体装置を模式的に示した図である。It is the figure which showed typically the semiconductor device which concerns on 2nd embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第一製造工程を模式的に示した図である。It is the figure which showed typically the 1st manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第二製造工程を模式的に示した図である。It is the figure which showed typically the 2nd manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第三製造工程を模式的に示した図である。It is the figure which showed typically the 3rd manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第四製造工程を模式的に示した図である。It is the figure which showed typically the 4th manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第五製造工程を模式的に示した図である。It is the figure which showed typically the 5th manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 本発明の第一実施形態に係る半導体装置の第六製造工程を模式的に示した図である。It is the figure which showed typically the 6th manufacturing process of the semiconductor device which concerns on 1st embodiment of this invention. 従来の半導体装置を模式的に示した図である。It is the figure which showed the conventional semiconductor device typically. 従来の半導体装置を模式的に示した図である。It is the figure which showed the conventional semiconductor device typically.

符号の説明Explanation of symbols

11、21 機能素子、12、22 半導体基板、12a、22a 貫通孔、13、23 絶縁層、14、24 電極、15、25 導電部、16、26 第一保護部、16a、26a 間隙、17、27 第二保護部、17a、27a 開口部、18、28 貫通電極、19、29 配線部、10A 第一実施形態に係る半導体装置、10B 第一実施形態の半導体装置に係る応用例、20A 第二実施形態に係る半導体装置、20B第二実施形態の半導体装置に係る応用例、51 第一レジスト、51a 第一開口部、52 第二レジスト、52a 第二開口部、80 真空チャンバ、81 純水等の入ったバス、82 電着塗料の入ったバス、α はんだバンプ。   DESCRIPTION OF SYMBOLS 11, 21 Functional element, 12, 22 Semiconductor substrate, 12a, 22a Through hole, 13, 23 Insulating layer, 14, 24 Electrode, 15, 25 Conductive part, 16, 26 First protection part, 16a, 26a Gap, 17, 27 2nd protection part, 17a, 27a Opening part, 18, 28 Through electrode, 19, 29 Wiring part, 10A Semiconductor device according to first embodiment, 10B Application example according to semiconductor device of first embodiment, 20A 2nd Semiconductor device according to the embodiment, 20B Application example according to the semiconductor device of the second embodiment, 51 First resist, 51a First opening, 52 Second resist, 52a Second opening, 80 Vacuum chamber, 81 Pure water, etc. Bath with 82, Bath with electrodeposition paint, α Solder bump.

Claims (5)

機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、
前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内のうち、前記電極の近傍に少なくとも有することを特徴とする半導体装置。
A semiconductor substrate having functional elements disposed on one surface, an electrode disposed on one surface of the semiconductor substrate and electrically connected to the functional elements, and provided from the other surface of the semiconductor substrate toward the electrodes. The through hole, one surface of the semiconductor substrate excluding the region where the functional element is disposed, and the other surface, the insulating layer disposed so as to cover the side surface in the through hole, and the other surface side of the semiconductor substrate A semiconductor device comprising at least a conductive portion that is disposed through an insulating layer and disposed so as to cover the inside of the through-hole,
A first protective part disposed along the conductive part in the through hole, and disposed on the other surface side of the semiconductor substrate so as to cover the insulating layer, the conductive part, and the first protective part. And a gap surrounded by the first protection part and the second protection part at least in the vicinity of the electrode in the through hole. Semiconductor device.
前記間隙が、前記貫通孔内全域に配されていることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the gap is arranged in the entire area of the through hole. 前記第一保護部は電着塗料、前記第二保護部はソルダーレジストから構成されていることを特徴とする請求項2に記載の半導体装置。   3. The semiconductor device according to claim 2, wherein the first protection part is made of an electrodeposition paint, and the second protection part is made of a solder resist. 前記第一保護部の厚さが1μm以上20μm以下であることを特徴とする請求項3に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the thickness of the first protection portion is not less than 1 μm and not more than 20 μm. 機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内に有する半導体装置の製造方法であって、
前記第一保護部と、前記第二保護部とを個別に作製し、前記第一保護部と前記第二保護部とで囲まれた間隙を形成することを特徴とする半導体装置の製造方法。
A semiconductor substrate having functional elements disposed on one surface, an electrode disposed on one surface of the semiconductor substrate and electrically connected to the functional elements, and provided from the other surface of the semiconductor substrate toward the electrodes. The through hole, one surface of the semiconductor substrate excluding the region where the functional element is disposed, and the other surface, the insulating layer disposed so as to cover the side surface in the through hole, and the other surface side of the semiconductor substrate A first protective part disposed at least through a conductive layer disposed through an insulating layer and covering the through hole, and disposed along the conductive part in the through hole; and the semiconductor substrate And at least a second protective part arranged to cover the insulating layer, the conductive part, and the first protective part, the first protective part and the second protective part Of the semiconductor device having a gap surrounded by A manufacturing method,
A manufacturing method of a semiconductor device, wherein the first protection part and the second protection part are individually manufactured, and a gap surrounded by the first protection part and the second protection part is formed.
JP2007262350A 2007-10-05 2007-10-05 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4794527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007262350A JP4794527B2 (en) 2007-10-05 2007-10-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007262350A JP4794527B2 (en) 2007-10-05 2007-10-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009094230A JP2009094230A (en) 2009-04-30
JP4794527B2 true JP4794527B2 (en) 2011-10-19

Family

ID=40665939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007262350A Expired - Fee Related JP4794527B2 (en) 2007-10-05 2007-10-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4794527B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818332B2 (en) 2008-08-12 2011-11-16 株式会社東芝 Semiconductor device, method for manufacturing semiconductor device, and camera module
JP6002372B2 (en) * 2011-08-05 2016-10-05 株式会社フジクラ Bonding substrate with through wiring
EP2584598B1 (en) * 2011-10-20 2018-12-05 ams AG Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device
KR101845529B1 (en) 2012-02-02 2018-04-05 삼성전자주식회사 Semicoductor devices having through vias and methods for fabricating the same

Also Published As

Publication number Publication date
JP2009094230A (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP5471268B2 (en) Through electrode substrate and manufacturing method thereof
US9392705B2 (en) Wiring board with through wiring
JP5451719B2 (en) Wiring board and semiconductor package
TW201227884A (en) Embedded semiconductor package component and manufacturing methods thereof
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2010010644A (en) Method of manufacturing semiconductor device
JP4344350B2 (en) Manufacturing method of packaging substrate and packaging method using the same
JP4890959B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE
JP5026025B2 (en) Semiconductor device
US9548280B2 (en) Solder pad for semiconductor device package
JP4794527B2 (en) Semiconductor device and manufacturing method thereof
JP4593427B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP6619294B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND ELECTRONIC COMPONENT DEVICE
JP5498864B2 (en) Wiring board and method of manufacturing wiring board
JP4900508B2 (en) Through electrode substrate and manufacturing method thereof
JP2009094235A (en) Semiconductor device and manufacturing method thereof
JP5608430B2 (en) Wiring board and method of manufacturing wiring board
JP2004179647A (en) Wiring board, semiconductor package, and method for producing base insulating film and wiring board
JP5042501B2 (en) Manufacturing method of semiconductor device
JP2007194472A (en) Method for manufacturing thin film capacitor
JP5559836B2 (en) Semiconductor device
JP6398203B2 (en) Semiconductor device
KR102570727B1 (en) Printed circuit board and package substrate
JP2006102876A (en) Wafer sealing member

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110726

R151 Written notification of patent or utility model registration

Ref document number: 4794527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees