JP4792748B2 - Display panel - Google Patents
Display panel Download PDFInfo
- Publication number
- JP4792748B2 JP4792748B2 JP2005007852A JP2005007852A JP4792748B2 JP 4792748 B2 JP4792748 B2 JP 4792748B2 JP 2005007852 A JP2005007852 A JP 2005007852A JP 2005007852 A JP2005007852 A JP 2005007852A JP 4792748 B2 JP4792748 B2 JP 4792748B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- display panel
- power supply
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、ディスプレイパネルに係り、特に発光素子を用いたディスプレイパネルに関する。 The present invention relates to a display panel, and more particularly to a display panel using a light emitting element.
近年、CRT(Cathode Ray Tube)に代替する新たな映像表示方式を利用した表示装置として、液晶パネルを利用した液晶ディスプレイ(LCD:Liquid Crystal Display)、エレクトロルミネッセンス(EL:Electro Luminescence)現象を利用したELディスプレイ、プラズマディスプレイパネル(以下、PDP:Plasma Display Panel)を利用したプラズマディスプレイ等が開発されている。 In recent years, as a display device using a new video display method replacing CRT (Cathode Ray Tube), a liquid crystal display using a liquid crystal panel (LCD: Liquid Crystal Display), an electroluminescence (EL) phenomenon is used. Plasma displays using an EL display and a plasma display panel (hereinafter referred to as “PDP”) have been developed.
このうち、ELディスプレイには、エレクトロルミネッセンス素子(以下、EL素子)に無機化合物を用いた無機ELディスプレイと、有機化合物を用いた有機ELディスプレイとに大別され、カラー化が容易であり、無機ELディスプレイと比較して低電圧での動作が可能であるとの観点から、有機ELディスプレイの開発が進められている。 Among these, the EL display is roughly classified into an inorganic EL display using an inorganic compound as an electroluminescence element (hereinafter referred to as an EL element) and an organic EL display using an organic compound. Development of an organic EL display is underway from the viewpoint that it can operate at a lower voltage than an EL display.
この有機ELディスプレイに用いられる有機ELディスプレイパネルの駆動方式は、パッシブマトリクス駆動方式と、アクティブマトリクス駆動方式とが挙げられ、アクティブマトリクス駆動方式を採用した有機ELディスプレイパネルは、高コントラストかつ高精細であるため、パッシブマトリクス駆動方式よりも優れている。 The driving method of the organic EL display panel used in this organic EL display includes a passive matrix driving method and an active matrix driving method. An organic EL display panel adopting the active matrix driving method has high contrast and high definition. Therefore, it is superior to the passive matrix driving method.
例えば、特許文献1に記載された従来のアクティブマトリクス駆動方式の有機ELディスプレイパネルにおいては、有機EL素子と、画像データに応じた電圧信号がゲートに印加されて有機EL素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用トランジスタとが、画素毎に設けられている。このような有機ELディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンとなり、瞬時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これによって、駆動トランジスタがオンとなり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタのドレイン−ソースを介して有機EL素子に流れ、有機EL素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフとなっても駆動トランジスタのゲート電圧のレベルが保持され続け、有機EL素子は、駆動電流の大きさに応じた輝度で発光するようになっている。
しかしながら、上述した有機ELディスプレイパネルの場合、電源線のような複数の有機EL素子に同時に電流を流す配線の電気抵抗によって、電圧降下や、配線を通じた信号の遅延が生じるという問題が生じている。これら電圧降下及び信号遅延を抑制するための対応策として、配線の厚さ寸法又は幅寸法を大きくすることにより配線を低抵抗化する方法が検討されている。ところが、この配線を、有機EL素子を動作させる駆動トランジスタ等の薄膜トランジスタのゲートメタルやソース、ドレインメタルを用いて形成すると、薄膜トランジスタにおける電極の厚さ寸法が要求される特性に応じて設計されているため、言い換えれば発光素子に電流を流すことを前提として設計していないため、配線からまとめて複数の発光素子に電流を流そうとすると、配線の電気抵抗によって、電圧降下が発生したり、配線を通じた電流の流れの遅延が生じたりする。電圧降下及び電流遅延を抑えるために配線を低抵抗化することが望まれるが、そのためにトランジスタのソース、ドレイン電極となる金属層やゲート電極となる金属層を電流が十分に流れる程度にかなり幅広にパターニングして低抵抗配線としたりすると、配線が他の配線や導電体等と平面視して重なる面積が増えてしまい、それらの間で寄生容量が発生してしまい、電流の流れを遅くする要因を発生してしまい、或いはトランジスタアレイ基板側からEL光を出射するいわゆるボトムエミッション構造の場合、EL素子からの発光を配線が遮光してしまうので、発光面積の割合である開口率の低下を招いてしまっていた。また低抵抗化するために薄膜トランジスタのゲート電極を厚くすると、エッチング精度が低くくなるばかりでなくゲート電極の段差を平坦化するための平坦化膜(例えば薄膜トランジスタが逆スタガ構造の場合、ゲート絶縁膜に相当)まで厚くしなければならず、トランジスタ特性が大きく変化してしまう恐れがあり、またソース、ドレイン電極を厚くすると、ソース、ドレイン電極のエッチング精度が低下してしまうため、やはりトランジスタの特性に悪影響を及ぼす恐れがある。 However, in the case of the above-described organic EL display panel, there is a problem that a voltage drop or a signal delay through the wiring occurs due to the electrical resistance of the wiring that allows current to simultaneously flow through a plurality of organic EL elements such as power supply lines. . As a countermeasure for suppressing these voltage drops and signal delays, a method of reducing the resistance of the wiring by increasing the thickness or width of the wiring has been studied. However, when this wiring is formed using the gate metal, source, or drain metal of a thin film transistor such as a driving transistor for operating an organic EL element, the thickness of the electrode in the thin film transistor is designed according to the required characteristics. Therefore, in other words, it is not designed on the premise that a current flows to the light emitting element, so when trying to flow current from a wiring to a plurality of light emitting elements, a voltage drop may occur due to the electrical resistance of the wiring, A delay in the flow of current through the. In order to suppress the voltage drop and current delay, it is desirable to reduce the resistance of the wiring. For this purpose, the wiring is wide enough to allow current to sufficiently flow through the metal layer serving as the source and drain electrodes of the transistor and the metal layer serving as the gate electrode. When patterning to low resistance wiring, the area where the wiring overlaps with other wiring, conductors, etc. in plan view increases, parasitic capacitance is generated between them, and current flow is slowed down. In the case of a so-called bottom emission structure in which EL light is emitted from the transistor array substrate side, the wiring blocks the light emitted from the EL element, which reduces the aperture ratio, which is the ratio of the light emitting area. I was invited. Further, when the gate electrode of the thin film transistor is made thicker in order to reduce the resistance, not only the etching accuracy is lowered, but also a planarization film for planarizing the step of the gate electrode (for example, when the thin film transistor has an inverted staggered structure, a gate insulating film) The transistor characteristics may change significantly, and if the source and drain electrodes are made thicker, the etching accuracy of the source and drain electrodes will decrease. May adversely affect
本発明は前記した点に鑑みてなされたものであり、電圧降下、電流信号の遅延を抑制することが可能なディスプレイパネルを提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a display panel capable of suppressing a voltage drop and a delay of a current signal.
以上の課題を解決するために、請求項1に記載の発明に係るディスプレイパネルは、
基板と、
前記基板上に、トランジスタを備えた複数の画素回路と、
前記各トランジスタの上方を被覆するように形成され、表面に行方向に沿った溝が形成された絶縁膜と、
前記溝に埋設され、前記複数の画素回路にそれぞれ接続され、前記トランジスタのゲート、ソース、ドレインとは異なる導電層を有する複数の給電配線と、
前記複数の給電配線の各々の上及び当該給電配線の周囲の前記絶縁膜上に、前記給電配線の延在方向に沿ってそれぞれ形成された複数の導電性ラインと、
前記複数の導電性ラインを覆い、前記行方向及び列方向に格子状に形成された突条絶縁膜と、
前記突条絶縁膜のうち前記列方向に延在している部分上に形成されたバンクと、
前記絶縁膜上にそれぞれ設けられ、前記突条絶縁膜に囲まれた複数の画素電極と、
対向電極と、
前記複数の画素電極と前記対向電極との間で前記突条絶縁膜に囲まれた発光層、
を具備することを特徴とする。
In order to solve the above problems, a display panel according to the invention described in
A substrate,
A plurality of pixel circuits including transistors on the substrate;
An insulating film formed so as to cover the upper side of each of the transistors and having grooves along the row direction formed on the surface;
A plurality of power supply wirings embedded in the trenches and connected to the plurality of pixel circuits, respectively , and having a conductive layer different from the gate, source, and drain of the transistor ;
A plurality of conductive lines respectively formed along the extending direction of the power supply wiring on each of the plurality of power supply wirings and on the insulating film around the power supply wiring;
A ridge insulating film covering the plurality of conductive lines and formed in a lattice shape in the row direction and the column direction;
A bank formed on a portion of the protrusion insulating film extending in the column direction;
A plurality of pixel electrodes each provided on the insulating film and surrounded by the protrusion insulating film;
A counter electrode;
A light emitting layer surrounded by the protrusion insulating film between the plurality of pixel electrodes and the counter electrode;
It is characterized by comprising.
請求項1記載の発明によれば、配線が、複数の画素回路のトランジスタの上方を被覆する保護絶縁膜に形成された溝に埋設されているので、配線の厚さを大きくすることで、低抵抗化を図ることが可能となり、これによって電圧降下及び電流信号遅延の抑制を図ることができる。 According to the first aspect of the present invention, since the wiring is embedded in the groove formed in the protective insulating film covering the upper part of the transistors of the plurality of pixel circuits, it is possible to reduce the thickness by increasing the thickness of the wiring. It becomes possible to achieve resistance, and thereby voltage drop and current signal delay can be suppressed.
以下、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
図1から図15を参照しながら、本発明に係るディスプレイパネルについて説明する。
まず始めに、ディスプレイパネルの平面構成について説明する。
本実施形態におけるディスプレイパネル1は、図1に示すように、画素3がマトリクス状に配置されている。これらの画素3は、略長方形状の1ドットの赤サブピクセルPrと、1ドットの緑サブピクセルPgと、1ドットの青サブピクセルPbとから構成されており、各サブピクセルPr,Pg,Pbは、画素3において、互いの長手方向(以下、垂直方向)が平行となるように、かつ、長手方向と直交する方向(以下、水平方向)に赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの順となるように配列されている。
ここで、以下の説明において、これら赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbのうち、任意のサブピクセルをサブピクセルPと表し、このサブピクセルPについての説明は、赤サブピクセルPr、緑サブピクセルPg、青サブピクセルPbの何れについても適用されるものとする。
The best mode for carrying out the present invention will be described below with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.
A display panel according to the present invention will be described with reference to FIGS.
First, the planar configuration of the display panel will be described.
As shown in FIG. 1, the
Here, in the following description, an arbitrary subpixel of the red subpixel Pr, the green subpixel Pg, and the blue subpixel Pb is represented as a subpixel P, and the description of the subpixel P is described as a red subpixel Pr. The green subpixel Pg and the blue subpixel Pb are applied.
また、図1に示すように、垂直方向の赤サブピクセルPrの列と、青サブピクセルPbの列との間には、信号線Yrが配列されている。また、垂直方向の緑サブピクセルPgの列と、赤サブピクセルPrの列との間には、信号線Ygが配列されている。さらに、垂直方向の青サブピクセルPbの列と、緑サブピクセルPgの列との間には、信号線Ybがそれぞれ配設されている。したがって、水平方向の配列順に着目すると、信号線Yr、信号線Yg、信号線Ybの順に繰り返し配列されており、これら信号線Yr、信号線Yg及び信号線Ybは、垂直方向に延在すると共に、互いが平行となるように配設されている。 In addition, as shown in FIG. 1, a signal line Yr is arranged between a column of red subpixels Pr and a column of blue subpixels Pb in the vertical direction. A signal line Yg is arranged between the vertical row of green subpixels Pg and the red row of subpixels Pr. Further, a signal line Yb is disposed between the column of blue subpixels Pb and the column of green subpixels Pg in the vertical direction. Accordingly, when attention is paid to the order of arrangement in the horizontal direction, the signal lines Yr, signal lines Yg, and signal lines Yb are repeatedly arranged in this order, and these signal lines Yr, signal lines Yg, and signal lines Yb extend in the vertical direction. These are arranged so as to be parallel to each other.
これら信号線Yr、信号線Yg及び信号線Ybは、垂直方向に沿って一列に配列された全ての赤サブピクセルPr、全ての緑サブピクセルPg、全ての青サブピクセルPbにそれぞれ信号を供給するようになっている。
ここで、以下の説明において、信号線Yは、赤サブピクセルPrの場合には図1の信号線Yrを表す。また、緑サブピクセルPgの場合には図1の信号線Ygを表す。さらに、青サブピクセルPbの場合には図1の信号線Ybをそれぞれ表す。また、信号線Yについての説明は、信号線Yr、信号線Yg、信号線Ybの何れについても適用されるものとする。
These signal line Yr, signal line Yg, and signal line Yb supply signals to all red subpixels Pr, all green subpixels Pg, and all blue subpixels Pb arranged in a line along the vertical direction. It is like that.
Here, in the following description, the signal line Y represents the signal line Yr of FIG. 1 in the case of the red subpixel Pr. In the case of the green subpixel Pg, the signal line Yg in FIG. 1 is represented. Further, in the case of the blue sub-pixel Pb, the signal line Yb in FIG. 1 is represented. The description of the signal line Y is applied to any of the signal line Yr, the signal line Yg, and the signal line Yb.
ここで信号線Yはn本あり、垂直方向(列方向)に延在した信号線Y1〜Ynは、水平方向(行方向)に延在しているm本の走査線X1〜Xm、m本の給電配線90,90,…及びm本の供給線Z1〜Zmと直交している。また、m,nはそれぞれ2以上の自然数であり、且つnは3の倍数であり、走査線Xに下付けした数字は、図7、図9において上からの配列順を表し、供給線Zに下付けした数字は、図7、図9において上からの配列順を表し、信号線Yに下付けした数字は図7、図9において左からの配列順を表し、サブピクセルPに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、1〜mのうちの任意の自然数をiとし、1からnのうちの任意の自然数をjとした場合に、走査線Xiは上からi行目であり、供給線Ziは左からi行目であり、信号線Yjは左からj列目であり、サブピクセルPi,jは上からi行目、左からj列目であり、サブピクセルPi,jは走査線Xi、供給線Zi及び信号線Yjに接続されている。より具体的に、画素3における垂直方向の上側には、複数の走査線Xが水平方向に沿って延在して配設されている。一方、画素3を挟んで走査線Xと対向する下側には、複数の供給線Zと、複数の給電配線90とが、走査線Xに対して平行に配設されている。したがって、垂直方向の配列順に着目すると、走査線X、画素3の列、供給線Zの順に繰り返し配列されている。これら走査線X及び供給線Zは、水平方向に沿った一行に配列された各サブピクセルPr,Pg,Pbに信号を供給するようになっている。
Here, there are n signal lines Y, and the signal lines Y 1 to Y n extending in the vertical direction (column direction) are m scanning lines X 1 to X extending in the horizontal direction (row direction). are orthogonal to m ,
次に、サブピクセルPr,Pg,Pbの回路構成について説明する。
何れのサブピクセルPr,Pg,Pbも同様に構成されており、1ドットのサブピクセルPには、図2に示すように、いずれもNチャネル型アモルファスシリコン薄膜トランジスタであるスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23と、キャパシタ24とが具備されている画素回路と、有機EL素子20とが設けられている。
Next, the circuit configuration of the subpixels Pr, Pg, and Pb will be described.
All of the subpixels Pr, Pg, and Pb are configured in the same manner. As shown in FIG. 2, each subpixel Pr, Pg, and Pb includes a
有機EL素子20は、画素電極としてサブピクセル電極20aと、有機EL層20b(図5に図示)と、対向電極20cとを有している。このうち、対向電極20cは、共通配線91に導通されている。
The
スイッチトランジスタ21は、ソース21sと、ドレイン21dと、ゲート21gとを有する。このうち、ソース21sは、信号線Yと導通され、ドレイン21dは、有機EL素子20のサブピクセル電極20aと、駆動トランジスタ23のソース23sと、キャパシタ24の電極24Bとに導通され、ゲート21gは、保持トランジスタ22のゲート22gと、走査線Xと導通されている。
The
保持トランジスタ22は、ソース22sと、ドレイン22dと、ゲート22gとを有する。このうち、ソース22sは、駆動トランジスタ23のゲート23gと、キャパシタ24の電極24Aと導通され、ドレイン22dは、駆動トランジスタ23のドレイン23dと、供給線Zと導通され、ゲート22gは、スイッチトランジスタ21のゲート21gと、走査線Xとに導通されている。なお、保持トランジスタ22のドレイン22dは、駆動トランジスタ23のドレイン23dと導通せずに走査線Xに接続されていてもよい。
The holding
駆動トランジスタ23は、ソース23sと、ドレイン23dと、ゲート23gとを有する。このうち、ソース23sは、有機EL素子20のサブピクセル電極20aと、スイッチトランジスタ21のドレイン21dと、キャパシタ24の電極24Bとに導通され、ドレイン23dは、保持トランジスタ22のドレイン22dと、供給線Zとに導通され、ゲート23gは、保持トランジスタ22のソース22sと、キャパシタ24の電極24Aとに導通されている。
The
キャパシタ24は、絶縁基板2上に上下方向に重なるように形成された電極24A及び電極24Bと、電極24Aと電極24Bとの間に介在する誘電体とを有している。何れのサブピクセルPr,Pg,Pbでもキャパシタ24は同様の層構造になっている。
The
次に、サブピクセルの平面構成について説明する。
図3に示すように、各サブピクセルPr,Pg,Pbについて平面視した場合、スイッチトランジスタ21は、信号線Yに沿って配置されている。また、保持トランジスタ22は、走査線Xに隣接するサブピクセルPの角部に配置されている。さらに、駆動トランジスタ23は、隣接する信号線Yに沿ってそれぞれ配置されており、キャパシタ24は、駆動トランジスタ23に沿って配置されている。
Next, the planar configuration of the subpixel will be described.
As shown in FIG. 3, the
また、ディスプレイパネル1全体を平面視して、各サブピクセルPr,Pg,Pbにおけるスイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23のそれぞれに着目すると、各トランジスタ21,22,23は、マトリクス状にそれぞれ配列されている。
In addition, when the
有機EL素子20のサブピクセル電極20aは、図1及び図3において、トランジスタ21,22,23を見やすくするとの観点から省略されているが、これらサブピクセル電極20aは、水平方向に隣接する信号線Yと、垂直方向に隣り合う供給線Z及び走査線Xとによって囲繞された矩形領域内に配置されている。また、サブピクセル電極20aは、その矩形領域に沿うように矩形状に形成されているため、ディスプレイパネル1全体を平面視して、各サブピクセルPr,Pg,Pbのサブピクセル電極20aだけに着目すると、複数のサブピクセル電極20aがマトリクス状に配列されている。
The
次に、ディスプレイパネル1の層構造について説明する。
図5は、図4に示された破断線V−Vに沿って絶縁基板2の厚さ方向に切断した矢視断面図であり、図6は、図4に示された破断線VI−VIに沿って絶縁基板2の厚さ方向に切断した矢視断面図である。ディスプレイパネル1には、図5に示すように、光透過性を有する可撓性を有するシート状、または剛性を有する板状の絶縁基板2が具備されており、この絶縁基板2の上面には、スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24が層構造となるように形成されている。
Next, the layer structure of the
5 is a sectional view taken in the direction of the thickness of the insulating
図5に示すように、スイッチトランジスタ21は、絶縁基板2の上面に形成されたゲート21gと、ゲート21gの上部に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート21gに対向した半導体膜21cと、半導体膜21cの中央部上に形成されたチャネル保護膜21pと、半導体膜21cの両端部上において互いに離間するよう形成され、チャネル保護膜21pに一部重なった不純物半導体膜21a,21bと、不純物半導体膜21aの上部に形成されたドレイン21dと、不純物半導体膜21bの上部に形成されたソース21sとを有している。
As shown in FIG. 5, the
なお、ドレイン21d及びソース21sは、一層構造であってもよいし、二層以上の積層構造であってもよい。
Note that the
また、保持トランジスタ22は、その層構造について図示しないが、スイッチトランジスタ21と同様に、絶縁基板2の上面に形成されたゲート22gと、ゲート22gの上に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート22gに対向した半導体膜22cと、半導体膜22cの中央部上に形成されたチャネル保護膜22pと、半導体膜22cの両端部上において互いに離間するよう形成され、チャネル保護膜22pに一部重なった不純物半導体膜22a,22bと、不純物半導体膜22aの上に形成されたドレイン22dと、不純物半導体膜22bの上に形成されたソース22sと、を有している。
Although the layer structure of the holding
図5に示すように、駆動トランジスタ23は、絶縁基板2の上面に形成されたゲート23gと、ゲート23gの上部に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んでゲート23gに対向した半導体膜23cと、半導体膜23cの中央部上に形成されたチャネル保護膜23pと、半導体膜23cの両端部上において互いに離間するよう形成され、チャネル保護膜23pに一部重なった不純物半導体膜23a,23bと、不純物半導体膜23aの上に形成されたドレイン23dと、不純物半導体膜23bの上に形成されたソース23sとから構成されている。このような駆動トランジスタ23は、図3及び図4に示すように、コの字状に形成されることで、チャンネル幅が広くなるようになっている。
As shown in FIG. 5, the driving
なお、ドレイン23d及びソース23sは、一層構造であってもよいし、二層以上の積層構造であってもよい。
Note that the
キャパシタ24は、絶縁基板2の上面に形成された電極24Aと、誘電体として電極24Aの上部に形成されたゲート絶縁膜31と、ゲート絶縁膜31を挟んで電極24Aに対向した電極24Bと、を有している。
The
これらスイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24は、何れのサブピクセルPr,Pg,Pbにおいても同様の層構造となっている。
The
また、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g、キャパシタ24の電極24A及び全ての信号線Yr,Yg,Ybは、絶縁基板2の上面にベタ一面に成膜された導電性膜を、フォトリソグラフィー法や、エッチング法によってパターニングすることで形成されている。
ここで、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g、キャパシタ24の電極24A及び信号線Yr,Yg,Ybは、絶縁基板2上にべた一面に成膜された導電性膜をフォトリソグラフィー法・エッチング法によってパターニングすることで形成されたものである。以下では、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g及びキャパシタ24の下層電極24A並びに信号線Yr,Yg,Ybの元となる導電性膜を、以下、ゲートレイヤーという。
Further, the
Here, the
スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23及びキャパシタ24の上には、ゲート絶縁膜31がベタ一面に成膜されており、このゲート絶縁膜31は、スイッチトランジスタ21のゲート21g、保持トランジスタ22のゲート22g、駆動トランジスタ23のゲート23g、キャパシタ24の電極24A及び信号線Yr,Yg,Ybを被覆するようになっている。
A
さらに、スイッチトランジスタ21のドレイン21d及びソース21s、保持トランジスタ22のドレイン22d及びソース22s、駆動トランジスタ23のドレイン23d及びソース23s、キャパシタ24の電極24B及び全ての走査線X並びに供給線Zは、ゲート絶縁膜31の上面にベタ一面に成膜された導電性膜を、フォトリソグラフィー法や、エッチング法によってパターニングすることで形成されている。
ここで、スイッチトランジスタ21のドレイン21d及びソース21s、保持トランジスタ22のドレイン22d及びソース22s、駆動トランジスタ23のドレイン23d及びソース23s、キャパシタ24の電極24B及び走査線X並びに供給線Zの元となる導電性膜を、以下、ドレインレイヤーという。
Further, the
Here, the
図3に示すように、ゲート絶縁膜31であって、平面視して、走査線Xと重畳する箇所には、1ドットのサブピクセルP当たり1つのコンタクトホール92が形成され、スイッチトランジスタ21のゲート21g及び保持トランジスタ22のゲート22gが、コンタクトホール92を介して走査線Xと導通されている。
また、ゲート絶縁膜31であって、平面視して、信号線Yと重畳する箇所には、1ドットのサブピクセルP当たり1つのコンタクトホール94が形成され、スイッチトランジスタ21のソース21sが、コンタクトホール94を介して信号線Yと導通されている。
さらに、ゲート絶縁膜31であって、電極24Aと重畳する箇所には、1ドットのサブピクセルPにつき1つのコンタクトホール93が形成され、保持トランジスタ22のソース22sが、コンタクトホール93を介して駆動トランジスタ23のゲート23gと、キャパシタ24の電極24Aとに導通されている。
なお、信号線Yr,Yg,Ybの上方には、ゲート絶縁膜31を介して半導体膜23cと同じ層をパターニングしてなる保護膜41と、チャネル保護膜23pと同じ層をパターニングしてなる保護膜42と、が積層されている。保護膜41及び保護膜42は、ゲート絶縁膜31にピンホールが形成されてしまった場合、このピンホールを介して信号線Yr,Yg,Ybが供給線Zと短絡してしまうことを防止するための保護膜である。
As shown in FIG. 3, in the
In addition, in the
Further, in the
A protective film 41 formed by patterning the same layer as the
これらスイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23並びに全ての走査線X及び供給線Zは、ベタ一面に成膜された窒化シリコンや酸化シリコン等のトランジスタ保護絶縁膜32によって被覆されている。
なお、詳細については後述するが、トランジスタ保護絶縁膜32は、平面視して、供給線Zに重畳する箇所で、矩形状に分断されている。
The
In addition, although mentioned later for details, the transistor protective insulating
トランジスタ保護絶縁膜32の上面には、ポリイミド等の光硬化性樹脂を硬化させた平坦化膜33が表面を平坦にするように積層されており、スイッチトランジスタ21、保持トランジスタ22、駆動トランジスタ23、走査線X及び供給線Zによる凹凸が解消されている。
On the upper surface of the transistor protective insulating
なお、本実施形態におけるディスプレイパネル1を、ボトムエミッション型として用いる場合、すなわち、絶縁基板2の各トランジスタ21,22,23が配設された面側を表示面として用いる場合には、ゲート絶縁膜31、トランジスタ保護絶縁膜32及び平坦化膜33には、透明な材料が用いられる。
ここで、絶縁基板2から平坦化膜33までの積層構造を、トランジスタアレイ基板50という。
When the
Here, the stacked structure from the insulating
トランジスタ保護絶縁膜32及び平坦化膜33であって、平面視して、各供給線Zと重畳する箇所には、水平方向に沿って長尺な第一溝34が形成されている。また、これら第一溝34と隣接する箇所であって、各信号線Xと重畳する箇所には、水平方向に沿って長尺な第二溝35が形成されている。これら第一溝34及び第二溝35によって、トランジスタ保護絶縁膜32及び平坦化膜33が矩形状に分断されている。さらに、第一溝34及び第二溝35には、給電配線90と、選択配線89とがそれぞれ埋設されており、このうち第一溝34の内部において、給電配線90が供給線Zの上に積層されている。一方、第二溝35の内部において、選択配線89が信号線Xの上に積層されている。
In the transistor protective insulating
給電配線90は、トランジスタ保護絶縁膜32及び平坦化膜33に第一溝34を形成後に無電解メッキ法或いは第一溝34から露出された供給線Zを下地電極として電解メッキ法により形成された導電層であって、信号線Yr、信号線Yg、信号線Yb、走査線X及び供給線Zよりも厚さ寸法が大きい。給電配線90の上部には、アルミニウム等の第1コンタクト層96、及びサブピクセル電極20aの元となる導電層をパターニングしてなる第2コンタクト層97が設けられている。給電配線90上の第1コンタクト層96及び第2コンタクト層97で構成される導電性ライン51は、給電配線90と同一の帯状になっている。また、選択配線89は、無電解メッキ法或いは第二溝35から露出された供給線Xを下地電極として電解メッキ法により形成された導電層であって、信号線Yr、信号線Yg、信号線Yb、走査線X及び供給線Zよりも厚さ寸法が大きい。選択配線89の上部には、アルミニウム等の第1コンタクト層101、及びサブピクセル電極20aの元となる導電層をパターニングしてなる第2コンタクト層102が設けられている。選択配線89上の第1コンタクト層101及び第2コンタクト層102で構成される導電性ライン53は、選択配線89と同一の帯状になっている。これら選択配線89及び給電配線90の厚さ寸法は、トランジスタ保護絶縁膜32と、平坦化膜33との厚さ寸法の総計とほぼ等しく、平坦化膜33の表面と、選択配線89又は給電配線90の表面とがほぼ均一となっている。銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましい。
The
平坦化膜33の表面、すなわちトランジスタアレイ基板50の上面には、複数のサブピクセル電極20aがマトリクス状に配列されている。サブピクセル電極20aは、有機EL素子20のアノードとして機能する電極であるため、仕事関数が比較的高く、有機EL層20bに正孔を効率よく注入するものが好ましい。
A plurality of
また、サブピクセル電極20aは、ボトムエミッションの場合、可視光に対して透過性を有しており、原料としては、例えば錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)を主成分とするものが適用可能である。
In addition, in the case of bottom emission, the
なお、本実施形態におけるディスプレイパネル1をトップエミッション型として用いる場合、すなわち、有機EL層20bの発光を、有機EL層20bの上面側から出射させて表示させる場合には、サブピクセル電極20aと、平坦化膜33との間に、導電性かつ可視光反射性の高い反射膜が成膜されているか、或いはサブピクセル電極20a自体を反射性電極とすることが好ましい。
When the
1ドットのサブピクセルPであって、平坦化膜33及びトランジスタ保護絶縁膜32のサブピクセル電極20aと重複する箇所には、1つのコンタクトホール88が形成され、これらコンタクトホール88には、導電性パッド87が埋設されている。これによって、サブピクセル電極20aが、コンタクトホール88を介してキャパシタ24の電極24B、スイッチトランジスタ21のドレイン21dと、駆動トランジスタ23のソース23sとに導通されている。導電性パッド87は、給電配線90とともに形成され、特に無電解メッキ法或いは上層電極24Bを下地電極として電解メッキ法により形成されることが好ましい。導電性パッド87の上部には、平面視してコンタクトホール88と略同一形状のアルミニウム等のコンタクト層103が設けられている。コンタクト層103は、導電性ライン51の第1コンタクト層96及び導電性ライン53の第1コンタクト層101とともに同一の導電性膜をパターニングして形成されている。
One
サブピクセル電極20aは、ベタ一面に成膜された導電性膜をフォトリソグラフィー法や、エッチング法により、導電性ライン51の第2コンタクト層97及び導電性ライン53の第2コンタクト層102とともに平坦化膜33の上面にパターニングされたものである。サブピクセル電極20aはコンタクト層103を被覆して導電性パッド87と接続している。導電性ライン51は、図3に示すように、給電配線90の延在方向に沿って形成されている。導電性ライン53は、選択配線89の延在方向に沿って形成されている。
The
隣接するサブピクセル電極20aと、サブピクセル電極20aとの間には、平面視して、各サブピクセル電極20aの左側及び右側を囲繞するように垂直方向に沿って延在する突条であって、平面視した場合、信号線Yr,Yg,Ybに重畳している絶縁膜52が形成されている。また、この絶縁膜52は、導電性ライン51も被覆している。絶縁膜52の表面61には、サブピクセル電極20aの表面61に成膜される有機EL層20bの少なくとも一層を構成する材料を溶解した溶液に対して撥液性を示す処理がなされている。絶縁膜52は、この有機EL層20bとなる溶液をサブピクセル電極20a上に塗布した際の間仕切りとして機能するため、塗布される溶液の高さよりも十分高い厚さに形成されていることが好ましい。
Between the
水平方向及び垂直方向に格子状に形成された絶縁膜52のうち垂直方向に延在している部分の上には、ポリイミド等の感光性絶縁樹脂からなるバンク71が、フォトリソグラフィー法により、形成されている。つまりバンク71は、垂直方向に沿って延在する突条であって、平面視した場合、信号線Yr,Yg,Ybに重畳している。すなわち、バンク71は、垂直方向に並んだ複数の赤サブピクセルPrからなる列と、垂直方向に並び且つこれら赤サブピクセルPrからなる列に水平方向に隣接する複数の緑サブピクセルPgからなる列との間、緑サブピクセルPgからなる列と、これら緑サブピクセルPgからなる列に水平方向に隣接する複数の青サブピクセルPbからなる列との間、並びに青サブピクセルPbの列と、これら青サブピクセルPbからなる列に水平方向に隣接する複数の赤サブピクセルPrからなる列との間にそれぞれ配設されている。バンク71の表面には、サブピクセル電極20aの表面61に成膜される有機EL層20bの少なくとも一層を構成する材料を溶解した溶液に対して撥液性を示す処理がなされていることが好ましい。また、絶縁膜52の高さが、サブピクセル電極20a上にインクジェット法等により塗布されたときの有機EL層20bとなる溶液の高さよりも低い場合、絶縁膜52及びバンク71を間仕切りとして機能するため、絶縁膜52の高さとバンク71の高さの和が塗布される溶液の高さよりも十分高く形成されていることが好ましい。
A
サブピクセル電極20aの上には、有機EL層20bが形成されている。有機EL層20bは、広義の発光層であり、有機化合物である発光材料が含有されている。また、有機EL層20bは、サブピクセル電極20aから順に正孔輸送層、狭義の発光層と積層した二層構造となっている。このうち、正孔輸送層は、導電性高分子であるPEDOT(ポリチオフェン)及びドーパントであるPSS(ポリスチレンスルホン酸)からなり、狭義の発光層は、ポリフルオレン系発光材料からなり、赤サブピクセルPrの場合には、有機EL層20bが赤色に発光し、緑サブピクセルPgの場合には、有機EL層20bが緑色に発光し、青サブピクセルPbの場合には、有機EL層20bが青色に発光する。
An
また、有機EL層20bは、絶縁膜52またはバンク71による制限によって水平方向に分離独立し、且つ垂直方向に沿って連続した長尺な帯状に形成されており、各サブピクセルPr,Pg,Pbにおいて垂直方向に一列に配列された複数のサブピクセル電極20aが被覆される。
In addition, the
なお、絶縁膜52やバンク71をサブピクセル電極20aの前後左右を囲繞するように設けることによって、有機EL層20bは、サブピクセル電極20aごとに独立して設けられ、平面視した場合、複数の有機EL層20bがマトリクス状に配列されていても良い。
In addition, by providing the insulating
これら有機EL層20bは、バンク71の形成後に湿式塗布法、例えばインクジェット法等によって成膜される。この有機EL層20bを成膜する際には、サブピクセル電極20aに対して有機化合物含有液が塗布されるが、水平方向に隣接するサブピクセル電極20aと、サブピクセル電極20aとの間には、絶縁膜52またはバンク71がトランジスタアレイ基板50の表面に対して凸設されているため、サブピクセル電極20aに塗布された有機化合物含有液が隣のサブピクセル電極20aに漏れることがないようになっている。
These organic EL layers 20b are formed by a wet coating method such as an inkjet method after the
なお、有機EL層20bは、上記した二層構造の他に、サブピクセル電極20aから順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であってもよいし、狭義の発光層からなる一層構造であってもよい。また、これら層構造において適切な層間に、電子若しくは正孔の注入層が介在した積層構造であってもよいし、その他の積層構造であってもよい。
In addition to the two-layer structure described above, the
有機EL層20bの上には、有機EL素子20のカソードとして機能する対向電極20cが成膜されている。対向電極20cは、各サブピクセルPr,Pg,Pbに共通して形成された共通電極であり、対向電極20cがベタ一面に成膜されることで、バンク71も対向電極20cによって被覆される。
A
対向電極20cは、サブピクセル電極20aよりも仕事関数の低い材料、例えば、マグネシウム、カルシウム、リチウム、バリウム、インジウム、希土類金属の少なくとも一種を含む単体又は合金で形成されていることが好ましい。この対向電極20cは、上記した各種材料の層が積層された積層構造となっていてもよいし、以上の各種材料の層に加えてシート抵抗を低くするために酸化されにくい金属層が堆積した積層構造となっていてもよい。具体的には、有機EL層20bと接する界面側に設けられた仕事関数の低い高純度のバリウム層と、このバリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造等が挙げられる。またトップエミッション構造の場合、対向電極20cを上述のような低仕事関数の薄膜とその上にITO等の透明導電膜を積層した透明電極としてもよい。
The
対向電極20cの下面であって、バンク71の上方には、有機EL素子20の上部電極のシート抵抗を下げるために共通配線91が凸設されている。したがって、共通配線91は、平面視した場合、列方向に沿って設けられたバンク71に重畳している。また、共通配線91と、対向電極20cとは接しているため、図2に示すように、対向電極20cは、共通配線91と導通されている。これら共通配線91群は、メッキ法等により形成されており、対向電極20cや、スイッチトランジスタ21、保持トランジスタ22及び駆動トランジスタ23の各電極よりも厚さ寸法が大きく低抵抗に設定されている。また共通配線91群は、図7及び図9に示すように、画素領域の外の非画素領域において水平方向に延在する引き回し配線95によって導通され、引き回し配線95は、絶縁基板2の周縁部に複数の端子部Tcに導通している。共通配線91群及び対向電極20cには、外部回路から端子部Tcに印加された電圧Vcomによって等電位となる。共通配線91群は、銅、アルミ、金若しくはニッケルのうちの少なくともいずれかを含むことが好ましく、いずれも有機EL層20bの発光する光に対して不透明なくらい厚い。
A
ここで、ELディスプレイパネル1の画素数をWXGA(768×1366)としたときに、上記した選択配線89、給電配線90及び共通配線91の望ましい幅寸法及び断面積を定義する。図11は、各サブピクセルPの駆動トランジスタ23及び有機EL素子20の電流−電圧特性を示すグラフである。
Here, when the number of pixels of the
図11において、縦軸は1つの駆動トランジスタ23のドレイン23d−ソース23s間を流れる書込電流の電流値又は1つの有機EL素子20のアノード−カソード間を流れる駆動電流の電流値であり、横軸は1つの駆動トランジスタ23のドレイン23d−ソース23s間の電圧(同時に1つの駆動トランジスタ23のゲート23g−ソース23s間の電圧)である。図中、実線Ids maxは、最高輝度階調(最も明るい表示)のときの書込電流及び駆動電流であり、一点鎖線Ids midは、最高輝度階調と最低輝度階調との間の中間輝度階調のときの書込電流及び駆動電流であり、二点鎖線Vpoは後述する閾値電圧Vthが0Vの場合の駆動トランジスタ23の不飽和領域(線形領域)と飽和領域との閾値つまりピンチオフ電圧であり、三点鎖線Vdsは駆動トランジスタ23の−ドレイン23d−ソース23s間を流れる書込電流であり、破線Ielは有機EL素子20のアノード−カソード間を流れる駆動電流である。
In FIG. 11, the vertical axis represents the current value of the write current flowing between the
ここで電圧VP1は、最高輝度階調時の駆動トランジスタ23のピンチオフ電圧であり、電圧VP2は、駆動トランジスタ23の閾値電圧Vthが0Vを越える場合に、飽和領域において駆動トランジスタ23に最高輝度階調の書込電流を流すために要する最低限のドレイン−ソース間電圧であり、電圧VELmax(電圧VP4−電圧VP3)は、有機EL素子20が最高輝度階調の書込電流にしたがった電流値の最高輝度階調の駆動電流で発光するときのアノード−カソード間の電圧である。電圧VP2'は、駆動トランジスタ23が中間輝度階調の書込電流が流れるときのドレイン−ソース間電圧であり、電圧(電圧VP4'−電圧VP3')は有機EL素子20が中間輝度階調の書込電流と電流値にしたがった電流値の中間輝度階調の駆動電流で発光するときのアノード−カソード間電圧である。
Here, the voltage VP1 is a pinch-off voltage of the driving
駆動トランジスタ23及び有機EL素子20はいずれも飽和領域で駆動させるために、「選択配線89又は給電配線90の発光期間時の電圧VH」から「共通配線91の発光期間時の電圧Vcom」を減じた値VXは下記の式(1)を満たす。
In order to drive both the
VX=Vpo+Vth+Vm+VEL ……(1)
ここで、Vth(最高輝度時の場合VP2−VP1に等しい)は、駆動トランジスタ23のドレイン−ソース間電流が流し始まる閾値電圧、VEL(最高輝度時の場合VELmaxに等しい)は、有機EL素子20のアノード−カソード間電圧、Vmは、有機EL素子20の経時的高抵抗化による電圧差分のマージンや駆動トランジスタ23の経時劣化によって閾値電圧Vthが正方向(図11中の右方向)にシフトした際のマージン等を含むように設定された許容電圧である。
VX = Vpo + Vth + Vm + VEL (1)
Here, Vth (equal to VP2−VP1 in the case of the highest luminance) is a threshold voltage at which the drain-source current of the driving
図11から明らかなように、電圧VXのうち、輝度階調が高くなる程、トランジスタ23のドレイン−ソース間に要する電圧Vpo分が高くなるとともに有機EL素子20のアノード−カソード間に要する電圧VELが高くなる。したがって、輝度階調が高くなる程、許容電圧Vmは低くなり、最高輝度階調時ではVP3−VP2となる。
As is clear from FIG. 11, the higher the luminance gradation of the voltage VX, the higher the voltage Vpo required between the drain and source of the
有機EL素子20は、低分子EL材料及び高分子EL材料にかかわらず一般的に経時劣化し、高抵抗化する。10000時間後のアノード−カソード間電圧は初期時の1.4倍程度になることが確認されている。つまり、電圧VELは、同じ輝度階調時でも時間が経つ程高くなる。このため、駆動初期時の許容電圧Vmが高い程長期間にわたって動作が安定するので、電圧VELが8V以上、より望ましくは13V以上となるように電圧VXを設定している。
The
この許容電圧Vmには、経時的高抵抗による電圧差分ばかりでなく、さらに、選択配線89又は給電配線90による電圧降下の分も含まれる。
This allowable voltage Vm includes not only a voltage difference due to high resistance over time but also a voltage drop caused by the
選択配線89及び給電配線90の配線抵抗の影響により、電圧降下が大きいとELディスプレイパネル1の消費電力が著しく増大してしまう。このため、選択配線89及び給電配線90の電圧降下は、それぞれ1V以下に設定することが特に好ましい。
If the voltage drop is large due to the influence of the wiring resistance of the
行方向の一つの画素の長さである画素幅Wpと、行方向の画素数(1366)と、画素領域以外における第一の引き回し配線から一方の配線端子までの延長部分と、画素領域以外における第一の引き回し配線から他方の配線端子までの延長部分とを考慮した結果、ELディスプレイパネル1のパネルサイズが32インチ、40インチの場合、第一の引き回し配線の全長はそれぞれ706.7mm、895.2mmに設定する。ここで、選択配線89の線幅WL、給電配線90の線幅WL及び共通配線91の線幅WLが広くなると、構造上有機EL層20bの面積が小さくなり、さらに他の配線との重なり寄生容量を発生してさらなる電圧降下をもたらすため、選択配線89の幅WL、給電配線90の幅WL及び共通配線91の線幅WLはそれぞれ画素幅Wpの5分の1以下に抑えることが望ましい。このようなことを考慮すると、ELディスプレイパネル1のパネルサイズが32インチ、40インチの場合、幅WLはそれぞれ34μm以内、44μm以内となる。また、選択配線89、給電配線90及び共通配線91の最大膜厚Hmaxはアスペクト比を考慮すると、トランジスタ21〜23の最小加工寸法4μmの1.5倍、つまり6μmとなる。したがって、選択配線89、給電配線90及び共通配線91の最大断面積Smaxは32インチ、40インチで、それぞれ204μm2、264μm2となる。
The pixel width Wp, which is the length of one pixel in the row direction, the number of pixels in the row direction (1366), the extension from the first lead-out wiring to one wiring terminal outside the pixel region, As a result of considering the extended portion from the first routing wiring to the other wiring terminal, when the panel size of the
このような32インチのELディスプレイパネル1について、最大電流が流れるように全点灯したときの選択配線89、給電配線90及び共通配線91のそれぞれの最大電圧降下を1V以下にするためには、図12に示すように、選択配線89、給電配線90及び共通配線91のそれぞれの配線抵抗率ρ/断面積Sは4.7Ω/cm以下に設定される必要がある。また、図13において、32インチのELディスプレイパネル1の選択配線89、給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関関係を示す。なお、上述した選択配線89、給電配線90及び共通配線91の最大断面積Smax時に許容される抵抗率は、32インチで9.6μΩcm、40インチで6.4μΩcmとなる。
For such a 32-inch
そして、40インチのELディスプレイパネル1について、最大電流が流れるように全点灯したときの選択配線89、給電配線90及び共通配線91のそれぞれの最大電圧降下を1V以下にするためには、図14に示すように、選択配線89、給電配線90及び共通配線91のそれぞれの配線抵抗率ρ/断面積Sは2.4Ω/cm以下に設定される必要がある。図15において、40インチのELディスプレイパネル1の選択配線89、給電配線90及び共通配線91のそれぞれの断面積と電流密度の相関関係を表す。
For the 40-inch
選択配線89、給電配線90及び共通配線91の故障により動作しなくなる故障寿命MTFは、下記の式(2)を満たす。
The failure life MTF that does not operate due to the failure of the
MTF=A exp(Ea/KbT)/ρJ2 ……(2)
ここで、Eaは活性化エネルギー、KbT=8.617×10―5eV、ρは、選択配線89、給電配線90及び共通配線91の抵抗率、Jは電流密度である。
MTF = A exp (Ea / K b T) / ρJ 2 (2)
Here, Ea is the activation energy, K b T = 8.617 × 10 −5 eV, ρ is the resistivity of the
選択配線89、給電配線90及び共通配線91の故障寿命MTFは、抵抗率の増大やエレクトロマイグレーションに律速する。選択配線89、給電配線90及び共通配線91をAl系(Al単体或いはAlTiやAlNd等の合金)に設定し、MTFが10000時間、85℃の動作温度で試算すると、電流密度Jは2.1×104A/cm2以下にする必要がある。これと同様に、選択配線89、給電配線90及び共通配線91をCu系に設定すると、2.8×106A/cm2以下にする必要がある。なお、Al合金内のAl以外の材料はAlよりも低い抵抗率であることを前提としている。
これらのことを考慮して、32インチのELディスプレイパネル1では、全点灯状態で10000時間に給電配線90及び共通配線91が故障しないようなAl系の選択配線89、給電配線90及び共通配線91のそれぞれの断面積Sは、図13に示すように、57μm2以上必要になり、同様にCu系の選択配線89、給電配線90及び共通配線91のそれぞれの断面積Sは、図13に示すように、0.43μm2以上必要になる。
The failure lifetime MTF of the
In consideration of these matters, in the 32-inch
そして、40インチのELディスプレイパネル1では、全点灯状態で10000時間に選択配線89、給電配線90及び共通配線91が故障しないようなAl系の選択配線89、給電配線90及び共通配線91のそれぞれの断面積Sは、図15に示すように、92μm2以上必要となる。同様に、Cu系の選択配線89、給電配線90及び共通配線91のそれぞれの断面積Sは、図15に示すように、0.69μm2以上必要になる。
In the 40-inch
Al系の選択配線89、給電配線90及び共通配線91では、Al系の抵抗率が仮に4.00μΩcmとすると、32インチのELディスプレイパネル1では上述のように配線抵抗率ρ/断面積Sが4.7Ω/cm以下なので、最小断面積Sminは85.1μm2となる。このとき、上述したように、選択配線89、給電配線90及び共通配線91の配線幅WLが34μm以内となるため、選択配線89、給電配線90及び共通配線91の最小膜厚Hminは2.50μmとなる。
In the Al-based
また、Al系の選択配線89、給電配線90及び共通配線91の40インチのELディスプレイパネル1では、上述したように配線抵抗率ρ/断面積Sが2.4Ω/cm以下となるため、最小断面積Sminは167μm2となる。このとき上述のように選択配線89、給電配線90及び共通配線91の配線幅WLが44μm以内であるため、選択配線89、給電配線90及び共通配線91の最小膜厚Hminは3.80μmとなる。
In addition, in the 40-inch
一方、Cu系の選択配線89、給電配線90及び共通配線91では、仮にCu系の抵抗率が2.10μΩcmとすると、32インチのELディスプレイパネル1では、上述のように配線抵抗率ρ/断面積Sが4.7Ω/cm以下となるため、最小断面積Sminは44.7μm2となる。このとき、上述したように、選択配線89、給電配線90及び共通配線91の配線幅WLが34μm以内となるため、選択配線89、給電配線90及び共通配線91の最小膜厚Hminは1.31μmとなる。
On the other hand, if the Cu-based
また、Cu系の選択配線89、給電配線90及び共通配線91の40インチのELディスプレイパネル1では、上述したように配線抵抗率ρ/断面積Sが2.4Ω/cm以下となるため、最小断面積Sminは87.5μm2となる。このとき、上述したように、選択配線89、給電配線90及び共通配線91の配線幅WLは44μm以内となるため、選択配線89、給電配線90及び共通配線91の最小膜厚Hminは1.99μmとなる。
In addition, in the 40-inch
以上より、ELディスプレイパネル1を正常かつ消費電力を低く動作させるには、選択配線89、給電配線90及び共通配線91での電圧降下を1V以下に設定することが好ましく、このような条件に設定するためには、選択配線89、給電配線90及び共通配線91がAl系の32インチのパネルでは、厚さ寸法Hが2.50μm〜6μm、幅寸法WLが14.1μm〜34.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなり、選択配線89、給電配線90及び共通配線91がAl系の40インチのパネルでは、選択配線89、給電配線90及び共通配線91がAl系の場合、厚さ寸法Hが3.80μm〜6μm、幅寸法WLが27.8μm〜44.0μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。
From the above, in order to operate the
総じてAl系の選択配線89、給電配線90及び共通配線91の場合、厚さ寸法Hが2.50μm〜6μm、幅寸法WLが14.1μm〜44μm、抵抗率が4.0μΩcm〜9.6μΩcmとなる。
同様に、選択配線89、給電配線90及び共通配線91がCu系の32インチのパネルでは、厚さ寸法Hが1.31μm〜6μm、幅寸法WLが7.45μm〜34μm、抵抗率が2.1μΩcm〜9.6μΩcmとなり、選択配線89、給電配線90及び共通配線91がCu系の40インチのパネルでは、選択配線89、給電配線90及び共通配線91がCu系の場合、厚さ寸法Hが1.99μm〜6μm、幅寸法WLが14.6μm〜44.0μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
In general, in the case of the Al-based
Similarly, when the
総じてCu系の選択配線89、給電配線90及び共通配線91の場合、厚さ寸法Hが1.31μm〜6μm、幅寸法WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。
したがって、選択配線89、給電配線90及び共通配線91としてAl系材料又はCu系材料を適用した場合、ELディスプレイパネル1の選択配線89、給電配線90及び共通配線91は、厚さ寸法Hが1.31μm〜6μm、幅寸法WLが7.45μm〜44μm、抵抗率が2.1μΩcm〜9.6μΩcmとなる。勿論、Al系材料やCu系材料と同等、或いはAl系材料とCu系材料との間の抵抗率の材料であればAl系材料又はCu系材料でなくてもこの範囲の厚さ寸法H及び幅寸法WLでよい。
In general, in the case of the Cu-based
Therefore, when an Al-based material or a Cu-based material is applied as the
また、対向電極20cの上面には、封止保護絶縁膜56が成膜されている。この封止保護絶縁膜56によって、対向電極20c全体が被覆されると共に、共通配線91も被覆されることで、共通配線91及び対向電極20cの劣化を防止するようになっている。
A sealing protective insulating
なお、本実施形態におけるディスプレイパネル1をトップエミッション型として用いる場合には、対向電極20c及び封止保護絶縁膜56を薄膜に形成することより、または対向電極20c及び封止保護絶縁膜56を透明な材料を用いることにより、対向電極20c及び封止保護絶縁膜56の可視光透過性を高めることが可能である。
When the
上記して構成されたELディスプレイパネル1の駆動方法について説明する。
ELディスプレイパネル1の駆動方法は、パッシブマトリクス方式による駆動方法と、アクティブマトリクス方式による駆動方法とに大別されるが、本実施形態においては、アクティブマトリクス方式による2種類の駆動方法について説明する。
A method for driving the
The driving method of the
まず始めに、第一のディスプレイパネル1の構造では、図7に示すように、走査線X1〜Xmがそれぞれ接続された選択ドライバ111が絶縁基板2の第一の周縁部に配置され、互いに電気的に絶縁された給電配線90,90,…(供給線Z1〜Zm)が接続された給電ドライバ112が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に配置されている。
この第一のディスプレイパネル1をアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図8に示すように、走査線X1〜Xmに接続された選択ドライバ111によって、走査線X1から走査線Xmへの順(走査線Xmの次は走査線X1)にハイレベルのシフトパルスを順次出力することにより走査線X1〜Xmを順次選択する。また、選択期間に各給電配線90を介して供給線Z1〜Zmにそれぞれ接続された駆動トランジスタ23に書込電流を流すための書込給電電圧VLを印加し、発光期間に駆動トランジスタ23を介して有機EL素子20に駆動電流を流すための駆動給電電圧VHを印加する給電ドライバ112が各給電配線90に接続されている。この給電ドライバ112によって、選択ドライバ111と同期するよう、供給線Z1から供給線Zmへの順(供給線Zmの次は供給線Z1)にローレベル(有機EL素子20の対向電極の電圧より低レベル)の書込給電電圧VLを順次出力することにより供給線Z1〜Zmを順次選択する。また、選択ドライバ111が各走査線X1〜Xmを選択している時に、データドライバが書込電流である書込電流(電流信号)を所定の行の駆動トランジスタ23のドレイン−ソース間を介して全信号線Y1〜Ynに流す。なお、対向電極20c及び共通配線91群は引き回し配線95及び配線端子Tcによって外部と接続され、一定のコモン電位Vcom(例えば、接地=0ボルト)に保たれている。
First, in the structure of the
The
各選択期間において、データドライバ側の電位は、給電配線90,90,…及び供給線Z1〜Zmに出力された書込給電電圧VL以下で且つこの書込給電電圧VLはコモン電位Vcom以下に設定されている。したがってこの時、有機EL素子20から信号線Y1〜Ynに流れることはないので、図2に示すように、データドライバによって階調に応じた電流値の書込電流(書込電流)が矢印Aの通り、信号線Y1〜Ynに流れ、サブピクセルPi,jにおいては給電配線90及び供給線Ziから駆動トランジスタ23のドレイン−ソース間、スイッチトランジスタ21のドレイン−ソース間を介して信号線Yjに向かった書込電流(書込電流)が流れる。このように駆動トランジスタ23のドレイン−ソース間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流(書込電流)の電流値を設定する。書込電流(書込電流)が流れている間、i行目のPi,1〜Pi,nの各駆動トランジスタ23のゲート23g−ソース23s間の電圧は、それぞれ信号線Y1〜Ynに流れる書込電流(書込電流)の電流値、つまり駆動トランジスタ23のVg−Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d−ソース23s間を流れる書込電流(書込電流)の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流(書込電流)の電流値が駆動トランジスタ23のゲート23g−ソース23s間の電圧のレベルに変換される。その後の発光期間では、走査線Xiがローレベルになり、スイッチトランジスタ21及び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によってキャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ23のゲート23g−ソース23s間の電位差がそのまま維持される。この発光期間では、供給線Zi及びそれに接続された給電配線90の電位が駆動給電電圧VHとなり、有機EL素子20の対向電極20cの電位Vcomより高くなることによって、供給線Zi及びそれに接続された給電配線90から駆動トランジスタ23を介して有機EL素子20に駆動電流が矢印Bの方向に流れ、有機EL素子20が発光する。駆動電流の電流値は駆動トランジスタ23のゲート23g−ソース23s間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流値に等しくなる。
In each selection period, the potential of the data driver side,
そして、第二のディスプレイパネル1の構造は、図9に示すように、走査線X1〜Xmがそれぞれ接続された選択ドライバ111が絶縁基板2の第一の周縁部に配置され、給電配線90,90,……が互いに電気的に接続されるよう給電配線90,90,……と一体的に形成された引き回し配線99が絶縁基板2の第一の周縁部と対向する周縁部である第二周縁部に配置されている。引き回し配線99は、第一周縁部及び第二周縁部と直交する第三の周縁部及び第四の周縁部のそれぞれに位置する端子部90d及び端子部90eの両方からクロック信号が入力されている。第二のディスプレイパネル1のアクティブマトリクス駆動方法は次のようになる。すなわち、図10に示すように、外部の発振回路が端子部90d及び端子部90eから引き回し配線99を介して給電配線90,90,…及び供給線Z1〜Zmに対してクロック信号を出力する。また、選択ドライバ111によって走査線X1から走査線Xmへの順(走査線Xmの次は走査線X1)にハイレベルのシフトパルスを順次出力することにより走査線X1〜Xmを順次選択するが、選択ドライバ111が走査線X1〜Xmの何れか1つがハイレベルつまりオンレベルのシフトパルスを出力している時には発振回路のクロック信号がローレベルになる。また、選択ドライバ111が各走査線X1〜Xmを選択している時に、データドライバが書込電流である引抜電流(電流信号)を駆動トランジスタ23のドレイン−ソース間を介して全信号線Y1〜Ynに流す。なお、対向電極20c及び給電配線90の一定のコモン電位Vcom(例えば、接地=0ボルト)に保たれている。
As shown in FIG. 9, the
走査線Xiの選択期間においては、i行目の走査線Xiにシフトパルスが出力されているから、スイッチトランジスタ21及び保持トランジスタ22がオン状態となる。各選択期間において、データドライバ側の電位は、給電配線90,90,…及び供給線Z1〜Zmに出力されたクロック信号のローレベル以下で且つこのクロック信号のローレベルはコモン電位Vcom以下に設定されている。したがってこの時、有機EL素子20から信号線Y1〜Ynに流れることはないので、図2に示すように、データドライバによって階調に応じた電流値の書込電流(引抜電流)が矢印Aの通り、信号線Y1〜Ynに流れ、サブピクセルPi,jにおいては給電配線90及び供給線Ziから駆動トランジスタ23のドレイン−ソース間、スイッチトランジスタ21のドレイン−ソース間を介して信号線Yjに向かった書込電流(引抜電流)が流れる。このように駆動トランジスタ23のドレイン−ソース間を流れる電流の電流値は、データドライバによって一義的に制御され、データドライバは、外部から入力された階調に応じて書込電流(引抜電流)の電流値を設定する。書込電流(引抜電流)が流れている間、i行目のPi,1〜Pi,nの各駆動トランジスタ23のゲート23g−ソース23s間の電圧は、それぞれ信号線Y1〜Ynに流れる書込電流(引抜電流)の電流値、つまり駆動トランジスタ23のVg−Ids特性の経時変化にかかわらず駆動トランジスタ23のドレイン23d−ソース23s間を流れる書込電流(引抜電流)の電流値に見合うように強制的に設定され、この電圧のレベルに従った大きさの電荷がキャパシタ24にチャージされて、書込電流(引抜電流)の電流値が駆動トランジスタ23のゲート23g−ソース23s間の電圧のレベルに変換される。その後の発光期間では、走査線Xiがローレベルになり、スイッチトランジスタ21及び保持トランジスタ22がオフ状態となるが、オフ状態の保持トランジスタ22によってキャパシタ24の電極24A側の電荷が閉じ込められてフローティング状態になり、駆動トランジスタ23のソース23sの電圧が選択期間から発光期間に移行する際に変調しても、駆動トランジスタ23のゲート23g−ソース23s間の電位差がそのまま維持される。この発光期間のうち、いずれの行の選択期間でもない間、つまり、クロック信号が給電配線90及び供給線Ziの電位が有機EL素子20の対向電極20c及び給電配線90の電位Vcomより高いハイレベルの間、より高電位の給電配線90及び供給線Ziから駆動トランジスタ23のドレイン−ソース間を介して有機EL素子20に駆動電流が矢印Bの方向に流れ、有機EL素子20が発光する。駆動電流の電流値は駆動トランジスタ23のゲート23g−ソース23s間の電圧に依存するため、発光期間における駆動電流の電流値は、選択期間における書込電流(引抜電流)の電流値に等しくなる。また発光期間において、いずれかの行の選択期間の間、つまりクロック信号がローレベルである時は、給電配線90及び供給線Ziの電位が対向電極20c及び給電配線90の電位Vcom以下であるので、有機EL素子20に駆動電流は流れず発光しない。
In the selection period of the scan line X i, from the shift pulse to the i-th scanning line X i is output, the
何れの駆動方法においても、スイッチトランジスタ21は、駆動トランジスタ23のソース23sと、信号線Yとの間における電流のオン(選択期間)・オフ(発光期間)を行うものとして機能するようになっている。また、保持トランジスタ22は、選択期間に駆動トランジスタ23のドレイン23d−ソース23s間に電流が流れることができる状態にし、発光期間に駆動トランジスタ23のゲート23g−ソース23s間に印加した電圧を保持するものとして機能するようになっている。そして、駆動トランジスタ23は、発光期間中に供給線Z及び給電配線90がハイレベルになった時に、階調に応じた大きさの電流を有機EL素子20に流して有機EL素子20を駆動するものとして機能するようになっている。
In any driving method, the
以上のように、給電配線90,90,…をそれぞれ流れる電流の大きさは一列の供給線Ziに接続されたn個の有機EL素子20に流れる駆動電流の大きさの和になるので、VGA以上の画素数で動画駆動するための選択期間に設定した場合、給電配線90,90,…のそれぞれの寄生容量が増大してしまい、トランジスタ21〜23のような薄膜トランジスタのゲート電極又はソース、ドレイン電極を構成する薄膜からなる配線ではn個の有機EL素子20に書込電流(つまり駆動電流)を流すには抵抗が高すぎるが、本実施形態では、サブピクセルP1,1〜Pm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極とは異なる導電層によって給電配線90,90,…をそれぞれ構成しているので各給電配線90,90,…による電圧降下は小さくなり、短い選択期間であっても遅延なく十分に書込電流(引抜電流)を流すことができる。そして、給電配線90,90,…を厚くすることで給電配線90,90,…を低抵抗化したので、給電配線90,90,…の幅を狭くすることができる。そのため、ボトムエミッションの場合、画素開口率の減少を最小限に抑えることができる。
As described above, the magnitude of the current flowing through each of the
同様に、発光期間に共通配線91に流れる駆動電流の大きさは、選択期間に給電配線90に流れる書込電流(引抜電流)の大きさと同じであるが、共通配線91は、サブピクセルP1,1〜Pm,nの薄膜トランジスタのゲート電極やソース、ドレイン電極を構成する導電層とは異なる導電層を用いているので十分な厚さにすることができるため、共通配線91を低抵抗化することができ、さらに対向電極20c自体が薄膜化してより高抵抗になっても対向電極20cの電圧を面内で一様にすることができる。従って、仮に全てのサブピクセル電極20aに同じ電位を印加した場合でも、どの有機EL層20bの発光強度もほぼ等しくなり、面内の発光強度を一様することができる。また、ELディスプレイパネル1をトップエミッション型として用いた場合、対向電極20cをより薄膜化ことが可能なので、有機EL層20bを発した光が対向電極20cを透過中に減衰し難くなる。更に、平面視して水平方向に隣り合うサブピクセル電極20aの間に共通配線91が設けられているため、画素開口率の減少を最小限に抑えることができる。
Similarly, the magnitude of the drive current flowing through the
さらに、サブピクセル電極20a、20a間の非画素領域に配置された信号線Y1〜Ynの上方に共通配線91群を配置したので、サブピクセル電極20aの面積を小さくせずに済む。
Furthermore, since the
上述した二通りの駆動方法のうち第二のディスプレイパネル1の駆動方法でディスプレイパネル1においては、給電配線90,90,…は、絶縁基板2の第二の周縁部の引き回し配線99、端子部90d及び端子部90eを介して外部の発振回路からのクロック信号により等電位となるため、すみやかに有機EL素子20、20……から給電配線90,90,…全体に電流を供給することができる。
In the
第一及び第二のELディスプレイパネル1の共通配線91,91,…は、絶縁基板2の第三周縁部及び第四周縁部に設けられた引き回し配線95、95によって互いに接続され、共通電圧Vcomが印加されている。共通配線91,91,…及び引き回し配線95、95は、走査線X1〜Xm、信号線Y1〜Yn、供給線Z1〜Zmと電気的に絶縁されている。
The
[変形例1]
本実施形態では、各トランジスタ21,22,23は、Nチャンネル型の電界効果トランジスタであるが、本実施形態に限定されず、Pチャンネル型の電界効果トランジスタであってもよい。この場合、図2に示す回路構成では、各トランジスタ21,22,23のソース21s,22s,23sと、ドレイン21d,22d,23dの関係が逆となる。例えば、駆動トランジスタ23がPチャネル型の電界効果トランジスタの場合には、駆動トランジスタ23のドレイン23dが有機EL素子20のサブピクセル電極20aに導通され、ソース23sが供給線Zに導通されている。また駆動信号の波形が逆位相になる。
[Modification 1]
In this embodiment, each of the
[変形例2]
また、本実施形態では、信号線Yがゲートレイヤーからパターニングされたものであるが、本実施形態に限定されず、信号線Yがドレインレイヤーからパターニングされたものであってもよい。この場合、走査線X及び供給線Zがゲートレイヤーからパターニングされたものとなり、信号線Yが走査線X及び供給線Zよりも上層となる。
[Modification 2]
In the present embodiment, the signal line Y is patterned from the gate layer. However, the present invention is not limited to this embodiment, and the signal line Y may be patterned from the drain layer. In this case, the scanning line X and the supply line Z are patterned from the gate layer, and the signal line Y is an upper layer than the scanning line X and the supply line Z.
[変形例3]
さらに、本実施形態では、1ドットのサブピクセルP当たり3つのトランジスタ21,22,23が具備されているが、本実施形態に限定されず、1ドットのサブピクセルP当たり1又は複数のトランジスタが具備され、これらトランジスタを用いてアクティブマトリクス方式により駆動することができるディスプレイパネルであってもよい。
[Modification 3]
Further, in the present embodiment, three
[変形例4]
さらに、本実施形態では、画素3は3つのサブピクセルPr,Pg,Pbから構成されているが、本実施形態に限定されず、赤、緑、青の各色の中間色からなるサブピクセルを含んで構成されていてもよい。
[Modification 4]
Furthermore, in the present embodiment, the
[変形例5]
また、上記各実施形態では、対向電極20cを有機EL素子20のカソードとし、サブピクセル電極20aを有機EL素子20のアノードとしたが、対向電極20cを有機EL素子20のアノードとし、サブピクセル電極20aを有機EL素子20のカソードとしてもよい。
[変形例6]
また上記各実施形態では、各選択配線89は、スイッチトランジスタ21及び保持トランジスタ22の両方に接続されたが行毎のスイッチトランジスタ21のゲート21gに接続されたスイッチトランジスタ用選択配線と、スイッチトランジスタ用選択配線と分離して行毎の保持トランジスタ22のゲート22gに接続された保持トランジスタ用選択配線と、によって構成されてもよい。
[Modification 5]
In each of the above embodiments, the
[Modification 6]
In each of the above embodiments, each
1 ディスプレイパネル
2 絶縁基板
20a サブピクセル電極
20b 有機EL層
20c 対向電極
21 スイッチトランジスタ
22 保持トランジスタ
23 駆動トランジスタ
21d,22d,23d ドレイン
21s,22s,23s ソース
21g,22g,23g ゲート
31 トランジスタ保護絶縁膜
34 第一溝
35 第二溝
50 トランジスタアレイ基板
71 バンク
89 選択配線
90 給電配線
91 共通配線
Pr,Pg,Pb サブピクセル
DESCRIPTION OF
Claims (12)
前記基板上に、トランジスタを備えた複数の画素回路と、
前記各トランジスタの上方を被覆するように形成され、表面に行方向に沿った溝が形成された絶縁膜と、
前記溝に埋設され、前記複数の画素回路にそれぞれ接続され、前記トランジスタのゲート、ソース、ドレインとは異なる導電層を有する複数の給電配線と、
前記複数の給電配線の各々の上及び当該給電配線の周囲の前記絶縁膜上に、前記給電配線の延在方向に沿ってそれぞれ形成された複数の導電性ラインと、
前記複数の導電性ラインを覆い、前記行方向及び列方向に格子状に形成された突条絶縁膜と、
前記突条絶縁膜のうち前記列方向に延在している部分上に形成されたバンクと、
前記絶縁膜上にそれぞれ設けられ、前記突条絶縁膜に囲まれた複数の画素電極と、
対向電極と、
前記複数の画素電極と前記対向電極との間で前記突条絶縁膜に囲まれた発光層と、
を具備することを特徴とするディスプレイパネル。 A substrate,
A plurality of pixel circuits including transistors on the substrate;
An insulating film formed so as to cover the upper side of each of the transistors and having grooves along the row direction formed on the surface;
A plurality of power supply wirings embedded in the trenches and connected to the plurality of pixel circuits, respectively, and having a conductive layer different from the gate, source, and drain of the transistor;
A plurality of conductive lines respectively formed along the extending direction of the power supply wiring on each of the plurality of power supply wirings and on the insulating film around the power supply wiring;
A ridge insulating film covering the plurality of conductive lines and formed in a lattice shape in the row direction and the column direction;
A bank formed on a portion of the protrusion insulating film extending in the column direction;
A plurality of pixel electrodes each provided on the insulating film and surrounded by the protrusion insulating film;
A counter electrode;
A light emitting layer surrounded by the protrusion insulating film between the plurality of pixel electrodes and the counter electrode;
A display panel comprising:
前記給電配線は、前記駆動トランジスタのソース、ドレインの一方に接続されていることを特徴とする請求項3に記載のディスプレイパネル。 The embedded in the groove, further comprising the connected selection line to at least one of the switching transistor and the holding transistor,
The display panel according to claim 3, wherein the power supply wiring is connected to one of a source and a drain of the driving transistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005007852A JP4792748B2 (en) | 2005-01-14 | 2005-01-14 | Display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005007852A JP4792748B2 (en) | 2005-01-14 | 2005-01-14 | Display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006195255A JP2006195255A (en) | 2006-07-27 |
JP4792748B2 true JP4792748B2 (en) | 2011-10-12 |
Family
ID=36801377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005007852A Expired - Fee Related JP4792748B2 (en) | 2005-01-14 | 2005-01-14 | Display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792748B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5982147B2 (en) * | 2011-04-01 | 2016-08-31 | 株式会社半導体エネルギー研究所 | Light emitting device |
KR102185787B1 (en) * | 2013-12-18 | 2020-12-03 | 삼성디스플레이 주식회사 | Display device |
CN115512661A (en) * | 2022-10-25 | 2022-12-23 | 京东方科技集团股份有限公司 | Array substrate, manufacturing method thereof, display panel and display device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203080A (en) * | 2000-01-21 | 2001-07-27 | Nec Corp | Display device |
JP4339000B2 (en) * | 2002-03-26 | 2009-10-07 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
JP3970110B2 (en) * | 2002-06-27 | 2007-09-05 | カシオ計算機株式会社 | CURRENT DRIVE DEVICE, ITS DRIVE METHOD, AND DISPLAY DEVICE USING CURRENT DRIVE DEVICE |
JP2004101948A (en) * | 2002-09-10 | 2004-04-02 | Dainippon Printing Co Ltd | Display device and its manufacturing method |
JP2004227870A (en) * | 2003-01-21 | 2004-08-12 | Toshiba Matsushita Display Technology Co Ltd | El display device |
-
2005
- 2005-01-14 JP JP2005007852A patent/JP4792748B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006195255A (en) | 2006-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812861B1 (en) | Display panel | |
KR100758062B1 (en) | Display panel | |
KR20060053228A (en) | Display and array substrate | |
JP4706296B2 (en) | Display panel | |
EP1735835A2 (en) | Display panel | |
JP4217834B2 (en) | Display panel | |
JP4792748B2 (en) | Display panel | |
JP7510483B2 (en) | Organic electroluminescent display device | |
JP4747543B2 (en) | Display panel | |
JP4379278B2 (en) | Transistor array substrate and display panel | |
JP5212683B2 (en) | Transistor panel and manufacturing method thereof | |
JP4687179B2 (en) | Display panel | |
JP4192879B2 (en) | Display panel | |
JP5212405B2 (en) | Display panel | |
KR102632118B1 (en) | Display device having minimized bezel | |
JP4379285B2 (en) | Display panel | |
JP4893753B2 (en) | Display panel | |
JP2006100727A (en) | Display panel | |
KR100835032B1 (en) | Display panel | |
JP2021052088A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4792748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |