JP4792666B2 - Stencil mask, manufacturing method thereof and exposure method - Google Patents
Stencil mask, manufacturing method thereof and exposure method Download PDFInfo
- Publication number
- JP4792666B2 JP4792666B2 JP2001186840A JP2001186840A JP4792666B2 JP 4792666 B2 JP4792666 B2 JP 4792666B2 JP 2001186840 A JP2001186840 A JP 2001186840A JP 2001186840 A JP2001186840 A JP 2001186840A JP 4792666 B2 JP4792666 B2 JP 4792666B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon oxide
- oxide thin
- stencil mask
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電子線やイオンビームなどの荷電粒子線露光に用いられるステンシルマスク、その製造方法、及び露光方法に関する。
【0002】
【従来の技術】
近年、半導体素子の微細化が急速に進んでいる。そのような微細パターンを有する素子の製造技術として、様々な露光技術が開発されてきた。例えば、電子線部分一括露光や電子線ステッパー露光のような電子線を用いる露光法、イオンを用いる露光法、真空紫外域の光を用いる露光法、極紫外域の光を用いる露光法等がある。
【0003】
これらのうち、電子線を用いる露光法として、電子線を用いて等倍露光を行う方法が、特許第2951947号公報において提案されている。この方法は、従来の電子線を用いる露光法に比べて、電子ビームの加速電圧が20分の1であるという特徴を有する。
【0004】
等倍露光用に用いられるステンシルマスクでは、マスクパターンの加工精度が重要である。特に、マスクの膜厚とマスクパターンの線幅(電子ビームの透過孔の径)との比であるアスペクト比が問題となる。マスクパターンは、ドライエッチングにより加工されるが、アスペクト比は、通常、10程度である。従って、例えば、線幅100nmのパターンを形成するには、マスクの膜厚は、1μm程度が限界となる。
【0005】
そこで、上述の特許第2951947号公報では、単結晶シリコンからなるステンシルマスクにおいて、厚さ0.2μm乃至1.0μmとすることが開示されている。しかし、この特許公報には、このような単結晶シリコンからなるステンシルマスクの製造方法については、何ら記載されていない。
【0006】
通常、ステンシルマスクを構成する薄膜の材質として単結晶シリコンを用いる場合、薄膜を支えてマスクの平面性を維持するために、基板が必要である。この基板としては、加工性や入手容易性の点から、単結晶シリコンが用いられている。そして、エッチングにより薄膜の微細加工を行うため、2枚の単結晶シリコン基板によりシリコン酸化膜を挟んだ構造のSOI(Silicon On Insulator)基板を用い、マスクパターンは、一方の単結晶シリコン基板を研磨して所定の膜厚にし、次いでパターニングすることにより作製されている。この時、SOI基板の中間層であるシリコン酸化膜は、マスクパターンを加工する際のエッチングストッパーとして機能する。
【0007】
しかし、このような方法では、単結晶シリコン基板を上述の0.2μm〜1.0μmの薄膜まで研磨することは極めて困難である。また、このような膜厚では、ステンシルマスクの製造工程において、シリコン酸化膜の応力により、薄膜化された単結晶シリコン基板に亀裂が入るという問題がある。
【0008】
このため、シリコン酸化膜上に形成された単結晶シリコン薄膜に対し、応力調整の工程が必要となるが、そうした場合、製造工程が増えるため、タクトタイムが長くなるという問題が生ずる。
【0009】
【発明が解決しようとする課題】
本発明は、このような事情の下になされ、薄膜化が容易で、応力制御を行うことが可能であるとともに、電子線照射特性の優れたステンシルマスクを提供することを目的とする。
【0010】
本発明の他の目的は、そのようなステンシルマスクを製造する方法を提供することにある。
【0011】
本発明の更に他の目的は、そのようなステンシルマスクを用いた荷電粒子線の露光方法を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するため、本発明は、開口部を有する基体と、この基体により周縁部が支持され、周縁部以外の部分が前記開口部から露出するマスク母体とを具備し、前記マスク母体は、荷電粒子線が透過する透過孔パターンを有する酸化シリコン薄膜の単層からなり、前記酸化シリコン薄膜は、0.1μm以上、5μm以下の厚みを有し、前記酸化シリコンのシリコンと酸素の原子比が2:1以上、1:2以下であることを特徴とするステンシルマスクを提供する。
【0013】
このような本発明のステンシルマスクによると、マスク母体を酸化シリコン薄膜により構成しているため、シリコンと酸素との原子比を2:1以上、1:2以下に制御することにより、酸化シリコン薄膜に加わる応力の設計・制御が可能となり、また低抵抗化を図ることができる。
【0014】
また、酸化シリコン薄膜は、反応性蒸着法やCVD等により容易に成膜することができ、加工性に優れ、所望のアスペクト比のパターンを高精度で形成することができるので、プロセスの設計、制御が容易であり、荷電粒子線照射特性に優れたステンシルマスクを得ることを可能とする。
【0015】
本発明のステンシルマスクにおいて、酸化シリコン薄膜は、0.1μm以上、5μm以下の厚みを有する。この範囲の膜厚は、単結晶シリコンでは成膜が困難であったが、反応性蒸着法やCVD法等により、制御性よく、容易に得ることが可能である。
【0016】
また、酸化シリコン薄膜は、シリコンと酸素の原子比が2:1以上、1:2以下である。このような酸化シリコン薄膜は、応力制御が可能な原子比範囲の膜であって、導電性を有するため、チャージアップを防止することが出来る。
【0017】
また、本発明は、基体上に、反応性蒸着法により、0.1μm以上、5μm以下の厚みを有し、シリコンと酸素の原子比が2:1以上、1:2以下である酸化シリコン薄膜の単層を成膜する工程、前記酸化シリコン薄膜をパターニングする工程、および前記基体の、酸化シリコン薄膜とは反対側を選択的にエッチングして、開口部を形成し、前記酸化シリコン薄膜を露出する工程を具備するステンシルマスクの製造方法を提供する。
【0018】
更に、本発明は、基体上に、有機原料ガスを用いたプラズマCVD法により、0.1μm以上、5μm以下の厚みを有し、シリコンと酸素の原子比が2:1以上、1:2以下である酸化シリコン薄膜の単層を成膜する工程、前記酸化シリコン薄膜をパターニングする工程、および前記基体の、酸化シリコン薄膜とは反対側を選択的にエッチングして、開口部を形成し、前記酸化シリコン薄膜を露出する工程を具備するステンシルマスクの製造方法を提供する。
【0020】
これらの製造方法によると、荷電粒子線照射特性に優れたステンシルマスクを、加工性よく、高精度で、応力による亀裂、剥離を生ずることなく、容易に得ることが可能である。
【0021】
更に、本発明は、上述のステンシルマスクに荷電粒子線を照射し、転写パターンの形状に荷電粒子線を整形する工程を具備する荷電粒子線の露光方法を提供する。
かかる露光方法によると、試料基板上に形成されたレジストに対し、精度よいパターン露光が可能となり、その結果、半導体等のパターンの製造を、高い歩留まりで行うことが出来る。
【0022】
【発明の実施の形態】
以下、図面を参照して、本発明の一態様に係るステンシルマスクについて説明する。
【0023】
図1は、本発明の一態様に係るステンシルマスクを示す断面図である。図1において、ステンシルマスク1は、開口部が形成された単結晶シリコンウェハ2上に、所定の透過孔パターンを有し、酸素および/または窒素を含むシリコン化合物薄膜からなるマスク母体3を形成することにより構成されている。
【0024】
支持基板は、単結晶シリコンの他に、ガリウム−砒素、またはインジウム−燐などの半導体材料を用いることもできる。
【0025】
マスク母体3を構成するシリコン化合物薄膜としては、酸化シリコン膜、窒化シリコン膜、および酸窒化シリコン膜がある。
【0026】
シリコン化合物薄膜の膜厚は、0.1μm以上、5μm以下であることが望ましい。膜厚が薄すぎると、スループットを上げるために電流値を上昇させた場合、シリコン化合物薄膜が溶解する可能性があり、厚すぎると、マスクパターンの加工精度を高くすることが出来ない。
【0027】
以上のように構成される本実施形態に係るステンシルマスクでは、マスク母体として、従来用いられていた単結晶シリコン薄膜に代わり、酸素および/または窒素を含むシリコン化合物薄膜を用いているため、電子線照射耐性および導電性等の電子線照射に優れ、かつ薄い膜厚の薄膜の形成が可能であるため、所望のアスペクト比のパターンを高精度で形成することが可能である。
【0028】
次に、以上説明したステンシルマスクの製造プロセスについて、図2〜図4を参照して説明する。
【0029】
まず、図2に示すように、単結晶シリコン基板11上に、反応性蒸着法またはプラズマCVD法により、酸素および/または窒素を含むシリコン化合物薄膜12を形成する。
【0030】
次に、図3に示すように、シリコン化合物薄膜12をパターニングして、所定の透過孔パターンを有するマスク母体13を形成する。この透過孔パターン形成プロセスは、シリコン化合物薄膜12上へのレジストパターンの形成工程、このレジストパターンをマスクとして用いてシリコン化合物薄膜12をドライエッチングする工程、レジストパターンの剥離工程という工程を順に経て行われる。
【0031】
レジストパターンを形成するための露光は、電子線レジストを用いた電子線直描、フォトレジストを用いたステッパー露光等を好適に用いることができる。
【0032】
また、シリコン化合物薄膜12をドライエッチングする際、レジストのエッチング耐性が不足している場合は、クロム、タングステン、タンタル、チタン、ニッケル、アルミニウム等の金属、これらの金属を含む合金、あるいはこれらの金属または合金と酸素、窒素、炭素等との金属化合物等をエッチングマスクとして用いることが出来る。これらのエッチングマスクは、各種薄膜形成法によって形成することができる。例えば、スパッタ法、CVD法、蒸着法等の形成方法がある。
【0033】
ドライエッチングについては、ドライエッチング方法やエッチング条件等は特に制限されない。エッチングに使用するガスとしては、例えば、SF6ガス、CF4ガスといったフッ素系ガスを主体とした混合ガス、Cl2ガス、SiCl4ガスといった塩素系ガスを主体とした混合ガス、HBrガスといった臭素系ガスを主体とした混合ガス等が挙げられる。また、ドライエッチング装置としては、RIE、マグネトロンRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたドライエッチング装置が挙げられる。
【0034】
その後、図4に示すように、単結晶シリコン基板11に開口部14を形成することにより、ステンシルマスクが完成する。
【0035】
この工程には、ドライエッチング、ウェットエッチング、超音波加工、サンドブラスト等を好適に用いることができる。尚、シリコン化合物薄膜12のパターニング工程、単結晶シリコン基板11への開口部の形成工程は、どちらを先に行っても良い。
【0036】
【実施例】
以下、本発明の具体的な実施例について、図面を参照して詳細に説明する。
【0037】
実施例1
図2〜図4を参照して、本発明の一実施例に係るステンシルマスクの製造工程について説明する。
厚み525μmの単結晶シリコン基板11上に、真空蒸着装置を用いた反応性蒸着により、酸化シリコン膜12を形成した。
【0038】
反応性蒸着の条件は次の通りである。
原料:SiO
反応ガス:O2(+5%オゾン)
反応圧力:10−8〜10−4Torr
成膜速度:1〜2オングストローム/秒
膜厚:500nm。
【0039】
以上のように形成した酸化シリコン膜12上に、電子線レジスト(図示せず)を0.5μmの厚さに塗布し、これに加速電圧20kVの電子線描画機を用いて描画し、その後専用のアルカリ現像液を用いて現像をおこない、レジストパターン(図示せず)を形成した。
【0040】
次に、レジストパターンをマスクとして用いて、プラズマエッチング装置を用い、エッチャントとしてSF6を用いて、酸化シリコン膜12をドライエッチングして、図3に示すように、パターン13を形成した。
【0041】
次に、レジストパターンを剥離し、プラズマCVD(Chemical Vapor Deposition)装置を用いて、全面にシリコン窒化膜からなる保護膜(図示せず)を形成した後、ドライエッチングにより単結晶シリコン基板11の開口部形成領域上の保護膜を除去した。
【0042】
次いで、約90℃に加熱したKOH水溶液のエッチング液に収容し、保護膜をマスクとして用いて、単結晶シリコン基板11を面方位に沿った異方性エッチングを行い、開口部を形成した。次に、保護膜を約170℃の熱リン酸でエッチング除去して、図4に示すように、ステンシルマスクを完成した。
【0043】
以上のように製造されたステンシルマスクでは、酸化シリコン膜12は膜厚が500nmと非常に薄く、かつ応力が低いため、剥離や亀裂が生ずることがなく、また抵抗が低いため、別途金属膜を設ける必要がない。また、酸化シリコン膜12は加工性が良好であるため、得られたステンシルマスクは、パターン精度が高く、荷電粒子線照射特性に優れたものであった。
【0044】
実施例2
平行平板型プラズマCVD装置を用いて、以下の条件のプラズマCVDにより、酸化シリコン膜12を形成したことを除いて、実施例1と同様にして、ステンシルマスクを製造した。
【0045】
原料ガス:TEOS+O2 (0−20%
反応圧力:5Pa
高周波電力:100W
膜厚:500nm。
【0046】
本実施例においても、実施例1と同様の効果が得られた。
【0047】
実施例3
LPCVD装置を用いて、以下の条件のLPCVDにより、窒化シリコン膜を形成したことを除いて、実施例1と同様にして、ステンシルマスクを製造した。
【0048】
原料ガス:SiH2CI2 + NH3(10〜50%)
反応圧力:30〜60Pa
膜厚:500nm
本実施例においても、実施例1と同様の効果が得られた。
【0049】
【発明の効果】
以上、詳細に説明したように、本発明によると、マスク母体をシリコン化合物薄膜により構成しているため、反応性蒸着やCVD等により容易に成膜することができ、加工プロセスの設計、制御が容易であり、加工性に優れ、所望のアスペクト比のパターンを高精度で形成することができ、その結果、荷電粒子線照射特性に優れたステンシルマスクを得ることが出来る。
【0050】
また、本発明の製造方法によると、荷電粒子線照射特性に優れたステンシルマスクを、高精度で、応力による亀裂、剥離を生ずることなく、容易に得ることが可能である。
【0051】
更に、本発明の露光方法によると、試料基板上に形成されたレジストに対し、精度よいパターン露光が可能となり、その結果、半導体等のパターンの製造を、高い歩留まりで行うことが出来る。
【図面の簡単な説明】
【図1】本発明の一態様に係るステンシルマスクを示す断面図。
【図2】本発明の一態様に係るステンシルマスクの製造プロセスを示す断面図。
【図3】本発明の一態様に係るステンシルマスクの製造プロセスを示す断面図。
【図4】本発明の一態様に係るステンシルマスクの製造プロセスを示す断面図。
【符号の説明】
1…ステンシルマスク
2,11…単結晶シリコン基板
3,13…マスク母体
12…シリコン化合物薄膜
14…開口部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a stencil mask used for exposure of charged particle beams such as an electron beam and an ion beam, a manufacturing method thereof, and an exposure method.
[0002]
[Prior art]
In recent years, miniaturization of semiconductor elements has been progressing rapidly. Various exposure techniques have been developed as a technique for manufacturing an element having such a fine pattern. For example, there are exposure methods using electron beams such as partial exposure of electron beams and electron stepper exposure, exposure methods using ions, exposure methods using light in the vacuum ultraviolet region, exposure methods using light in the extreme ultraviolet region, etc. .
[0003]
Among these, as an exposure method using an electron beam, a method of performing equal magnification exposure using an electron beam is proposed in Japanese Patent No. 2951947. This method has a feature that the acceleration voltage of an electron beam is 1/20 as compared with a conventional exposure method using an electron beam.
[0004]
In the stencil mask used for the same magnification exposure, the processing accuracy of the mask pattern is important. In particular, the aspect ratio, which is the ratio between the mask film thickness and the mask pattern line width (electron beam transmission hole diameter), is a problem. The mask pattern is processed by dry etching, but the aspect ratio is usually about 10. Therefore, for example, in order to form a pattern with a line width of 100 nm, the thickness of the mask is limited to about 1 μm.
[0005]
Therefore, the above-mentioned Japanese Patent No. 2951947 discloses that a stencil mask made of single crystal silicon has a thickness of 0.2 μm to 1.0 μm. However, this patent publication does not describe any method for manufacturing such a stencil mask made of single crystal silicon.
[0006]
Usually, when single crystal silicon is used as the material of the thin film constituting the stencil mask, a substrate is required to support the thin film and maintain the flatness of the mask. As this substrate, single crystal silicon is used from the viewpoint of processability and availability. Then, in order to perform microfabrication of the thin film by etching, an SOI (Silicon On Insulator) substrate having a structure in which a silicon oxide film is sandwiched between two single crystal silicon substrates is used, and the mask pattern is obtained by polishing one single crystal silicon substrate. Thus, the film thickness is made to a predetermined thickness and then patterned. At this time, the silicon oxide film that is an intermediate layer of the SOI substrate functions as an etching stopper when the mask pattern is processed.
[0007]
However, with such a method, it is extremely difficult to polish the single crystal silicon substrate to the above-mentioned thin film of 0.2 μm to 1.0 μm. Further, with such a film thickness, there is a problem that a thin single crystal silicon substrate is cracked by the stress of the silicon oxide film in the manufacturing process of the stencil mask.
[0008]
For this reason, a stress adjustment process is required for the single crystal silicon thin film formed on the silicon oxide film. In such a case, however, the manufacturing process is increased, resulting in a problem that the tact time is increased.
[0009]
[Problems to be solved by the invention]
An object of the present invention is to provide a stencil mask which is made under such circumstances, can be easily formed into a thin film, can perform stress control, and has excellent electron beam irradiation characteristics.
[0010]
It is another object of the present invention to provide a method for manufacturing such a stencil mask.
[0011]
Still another object of the present invention is to provide a charged particle beam exposure method using such a stencil mask.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention comprises a base having an opening, and a mask base whose peripheral part is supported by the base and a part other than the peripheral part is exposed from the opening. , the charged particle beam Ri is Do a single layer of silicon oxide thin film having a transmission hole pattern of transmission, the silicon oxide thin film, 0.1 [mu] m or more, has a thickness of less than 5 [mu] m, silicon and atoms of oxygen of the silicon oxide A stencil mask characterized in that the ratio is 2: 1 or more and 1: 2 or less is provided.
[0013]
According to such a stencil mask of the present invention, since the mask base is composed of a silicon oxide thin film, the silicon oxide thin film is controlled by controlling the atomic ratio of silicon to oxygen to 2: 1 or more and 1: 2 or less. It is possible to design and control the stress applied to the film, and to reduce the resistance.
[0014]
In addition, a silicon oxide thin film can be easily formed by a reactive vapor deposition method, CVD, etc., has excellent workability, and can form a pattern with a desired aspect ratio with high accuracy. Control is easy and it is possible to obtain a stencil mask with excellent charged particle beam irradiation characteristics.
[0015]
In the stencil mask of the present invention, the silicon oxide thin film has a thickness of 0.1 μm or more and 5 μm or less . Film thicknesses in this range were difficult to form with single crystal silicon, but can be easily obtained with good controllability by reactive vapor deposition or CVD.
[0016]
The silicon oxide thin film has an atomic ratio of silicon to oxygen of 2: 1 or more and 1: 2 or less . Such a silicon oxide thin film is a film having an atomic ratio range in which stress control is possible, and has conductivity, so that charge-up can be prevented.
[0017]
The present invention also provides a silicon oxide thin film having a thickness of 0.1 μm or more and 5 μm or less and a silicon / oxygen atomic ratio of 2: 1 or more and 1: 2 or less on a substrate by reactive vapor deposition. Forming a single layer, patterning the silicon oxide thin film, and selectively etching the opposite side of the substrate from the silicon oxide thin film to form an opening and exposing the silicon oxide thin film The manufacturing method of the stencil mask which comprises the process to perform is provided.
[0018]
Furthermore, the present invention has a thickness of 0.1 μm or more and 5 μm or less on a substrate by a plasma CVD method using an organic source gas , and an atomic ratio of silicon to oxygen is 2: 1 or more and 1: 2 or less. step of forming a single-layer silicon oxide film is, step for patterning the silicon oxide film, and the substrate, the silicon oxide film by selectively etching the opposite side, to form an opening, wherein A method for manufacturing a stencil mask comprising a step of exposing a silicon oxide thin film is provided.
[0020]
According to these manufacturing methods, it is possible to easily obtain a stencil mask excellent in charged particle beam irradiation characteristics with high workability and high accuracy without causing cracks and peeling due to stress.
[0021]
Furthermore, the present invention provides a charged particle beam exposure method comprising a step of irradiating the above stencil mask with a charged particle beam and shaping the charged particle beam into the shape of a transfer pattern.
According to such an exposure method, it is possible to perform pattern exposure with high accuracy on the resist formed on the sample substrate. As a result, it is possible to manufacture a pattern of a semiconductor or the like with a high yield.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a stencil mask according to one embodiment of the present invention will be described with reference to the drawings.
[0023]
FIG. 1 is a cross-sectional view illustrating a stencil mask according to one embodiment of the present invention. In FIG. 1, a
[0024]
For the supporting substrate, a semiconductor material such as gallium-arsenic or indium-phosphorus can be used in addition to single crystal silicon.
[0025]
Examples of the silicon compound thin film constituting the mask base 3 include a silicon oxide film, a silicon nitride film, and a silicon oxynitride film.
[0026]
The film thickness of the silicon compound thin film is desirably 0.1 μm or more and 5 μm or less. If the film thickness is too thin, the silicon compound thin film may be dissolved if the current value is increased in order to increase the throughput. If it is too thick, the mask pattern processing accuracy cannot be increased.
[0027]
In the stencil mask according to the present embodiment configured as described above, since a silicon compound thin film containing oxygen and / or nitrogen is used as the mask base instead of the conventionally used single crystal silicon thin film, an electron beam is used. Since a thin film having a thin film thickness can be formed with excellent irradiation resistance and electron beam irradiation such as conductivity, a pattern with a desired aspect ratio can be formed with high accuracy.
[0028]
Next, the manufacturing process of the stencil mask described above will be described with reference to FIGS.
[0029]
First, as shown in FIG. 2, a silicon compound
[0030]
Next, as shown in FIG. 3, the silicon compound
[0031]
As the exposure for forming the resist pattern, electron beam direct drawing using an electron beam resist, stepper exposure using a photoresist, or the like can be suitably used.
[0032]
Further, when the silicon compound
[0033]
For dry etching, the dry etching method and etching conditions are not particularly limited. Examples of the gas used for etching include a mixed gas mainly containing a fluorine-based gas such as SF 6 gas and CF 4 gas, a mixed gas mainly containing a chlorine-based gas such as Cl 2 gas and SiCl 4 gas, and a bromine such as HBr gas. Examples thereof include a mixed gas mainly composed of a system gas. Examples of the dry etching apparatus include a dry etching apparatus using a discharge method such as RIE, magnetron RIE, ECR, ICP, microwave, helicon wave, and NLD.
[0034]
Then, as shown in FIG. 4, the opening
[0035]
In this step, dry etching, wet etching, ultrasonic processing, sandblasting, or the like can be suitably used. Note that either the patterning step of the silicon compound
[0036]
【Example】
Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.
[0037]
Example 1
With reference to FIGS. 2-4, the manufacturing process of the stencil mask which concerns on one Example of this invention is demonstrated.
A
[0038]
The conditions for reactive vapor deposition are as follows.
Raw material: SiO
Reaction gas: O 2 (+ 5% ozone)
Reaction pressure: 10 −8 to 10 −4 Torr
Deposition rate: 1-2 angstrom / second Film thickness: 500 nm.
[0039]
On the
[0040]
Next, the
[0041]
Next, the resist pattern is peeled off, a protective film (not shown) made of a silicon nitride film is formed on the entire surface using a plasma CVD (Chemical Vapor Deposition) apparatus, and then the opening of the single
[0042]
Next, it was accommodated in an etching solution of KOH aqueous solution heated to about 90 ° C., and the single
[0043]
In the stencil mask manufactured as described above, the
[0044]
Example 2
A stencil mask was manufactured in the same manner as in Example 1 except that the
[0045]
Source gas: TEOS + O2 (0-20%
Reaction pressure: 5 Pa
High frequency power: 100W
Film thickness: 500 nm.
[0046]
Also in this example, the same effect as in Example 1 was obtained.
[0047]
Example 3
A stencil mask was manufactured in the same manner as in Example 1 except that a silicon nitride film was formed by LPCVD using the LPCVD apparatus under the following conditions.
[0048]
Source gas: SiH 2 CI 2 + NH 3 (10-50%)
Reaction pressure: 30-60 Pa
Film thickness: 500nm
Also in this example, the same effect as in Example 1 was obtained.
[0049]
【The invention's effect】
As described above in detail, according to the present invention, since the mask base is composed of a silicon compound thin film, it can be easily formed by reactive vapor deposition, CVD, etc. It is easy, has excellent workability, and can form a pattern with a desired aspect ratio with high accuracy. As a result, a stencil mask with excellent charged particle beam irradiation characteristics can be obtained.
[0050]
Moreover, according to the manufacturing method of the present invention, it is possible to easily obtain a stencil mask having excellent charged particle beam irradiation characteristics with high accuracy without causing cracks and peeling due to stress.
[0051]
Furthermore, according to the exposure method of the present invention, it is possible to perform pattern exposure with high accuracy on the resist formed on the sample substrate. As a result, it is possible to manufacture a pattern of a semiconductor or the like with a high yield.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a stencil mask according to one embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a manufacturing process of a stencil mask according to one embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a manufacturing process of a stencil mask according to one embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a manufacturing process of a stencil mask according to one embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記酸化シリコン薄膜をパターニングする工程、および
前記基体の、酸化シリコン薄膜とは反対側を選択的にエッチングして、開口部を形成し、前記酸化シリコン薄膜を露出する工程
を具備するステンシルマスクの製造方法。A single layer of a silicon oxide thin film having a thickness of 0.1 μm or more and 5 μm or less and an atomic ratio of silicon to oxygen of 2: 1 or more and 1: 2 or less is formed on the substrate by reactive vapor deposition. The process of
Manufacturing a stencil mask comprising: patterning the silicon oxide thin film; and selectively etching the opposite side of the substrate from the silicon oxide thin film to form an opening and exposing the silicon oxide thin film Method.
前記酸化シリコン薄膜をパターニングする工程、および
前記基体の、酸化シリコン薄膜とは反対側を選択的にエッチングして、開口部を形成し、前記酸化シリコン薄膜を露出する工程
を具備するステンシルマスクの製造方法。A silicon oxide thin film having a thickness of 0.1 μm or more and 5 μm or less and an atomic ratio of silicon to oxygen of 2: 1 or more and 1: 2 or less by a plasma CVD method using an organic source gas on a substrate. Forming a single layer;
Manufacturing a stencil mask comprising: patterning the silicon oxide thin film; and selectively etching the opposite side of the substrate from the silicon oxide thin film to form an opening and exposing the silicon oxide thin film Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001186840A JP4792666B2 (en) | 2001-06-20 | 2001-06-20 | Stencil mask, manufacturing method thereof and exposure method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001186840A JP4792666B2 (en) | 2001-06-20 | 2001-06-20 | Stencil mask, manufacturing method thereof and exposure method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003007589A JP2003007589A (en) | 2003-01-10 |
JP4792666B2 true JP4792666B2 (en) | 2011-10-12 |
Family
ID=19026225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001186840A Expired - Fee Related JP4792666B2 (en) | 2001-06-20 | 2001-06-20 | Stencil mask, manufacturing method thereof and exposure method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4792666B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106435473A (en) * | 2016-11-11 | 2017-02-22 | 京东方科技集团股份有限公司 | Mask plate and manufacturing method thereof and manufacturing method of organic light emitting diode display |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62106625A (en) * | 1985-11-01 | 1987-05-18 | Fujitsu Ltd | Exposure mask |
JPH04196209A (en) * | 1990-11-27 | 1992-07-16 | Matsushita Electric Ind Co Ltd | Formation of stencil mask |
JPH06244091A (en) * | 1993-02-18 | 1994-09-02 | Fujitsu Ltd | Transmission mask and its manufacture |
DE19710799A1 (en) * | 1997-03-17 | 1998-10-01 | Ibm | Membrane mask for exposure processes with short-wave radiation |
JPH11121329A (en) * | 1997-10-09 | 1999-04-30 | Nikon Corp | Manufacture of mask substrate and manufacture of mask |
-
2001
- 2001-06-20 JP JP2001186840A patent/JP4792666B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003007589A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9984889B2 (en) | Techniques for manipulating patterned features using ions | |
CN112424693B (en) | Patterning scheme to improve EUV photoresist and hard mask selectivity | |
JP2009094279A (en) | Method of forming hole pattern and manufacturing method for semiconductor | |
JP3511802B2 (en) | Method of forming metal wiring | |
JP4220229B2 (en) | Mask blank for charged particle beam exposure and method for manufacturing mask for charged particle beam exposure | |
US7067429B2 (en) | Processing method of forming MRAM circuitry | |
JP4792666B2 (en) | Stencil mask, manufacturing method thereof and exposure method | |
JP4635491B2 (en) | Stencil mask and pattern transfer method | |
WO2003017343A1 (en) | Dry developing method | |
JP4686914B2 (en) | Manufacturing method of stencil mask | |
JP4507775B2 (en) | Manufacturing method of stencil mask | |
JP4228441B2 (en) | Method for manufacturing transfer mask | |
JPH10144633A (en) | Manufacture of semiconductor device | |
JP3809754B2 (en) | Method for manufacturing transfer mask | |
US20020028394A1 (en) | Method for manufacturing a membrane mask | |
JP4729875B2 (en) | Stencil mask and pattern transfer method | |
JP4649780B2 (en) | Stencil mask, manufacturing method thereof and exposure method | |
JP4649919B2 (en) | Manufacturing method of stencil mask | |
JP2005039082A (en) | Mask blank, stencil mask, method for manufacturing the same, and method for exposing the same | |
KR20010112878A (en) | Method for fabricating a semiconductor device | |
JP2002026020A (en) | Method of manufacturing semiconductor device | |
JP2985841B2 (en) | Method for manufacturing semiconductor device | |
JPH0722396A (en) | Dry etching method | |
JPS6240723A (en) | Manufacture of semiconductor device | |
JP4654383B2 (en) | Stencil mask and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |