JP3809754B2 - Method for manufacturing transfer mask - Google Patents
Method for manufacturing transfer mask Download PDFInfo
- Publication number
- JP3809754B2 JP3809754B2 JP2000167666A JP2000167666A JP3809754B2 JP 3809754 B2 JP3809754 B2 JP 3809754B2 JP 2000167666 A JP2000167666 A JP 2000167666A JP 2000167666 A JP2000167666 A JP 2000167666A JP 3809754 B2 JP3809754 B2 JP 3809754B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- transfer mask
- crystal silicon
- silicon wafer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は電子ビームやイオンビームなどの荷電ビーム露光に用いられる転写マスク及び、転写マスクの製造方法に関する。
【0002】
【従来の技術】
半導体集積回路のパターンに代表される微細な回路や構造物は、現在も微細化が進んでおり、パターンの複雑さもより一層増していく傾向にある。これに対応するため、近年荷電ビーム露光によるパターン形成が注目され、この荷電ビーム露光用の転写マスクには、面方位が(100)からなる2枚の単結晶シリコンウェハをシリコン酸化膜で貼り合わせたSOI(Silicon on Insulator:シリコン/シリコン酸化膜/シリコンの構成)基板を用いることが多い。
【0003】
転写マスクの製造工程は大きく分類すると、上部単結晶シリコンウェハに転写マスクパターンを形成する工程と、シリコン支持基板となる下部単結晶シリコンウェハに開口部を形成する工程の2つに分けられる。そして上部単結晶シリコンウェハに転写マスクパターンを形成する場合には、通常、上部単結晶シリコンウェハ1とシリコン酸化膜3のエッチング選択比を利用して、図3に示すように、シリコン酸化膜3をエッチングストッパーとしたドライエッチングにより、転写マスクパターンを形成していた。
【0004】
しかしながら、図2に示すように、シリコン酸化膜3までエッチングが到達し、絶縁膜であるシリコン酸化膜3が露出すると、入射する陽イオン20によってシリコン酸化膜3がチャージアップし、後から入射する陽イオン20の軌道がパターン底面付近で曲げられて横方向にエッチングが進行してしまう現象、いわゆるノッチングが発生する。
【0005】
微細パターン近傍においては、電子は下部単結晶シリコンウェハの下方からの負電位によって減速されるためレジスト8付近に捕獲されるが、陽イオン20は負電位に導かれてパターン底部まで到達する。このため図2に示すようなレジストとパターン底部の間に荷電分離が生じ、パターン底部付近に到達した陽イオン20の軌道が曲げられるというものである。
以上のようなノッチングが発生すると、パターンの微細化が進んでいる現状では、隣のパターンまでノッチングが進み、パターンを破壊するという問題が生じている。
【0006】
このノッチングを抑制するために、超微細加工技術(徳山巍編著、オーム社)には、軌道を曲げられたイオンの側壁への到達を抑えるために側壁保護膜を厚くすることや、プラズマ密度を下げることが有効であると記されている。しかし、今後更に微細化が進みパターンの溝が細くなれば側壁保護膜の形成は更に困難になり、また前記荷電分離も更に顕著に現れることになる。
またパターンの微細化と共に寸法精度への要求も厳しくなり、ドライエッチング中の被加工基板の温度上昇によるレジストの変形等も問題となっている。
【0007】
【発明が解決しようとする課題】
本発明は、上記の問題点を解決するために成されたものであり、その目的は、2枚の単結晶シリコンウェハをシリコン酸化膜で貼り合わせたSOI基板を用いて製造する転写マスクにおいて、シリコン酸化膜をエッチングストッパーとして転写マスクパターンをドライエッチングにより加工する際の、ノッチング発生と基板温度上昇を抑制することによって、欠陥が無く、極めて転写精度の高い荷電ビーム露光用の転写マスクの製造方法及び転写マスクを提供することにある。
【0008】
【課題を解決するための手段】
本発明は、2枚の単結晶シリコンウェハをシリコン酸化膜で貼り合わせたSOI基板を用いて転写マスクを製造する方法において、支持基板となる下部単結晶シリコンウェハに開口部を形成した後、前記シリコン酸化膜を除去し、次いで、少なくとも、前記開口部に面する上部単結晶シリコンウェハの表面と、下部単結晶シリコンウェハの底面とに導電膜を形成した後、上部単結晶シリコンウェハに転写マスクパターンを形成し、次いで前記導電膜を除去する工程を少なくとも備えて成ることを特徴とする転写マスクの製造方法である。
【0009】
また、本発明は、上記導電膜が、少なくとも、アルミニウム、チタン、クロム、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、パラジウム、銀、タンタル、タングステン、オスミウム、白金、金の一つを含むことを特徴とする請求項1記載の転写マスクの製造方法である。
【0012】
本発明の特徴は、支持基板となる下部単結晶シリコンウェハに開口部を形成した後、前記シリコン酸化膜を除去し、次いで、少なくとも、前記開口部に面する上部単結晶シリコンウェハの表面に導電膜を形成した後、上部単結晶シリコンウェハに転写マスクパターンを形成する工程を備えて成ることである。
これにより、上部単結晶シリコンウェハのドライエッチングのエッチングストッパーに導電膜を用いることで、ノッチングの原因とされるエッチングストッパーのチャージアップを低減することができる。また、エッチング装置の基板ホルダーと導電膜を接触させることで、ドライエッチング中の上部単結晶シリコンウェハの温度上昇を抑えることができる。
【0013】
【発明の実施の形態】
本発明による転写マスクの製造方法及び転写マスクを、その実施形態に基づいて説明する。図1(a)〜(f)は、本発明による転写マスクの製造方法の一例を部分断面で示す説明図である。
まず、図1(a)に示すように、2枚の単結晶シリコンウェハ1、2をシリコン酸化膜3で貼り合わせたSOI基板4の全面にウェットエッチング保護膜5を形成し、図示しないレジストを用いてドライエッチングにより、下部単結晶シリコンウェハ2側のウェットエッチング保護膜5に開口部パターン6を形成する。
【0014】
次に図1(b)に示すように、開口部パターン6が形成されたウェットエッチング保護膜5をエッチングマスクとして、ウェットエッチングによりシリコン酸化膜3に到達するまでエッチングし、下部単結晶シリコンウェハ2に開口部6aを形成する。
ここで、図1では下部単結晶シリコンウェハ2に開口部6aを形成する方法としてウェットエッチングを用いたが、他にドライエッチング、超音波加工、サンドブラスト等も用いることができる。
【0015】
続いて、図1(c)に示すように、エッチング保護膜を除去した後、下部単結晶シリコンウェハ2の開口部6aに露出したシリコン酸化膜3をウェットエッチングにより除去し、開口部6aに上部単結晶シリコンウェハの一面を露出させる。
次に、図1(d)に示すように、開口部6aに面する表面と、開口部6aが形成された下部単結晶シリコンウェハ2aの底面に導電膜7を形成し、続いて、上部単結晶シリコンウェハ1側に、転写マスクパターン9を形成したレジスト8を設ける。この導電膜7は、少なくとも、開口部6aに面する上部単結晶シリコンウェハの表面に形成されれば良い。
【0016】
導電膜7は、アルミニウム、チタン、クロム、ニッケル、銅、ジルコニウム、ニオブ、モリブデン、パラジウム、銀、タンタル、タングステン、オスミウム、白金、金の金属、これらの金属を含む合金、あるいはこれらの金属または合金と酸素、窒素、炭素等との金属化合物等を用いることができる。また、導電膜の成膜法としては、スパッタ法、CVD法、蒸着法、メッキ法、電着法、イオンプレーティング法等を用いることができる。
転写マスクパターン9をレジスト8に形成するには、電子線レジストを用いた電子線直描、フォトレジストを用いたステッパー露光等を好適に用いることができる。
【0017】
次に、図1(e)に示すように、転写マスクパターン9を形成したレジスト8をエッチングマスクとしてドライエッチングによって転写マスクパターン9を上部単結晶シリコンウェハに形成する。
ここで、上部単結晶シリコンウェハのドライエッチングをする際、レジストの耐性が不足している場合は、シリコン酸化膜、シリコン窒化膜、シリコン炭化膜等の無機物や、クロム、タングステン、タンタル、チタン、ニッケル、アルミニウム等の金属、これらの金属を含む合金、あるいはこれらの金属または合金と酸素、窒素、炭素等との金属化合物等がエッチングマスクとして用いられる。これらのエッチングマスクは各種薄膜形成法によって形成できる。例えば、スパッタ法、CVD法、蒸着法等の形成方法がある。
【0018】
ドライエッチングについては、ドライエッチング方法や条件等は特に制限されない。エッチングに使用するガスとしては、例えば、SF6ガス、CF4ガスといったフッ素系ガスを主体とした混合ガス、Cl2ガス、SiCl4ガスといった塩素系ガスを主体とした混合ガス、HBrガスといった臭素系ガスを主体とした混合ガス等が挙げられる。また、ドライエッチング装置としては、RIE、マグネトロンRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたドライエッチング装置が挙げられる。
【0019】
次いで、図1(f)に示すように、導電膜7及びエッチングマスクのレジスト8を除去して、本発明の転写マスク10を得る。ここで、導電膜7の転写パターン9に当たる部分のみをエッチングして貫通させ、その他の部分は除去せずに帯電防止用導電膜11の一部として残しても良い。
【0020】
最後に、図1(g)に示すように、プラズマ成膜法、スパッタ法等により帯電防止用導電膜11を転写マスク10の表裏面及び側面に形成し、帯電防止用導電膜が形成された本発明の転写マスク10aを得る。
帯電防止用導電膜11には、前記導電膜7に用いたものを使用することができ、成膜法も同様である。
ここでは、帯電防止用導電膜11を成膜したが、これは必須ではなく、必要に応じて成膜するものである。
【0021】
【実施例】
本発明を、具体的な実施例を挙げて詳細に説明する。
<実施例1>
図1(a)〜(f)は、本発明による転写マスクの製造方法の一例を部分断面で示す説明図である。まず、図1(a)に示すように、面方位が(100)からなる上部単結晶シリコンウェハ1と下部単結晶シリコンウェハ2をシリコン酸化膜3で貼り合わせてSOI(Silicon on Insulator)基板4を作製し、次にCVDによりSOI基板4の両面にウェットエッチング保護膜5としてシリコン窒化膜を形成し、続いてレジストをエッチングマスクとしてドライエッチングにより下部単結晶シリコンウェハ2側のウェットエッチング保護膜5のシリコン窒化膜に開口部パターン6を作製した。(図1(a)参照)
【0022】
次にウェットエッチング保護膜5のシリコン窒化膜をエッチングマスクとし、加熱水酸化カリウム溶液を用いて、下部単結晶シリコンウェハ2をシリコン酸化膜3に到達するまでウェットエッチングを行い、開口部6aを形成した。(図1(b)参照)
【0023】
次にウェットエッチング保護膜5のシリコン窒化膜を約170℃の熱リン酸でエッチング除去し、続いてフッ酸水溶液によるウェットエッチングで開口部6aに露出するシリコン酸化膜3を除去した。(図1(c)参照)
【0024】
次にスパッタ法によって開口部6aに面する表面と、開口部6aが形成された下部単結晶シリコンウェハ2aの底面に、導電膜としてCr膜7を約2000オングストローム堆積させ、続いて転写マスクパターン9をパターニングしたレジスト8をエッチングマスクとして、上部単結晶シリコンウェハ1を導電膜7のCr膜に到達するまでドライエッチングし、転写マスクパターン9を上部単結晶シリコンウェハに形成した。(図1(d)及び(e)参照)
【0025】
次にレジスト8及び導電膜7のCr膜を除去し、転写マスクパターン9を貫通させて、転写マスク10を得た。(図1(f)参照)。最後に、帯電防止用導電膜11としてタンタルを、電子ビーム蒸着装置を用いて約1000オングストローム成膜し、本発明の荷電ビーム露光用の転写マスク10aを得た。(図1(g)参照)
以上、製造された転写マスクには、ノッチング現象及び上部単結晶シリコンウェハの温度上昇によるレジストの変形も見られず、パターン精度の良好な転写マスクができた。
【0026】
【発明の効果】
以上説明したように、本発明の転写マスクの製造方法によれば、荷電ビーム露光用の転写マスクのドライエッチングによる上部単結晶シリコンウェハへの転写パターン作製工程において、上部単結晶シリコンウェハの下地にエッチングストッパーとしてシリコン酸化膜の代わりに導電膜を形成することで、ドライエッチング中におけるエッチングストッパーのチャージアップが低減され、ノッチングの発生を抑制する効果を奏する。また、ドライエッチング中に上部単結晶シリコンウェハに生じる熱をドライエッチング装置の基板ホルダーへ導電膜を介して伝えやすい構造となり、上部単結晶シリコンウェハの温度上昇を抑えて、熱によるレジストの変形等を抑制する効果も奏する。したがって、寸法精度に優れた転写パターンを有する転写マスクを、安定して製造することができる。
また、本発明の転写マスクによれば、上部単結晶シリコンウェハの転写マスクパターンがドライエッチングによって破壊されてしまうことなく、高品質であるという効果を奏する。
【図面の簡単な説明】
【図1】(a)〜(f)は、本発明による転写マスクの製造方法の一例を部分断面で示す説明図である。
【図2】従来の上部単結晶シリコンウェハをドライエッチングする工程で発生するノッチング現象を部分断面で示す説明図である。
【図3】従来の上部単結晶シリコンウェハをドライエッチングする工程を部分断面で示す説明図である。
【符号の説明】
1・・・上部単結晶シリコンウェハ
1a・・・転写マスクパターンが形成された上部単結晶シリコンウェハ
2・・・下部単結晶シリコンウェハ
2a・・・開口部が形成された下部単結晶シリコンウェハ
3・・・シリコン酸化膜
3a・・・開口部が形成されたシリコン酸化膜
4・・・SOI基板
5・・・ウェットエッチング保護膜
6・・・開口部パターン
6a・・・開口部
7・・・導電膜
8・・・転写マスクパターンが形成されたレジスト
9・・・転写マスクパターン
10・・・転写マスク
10a・・・帯電防止用導電膜が形成された転写マスク
11・・・帯電防止用導電膜
20・・・陽イオン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transfer mask used for exposure of a charged beam such as an electron beam or an ion beam, and a method for manufacturing the transfer mask.
[0002]
[Prior art]
Miniaturized circuits and structures typified by semiconductor integrated circuit patterns are still being miniaturized, and the complexity of patterns tends to increase further. In order to cope with this, pattern formation by charged beam exposure has attracted attention in recent years, and two single crystal silicon wafers having a plane orientation of (100) are bonded to each other with a silicon oxide film in this transfer mask for charged beam exposure. In many cases, an SOI (Silicon on Insulator: silicon / silicon oxide film / silicon structure) substrate is used.
[0003]
The transfer mask manufacturing process can be broadly classified into two processes: a process of forming a transfer mask pattern on the upper single crystal silicon wafer and a process of forming an opening in the lower single crystal silicon wafer to be a silicon support substrate. When the transfer mask pattern is formed on the upper single crystal silicon wafer, the
[0004]
However, as shown in FIG. 2, when the etching reaches the
[0005]
In the vicinity of the fine pattern, electrons are decelerated by the negative potential from the lower side of the lower single crystal silicon wafer, and thus are captured in the vicinity of the
When the above notching occurs, the miniaturization of the pattern is progressing, and there is a problem that the notching progresses to the adjacent pattern and the pattern is destroyed.
[0006]
In order to suppress this notching, ultra-fine processing technology (edited by Tokuyama Satoshi, Ohm Co., Ltd.) uses a thick side wall protective film to suppress the arrival of ions whose trajectories are bent and the plasma density. It is written that lowering is effective. However, if further miniaturization proceeds and the pattern groove becomes narrower in the future, it will become more difficult to form the sidewall protective film, and the charge separation will become more prominent.
Further, as the pattern becomes finer, the requirement for dimensional accuracy becomes stricter, and there is a problem of resist deformation due to the temperature rise of the substrate to be processed during dry etching.
[0007]
[Problems to be solved by the invention]
The present invention has been made to solve the above-described problems, and its purpose is to provide a transfer mask manufactured using an SOI substrate in which two single crystal silicon wafers are bonded with a silicon oxide film. Method of manufacturing a transfer mask for charged beam exposure with no defects and extremely high transfer accuracy by suppressing notching and substrate temperature rise when processing a transfer mask pattern by dry etching using a silicon oxide film as an etching stopper And providing a transfer mask.
[0008]
[Means for Solving the Problems]
The present invention relates to a method of manufacturing a transfer mask using an SOI substrate in which two single crystal silicon wafers are bonded with a silicon oxide film, and after forming an opening in a lower single crystal silicon wafer to be a support substrate, After removing the silicon oxide film, and then forming a conductive film on at least the surface of the upper single crystal silicon wafer facing the opening and the bottom surface of the lower single crystal silicon wafer, a transfer mask is formed on the upper single crystal silicon wafer. A method of manufacturing a transfer mask, comprising at least a step of forming a pattern and then removing the conductive film .
[0009]
In the present invention, the conductive film includes at least one of aluminum, titanium, chromium, nickel, copper, zirconium, niobium, molybdenum, palladium, silver, tantalum, tungsten, osmium, platinum, and gold. The method of manufacturing a transfer mask according to claim 1.
[0012]
A feature of the present invention is that after an opening is formed in the lower single crystal silicon wafer to be a support substrate, the silicon oxide film is removed, and then at least the surface of the upper single crystal silicon wafer facing the opening is electrically conductive. After forming the film, the method includes a step of forming a transfer mask pattern on the upper single crystal silicon wafer.
Thus, by using the conductive film as an etching stopper for dry etching of the upper single crystal silicon wafer, it is possible to reduce the charge-up of the etching stopper that causes notching. Further, by bringing the substrate holder of the etching apparatus into contact with the conductive film, the temperature rise of the upper single crystal silicon wafer during dry etching can be suppressed.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
A method for manufacturing a transfer mask and a transfer mask according to the present invention will be described based on embodiments thereof. FIG. 1A to FIG. 1F are explanatory views showing, in partial cross section, an example of a transfer mask manufacturing method according to the present invention.
First, as shown in FIG. 1A, a wet etching protective film 5 is formed on the entire surface of an SOI substrate 4 in which two single crystal silicon wafers 1 and 2 are bonded with a
[0014]
Next, as shown in FIG. 1B, the wet etching protective film 5 in which the opening pattern 6 is formed is used as an etching mask until etching reaches the
Here, although wet etching is used as a method of forming the opening 6a in the lower single crystal silicon wafer 2 in FIG. 1, dry etching, ultrasonic processing, sandblasting, or the like can also be used.
[0015]
Subsequently, as shown in FIG. 1C, after the etching protective film is removed, the
Next, as shown in FIG. 1 (d), a
[0016]
The
In order to form the transfer mask pattern 9 on the resist 8, direct electron beam drawing using an electron beam resist, stepper exposure using a photoresist, or the like can be suitably used.
[0017]
Next, as shown in FIG. 1E, the transfer mask pattern 9 is formed on the upper single crystal silicon wafer by dry etching using the resist 8 on which the transfer mask pattern 9 is formed as an etching mask.
Here, when dry etching of the upper single crystal silicon wafer, if the resist resistance is insufficient, inorganic materials such as silicon oxide film, silicon nitride film, silicon carbide film, chromium, tungsten, tantalum, titanium, A metal such as nickel or aluminum, an alloy containing these metals, or a metal compound of these metals or alloys with oxygen, nitrogen, carbon, or the like is used as an etching mask. These etching masks can be formed by various thin film forming methods. For example, there are forming methods such as sputtering, CVD, and vapor deposition.
[0018]
For dry etching, the dry etching method and conditions are not particularly limited. Examples of the gas used for etching include a mixed gas mainly containing a fluorine-based gas such as SF 6 gas and CF 4 gas, a mixed gas mainly containing a chlorine-based gas such as Cl 2 gas and SiCl 4 gas, and a bromine such as HBr gas. Examples thereof include a mixed gas mainly composed of a system gas. Examples of the dry etching apparatus include a dry etching apparatus using a discharge method such as RIE, magnetron RIE, ECR, ICP, microwave, helicon wave, and NLD.
[0019]
Next, as shown in FIG. 1F, the
[0020]
Finally, as shown in FIG. 1G, the antistatic conductive film 11 was formed on the front and back surfaces and side surfaces of the
As the antistatic conductive film 11, the one used for the
Although the antistatic conductive film 11 is formed here, this is not essential, and is formed as necessary.
[0021]
【Example】
The present invention will be described in detail with reference to specific examples.
<Example 1>
FIG. 1A to FIG. 1F are explanatory views showing, in partial cross section, an example of a transfer mask manufacturing method according to the present invention. First, as shown in FIG. 1A, an upper single crystal silicon wafer 1 having a plane orientation of (100) and a lower single crystal silicon wafer 2 are bonded together with a
[0022]
Next, using the silicon nitride film of the wet etching protection film 5 as an etching mask, wet etching is performed using a heated potassium hydroxide solution until the lower single crystal silicon wafer 2 reaches the
[0023]
Next, the silicon nitride film of the wet etching protective film 5 was removed by etching with hot phosphoric acid at about 170 ° C., and then the
[0024]
Next, a
[0025]
Next, the resist 8 and the Cr film of the
As described above, the transfer mask thus manufactured did not show the notching phenomenon and the deformation of the resist due to the temperature rise of the upper single crystal silicon wafer, and a transfer mask with good pattern accuracy was obtained.
[0026]
【The invention's effect】
As described above, according to the transfer mask manufacturing method of the present invention, in the transfer pattern manufacturing process to the upper single crystal silicon wafer by dry etching of the transfer mask for charged beam exposure, By forming a conductive film instead of a silicon oxide film as an etching stopper, the charge-up of the etching stopper during dry etching is reduced, and the effect of suppressing the occurrence of notching is achieved. In addition, the heat generated in the upper single crystal silicon wafer during dry etching can be easily transferred to the substrate holder of the dry etching device via the conductive film, and the temperature rise of the upper single crystal silicon wafer is suppressed, and the resist is deformed by heat. There is also an effect of suppressing the above. Therefore, a transfer mask having a transfer pattern with excellent dimensional accuracy can be manufactured stably.
In addition, according to the transfer mask of the present invention, there is an effect that the transfer mask pattern of the upper single crystal silicon wafer is high quality without being destroyed by dry etching.
[Brief description of the drawings]
FIGS. 1A to 1F are explanatory views showing, in partial cross section, an example of a method for manufacturing a transfer mask according to the present invention.
FIG. 2 is an explanatory view showing in partial section a notching phenomenon that occurs in a process of dry etching a conventional upper single crystal silicon wafer.
FIG. 3 is a partial cross-sectional view illustrating a conventional process for dry etching an upper single crystal silicon wafer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Upper single crystal silicon wafer 1a ... Upper single crystal silicon wafer 2 with transfer mask pattern formed thereon ... Lower single
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167666A JP3809754B2 (en) | 2000-06-05 | 2000-06-05 | Method for manufacturing transfer mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167666A JP3809754B2 (en) | 2000-06-05 | 2000-06-05 | Method for manufacturing transfer mask |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001351840A JP2001351840A (en) | 2001-12-21 |
JP3809754B2 true JP3809754B2 (en) | 2006-08-16 |
Family
ID=18670792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167666A Expired - Fee Related JP3809754B2 (en) | 2000-06-05 | 2000-06-05 | Method for manufacturing transfer mask |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3809754B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006222378A (en) * | 2005-02-14 | 2006-08-24 | Pentax Corp | Stencil mask and method of manufacturing the same |
JP2008177462A (en) * | 2007-01-22 | 2008-07-31 | Toppan Printing Co Ltd | Stencil mask and stencil mask production method |
JP5423073B2 (en) * | 2009-03-16 | 2014-02-19 | 凸版印刷株式会社 | Stencil mask and electron beam exposure method |
KR101294344B1 (en) | 2012-03-08 | 2013-08-06 | 전자부품연구원 | Method for micro metal mesh structure |
-
2000
- 2000-06-05 JP JP2000167666A patent/JP3809754B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001351840A (en) | 2001-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4690512B2 (en) | Method for reducing polymer deposition on etched vertical metal lines, corrosion of etched metal lines and corrosion during wet cleaning of etched metal features | |
KR100490575B1 (en) | Method of forming noble metal thin film pattern | |
US20050202674A1 (en) | Microelectronic device fabricating method, integrated circuit, and intermediate construction | |
US5685950A (en) | Dry etching method | |
JP3809754B2 (en) | Method for manufacturing transfer mask | |
KR100770196B1 (en) | Substrate for transfer mask, transfer mask, and method of manufacture thereof | |
US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
JPH10261713A (en) | Manufacture of semiconductor device | |
JP4654811B2 (en) | Etching mask and dry etching method | |
JPH1064910A (en) | Method for forming metal pattern on substrate | |
US5543358A (en) | Method for forming thin and thick metal layers | |
JP4686914B2 (en) | Manufacturing method of stencil mask | |
JP3271390B2 (en) | Transmission mask for charged beam exposure and method of manufacturing the same | |
JP4792666B2 (en) | Stencil mask, manufacturing method thereof and exposure method | |
JP2887878B2 (en) | Method of forming protective film for resist pattern | |
JPH11238732A (en) | Wiring structure and formation of bonding pad opening | |
JP2778127B2 (en) | Method for manufacturing semiconductor device | |
JPH0117253B2 (en) | ||
JP4207272B2 (en) | Aperture for electron beam drawing | |
JP2745913B2 (en) | Manufacturing method of plated wiring | |
JPS60140747A (en) | Manufacture of semiconductor device | |
JP2004165347A (en) | Semiconductor device and method for manufacturing the same | |
JPH08254815A (en) | Production of transfer mask | |
JP2002151378A (en) | Method of manufacturing transfer mask | |
JPH11233527A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |