JP4786178B2 - 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板 - Google Patents

薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板 Download PDF

Info

Publication number
JP4786178B2
JP4786178B2 JP2004507374A JP2004507374A JP4786178B2 JP 4786178 B2 JP4786178 B2 JP 4786178B2 JP 2004507374 A JP2004507374 A JP 2004507374A JP 2004507374 A JP2004507374 A JP 2004507374A JP 4786178 B2 JP4786178 B2 JP 4786178B2
Authority
JP
Japan
Prior art keywords
thin film
film layer
surface area
support
specific surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004507374A
Other languages
English (en)
Other versions
JP2005528987A5 (ja
JP2005528987A (ja
Inventor
オリヴィエール マルティ，
ボルディメール ルイセンコ，
Original Assignee
ユニベルシテ・クロード・ベルナール・リヨン・プルミエ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニベルシテ・クロード・ベルナール・リヨン・プルミエ filed Critical ユニベルシテ・クロード・ベルナール・リヨン・プルミエ
Publication of JP2005528987A publication Critical patent/JP2005528987A/ja
Publication of JP2005528987A5 publication Critical patent/JP2005528987A5/ja
Application granted granted Critical
Publication of JP4786178B2 publication Critical patent/JP4786178B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00714—Treatment for improving the physical properties not provided for in groups B81C1/0065 - B81C1/00706
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0576—Processes for depositing or forming superconductor layers characterised by the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/811—Of specified metal oxide composition, e.g. conducting or semiconducting compositions such as ITO, ZnOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
    • Y10S977/825—Heterojunction formed between semiconductor materials that differ in that they belong to different periodic table groups
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/832—Nanostructure having specified property, e.g. lattice-constant, thermal expansion coefficient
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Description

発明の詳細な説明
本発明は、サポートの表面に形成される少なくとも１つの薄膜層を備える基板であり、一般的にマイクロエレクトロニクス、ナノエレクトロニクス、又はマイクロテクノロジー、ナノテクノロジーの各分野で利用される基板を製造する分野に関する。
本発明は、例えば電子、光電子、超半導体、又は圧電の機能を有する材料の分野で適用する場合に特に有益である。
例えば、特定の電子的用途や光電子的用途においては、三元半導体材料又は四元半導体材料を使用しなければならない場合がある。しかし、その結晶網状組織が成長半導体層の結晶網状組織と整合する基板を見つけられる可能性はほとんどないので、エピタキシャル成長で得られ得る高構造品質のこれらの三元材料や四元材料の数は限られている。結果として、格子不整にて行われるヘテロエピタキシーは、臨界厚さを越えて多大な構造欠陥の形成を引き起こし、ひいては、エピタキシャル層の期待される物理的特性の不可逆的で望ましくない変化を引き起こす。また、歪み化合物又は単純半導体の層を使用すると、特定の特性が向上することから利益を得ることができる。また、層を均質的に変形する技術を使用することは有益と考えられる。
上記の問題を解消するために、緩衝層の形成を含めた成長技術を開発した。この技術における目的は、基板とエピタキシャル薄膜層との間の格子定数の差異に誘発される歪みを緩和することである。
第１の一連の技術は、コンプライアンス（撓み性）を有する基板を用いることを目的とし、基層として働く薄膜上に格子不整にエピタキシーを実施することからなる。このとき、歪みエネルギーは、膜によって弾力的に又は塑性的に緩和されるとされている。
一例として、基層膜の弾性コンプライアンスの技術は、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．第７５号（１９９９年）４１１８ページにおいてＳ．Ｉ．Ｒｏｍａｎｏｖらが説明している。
この技術は、以下からなる。
−Ｓｉの基板の表面をポーラス化することによって、高比表面積を有する２つのポーラス層が形成される。このうち、表面層は、多孔率が低く、一方、表面層と基板との間に挿入された後者の層は多孔率の増大をみせる。
−上記の結果得られた基板の表面を若干酸化（最大でも単層）することによって、クリスタリット（微結晶）を機械的に安定化させる。
−Ｓｉの薄膜層のエピタキシーの直前に、成長構造における基板を還元する。
−Ｓｉの薄膜層上にＳｉＧｅの層を格子不整に成長させる。
したがって、Ｒｏｍａｎｏｖらが説明しているプロセスにおいては、ポーラスＳｉ上に得られるＳｉの膜上に格子不整にエピタキシャル成長がなされる。ポーラス層のコンプライアンス（変形）の効果がみられると思われる。
コンプライアンスを有する基板については様々な研究が行われている。一例として、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．第７４号（１９９９年）１０００ページにおけるＡ．Ｍ．Ｊｏｎｅｓによる論文が挙げられる。この論文は、２つの層、すなわち犠牲層と呼ばれる第１の層とエピタキシーが行われる薄膜との２つの層を基板上に蒸着することを目的とした、自由膜上の成長技術について論じている。犠牲層は、溶液の化学的侵食速度が、上記膜の溶液の化学的侵食速度よりも著しい層である。サンプル表面に一箇所の平円形領域だけ膜が存在するようにリソグラフィー工程を実施してから、サンプルを化学的侵食溶液に浸漬する。サブエッチングによる平円形領域の下にある領域のエッチングを含めて、犠牲層はエッチングを受ける。平円形膜を支える１つの円柱領域のみが残された時点で化学的侵食を中止し、平円形膜上にエピタキシャル層の成長が形成される。このとき、膜は、エピタキシャル層の変形を制限するよう変形することができる。この方法の利点は、エピタキシャル層の歪みが比較的良好に弾力的に緩和することである。ただし、この方法にはいくつかの不利な点がある。例えば、構造が脆弱であること、表面が平面でないこと、製造プロセスが困難であること、得られる領域のサイズが小さいことなどが挙げられる。
不整融着法、すなわち＜＜ツイストボンディング＞＞も例として挙げられる。これは特に、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．第５９号（１９９１年）２３１１ページにおけるＹ．Ｈ．Ｌｏによる論文で論じられている。この方法においては、膜の結晶方向と基板の結晶方向との間に回転を確実に発生させることによって、歪んだ又は歪んでいない膜を基板ホスト上に形成する。これにより、膜と基板との間の界面に転位網が形成される。これにより、膜上に歪み層が成長する。歪みエネルギーの効果の下で、転位は配向を変えてコーナ特性を獲得することによりこのエネルギーを最小化することになる。この技術の利点は、基板全体に膜が形成されることである。ただし、結果として生じる緩和については保証されないとともに、結果として生じる緩和の均質性については疑問を残している。
更に一例として、分子付着技術、すなわち＜＜ウエハーボンディング＞＞が挙げられる。これは特に、Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ．第１９５号（１９９８年）１４４ページにおけるＤ．Ｍ．Ｈａｎｓｅｎらによる論文で論じられている。この技術は、表面が酸化された基板上に分子付着によって膜を形成することを目的としている。このとき歪み層は膜上に成長する。界面に現れる膜の原子は、歪み層を緩和させる若干の転位を起こし得る。この技術の本質的な利点は、結果として形成される表面のサイズが大きいことである。とはいえ、たとえコンプライアンス効果が観察されたとしても、緩和は全面的なものではない。蒸着層の臨界厚さは増大するが、構造上の欠陥を免れる厚い層を形成することはなお不可能である。
これらの塑性コンプライアンス又は弾性コンプライアンスを用いたどの技術においても、期待される特性は示されていない。エピタキシャル層による基層の塑性変形又は弾性変形は観察されないか、又は部分的にのみ観察される。一方、欠陥を免れた結果として生じる領域の側方寸法は、小さすぎる。
従来技術における他の一連の既知の解決手段は、パラモルフィック技術に関する。この技術は、歪み膜のエピタキシーを行うこと、ひいてはこの歪み膜を弾力的に緩和させて格子整合にてエピタキシーを行うことからなる。この技術の目的は、エピタキシーを介して、犠牲層と歪み膜とを基板上に連続的に蒸着することである。次に、リソグラフィー段階において、膜の選択的エッチングを行って、平円形領域を形成する。湿性化学エッチングを実施して、サブエッチングによる平円形領域の下の領域も含めて、犠牲層に全面的エッチングを施す。歪み膜は、保持できないほど塑性的に緩和する。次にこの歪み膜は、基板に蒸着される。この技術の本質的な利点は、格子整合での反復的成長による。しかし、得られる円形領域のサイズは限られ（数百ミクロン）、膜の当初定数の変化率は低い（１％：環境下）。
更に他の一連の解決手段は、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．第６５号（１９８９年）２４５１ページにおいてＤ．Ｓ．Ｃａｏ．が論じているメタモルフィック法である。この方法では、固定された又は緩やかな組成の緩衝層、又は超網状組織の緩衝層を使用する。緩衝層は、基板の格子定数とは異なる格子定数を有する。これらの層の成長は、臨界厚さより大きい厚さまで生じる。緩衝層は、転位の発生を介して緩和し、その非歪み格子定数を回復する。したがって、最初の基板の格子定数とは異なる格子定数を有するこれら緩衝層上に、望ましい活層の成長が実現する。この技術の第１の問題は、緩衝層内の転位が限定されている点による。この転移は全面的なものでなく、出現する転位は常に活層にみられ、後者の特性を劣化させる。第２の問題は、活層の期待される特性を劣化させ得るような、緩衝層表面における結晶粒粗大化がみられることによる。
更に、従来技術には、特開２０００−００９１６２７号公報で提案されている技術がある。この技術は、発光体の製造に関する技術であって、微粒子を有する多結晶質の蒸着を行った後に熱処理を行うことからなる。このアニーリングによって、原子再配列が行われ、ひいては粒子のサイズが増大する。しかし、この技術では、再組織化の均質性については保証されず、その基板と格子整合にある層のエピタキシャル成長は生じない。
現在までの様々な既知の技術を分析した結果、これらの既知の技術は実際に満足する方法を提示していないことが分かった。その基板と格子整合にある層のエピタキシャル成長を発生させる技術を利用可能にすることが明らかに必要である。
本出願人は、基板の格子定数を変化させて、少なくとも２つの化学元素を有する合金の格子整合でのエピタキシーを行う技術を利用可能にする必要性を論じている。この必要性を満たすために、本出願人は、基板を共に形成するサポート上に直接的または間接的に形成された歪み薄膜層又は非歪み薄膜層の格子定数を変化させる技術を提案している。より広い意味では、この技術は、格子定数を変化させるだけでなく、マイクロエレクトロニクス、ナノエレクトロニクス、マイクロテクノロジー、ナノテクノロジーの各分野で使用され得る基板を形成するサポートの表面に蒸着される薄膜層のその他の様々な特性も変化させる。
本発明の目的は、薄膜層の特性を変化させるプロセスに関する。本発明に係るプロセスは、
−高比表面積を有するナノ構造化サポート上に少なくとも１つの薄膜層を形成すること、及び
−ナノ構造化サポートを処理して、サポート内に内部歪みを発生させて、少なくとも前記薄膜層の平面内にその変形を引き起こすことによって、薄膜層の対応する変形を確実にして薄膜層の特性を変化させることからなる。
好ましい変形実施形態によれば、このプロセスは、高比表面積を有するナノ構造化サポートを化学的に処理して、そのナノ構造の膨張又は収縮に対応する変形を確実にすることからなる。
本発明の特長によれば、このプロセスは、高比表面積を有するナノ構造化サポートを、金属、半導体、又は誘電体をベースとした様々なナノ構造物の中から選択することからなる。
好ましい変形実施形態によれば、このプロセスは、高比表面積を有するナノ構造化サポートの処理後、薄膜層上に結晶質のエピタキシャル成長を発生させることからなる。
また、プロセスは、高比表面積を有するナノ構造化サポートの処理後に、前記薄膜層上のエピタキシャル成長によって形成される前記結晶質の格子定数に対応する格子定数を有することが可能な薄膜層を選択することからなることが好ましい。
更に、このプロセスは、高比表面積を有するナノ構造化サポート上に、予め歪ませた又は予め歪ませていない薄膜層を形成することからなることが好ましい。
変形実施形態によれば、プロセスは、高比表面積を有するナノ構造化サポート上に、少なくとも１つの中間層を薄膜層と高比表面積を有するナノ構造化サポートとの間に形成することからなる。
このプロセスは、薄膜層上に、半導体材料、磁性体、又は超半導体材料から選択した結晶質のエピタキシャル成長を形成することからなることが有益である。
更に、このプロセスは、高比表面積を有するナノ構造化サポート上に、圧電特性を有する材料から構成される薄膜層を形成することからなることが有益である。
変形実施形態によれば、プロセスは、薄膜層でリソグラフィー工程を実施して圧電領域を実現することからなる。
他の変形実施形態によれば、プロセスは、薄膜層において電荷がみられるように、高比表面積を有するナノ構造化サポートを変形させることからなる。
本発明の他の目的は、マイクロエレクトロニクス、ナノエレクトロニクス、又はマイクロテクノロジー、ナノテクノロジー用の基板であって、高比表面積を有するナノ構造化サポートによって形成される基板であって、高比表面積を有するナノ構造化サポートが、後続の処理で変形し、その表面上にサポートに対応して変形する少なくとも１つの薄膜層が形成される基板を提案することである。
基板は、薄膜層に形成された結晶半導体材料、結晶磁性体、又は結晶超半導体材料のエピタキシャル層を備えることが有益である。
また、この基板は、圧電材料から構成される薄膜層を備えることが有益である。
本発明の他の目的は、光電子素子の製造に基板を適用することを主眼とする。
本発明の他の目的は、電子部品の製造に基板を適用することを主眼とする。
以下、非限定的な例により発明の目的の実施形態を表す添付の図面を参照して説明を行うことにより、様々なその他の特性を明らかにする。
図１から分かるように、本発明の目的は、マイクロエレクトロニクス、ナノエレクトロニクス、又はマイクロテクノロジー、ナノテクノロジーの各分野で用いられる基板３を形成するサポート２の平面上に形成される薄膜層１の特性を変化させるプロセスに関する。
本発明に係るプロセスは、高比表面積を有するナノ構造化サポート（支持体）２、すなわち、ナノクリスタリット及び／又はナノ粒子で構成される少なくとも１つの層を含むサポートを使用することからなる。このナノクリスタリット及び／又はナノ粒子は、相互連結した様々な形状をしており、少なくとも一辺が１，０００ｎｍ以下であり、各ナノクリスタリット及び／又はナノ粒子の総表面が前記層の占める平面よりも大きい。本発明に係るナノ構造化サポート２を構成するにあたっては、以下に例示したように様々なナノ構造化材料を利用することができる。
−金属又は半金属をベースとした高比表面積を有するナノ構造物。
−例えばポーラスシリコンなど高比表面積を有する半導体ナノ構造物、又はＩＶ型、ＩＶ−ＩＶ型、ＩＩＩ−Ｖ型、ＩＩ−ＶＩ型などその他の半導体ナノ構造物。
−ＴｉＯ２（アナターゼ、ルチル）、Ａｌ２Ｏ３、ＺｎＯなどをベースとした高比表面積を有するナノ構造化誘電体。
本発明に係るプロセスは、少なくとも１つの歪み薄膜層１を、ナノ構造化サポート２の平面上に形成することを目的としている。この歪み薄膜層１は、例えば分子付着手段を利用した接着により直接的または間接的にナノ構造化サポート２に接合してもよいし、任意の方法により蒸着させてもよいし、ナノ構造化サポート２から形成してもよい。
この薄膜層は、例えば金属、誘電体、半導体、又は任意の種類の高分子化合物など、基板３で想定される用途に応じた材料で構成される。
更に、本発明に係るプロセスは、ナノ構造化サポート２を処理して、サポート内に内部歪みを発生させ、少なくとも薄膜層１の平面内で変形を起こしてその特性を変化させることを目的とする。ナノ構造化サポート２は、それ自体の体積が変化するように処理される。すなわち、ナノ構造化サポート２自体が膨張又は収縮することによって、薄膜層１がナノ構造化サポート２と薄膜層１との界面においてナノ構造化サポート２と同じく変形するように処理される。このとき薄膜層１は、伸張状態又は圧縮状態となる。
このとき、上記処理によりナノ構造化サポート２に発生する内部歪みは、ナノ構造化サポート２の巨視的変形を引き起こすナノメトリック規模でのナノクリスタリット及び／又はナノ粒子の変形によって、部分的又は全体的に緩和されることを理解されたい。
これらの内部歪みを発生させるために利用可能な手段は複数あり、これらの手段は別個で用いても組み合わせて用いてもよい。これらの手段のうちの１つは、ナノクリスタリット及び／又はナノ粒子の物理化学的性質を変化させることからなる。一例として、ナノクリスタリットの化学的性質を変化させると、ナノクリスタリットを形成する原子の平均原子間距離に変動が生じる。こういった化学的性質の変化は、換言すれば、ナノメトリック規模で現れる内部歪みである。この内部歪みは、ナノ構造化サポートの巨視的変形を引き起こすナノクリスタリットの変形によって緩和される。その他の手段には、材料を挿入することによってナノクリスタリット間に存在する間隙を埋める手段がある（例えば気相での蒸着中に実施）。この追加材料には、変形するナノクリスタリットなどが用いられる。この技術の利点の１つは、ナノクリスタリット間で行われる蒸着の性質を選択することによってサポートの総熱膨張係数を変化させ、この係数をエピタキシャル層の係数に対応させることに役立つ点である。その変形を保証することを目的としたナノ構造化サポート２の処理工程は、例えば化学的手段のような適切な手段によって実施される。
したがって、本発明に係るプロセスは、膨張効果又は収縮効果を用いてナノ構造化サポート２の体積を変化させ、対応する変形、すなわち薄膜層１とサポートとの界面における膨張又は収縮を確実にすることに役立つ。かかるプロセスは、薄膜層１の特性を、例えば物理的又は形態学的に変化させたり（格子定数、厚さなどの変化）、電気的に変化させたり（半導体における価電子帯の縮退の増大、圧電層の電荷の出現、誘電定数の変化、例えばシリコン内の電子や正孔の移動度の変化などのような電気輸送特性の変化など）、磁気的に変化させたり（強磁性体の結晶対称性の変化に伴うヒステリシスサークルの変化）、又は光学的に変化させたりする（光子の吸収エネルギー、屈折率などの変化）。
本発明に係るプロセスにおいては、サイズが限定されず、かつ構成要素を集積して製造を行うナノテクノロジーまたはマイクロテクノロジーと両立し得る基板３が製造される。この解決手段は、製造コストの削減という利点も兼ね備えている。
図２ａ〜２ｄは、本発明に係るプロセスによって製造される基板３の第１変形実施形態を表す。図２ａ〜２ｄにおいては、完全格子又は準完全格子に整合するエピタキシャル層の成長が可能となっている。
図２ａは、その結晶構造をナノメトリックポーラス化させるプロセス、又はその表面上のナノ構造化層を成長させるプロセスによって、部分的にナノ構造化されたサポート２を示している。ナノ構造化サポート２は、非ナノ構造化層２１とナノ構造化層２２とを部分的に備えている。言うまでもなく、層２１は様々な化学的性質を有する一連の層で構成することができる。この層２１の化学的性質は、層２２の化学的性質と異なっていても同じでもよい。この層２１は、変形工程の前に層２２に対応して歪ませてあってもよい。同様に、本発明の目的は、完全にナノ構造化されたサポート２でも実施可能であることに注意されたい。
図示した例においては、ナノ構造化サポート２は、単結晶シリコンの層２１と、ナノ構造化ポーラスシリコンの層２２とを備えている。図２ｂから具体的に分かるように、薄膜層１はサポート上、すなわち、ナノ構造化ポーラスシリコンの層２２上に形成される。この薄膜層１は、例えばリン化インジウム（ＩｎＰ）で構成され、分子ジェットなどによりエピタキシーを介して形成される。
図２ｃから具体的に分かるように、サポート２は例えば酸化や水素化などの化学的処理を受けると、ナノ構造化サポート２における歪み状態が強く変化し、そのナノ構造に膨張又は収縮が生じる。このナノ構造化サポート２の膨張又は収縮は、薄膜層１とナノ構造化サポート２との界面において対応する膨張又は収縮を引き起こす。ナノ構造化サポート２の収縮又は膨張はそれぞれ、界面の平面における薄膜層１の格子定数を減少又は増大させる。
更に、本発明に係るプロセスは、変形薄膜層１の自由表面上に例えば完全格子整合にてエピタキシー４を実施することからなる。例えば、ＩｎＧａＡｓ層のエピタキシーは、変形ＩｎＰ薄膜層上で実施することができる。
図３、図３ｂ及び図４ｂは、本発明に係るプロセスを適用する基板の他の例の実施形態を示しており、ナノ構造化サポートへの薄膜層の形成段階が省略されている。図３から具体的に分かるように、サポート２は、その結晶構造の一部をナノメトリックポーラス化させるプロセス、又はナノ構造化層を成長させるプロセスによって部分的にナノ構造化されている。サポート２は、非ナノ構造化層２１とナノ構造化層２２とを備えている。この層２１は、変形工程の前に層２２に対応して歪ませてあってもよい。更に、層２１と層２２との間の化学的性質の異同は問わない。例えば、サポート２は、単結晶シリコンゲルマニウム（ＳｉｘＧｅ１−ｘ）の層２１と、ナノ構造化シリコンの層２２とを備えている。単結晶ＳｉｘＧｅ１−ｘの層２１の厚さは、薄膜層１を構成できるように制御される。図３ｂで具体的に分かるように、かかるナノ構造化サポートはその変形が確実になるように処理されるので、単結晶ＳｉｘＧｅ１−ｘの薄膜層１の対応する変形が保証される。上記に説明したとおり、この変形工程によって、単結晶ＳｉｘＧｅ１−ｘの薄膜層１の格子定数は、図４ｂに示した格子整合でのＧａＡｓなどの結晶質のエピタキシー４が実施される界面の平面では異なることになる。
図３ａ〜５ａは、図３で説明したナノ構造化サポート２に基づき本発明に係るプロセスを実施するための他の変形実施形態を示しており、ナノ構造化サポート２の少なくとも１つの中間層である単結晶シリコン層２１の上に薄膜層１を形成することを目的としている。この中間層２１の厚さを選択する基準は、薄膜層１の場合と同じである。例えばリン化インジウムの薄膜層１は、単結晶シリコンの中間層２１の上に形成される。図４ａによれば、かかるサポート２は、リン化インジウムの薄膜層１の格子定数を変化させるべく、その変形が確実になされるよう処理される。言うまでもなく、シリコン単結晶の層２１の格子定数も変化している。図５ａから具体的に分かるように、ＩｎＧａＡｓ層などの結晶質のエピタキシー４は、リン化インジウムの薄膜層１上で実施可能である。この変形実施形態は、薄膜層１が、ポーラスナノ構造化シリコン２２の層上よりも単結晶シリコン２１の層上でより容易に形成される場合に利用することができる。一般に、ナノ構造化サポート２が部分的にナノ構造化されている場合、層２２はサポートのナノ構造化部分であり、層２１は非ナノ構造化部分であることは明らかである。
上記の説明から明らかなとおり、薄膜層１は、ナノ構造化サポート２の処理後、前記薄膜層１上でのエピタキシャル成長により形成される結晶質の格子定数に対応する格子定数を有するように選択される。薄膜層１は予め歪んだ形状であるかどうかに関わらず、ナノ構造化基板２上に形成することができることに注意されたい。更に、薄膜層１は、ナノ構造化されていないサポート２の上にも既にナノ構造化されたサポート２の上にも形成される。
薄膜層１は、以下の２つの基準の関数として定められる厚さを有する。
−薄膜層１は、変形後、基板（ナノ構造化サポートおよび薄膜層）が過剰に曲がらないようにするため、ナノ構造化サポート２よりも十分薄い厚さでなければならない。
−薄膜層は、構造上の欠陥から変形が生じても実質的に弾性が保たれるよう、十分薄い厚さでなければならない。
一般に、薄膜層の性質は、変形後に期待される変化物理的特性に基づいて選択される。ヘテロエピタキシーといった特定の場合においては、薄膜層１を構成する材料は、格子定数が可能なかぎり相互に近い値であるようにするため、上記のエピタキシャル化が必須である材料の関数として選択される。例えば、薄膜層１上には、高分子化合物の蒸着、又は以下の材料から選択される結晶質のエピタキシャル成長が可能である。
・以下のような半導体
−ＩＶ−ＩＶ型：Ｓｉ、Ｇｅ、ＳｉｘＧｅ１−ｘ、ＳｉＣ、ＳｉｘＧｅｙＣ１−ｘ−ｙ
−ＩＩＩ−Ｖ型：ＧａｘＡｌ１−ｘＡｓ、ＧａｘＩｎ１−ｘＡｓ、ＡｌｘＩｎ１−ｘＡｓ、ＧａｘＩｎ１−ｘＡｓｙＰ１−ｙ、ＧａｘＡｌ１−ｘＰ、ＧａｘＡｌ１−ｘＮ、ＧａｘＩｎ１−ｘＮ、ＧａｘＩｎ１−ｘＳｂ、ＧａｘＡｌ１−ｘＳｂ、（ＧａｘＩｎ１−ｘ）１−ｙＴｌｙＡｓ、（ＧａｘＩｎ１−ｘ）１−ｙＴｌｙＰ
−ＩＩ−ＶＩ型：ＺｎｘＣｄ１−ｘＴｅｙＳｅ１−ｙ、ＣｄｘＨｇ１−ｘＴｅ
・ＹｂａＣｕＯなどの超半導体
・以下のような磁性体
−鉄、コバルト、ニッケル、それらの合金、一部の希土類などの強磁性体
−常磁性体
上記の説明から明らかなとおり、本発明の目的は、ナノ構造化サポート２を変形させることにより薄膜層の対応する変形を引き起こして、ナノ構造化サポート２に予め形成されている薄膜層１の特性を変化させるプロセスに関する。
このプロセスによって、後続の処理において変形するナノ構造化サポート２であって、その表面にサポートに対応して変形する少なくとも１つの薄膜層１が形成されるナノ構造化サポート２を備えた基板が製造される。かかる基板は、薄膜層１を形成する材料から構成される薄膜層を備えることになる。この基板を適用することにより、薄膜層１の変形が寄与する変化特性を有する電子部品が実現する。また、かかる基板を適用することによって、薄膜層構造の変形により得られる、薄膜層の光学的特性の変化の可能性を利用して、光電子素子を構成することも考えられる。
図６ａ〜６ｃは、薄膜層の圧電特性を使用可能にする本発明に係るプロセスの他の適用例を示している。
本適用例によれば、プロセスは、圧電特性を有する材料から構成される少なくとも１つの薄膜層１をナノ構造化サポート２上に形成することからなる。次に、リソグラフィー工程が薄膜層１で実施され、具体的には図６ｂで分かるように圧電領域ｚが形成される。例えば、光学的工程、電子的工程又はＸ線工程など、様々な種類のリソグラフィー工程が使用可能であることに注意されたい。
上記に説明したように、ナノ構造化サポート２を処理して、ナノ構造化サポート２の変形を確実にすることによって、薄膜層１の対応する変形が生じ、図６ｃで明らかなとおり、薄膜層において、特に圧電領域３において電荷が出現することになる。リソグラフィー工程は、ナノ構造化ポーラスサポート２の変形を引き起こすナノ構造化ポーラスサポート２の処理工程後に実施することが可能であることに注意されたい。
本発明に係るプロセスにおいては、マイクロテクノロジー向け又はナノテクノロジー向けの基板も製造される。このように、ナノ構造化サポート上に形成される薄膜層１が圧電材料で構成されている場合、圧電特性を用いて所定の形状の素子を得ることができる。
本発明は、以上説明し図示した例に限定されず、本発明の範囲から逸脱することなく様々な変形実施形態を実施することができる。
本発明に係るプロセスが適用される基板を示している。 エピタキシャル成長に適する薄膜層を備えた基板に関する第１実施形態の一段階を示している。 エピタキシャル成長に適する薄膜層を備えた基板に関する第１実施形態の一段階を示している。 エピタキシャル成長に適する薄膜層を備えた基板に関する第１実施形態の一段階を示している。 エピタキシャル成長に適する薄膜層を備えた基板に関する第１実施形態の一段階を示している。 本発明に係るプロセスを利用する基板に関する第１変形実施形態の一段階を示している。 本発明に係るプロセスを利用する基板に関する第１変形実施形態の一段階を示している。 本発明に係るプロセスを利用する基板に関する第１変形実施形態の一段階を示している。 本発明に係るプロセスを利用する基板に関する第１変形実施形態の一段階を示している。 本発明に係るプロセスを使用する基板に関する第２変形実施形態の一段階を示している。 本発明に係るプロセスを使用する基板に関する第２変形実施形態の一段階を示している。 圧電材料に使用される本発明に係るプロセスの一特徴的段階を示している。 圧電材料に使用される本発明に係るプロセスの一特徴的段階を示している。 圧電材料に使用される本発明に係るプロセスの一特徴的段階を示している。

Claims (16)

  1. マイクロエレクトロニクス、ナノエレクトロニクス、又はマイクロテクノロジー、ナノテクノロジーの各分野で利用される基板（３）を形成するサポート（２）の表面上に形成される薄膜層（１）の特性を変化させるプロセスであって、
    −高比表面積を有するナノ構造化サポート（２）上に少なくとも１つの薄膜層（１）を形成すること、及び
    −前記高比表面積を有するナノ構造化サポート（２）を処理して、前記サポート内に内部歪みを発生させて、少なくとも前記薄膜層の平面内にその変形を引き起こすことによって、前記薄膜層の対応する変形を確実にして前記薄膜層の特性を変化させることからなることを特徴とするプロセス。
  2. 前記高比表面積を有するナノ構造化サポート（２）を化学的に処理して、そのナノ構造の膨張又は収縮に対応する変形を保証することからなることを特徴とする請求項１記載のプロセス。
  3. 高比表面積を有するナノ構造化サポート（２）を、金属、半導体、又は誘電体をベースとした様々なナノ構造物の中から選択することからなることを特徴とする請求項１記載のプロセス。
  4. 前記高比表面積を有するナノ構造化サポート（２）の処理後、前記薄膜層（１）上に結晶質のエピタキシャル成長を発生させることからなることを特徴とする請求項１又は２記載のプロセス。
  5. 前記高比表面積を有するナノ構造化サポート（２）の処理後に、前記薄膜層（１）上のエピタキシャル成長によって形成される前記結晶質の格子定数に対応する格子定数を有することが可能な薄膜層（１）を選択することからなることを特徴とする請求項４記載のプロセス。
  6. 前記高比表面積を有するナノ構造化サポート（２）上に予め歪ませた又は予め歪ませていない薄膜層（１）を形成することからなることを特徴とする請求項５記載のプロセス。
  7. 前記高比表面積を有するナノ構造化サポート（２）上に、少なくとも１つの中間層（２１）を、前記薄膜層（１）と前記高比表面積を有するナノ構造化サポート（２）との間に形成することからなることを特徴とする請求項１記載のプロセス。
  8. 前記薄膜層（１）上に、半導体材料又は超半導体材料から選択した結晶質の前記エピタキシャル成長を形成することからなることを特徴とする請求項４、５、７のいずれか１項に記載のプロセス。
  9. 前記高比表面積を有するナノ構造化サポート（２）上に、圧電特性を有する材料から構成される薄膜層（１）を形成することからなることを特徴とする請求項１〜３のいずれか１項に記載のプロセス。
  10. 前記薄膜層（１）でリソグラフィー工程を実施して圧電領域（ｚ）を実現することからなることを特徴とする請求項９記載のプロセス。
  11. 前記薄膜層において電荷がみられるように、前記高比表面積を有するナノ構造化サポート（２）を変形させることからなることを特徴とする請求項９又は１０記載のプロセス。
  12. マイクロエレクトロニクス、ナノエレクトロニクス、又はマイクロテクノロジー、ナノテクノロジー用の基板であって、
    高比表面積を有するナノ構造化サポート（２）によって形成される基板であり、
    前記高比表面積を有するナノ構造化サポート（２）が、後続の処理で変形し、その表面上に前記サポートに対応して変形する少なくとも１つの薄膜層（１）が形成されることを特徴とする基板。
  13. 前記薄膜層（１）に形成された半導体結晶質又は超半導体結晶質のエピタキシャル層（４）を備えることを特徴とする請求項１２記載の基板。
  14. 前記薄膜層（１）が圧電材料から構成されることを特徴とする請求項１２記載の基板。
  15. 光電子素子の製造への請求項１２記載の基板の適用。
  16. 電子部品の製造への請求項１２記載の基板の適用。
JP2004507374A 2002-05-07 2003-05-07 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板 Expired - Lifetime JP4786178B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR02/05731 2002-05-07
FR0205731A FR2839505B1 (fr) 2002-05-07 2002-05-07 Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
PCT/FR2003/001423 WO2003099707A2 (fr) 2002-05-07 2003-05-07 Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010094004A Division JP2010212705A (ja) 2002-05-07 2010-04-15 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板

Publications (3)

Publication Number Publication Date
JP2005528987A JP2005528987A (ja) 2005-09-29
JP2005528987A5 JP2005528987A5 (ja) 2011-07-07
JP4786178B2 true JP4786178B2 (ja) 2011-10-05

Family

ID=29286361

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004507374A Expired - Lifetime JP4786178B2 (ja) 2002-05-07 2003-05-07 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板
JP2010094004A Pending JP2010212705A (ja) 2002-05-07 2010-04-15 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010094004A Pending JP2010212705A (ja) 2002-05-07 2010-04-15 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板

Country Status (7)

Country Link
US (2) US7553369B2 (ja)
EP (1) EP1501757B1 (ja)
JP (2) JP4786178B2 (ja)
KR (1) KR100855784B1 (ja)
AU (1) AU2003263225A1 (ja)
FR (1) FR2839505B1 (ja)
WO (1) WO2003099707A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839505B1 (fr) * 2002-05-07 2005-07-15 Univ Claude Bernard Lyon Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
FR2857155B1 (fr) 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
RU2267832C1 (ru) * 2004-11-17 2006-01-10 Александр Викторович Принц Способ изготовления микро- и наноприборов на локальных подложках
EP1874986B1 (en) * 2005-04-25 2013-01-23 Smoltek AB Controlled growth of a nanostructure on a substrate, and electron emission devices based on the same
US7777291B2 (en) 2005-08-26 2010-08-17 Smoltek Ab Integrated circuits having interconnects and heat dissipators based on nanostructures
FR2903810B1 (fr) * 2006-07-13 2008-10-10 Commissariat Energie Atomique Procede de nanostructuration de la surface d'un substrat
EP2197782B1 (en) 2007-09-12 2020-03-04 Smoltek AB Connecting and bonding adjacent layers with nanostructures
WO2009108101A1 (en) 2008-02-25 2009-09-03 Smoltek Ab Deposition and selective removal of conducting helplayer for nanostructure processing
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607269A (en) * 1968-04-01 1971-09-21 Polaroid Corp Image-receiving elements and photographic processes employing same
DE2934426A1 (de) * 1979-08-25 1981-03-26 Rudi Ing.(grad.) 6700 Ludwigshafen Schmitt Messgeraet zur quantitativen bestimmung einer komponente einer gasmischung
US4758534A (en) * 1985-11-13 1988-07-19 Bell Communications Research, Inc. Process for producing porous refractory metal layers embedded in semiconductor devices
US4728591A (en) * 1986-03-07 1988-03-01 Trustees Of Boston University Self-assembled nanometer lithographic masks and templates and method for parallel fabrication of nanometer scale multi-device structures
US5238729A (en) * 1991-04-05 1993-08-24 Minnesota Mining And Manufacturing Company Sensors based on nanosstructured composite films
JPH04318922A (ja) * 1991-04-17 1992-11-10 Sumitomo Electric Ind Ltd 化合物半導体結晶の成長方法
JP3089732B2 (ja) * 1991-09-24 2000-09-18 住友電気工業株式会社 化合物半導体のエピタキシャル成長方法
FR2689912A1 (fr) * 1992-04-14 1993-10-15 Centre Nat Rech Scient Procédé de réalisation d'un réseau de discontinuités à une ou deux dimensions à la surface d'un substrat cristallin ou dans une structure complexe comportant un tel substrat.
US5374472A (en) * 1992-11-03 1994-12-20 The Regents, University Of California Ferromagnetic thin films
US5352651A (en) * 1992-12-23 1994-10-04 Minnesota Mining And Manufacturing Company Nanostructured imaging transfer element
US5338430A (en) * 1992-12-23 1994-08-16 Minnesota Mining And Manufacturing Company Nanostructured electrode membranes
US5459016A (en) * 1993-12-16 1995-10-17 Minnesota Mining And Manufacturing Company Nanostructured thermal transfer donor element
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
JP3541690B2 (ja) * 1998-09-11 2004-07-14 松下電器産業株式会社 発光素子の製造方法
US6834149B1 (en) * 1999-02-09 2004-12-21 Xoetronics, Llc Optically confined birefringent chalcopyrite heterostructure devices and operating methods
US6372364B1 (en) * 1999-08-18 2002-04-16 Microcoating Technologies, Inc. Nanostructure coatings
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
US6365059B1 (en) * 2000-04-28 2002-04-02 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
US20040195202A1 (en) * 2000-04-28 2004-10-07 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
US6787198B2 (en) * 2000-07-28 2004-09-07 Ekc Technology, Inc. Hydrothermal treatment of nanostructured films
US6541392B2 (en) * 2000-09-15 2003-04-01 Technology Ventures, L.L.C. Method for fabricating three dimensional anisotropic thin films
EP1333935A4 (en) * 2000-10-17 2008-04-02 Nanogram Corp PREPARATION OF A COAT BY REACTIVE DEPOSITION
KR100831751B1 (ko) * 2000-11-30 2008-05-23 노쓰 캐롤라이나 스테이트 유니버시티 Ｍ'ｎ 물의 제조 방법 및 장치
US6913697B2 (en) * 2001-02-14 2005-07-05 Science & Technology Corporation @ Unm Nanostructured separation and analysis devices for biological membranes
US20040033942A1 (en) * 2001-03-13 2004-02-19 Jackson Jennifer L Transriotion factors
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
DE10204895B4 (de) * 2002-02-06 2004-07-29 Diehl Munitionssysteme Gmbh & Co. Kg Verfahren zur Herstellung von Reaktivstoffen
JP2003282464A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体基板およびその製造方法
US6946410B2 (en) * 2002-04-05 2005-09-20 E. I. Du Pont De Nemours And Company Method for providing nano-structures of uniform length
US6853075B2 (en) * 2003-01-28 2005-02-08 Wayne State University Self-assembled nanobump array stuctures and a method to fabricate such structures
FR2839505B1 (fr) * 2002-05-07 2005-07-15 Univ Claude Bernard Lyon Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
US6869671B1 (en) * 2002-06-03 2005-03-22 University Of Notre Dame Enabling nanostructured materials via multilayer thin film precursor and applications to biosensors
US6858521B2 (en) * 2002-12-31 2005-02-22 Samsung Electronics Co., Ltd. Method for fabricating spaced-apart nanostructures
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7067867B2 (en) * 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
CN1742358A (zh) * 2002-11-20 2006-03-01 瑞威欧公司 在基板上制造多层器件的方法和系统
US7132678B2 (en) * 2003-03-21 2006-11-07 International Business Machines Corporation Electronic device including a self-assembled monolayer, and a method of fabricating the same
US7115910B2 (en) * 2003-05-05 2006-10-03 Banpil Photonics, Inc. Multicolor photodiode array and method of manufacturing thereof
US7019391B2 (en) * 2004-04-06 2006-03-28 Bao Tran NANO IC packaging
DE102007038851A1 (de) * 2007-08-16 2009-02-19 Schott Ag Verfahren zur Herstellung von monokristallinen Metall- oder Halbmetallkörpern

Also Published As

Publication number Publication date
FR2839505A1 (fr) 2003-11-14
EP1501757A2 (fr) 2005-02-02
US9102518B2 (en) 2015-08-11
US20050229837A1 (en) 2005-10-20
JP2010212705A (ja) 2010-09-24
AU2003263225A1 (en) 2003-12-12
US7553369B2 (en) 2009-06-30
WO2003099707A3 (fr) 2004-04-08
FR2839505B1 (fr) 2005-07-15
JP2005528987A (ja) 2005-09-29
KR20050007530A (ko) 2005-01-19
WO2003099707A2 (fr) 2003-12-04
US20090226680A1 (en) 2009-09-10
EP1501757B1 (fr) 2017-08-16
KR100855784B1 (ko) 2008-09-01
AU2003263225A8 (en) 2003-12-12

Similar Documents

Publication Publication Date Title
JP2010212705A (ja) 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板
Golod et al. Fabrication of conducting GeSi/Si micro-and nanotubes and helical microcoils
US7696105B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US20060009003A1 (en) Methods for nanowire growth
JP4954853B2 (ja) ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス
KR101401580B1 (ko) 기판 벽개 방법
JP2005528987A5 (ja)
US9647063B2 (en) Nanoscale chemical templating with oxygen reactive materials
CN104756229B (zh) 用于生产半导体结构的方法
US20130264687A1 (en) Method for producing columnar structure
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP4046175B2 (ja) 微細構造素子の作製方法
US7084075B2 (en) Method for producing a layer on a substrate
JP4854180B2 (ja) ＩｎＳｂナノ細線構造の作製方法
US20230052052A1 (en) Monocrystalline nickel-titanium films on single crystal silicon substrates using seed layers
JP4235709B2 (ja) 半導体基板表面の微細ファセット形状作製方法
JP3950970B2 (ja) Ｓｎ単結晶薄膜の製造方法
JPH113988A (ja) 超微細突起構造体およびその製造方法
KR20220102739A (ko) 반도체 나노막대의 형성방법, 반도체 디바이스 및 그 제조방법
JPH0927451A (ja) 化合物半導体基板の製造方法
JPH09106949A (ja) 化合物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110713

R150 Certificate of patent or registration of utility model

Ref document number: 4786178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term