JP4784289B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4784289B2
JP4784289B2 JP2005351653A JP2005351653A JP4784289B2 JP 4784289 B2 JP4784289 B2 JP 4784289B2 JP 2005351653 A JP2005351653 A JP 2005351653A JP 2005351653 A JP2005351653 A JP 2005351653A JP 4784289 B2 JP4784289 B2 JP 4784289B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
lid
side wall
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351653A
Other languages
Japanese (ja)
Other versions
JP2007158044A (en
Inventor
博 斉藤
利尚 鈴木
慎吾 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005351653A priority Critical patent/JP4784289B2/en
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to EP06025136A priority patent/EP1795498A3/en
Priority to CN 200610153136 priority patent/CN1983572A/en
Priority to KR1020060121994A priority patent/KR100868593B1/en
Priority to US11/566,879 priority patent/US7646092B2/en
Priority to TW095145492A priority patent/TWI328276B/en
Publication of JP2007158044A publication Critical patent/JP2007158044A/en
Priority to US12/628,127 priority patent/US8344489B2/en
Application granted granted Critical
Publication of JP4784289B2 publication Critical patent/JP4784289B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Pressure Sensors (AREA)

Description

この発明は、半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device .

従来のシリコンマイクや圧力センサ等の半導体装置としては、音圧センサチップや圧力センサチップ等のように、可動部分を有する半導体チップを基板の表面に実装したものがある（例えば、特許文献１，２参照。）。この種の半導体装置では、半導体チップを搭載した回路基板の表面に金属製のカバー（蓋体）を被せて上記半導体チップを含んだ中空空間を形成している。このカバーには、上記中空空間と外部空間とを連通させるための開口部が形成されている。また、このカバーは、導電性を有する接着剤等を介して基板の表面にカバーの先端を接着させることで、回路基板に固定されている。
特表２００４−５３７１８２号公報 米国特許第６７８１２３１号明細書 As a conventional semiconductor device such as a silicon microphone and a pressure sensor, there is one in which a semiconductor chip having a movable part is mounted on the surface of a substrate, such as a sound pressure sensor chip or a pressure sensor chip (for example, Patent Document 1, Patent Document 1). 2). In this type of semiconductor device, a hollow space including the semiconductor chip is formed by covering a surface of a circuit board on which the semiconductor chip is mounted with a metal cover (lid). The cover is formed with an opening for communicating the hollow space with the external space. The cover is fixed to the circuit board by adhering the tip of the cover to the surface of the board via a conductive adhesive or the like.
JP-T-2004-537182 US Pat. No. 6,781,231

しかしながら、上記従来の半導体装置では、これを製造する際に、カバーを回路基板の表面に接着固定する必要があるため、回路基板に対するカバーの位置決めが面倒となる問題がある。
この発明は、上述した事情に鑑みてなされたものであって、基板に対する蓋体の位置決めを容易に行うことができる半導体装置の製造方法を提供することを目的としている。
However, in the conventional semiconductor device, since it is necessary to adhere and fix the cover to the surface of the circuit board when manufacturing the semiconductor device, there is a problem that positioning of the cover with respect to the circuit board becomes troublesome.
The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can easily position a lid with respect to a substrate.

上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、表面から窪む凹部を有する基板を縦横に多数連結し、個々の前記基板に区画する部分の一部に挿入穴を形成した基板用板材を用意する基板用板材準備工程と、平面視略矩形状の天板部、及び、前記天板部から一体的に延出し前記天板部の厚さ方向に突出する側壁部を有する蓋体を多数形成する蓋体準備工程と、前記天板部が前記凹部の開口を覆うように前記各蓋体の前記側壁部をそれぞれ前記挿入穴に挿入し、多数の前記蓋体を前記基板用板材の表面に重ねて、導電性ペーストにより前記多数の蓋体と前記基板用板材とを接着する重ね合わせ工程と、前記蓋体を配した前記基板用板材の表面側に円柱状に形成されたローラの周面を押し付けると共に、前記ローラを前記基板用板材の表面に沿う方向に移動させることで、前記基板用板材が折り曲げられて個々の前記基板に分割される分割工程とを備え、前記蓋体準備工程において、前記側壁部が、前記天板部を挟み込むように少なくとも一対形成されると共に、前記各側壁部の先端を、相対する前記側壁部から離間する方向に湾曲させていることを特徴とする半導体装置の製造方法を提案している。
In order to solve the above problems, the present invention proposes the following means.
The present invention provides a substrate plate preparation step for preparing a substrate plate material in which a large number of substrates having recesses recessed from the surface are connected vertically and horizontally, and a substrate plate material in which insertion holes are formed in a part of each of the substrates is formed. A lid preparation step for forming a number of lids having a substantially rectangular top plate portion and a side wall portion extending integrally from the top plate portion and projecting in the thickness direction of the top plate portion; The side wall portions of the lids are inserted into the insertion holes so that the plate portions cover the openings of the recesses, and a large number of the lid bodies are overlaid on the surface of the board material for the substrate, and the large number of the lids are formed with a conductive paste. A step of adhering the lid member and the substrate plate material, pressing a circumferential surface of a roller formed in a columnar shape on the surface side of the substrate plate member provided with the lid member, and the roller to the substrate By moving in the direction along the surface of the plate material Wood is bent and a dividing step is divided into individual said substrate, in said lid preparing step, the side wall portion, so as to sandwich the top plate while being at least one pair formed, wherein the side walls The semiconductor device manufacturing method is characterized in that the front end of the semiconductor device is curved in a direction away from the opposing side wall portions .

そして、前記半導体装置の製造方法では、前記基板用板材準備工程において、前記基板用板材には、これを個々の前記基板に区画する切り込みが形成され、前記分割工程においては、前記切り込みの残部が同時に破断されることにより、前記基板用板材が個々の前記基板に分割されるとよい。In the method for manufacturing a semiconductor device, in the substrate plate material preparation step, the substrate plate material is formed with cuts that divide the substrate plate into the individual substrates, and in the dividing step, the remaining portions of the cut are formed. The board | plate board material is good to be divided | segmented into each said board | substrate by fracture | rupturing simultaneously.

また、前記半導体装置の製造方法において、前記挿入穴は、前記基板用板材の厚さ方向に貫通していてもよい。In the method for manufacturing a semiconductor device, the insertion hole may pass through in the thickness direction of the board material.

また、前記半導体装置の製造方法では、前記分割工程において、前記ローラの周面と前記蓋体との間に、可撓性を有するシート状の保護部材を挟み込むことが好ましい。In the semiconductor device manufacturing method, it is preferable that a flexible sheet-like protective member is sandwiched between the peripheral surface of the roller and the lid in the dividing step.

さらに、前記半導体装置の製造方法では、前記基板用板材が、セラミックグリーンシートによって形成されてもよい。Furthermore, in the manufacturing method of the semiconductor device, the substrate plate material may be formed of a ceramic green sheet.

また、前記半導体装置の製造方法において、前記基板用板材の前記各凹部には、それぞれ半導体チップが配置されていてもよい。In the method for manufacturing a semiconductor device, a semiconductor chip may be disposed in each of the recesses of the board material.

本発明によれば、重ね合わせ工程において、各蓋体の側壁部を基板用板材に形成された挿入穴に挿入するだけで、各蓋体の位置決めを同時かつ容易に行うことができる。According to the present invention, the positioning of the lids can be performed simultaneously and easily by simply inserting the side wall portions of the lids into the insertion holes formed in the board material in the overlapping step.

図１から図１１は、本発明の一実施形態を示している。図１〜３に示すように、この実施形態に係る半導体装置１は、略板状に形成されたセラミック基板３と、セラミック基板３の表面３ａ側に重ねて配された半導体チップ５及び蓋体７とを備えている。
セラミック基板３は、平面視略矩形の板状に形成されており、その側面３ｂには、セラミック基板３の表面３ａ及び裏面３ｃに開口する複数の溝９が上記側面３ｂから窪んで形成されている。また、セラミック基板３には、その表面３ａから窪む凹部１１が形成されている。この凹部１１の底面（一端面）１１ａの略中央部には有底の穴１３が形成されている。また、底面１１ａの周縁には、底面１１ａから突出する段差部１５が形成されており、この段差部１５によりセラミック基板３の表面３ａと凹部１１の底面１１ａとの間が階段状に形成されている。 1 to 11 show an embodiment of the present invention. As shown in FIGS. 1 to 3, the semiconductor device 1 according to this embodiment includes a ceramic substrate 3 that is formed in a substantially plate shape, a semiconductor chip 5 that is arranged on the surface 3 a side of the ceramic substrate 3, and a lid. 7.
The ceramic substrate 3 is formed in a substantially rectangular plate shape in plan view, and a plurality of grooves 9 opened in the front surface 3a and the back surface 3c of the ceramic substrate 3 are formed in the side surface 3b so as to be recessed from the side surface 3b. Yes. Further, the ceramic substrate 3 is formed with a recess 11 that is recessed from the surface 3a. A bottomed hole 13 is formed in a substantially central portion of the bottom surface (one end surface) 11 a of the recess 11. Further, a step portion 15 protruding from the bottom surface 11a is formed on the periphery of the bottom surface 11a, and the step portion 15 forms a step between the surface 3a of the ceramic substrate 3 and the bottom surface 11a of the recess 11. Yes.

セラミック基板３の表面３ａと同方向を向く段差部１５の表面１５ａには、半導体チップ５と電気的に接続するためのパッド電極１７が複数形成されており、また、セラミック基板３の裏面３ｃには、外部接続端子１９が複数形成されている。これらパッド電極１７及び外部接続端子１９は、セラミック基板３の内部に形成された配線部２１によって電気的に接続されている。
また、このセラミック基板３には、導電性を有するシールド部材２３が設けられている。このシールド部材２３は、凹部１１の底面１１ａ全体とセラミック基板３の厚さ方向に重なるように配されており、凹部１１の開口部の周縁に位置するセラミック基板３の表面３ａに形成された略環状の接続パッド２５と電気的に接続されている。なお、このシールド部材２３の一部は、凹部１１の底面１１ａをなしている。 A plurality of pad electrodes 17 for electrical connection with the semiconductor chip 5 are formed on the surface 15a of the step portion 15 that faces in the same direction as the surface 3a of the ceramic substrate 3, and on the back surface 3c of the ceramic substrate 3. A plurality of external connection terminals 19 are formed. The pad electrode 17 and the external connection terminal 19 are electrically connected by a wiring portion 21 formed inside the ceramic substrate 3.
The ceramic substrate 3 is provided with a shield member 23 having conductivity. The shield member 23 is disposed so as to overlap the entire bottom surface 11 a of the recess 11 in the thickness direction of the ceramic substrate 3, and is substantially formed on the surface 3 a of the ceramic substrate 3 positioned at the periphery of the opening of the recess 11. It is electrically connected to the annular connection pad 25. A part of the shield member 23 forms the bottom surface 11 a of the recess 11.

上述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト（銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー（例えば、アクリル樹脂）を混合したもの）を用いて形成されている。さらに、パッド電極１７、外部接続端子１９及び接続パッド２５は、上記材料に、例えば、厚さ１μｍ以上のニッケル（Ｎｉ）及び厚さ０．３μｍの金（Ａｕ）のめっきを施して形成されている。なお、これらパッド電極１７、外部接続端子１９及び配線部２１と、シールド部材２３及び接続パッド２５とは、電気的に絶縁されている。
なお、このセラミック基板３は、セラミックグリーンシートを焼成してなる絶縁層２７，２８，２９，３０を複数積層すると共に、各絶縁層２７，２８，２９，３０に前述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を適宜形成して構成されている。すなわち、セラミック基板３に形成された凹部１１や段差部１５、穴１３は、セラミックグリーンシートに打ち抜き加工を施して形成されるものである。 The pad electrode 17, the external connection terminal 19, the wiring part 21, the shield member 23, and the connection pad 25 described above are made of a paste containing silver powder, copper powder, or tungsten powder as a main component (a binder ( For example, it is formed using a mixture of acrylic resin). Further, the pad electrode 17, the external connection terminal 19, and the connection pad 25 are formed by plating the above material with, for example, nickel (Ni) having a thickness of 1 μm or more and gold (Au) having a thickness of 0.3 μm. Yes. Note that the pad electrode 17, the external connection terminal 19 and the wiring portion 21, and the shield member 23 and the connection pad 25 are electrically insulated.
The ceramic substrate 3 is formed by laminating a plurality of insulating layers 27, 28, 29, and 30 formed by firing ceramic green sheets, and the pad electrode 17 and the external connection described above are formed on each insulating layer 27, 28, 29, and 30. The terminal 19, the wiring part 21, the shield member 23, and the connection pad 25 are formed as appropriate. That is, the concave portion 11, the step portion 15, and the hole 13 formed in the ceramic substrate 3 are formed by punching a ceramic green sheet.

半導体チップ５は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体チップ５は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム５ａを備えている。ダイヤフラム５ａは、半導体チップ５の厚さ方向に振動するように構成されている。
この半導体チップ５は、絶縁材料からなる接着ペーストＢ１を介して穴１３を覆うように凹部１１の底面１１ａに接着固定されると共に、前述したパッド電極１７とワイヤー３１により電気的に接続されている。すなわち、セラミック基板３に形成された凹部１１によって、半導体チップ５のダイヤフラム５ａとセラミック基板３の穴１３との間に、ダイヤフラム５ａを十分に振動させる程度の大きさの空洞部Ｓ１が確保されることになる。 The semiconductor chip 5 is a so-called sound pressure sensor chip that converts sound into an electrical signal. That is, the semiconductor chip 5 includes a diaphragm 5 a that vibrates in response to pressure fluctuations such as sound from an outer space located outside the semiconductor device 1. The diaphragm 5 a is configured to vibrate in the thickness direction of the semiconductor chip 5.
The semiconductor chip 5 is bonded and fixed to the bottom surface 11a of the recess 11 so as to cover the hole 13 via an adhesive paste B1 made of an insulating material, and is electrically connected to the pad electrode 17 and the wire 31 described above. . That is, the concave portion 11 formed in the ceramic substrate 3 secures a cavity S1 having a size enough to vibrate the diaphragm 5a between the diaphragm 5a of the semiconductor chip 5 and the hole 13 of the ceramic substrate 3. It will be.

蓋体７は、導電性を有する材料から形成されており、セラミック基板３の表面３ａに配されると共に凹部１１の開口を覆って半導体チップ５を含む中空空間（中空の空洞部）Ｓ２を形成する略板状の天板部３５と、天板部３５の周縁から突出してセラミック基板３の側面３ｂ側に配される複数の側壁部３７とを備えている。
天板部３５は、平面視略矩形状に形成されており、このうちセラミック基板３の凹部１１の周縁に対向する位置には、略環状の突出部３９がセラミック基板３の表面３ａに向けて突出して形成されている。この突出部３９は、天板部３５を変形させて略環状に形成されているものであるため、蓋体７としての剛性を向上させて天板部３５の撓みを防止することができる。 The lid 7 is made of a conductive material, and is disposed on the surface 3a of the ceramic substrate 3 and covers the opening of the recess 11 to form a hollow space (hollow cavity) S2 including the semiconductor chip 5. And a plurality of side wall portions 37 that protrude from the periphery of the top plate portion 35 and are arranged on the side surface 3b side of the ceramic substrate 3.
The top plate portion 35 is formed in a substantially rectangular shape in plan view, and a substantially annular projecting portion 39 faces the surface 3 a of the ceramic substrate 3 at a position facing the peripheral edge of the concave portion 11 of the ceramic substrate 3. Protrusively formed. Since the protruding portion 39 is formed in a substantially annular shape by deforming the top plate portion 35, the rigidity as the lid body 7 can be improved and the bending of the top plate portion 35 can be prevented.

また、この突出部３９は、天板部３５をセラミック基板３の表面３ａに配した状態において、前述の接続パッド２５と電気的に接続されるようになっている。具体的には、突出部３９と接続パッド２５とは導電性を有する導電性ペーストＢ２を介して相互に接着固定されている、すなわち、この導電性ペーストＢ２によって蓋体７がセラミック基板３に固定されている。また、この固定状態においては、蓋体７とシールド部材２３が半導体チップ５を取り囲むと共に、セラミック基板３のシールド部材２３と蓋体７とが電気的に接続されることになる。   The protrusion 39 is electrically connected to the connection pad 25 in a state where the top plate 35 is disposed on the surface 3 a of the ceramic substrate 3. Specifically, the protrusion 39 and the connection pad 25 are bonded and fixed to each other via a conductive paste B2 having conductivity, that is, the lid 7 is fixed to the ceramic substrate 3 by this conductive paste B2. Has been. In this fixed state, the lid 7 and the shield member 23 surround the semiconductor chip 5 and the shield member 23 of the ceramic substrate 3 and the lid 7 are electrically connected.

また、この天板部３５には、その厚さ方向に貫通する開口部３５ａが形成されており、この開口部３５ａによって半導体チップ５を含む中空空間Ｓ２が半導体装置１の外側に位置する外方空間に連通することになる。
蓋体７の側壁部３７は天板部３５の四辺からそれぞれ突出しており、天板部３５を挟み込む一対の側壁部３７が相互に対向するようになっている。これら複数の側壁部３７は、セラミック基板３の側面３ｂに形成された複数の溝９にそれぞれ収容されている、すなわち、各溝９の底面（側面）９ａに隣接して配されている。 Further, the top plate portion 35 is formed with an opening portion 35a penetrating in the thickness direction, and the hollow space S2 including the semiconductor chip 5 is located outside the semiconductor device 1 by the opening portion 35a. It will communicate with the space.
The side wall portions 37 of the lid 7 protrude from the four sides of the top plate portion 35, and a pair of side wall portions 37 sandwiching the top plate portion 35 face each other. The plurality of side wall portions 37 are respectively accommodated in the plurality of grooves 9 formed on the side surface 3b of the ceramic substrate 3, that is, arranged adjacent to the bottom surface (side surface) 9a of each groove 9.

次に、以上のように構成された半導体装置１の製造方法について説明する。
この製造方法においては、はじめに、図４，５，７に示すように、多数の半導体チップ５を配置可能な基板用板材４１を用意する（基板用板材準備工程）。なお、この基板用板材４１は、半導体装置１を構成するセラミック基板３を縦横に多数連結したものである。
この基板用板材準備工程においては、はじめに、セラミック粉末を含有するペーストをシート状に形成してなるグリーンシートを用意する。このグリーンシートは、セラミック粉末を含有したセラミックペーストをシート状に形成したものであり、セラミック基板３の各絶縁層２７，２８，２９，３０を構成するものである。 Next, a method for manufacturing the semiconductor device 1 configured as described above will be described.
In this manufacturing method, first, as shown in FIGS. 4, 5, and 7, a substrate plate 41 on which a large number of semiconductor chips 5 can be arranged is prepared (substrate plate preparation step). In addition, this board | substrate board | plate material 41 connects many ceramic substrates 3 which comprise the semiconductor device 1 vertically and horizontally.
In this substrate plate preparation step, first, a green sheet is prepared by forming a paste containing ceramic powder into a sheet shape. This green sheet is formed by forming a ceramic paste containing ceramic powder into a sheet shape, and constitutes the insulating layers 27, 28, 29, 30 of the ceramic substrate 3.

次いで、各グリーンシートに打ち抜き加工を施してセラミック基板３の凹部１１、穴１３及び段差部１５、また、配線部２１やシールド部材２３の形成に使用するスルーホール４３，４５を形成する。その後、スクリーン印刷により、各グリーンシートの表面や裏面に、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペーストを適宜印刷すると共に、上記ペーストを各グリーンシートのスルーホール４３，４５に充填する等して、パッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を形成する。   Next, each green sheet is punched to form the concave portions 11, the holes 13 and the step portions 15 of the ceramic substrate 3, and the through holes 43 and 45 used for forming the wiring portion 21 and the shield member 23. Thereafter, a paste mainly composed of silver powder, copper powder or tungsten powder is appropriately printed on the front and back surfaces of each green sheet by screen printing, and the paste is filled in the through holes 43 and 45 of each green sheet. The pad electrode 17, the external connection terminal 19, the wiring part 21, the shield member 23, and the connection pad 25 are formed in the same manner.

そして、これら複数のグリーンシートを積層してグリーンシート積層体４７を構成し、このグリーンシート積層体４７の表面及び裏面に切り込み４９ａ，４９ｂを形成する。この切り込み４９ａ，４９ｂは、個々のセラミック基板３に区画するものであり、格子状に形成されている。さらに、相互に隣り合う各セラミック基板３の間に位置する切り込み４９ａ，４９ｂの一部に、グリーンシート積層体４７の厚さ方向に貫通する挿入穴５１を形成する。この挿入穴５１は、平面視で格子状に形成された切り込み４９ａ，４９ｂのうち、切り込み４９ａ，４９ｂが相互に交差する部分から外れた位置に形成されている。なお、これら切り込み４９ａ，４９ｂ及び挿入穴５１は、同時に形成されるとしてもよいし、それぞれ別個に形成されるとしても構わない。
最後に、このグリーンシート積層体４７を１０００℃以上で焼成し、パッド電極１７、外部接続端子１９及び接続パッド２５にニッケル及び金のめっきを施すことで、基板用板材４１の製造が完了する。 A plurality of green sheets are laminated to form a green sheet laminate 47, and cuts 49a and 49b are formed on the front and back surfaces of the green sheet laminate 47. The cuts 49a and 49b are divided into individual ceramic substrates 3, and are formed in a lattice shape. Further, an insertion hole 51 penetrating in the thickness direction of the green sheet laminate 47 is formed in a part of the cuts 49a and 49b located between the ceramic substrates 3 adjacent to each other. The insertion hole 51 is formed at a position out of a portion where the cuts 49a and 49b intersect each other among the cuts 49a and 49b formed in a lattice shape in plan view. The cuts 49a and 49b and the insertion hole 51 may be formed at the same time, or may be formed separately.
Finally, the green sheet laminate 47 is fired at 1000 ° C. or more, and the pad electrode 17, the external connection terminal 19, and the connection pad 25 are plated with nickel and gold, thereby completing the manufacture of the board material 41.

また、この製造方法においては、上記基板用板材工程の前後もしくは同時に、蓋体７を多数形成する（蓋体準備工程）。
この蓋体準備工程においては、図６，７に示すように、銅材等の導電性を有する板材にニッケルのめっきを施したものを用意すると共に、この板材に打ち抜き加工を施して、平面視略矩形状の天板部３５、及び、天板部３５の各辺から一体的に延出する略板状の延出部を形成する。
ここで、天板部３５と各延出部との境目には、切欠部５７が形成されており、天板部３５に対して容易に各延出部を折り曲げることができるようになっている。すなわち、この蓋体準備工程においては、天板部３５に対して各延出部を折り曲げる加工を施すことで、天板部３５の厚さ方向に突出する側壁部３７が形成されることになる。なお、この折り曲げ加工の際には、各側壁部３７の先端に、相対する側壁部３７から離間する方向に湾曲させる加工も施されている。 Further, in this manufacturing method, a large number of lid bodies 7 are formed before or after the substrate plate material process (cover body preparation process).
In this lid body preparation step, as shown in FIGS. 6 and 7, a nickel plate is prepared on a conductive plate material such as a copper material, and the plate material is punched into a plan view. A substantially rectangular top plate portion 35 and a substantially plate-like extension portion extending integrally from each side of the top plate portion 35 are formed.
Here, a notch portion 57 is formed at the boundary between the top plate portion 35 and each extending portion, and each extending portion can be easily bent with respect to the top plate portion 35. . That is, in this lid body preparation step, a side wall portion 37 protruding in the thickness direction of the top plate portion 35 is formed by performing a process of bending each extending portion on the top plate portion 35. . In this bending process, the end of each side wall part 37 is also subjected to a process of bending in a direction away from the opposite side wall part 37.

また、この蓋体準備工程においては、上記と同様の打ち抜き加工を施して、天板部３５に開口部３５ａを形成する。さらに、この蓋体準備工程においては、コイニング加工により天板部３５を変形させて、側壁部３７と同じ方向に突出する略環状の突出部３９を形成する。
なお、この蓋体準備工程においては、天板部３５や延出部、開口部３５ａを形成する打ち抜き加工や、側壁部３７を形成する折り曲げ加工及び突出部３９を形成するコイニング加工を、同時に行ってもよいし、個別に行うとしても構わない。 In the lid preparation step, the same punching process as described above is performed to form an opening 35 a in the top plate 35. Furthermore, in this lid body preparation step, the top plate portion 35 is deformed by coining to form a substantially annular projecting portion 39 that projects in the same direction as the side wall portion 37.
In this lid body preparation step, the punching process for forming the top plate part 35, the extension part, and the opening part 35a, the bending process for forming the side wall part 37, and the coining process for forming the protruding part 39 are simultaneously performed. Alternatively, it may be performed individually.

また、前述した基板用板材準備工程の終了後には、絶縁材料からなる接着ペーストＢ１を介して各凹部１１の底面１１ａに半導体チップ５を多数並べて配置するチップ配置工程を行う。このチップ配置工程においては、各半導体チップ５を配した後に接着ペーストＢ１を硬化させるペーストキュアを行う。このペーストキュアでは、１５０℃に加熱した状態をおおよそ１時間保持する。このチップ配置工程の終了後には、ワイヤーボンディングにより半導体チップ５とパッド電極１７とをワイヤー３１により電気接続する接続工程を行い、ワイヤー３１が正しく接続されているかどうかの目視検査を行う。
なお、これらチップ配置工程及び接続工程は、少なくとも後述する重ね合わせ工程の直前に行えばよく、蓋体準備工程の前後もしくは同時に行うとしてよい。 In addition, after the above-described substrate plate material preparation step, a chip placement step is performed in which a large number of semiconductor chips 5 are arranged side by side on the bottom surface 11a of each recess 11 via an adhesive paste B1 made of an insulating material. In this chip arrangement step, paste curing is performed to harden the adhesive paste B1 after the semiconductor chips 5 are arranged. In this paste cure, the state heated to 150 ° C. is maintained for approximately 1 hour. After the end of this chip placement step, a connection step is performed in which the semiconductor chip 5 and the pad electrode 17 are electrically connected by the wire 31 by wire bonding, and a visual inspection is performed to check whether the wire 31 is correctly connected.
The chip placement step and the connection step may be performed at least immediately before a superimposition step described later, and may be performed before or after the lid preparation step.

そして、上述した全ての工程が終了した後に、導電性ペーストＢ２を接続パッド２５上に印刷し、その後、図８に示すように、多数の蓋体７が多数の半導体チップ５を個々に覆うように、多数の蓋体７を基板用板材４１の表面３ａに重ねて固定する（重ね合わせ工程）。
この際には、各蓋体７の側壁部３７をそれぞれ基板用板材４１の挿入穴５１に挿入する。これにより、多数の半導体チップ５に対する各蓋体７の位置決めを容易に行うことができる。なお、側壁部３７の先端は相対する側壁部３７から離間するように湾曲しているため、この挿入の際には側壁部３７を挿入穴５１内に容易に導くことができる。また、この重ね合わせ工程においては、各天板部３５の突出部３９を上記導電性ペーストＢ２に接触させる。これにより、蓋体７とシールド部材２３とが電気的に接続されることになる。 Then, after all the steps described above are completed, the conductive paste B2 is printed on the connection pad 25, and then, as shown in FIG. 8, a large number of lids 7 individually cover the large number of semiconductor chips 5. In addition, a large number of lids 7 are overlapped and fixed on the surface 3a of the board material 41 (superposition step).
At this time, the side wall portion 37 of each lid body 7 is inserted into the insertion hole 51 of the board material 41. Thereby, each lid 7 can be easily positioned with respect to many semiconductor chips 5. In addition, since the front-end | tip of the side wall part 37 is curving so that it may space apart from the opposite side wall part 37, the side wall part 37 can be easily guide | induced to the insertion hole 51 in the case of this insertion. Moreover, in this superimposition process, the protrusion part 39 of each top-plate part 35 is made to contact the said electrically conductive paste B2. Thereby, the lid 7 and the shield member 23 are electrically connected.

なお、多数の蓋体７を基板用板材４１の表面３ａに重ねて、突出部３９を導電性ペーストＢ２に接触させた後には、図９に示すように、多数の蓋体７及び基板用板材４１を裏返すと共に基板用板材４１の裏面３ｃに金属製の重しＭを載せる。そして、この状態で、１５０℃に加熱した状態をおおよそ１時間保持する導電ペーストキュアを行い、導電性ペーストＢ２を硬化させる。これにより、多数の蓋体７が基板用板材４１に固定され、重ね合わせ工程が完了する。
この重ね合わせ工程が完了することによって、多数の半導体装置１を一体的に連結した半導体ユニット６５が構成されることになる。 In addition, after putting many lids 7 on the surface 3a of the board | plate board 41 and contacting the protrusion part 39 with the electrically conductive paste B2, as shown in FIG. 41 is turned over and a metal weight M is placed on the back surface 3c of the board plate 41. In this state, conductive paste curing is performed for about 1 hour in a state heated to 150 ° C. to cure the conductive paste B2. Thereby, many cover bodies 7 are fixed to the board | plate material 41, and a superimposition process is completed.
By completing this superposition process, a semiconductor unit 65 in which a large number of semiconductor devices 1 are integrally connected is formed.

その後、各蓋体７の表面に半導体装置１を識別する名称やシリアル番号等の識別記号Ｎ（図１参照）を捺印する。そして、切り込み４９ａ，４９ｂから基板用板材４１を破断して、個々の半導体装置１に分割する（分割工程）。
この分割工程においては、図１０に示すように、基板用板材４１の表面３ａ側に略円柱状に形成されたローラＬの周面Ｌ１を下側から押し付けると共に、ローラＬを基板用板材４１の表面３ａに沿う方向に移動させる。これにより、ローラＬの周面Ｌ１の形状に沿って基板用板材４１が折り曲げられるため、切り込み４９ａ，４９ｂの残部が同時に破断され、基板用板材４１が個々のセラミック基板３に分割されることになり、固片化された半導体装置１が得られる。 Thereafter, an identification symbol N (see FIG. 1) such as a name or serial number for identifying the semiconductor device 1 is stamped on the surface of each lid body 7. And the board | plate material 41 is cut | disconnected from the notches 49a and 49b, and it divides | segments into each semiconductor device 1 (division process).
In this dividing step, as shown in FIG. 10, the circumferential surface L1 of the roller L formed in a substantially cylindrical shape is pressed from the lower side to the surface 3a side of the substrate plate material 41, and the roller L is pressed against the substrate plate material 41. It is moved in the direction along the surface 3a. Thereby, since the board | plate material 41 is bent along the shape of the surrounding surface L1 of the roller L, the remainder of notches 49a and 49b is fractured | ruptured simultaneously, and the board | plate material 41 is divided | segmented into each ceramic substrate 3. Thus, the solidified semiconductor device 1 is obtained.

なお、この分割工程において、各蓋体７の保護を図るためには、ローラＬの周面Ｌ１と蓋体７との間に、可撓性を有するシート状の保護部材Ｐ１を挟み込むことが好ましい。また、この分割工程においては、分割された半導体装置１が飛び跳ねないように、基板用板材４１の裏面に可撓性を有するシート状の抑え部材Ｐ２を配することが好ましい。これら保護部材Ｐ１及び抑え部材Ｐ２は、基板用板材４１及び各蓋体７に対して移動しないようになっている。
さらに、この分割工程においては、切断部分を水で冷却するダイシングにより分割する必要がないため、各蓋体７から中空空間Ｓ２内に上記水が侵入する不具合が発生することはない。 In this division step, in order to protect each lid 7, it is preferable to sandwich a sheet-like protective member P 1 having flexibility between the peripheral surface L 1 of the roller L and the lid 7. . Further, in this dividing step, it is preferable to arrange a flexible sheet-like restraining member P2 on the back surface of the substrate plate 41 so that the divided semiconductor device 1 does not jump. The protective member P1 and the holding member P2 are prevented from moving with respect to the substrate plate 41 and the lids 7.
Furthermore, in this dividing step, since it is not necessary to divide the cut portion by dicing that is cooled with water, there is no problem that the water enters from each lid 7 into the hollow space S2.

以上の製造方法により製造された半導体装置１においては、図３に示すように、切り込み４９ａ，４９ｂの残部がセラミック基板３の側面３ｂの一部として構成されることになるため、セラミック基板３の側面３ｂの一部に破断面３ｄが形成されることになる。さらに、側壁部３７用の挿入穴５１は、切り込み４９ａ，４９ｂの残部の破断により半分に分割されるため、セラミック基板３の溝９として構成される、すなわち、挿入穴５１の側面が溝９の底面９ａとして構成されることになる。   In the semiconductor device 1 manufactured by the above manufacturing method, the remaining portions of the cuts 49a and 49b are formed as a part of the side surface 3b of the ceramic substrate 3 as shown in FIG. The fracture surface 3d is formed in a part of the side surface 3b. Further, the insertion hole 51 for the side wall 37 is divided in half by the breakage of the remaining portions of the cuts 49a and 49b. It will be configured as a bottom surface 9a.

上記のように、この半導体装置１、及び、これに備える蓋体７によれば、重ね合わせ工程において、各蓋体７の側壁部３７を基板用板材４１に形成された挿入穴５１に挿入するだけで、多数の半導体チップ５に対する各蓋体７の位置決めを同時かつ容易に行うことができる。すなわち、各蓋体７により各半導体チップ５を覆う際には、各セラミック基板３が蓋体７の側壁部３７に挟み込まれるため、各セラミック基板３に対する天板部３５の位置決めを容易に行うことができ、セラミック基板３に対する蓋体７の位置決めを容易に行うことが可能となる。   As described above, according to the semiconductor device 1 and the lid body 7 included in the semiconductor device 1, the side wall portion 37 of each lid body 7 is inserted into the insertion hole 51 formed in the board material 41 in the overlapping process. As a result, the positioning of the lids 7 with respect to a large number of semiconductor chips 5 can be performed simultaneously and easily. That is, when each semiconductor chip 5 is covered with each lid body 7, each ceramic substrate 3 is sandwiched between the side wall portions 37 of the lid body 7, so that the top plate portion 35 can be easily positioned with respect to each ceramic substrate 3. Thus, the lid 7 can be easily positioned with respect to the ceramic substrate 3.

さらに、導電性を有する蓋体７とセラミック基板３のシールド部材２３が各半導体チップ５を取り囲んでいる、具体的には、蓋体７の天板部３５が半導体チップ５の上方を覆うと共に蓋体７の側壁部３７が半導体チップ５の側方の一部を覆っており、また、シールド部材２３が半導体チップ５の下方側を覆っている。さらに、これら蓋体７とシールド部材２３とは電気的に接続されており、蓋体７及びシールド部材２３の電位が同一となる。
以上のことから、これら導電性を有する蓋体７及びシールド部材２３により、半導体装置１の外方側に発生した電気的なノイズが中空空間Ｓ２に侵入することを防いで、半導体チップ５に到達することを防止できる、すなわち、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。 Further, the conductive lid 7 and the shield member 23 of the ceramic substrate 3 surround each semiconductor chip 5. Specifically, the top plate portion 35 of the lid 7 covers the upper side of the semiconductor chip 5 and the lid. The side wall portion 37 of the body 7 covers a part of the side of the semiconductor chip 5, and the shield member 23 covers the lower side of the semiconductor chip 5. Further, the lid body 7 and the shield member 23 are electrically connected, and the potentials of the lid body 7 and the shield member 23 are the same.
From the above, the conductive lid 7 and the shield member 23 prevent electrical noise generated on the outer side of the semiconductor device 1 from entering the hollow space S2 and reach the semiconductor chip 5. That is, it is possible to reliably prevent malfunction of the semiconductor chip 5 due to noise.

なお、上記の実施の形態では、分割工程において、ローラＬを半導体ユニット６５、保護部材Ｐ１及び抑え部材Ｐ２に対して移動させるとしたが、これに限ることはなく、例えば、ローラＬに対して半導体ユニット６５、保護部材Ｐ１及び抑え部材Ｐ２を移動させるとしても構わない。
また、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を下側から押し付けるとしたが、これに限ることはなく、例えば、図１１に示すように、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を上側から押し付けるとしても構わない。なお、上記のように、ローラＬを使用して分割工程を行う場合には、ローラＬを保護部材Ｐ１上で転がして移動させるとしてもよい。 In the above embodiment, in the dividing step, the roller L is moved with respect to the semiconductor unit 65, the protective member P1, and the holding member P2. However, the present invention is not limited thereto. The semiconductor unit 65, the protection member P1, and the holding member P2 may be moved.
Further, although the peripheral surface L1 of the roller L is pressed from the lower side to the surface 3a side of the substrate plate 41, the present invention is not limited to this. For example, as shown in FIG. 11, the surface 3a side of the substrate plate 41 is provided. Alternatively, the peripheral surface L1 of the roller L may be pressed from above. As described above, when the dividing process is performed using the roller L, the roller L may be rolled and moved on the protective member P1.

さらに、分割工程における切り込み４９ａ，４９ｂの残部の破断方法は、ローラＬを用いて基板用板材４１を折り曲げることに限らない。すなわち、分割工程においては、例えば、基板用板材４１のうち、上記切り込み４９ａ，４９ｂの両側に位置する一対のセラミック基板３を、基板用板材４１の厚さ方向に関して相互に逆向きに移動させて切り込み４９ａ，４９ｂの残部にせん断応力を発生させることで、切り込み４９ａ，４９ｂの残部を破断する、としても構わない。   Further, the method of breaking the remaining portions of the cuts 49a and 49b in the dividing step is not limited to bending the board material 41 using the roller L. That is, in the dividing step, for example, the pair of ceramic substrates 3 located on both sides of the notches 49a and 49b in the substrate plate 41 are moved in opposite directions with respect to the thickness direction of the substrate plate 41. The remaining portions of the cuts 49a and 49b may be broken by generating shear stress in the remaining portions of the cuts 49a and 49b.

さらに、側壁部３７は、天板部３５の四辺からそれぞれ突出して設けられるとしたが、これに限ることはなく、少なくとも天板部３５を挟み込む位置に一対形成されていればよい。すなわち、側壁部３７は、例えば、天板部３５のうち対角に位置する一対の角部のみに形成されるとしても構わない。また、例えば、図１２，１３に示すように、天板部３５の全ての角部に側壁部７１を形成するとしてもよい。
なお、上記のように、天板部３５の四角に側壁部７１を形成する場合には、例えば、図１４，１５に示すように、蓋体準備工程において、各蓋体７の側壁部７１を天板部３５の各角部に形成すると共に、基板用板材準備工程において、各側壁部７１を挿入する各挿入穴７２を切り込み４９ａ，４９ｂの交差部分に形成すればよい。なお、挿入穴７２は、図１２，１３に示すように、セラミック基板３の各角部に形成される溝７４を構成するものである。 Furthermore, although the side wall portions 37 are provided so as to protrude from the four sides of the top plate portion 35, the side wall portions 37 are not limited thereto, and a pair of the side wall portions 37 may be formed at least at positions where the top plate portion 35 is sandwiched. That is, the side wall portion 37 may be formed only on a pair of corner portions located diagonally on the top plate portion 35, for example. For example, as shown in FIGS. 12 and 13, side wall portions 71 may be formed at all corners of the top plate portion 35.
In addition, when forming the side wall part 71 in the square of the top plate part 35 as described above, for example, as shown in FIGS. In addition to being formed at each corner of the top plate portion 35, in the board material preparation step, each insertion hole 72 for inserting each side wall portion 71 may be formed at the intersection of the cuts 49a and 49b. The insertion holes 72 constitute grooves 74 formed at each corner of the ceramic substrate 3 as shown in FIGS.

さらに、上述のように、各挿入穴７２を切り込み４９ａ，４９ｂの交差部分に形成する場合には、基板用板材準備工程において、図１２〜１４に示すように、切り込み４９ａ，４９ｂのうち上記交差部分から外れた位置に、外部接続端子１９と同数のスルーホール７３を形成すると共に、各外部接続端子１９が各スルーホール７３に接する位置に形成されるとしても構わない。
この構成の場合には、分割工程において切り込み４９ａ，４９ｂの残部を破断することでスルーホール７３が分断されて、セラミック基板３の側面３ｂに露出する凹状溝７５が形成されることになる。この凹状溝７５は、半導体装置１をはんだにより実装基板（図示せず）に実装する際に、各外部接続端子１９に対するはんだの濡れ性を向上させる効果を有する、すなわち、半導体装置１と実装基板との電気的な接続を確実に行うことが可能となる。 Furthermore, as described above, when the insertion holes 72 are formed at the intersections of the cuts 49a and 49b, in the board plate preparation process, as shown in FIGS. The same number of through holes 73 as the external connection terminals 19 may be formed at positions away from the portion, and each external connection terminal 19 may be formed at a position in contact with each through hole 73.
In the case of this configuration, the through hole 73 is divided by breaking the remaining portions of the cuts 49a and 49b in the dividing step, and the concave groove 75 exposed to the side surface 3b of the ceramic substrate 3 is formed. The concave groove 75 has an effect of improving the wettability of solder with respect to each external connection terminal 19 when the semiconductor device 1 is mounted on a mounting substrate (not shown) with solder, that is, the semiconductor device 1 and the mounting substrate. It is possible to make an electrical connection with the.

また、基板用板材４１の切り込み４９ａ，４９ｂは、基板用板材４１の表面３ａ及び裏面３ｃに形成されるとしたが、これに限ることはなく、例えば、基板用板材４１の表面３ａもしくは裏面３ｃの一方のみに形成されるとしても構わない。
さらに、半導体装置１や半導体ユニット６５を構成するセラミック基板３や基板用板材４１は、セラミック粉末を含有するペーストから形成されるとしたが、これに限ることはなく、少なくとも切り込み４９ａ，４９ｂの残部を容易に破断できる材料から形成されていればよい。すなわち、セラミック基板３や基板用板材４１は、例えば、ガラスクロス入りの有機基板から形成されるとしてもよい。 Further, the notches 49a and 49b of the board material 41 are formed on the front surface 3a and the back surface 3c of the board material 41, but the present invention is not limited to this. For example, the front surface 3a or the back surface 3c of the board material 41 It does not matter even if it is formed only on one of these.
Furthermore, although the ceramic substrate 3 and the board | plate board material 41 which comprise the semiconductor device 1 and the semiconductor unit 65 were formed from the paste containing a ceramic powder, it is not restricted to this, At least remainder of notches 49a and 49b As long as it is formed of a material that can be easily broken. That is, the ceramic substrate 3 and the board material 41 may be formed from an organic substrate containing glass cloth, for example.

また、半導体装置１を製造する際には、基板用板材４１を用いるとしたが、これに限ることはなく、予め固片化された個々のセラミック基板３にそれぞれ蓋体７を重ね合わせるとしても構わない。
この構成の場合でも、セラミック基板３に蓋体７を重ね合わせる際に、相対する一対の側壁部３７，７１をそれぞれセラミック基板３の溝９，７４に収容することで、これら一対の側壁部３７，７１によりセラミック基板３を挟み込むことができる。したがって、セラミック基板３に対する天板部３５の位置決めを容易に行うことができる、すなわち、セラミック基板３に対する蓋体７の位置決めを容易に行うことができる。
さらに、個々のセラミック基板３に溝９，７４を形成しておくことにより、半導体装置１を製造する際に個々のセラミック基板３にそれぞれ蓋体７を重ね合わせる際に、溝９，７４によって各側壁部３７，７１がセラミック基板３の側面３ｂに沿って移動することを規制できるため、セラミック基板３に対する側壁部３７，７１の位置決めを容易に行うことができる。 Further, the substrate material 41 is used when the semiconductor device 1 is manufactured. However, the present invention is not limited to this, and the lid body 7 may be superimposed on each ceramic substrate 3 that has been solidified in advance. I do not care.
Even in this configuration, when the lid body 7 is overlaid on the ceramic substrate 3, the pair of opposing side wall portions 37 and 71 are accommodated in the grooves 9 and 74 of the ceramic substrate 3, respectively. , 71 can sandwich the ceramic substrate 3. Therefore, the top plate part 35 can be easily positioned with respect to the ceramic substrate 3, that is, the lid 7 can be easily positioned with respect to the ceramic substrate 3.
Further, by forming the grooves 9 and 74 in the individual ceramic substrates 3, each of the grooves 9 and 74 allows the lids 7 to be superimposed on the individual ceramic substrates 3 when the semiconductor device 1 is manufactured. Since the side walls 37 and 71 can be restricted from moving along the side surface 3b of the ceramic substrate 3, the side walls 37 and 71 can be easily positioned with respect to the ceramic substrate 3.

また、蓋体７は、単純にセラミック基板３の溝９，７４内に配される側壁部３７，７１を備えるだけではなく、例えば、図１６に示すように、半導体チップ５の側方を囲繞可能な位置に複数の側壁部８１を形成して構成されていてもよい。さらに、蓋体７は、例えば、図１７に示すように、天板部３５の周縁全体にわたって側壁部８３を形成して構成されるとしても構わない。
これらの構成の場合には、半導体チップ５の側方が導電性を有する側壁部８１，８３によって覆われることになるため、半導体装置８２，８４の外方側において発生したノイズが半導体装置８２，８４の側方から侵入しようとしても、側壁部８１，８３においてノイズが中空空間Ｓ２に侵入することを防いで半導体チップ５に到達することを防止できる。したがって、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。 In addition, the lid body 7 includes not only the side wall portions 37 and 71 arranged in the grooves 9 and 74 of the ceramic substrate 3, but also surrounds the side of the semiconductor chip 5 as shown in FIG. A plurality of side wall portions 81 may be formed at possible positions. Furthermore, for example, as shown in FIG. 17, the lid body 7 may be configured by forming a side wall portion 83 over the entire periphery of the top plate portion 35.
In the case of these configurations, since the side of the semiconductor chip 5 is covered with the side walls 81 and 83 having conductivity, noise generated on the outer side of the semiconductor devices 82 and 84 is caused by the semiconductor devices 82 and 84. Even if it tries to enter from the side of 84, it is possible to prevent the noise from entering the hollow space S <b> 2 in the side walls 81 and 83 and to reach the semiconductor chip 5. Therefore, malfunction of the semiconductor chip 5 due to noise can be reliably prevented.

さらに、上記ノイズが半導体装置１の側方から中空空間Ｓ２に侵入することを防止する方法としては、上述したものの他、セラミック基板３の側面３ｂや溝９，７４に、銅や銀等の導電性を有する導電性ペーストを塗布若しくは吹付を行うことが挙げられる。なお、この導電性ペーストの塗布若しくは吹付は、少なくとも蓋体７の側壁部３７，７１，８１，８３によって覆われないセラミック基板３の側面３ｂや溝９，７４に行えばよい。   Furthermore, as a method for preventing the noise from entering the hollow space S2 from the side of the semiconductor device 1, in addition to the above, the side surface 3b and the grooves 9, 74 of the ceramic substrate 3 are electrically conductive such as copper and silver. Applying or spraying a conductive paste having properties. The conductive paste may be applied or sprayed at least on the side surface 3 b and the grooves 9 and 74 of the ceramic substrate 3 that are not covered by the side wall portions 37, 71, 81, and 83 of the lid body 7.

また、複数の側壁部３７，７１，８１をそれぞれ収容する溝９，７４は、セラミック基板３の表面３ａ及び裏面３ｃに開口するとしたが、これに限ることはなく、少なくともセラミック基板３の表面３ａに開口していればよい。すなわち、セラミック基板３の溝９，７４用に形成される基板用板材４１の挿入穴５１，７２は、例えば、基板用板材４１の表面３ａから窪んで形成される有底の凹部であっても構わない。
さらに、セラミック基板３の側面３ｂには、複数の側壁部３７，７１，８１をそれぞれ収容する溝９，７４が形成されるとしたが、少なくとも側壁部３７，７１，８１はセラミック基板３の側面３ｂに隣接して配されていればよく、上記溝９を形成しなくてもよい。 Further, the grooves 9 and 74 that respectively accommodate the plurality of side wall portions 37, 71, and 81 are opened in the front surface 3 a and the back surface 3 c of the ceramic substrate 3, but the present invention is not limited to this, and at least the front surface 3 a of the ceramic substrate 3. As long as it is open. That is, the insertion holes 51 and 72 of the substrate plate 41 formed for the grooves 9 and 74 of the ceramic substrate 3 may be, for example, bottomed recesses that are recessed from the surface 3 a of the substrate plate 41. I do not care.
Further, the side surface 3b of the ceramic substrate 3 is provided with grooves 9 and 74 for accommodating the plurality of side wall portions 37, 71 and 81, respectively, but at least the side wall portions 37, 71 and 81 are provided on the side surface of the ceramic substrate 3. The groove 9 need not be formed as long as it is disposed adjacent to 3b.

また、半導体チップ５として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。 Further, although the sound pressure sensor chip is exemplified as the semiconductor chip 5, the present invention is not limited to this, and the semiconductor chip 5 is, for example, a pressure sensor chip that measures the pressure or pressure change in the external space of the semiconductor device 1. It doesn't matter.
As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

この発明の一実施形態に係る半導体装置を蓋体側から見た状態を示す概略斜視図である。It is a schematic perspective view which shows the state which looked at the semiconductor device which concerns on one Embodiment of this invention from the cover body side. 図１の半導体装置をセラミック基板側から見た状態を示す概略斜視図である。It is a schematic perspective view which shows the state which looked at the semiconductor device of FIG. 1 from the ceramic substrate side. 図１の半導体装置を示す概略側断面図である。FIG. 2 is a schematic sectional side view showing the semiconductor device of FIG. 1. この発明の一実施形態に係る半導体装置の製造方法に使用する基板用板材を示す概略斜視図である。It is a schematic perspective view which shows the board | plate material used for the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図４に示す基板用板材の一部を示す拡大斜視図である。It is an expansion perspective view which shows a part of board | plate material shown in FIG. この発明の一実施形態に係る半導体装置の製造方法に使用する蓋体を示す概略斜視図である。It is a schematic perspective view which shows the cover body used for the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention. 図４の基板用板材の表面に図６の蓋体を配する前の状態を示す拡大側断面図である。It is an expanded sectional side view which shows the state before arranging the cover body of FIG. 6 on the surface of the board | plate board material of FIG. 図４の基板用板材の表面に図６の蓋体を配した状態を示す拡大側断面図である。FIG. 7 is an enlarged side cross-sectional view showing a state in which the lid of FIG. 6 is arranged on the surface of the substrate plate material of FIG. 4. 半導体装置の製造方法を示す概略側断面図である。It is a schematic sectional side view which shows the manufacturing method of a semiconductor device. 半導体装置の製造方法を示す概略側断面図である。It is a schematic sectional side view which shows the manufacturing method of a semiconductor device. 他の発明の実施形態に係る半導体装置の製造方法を示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of other invention. 他の発明の実施形態に係る半導体装置を蓋体側から見た状態を示す概略斜視図である。It is a schematic perspective view which shows the state which looked at the semiconductor device which concerns on embodiment of other invention from the cover body side. 図１２の半導体装置をセラミック基板側から見た状態を示す概略斜視図である。It is a schematic perspective view which shows the state which looked at the semiconductor device of FIG. 12 from the ceramic substrate side. 図１２の半導体装置の製造に使用する基板用板材を拡大して示す概略斜視図である。It is a schematic perspective view which expands and shows the board | plate material used for manufacture of the semiconductor device of FIG. 図１４の基板用板材と共に、図１２の半導体装置の製造に使用する蓋体用板材を拡大して示す概略斜視図である。FIG. 15 is a schematic perspective view showing, in an enlarged manner, a lid plate material used for manufacturing the semiconductor device of FIG. 12 together with the substrate plate material of FIG. 14. 他の発明の実施形態に係る半導体装置を示す概略平断面図である。It is a schematic plan sectional view showing a semiconductor device according to another embodiment of the present invention. 他の発明の実施形態に係る半導体装置を蓋体側から見た状態を示す概略斜視図である。It is a schematic perspective view which shows the state which looked at the semiconductor device which concerns on embodiment of other invention from the cover body side.

符号の説明Explanation of symbols

１，８２，８４・・・半導体装置、３・・・セラミック基板、３ｂ・・・側面、３ｄ・・・破断面、５・・・半導体チップ、７・・・蓋体、９，７４・・・溝、９ａ・・・底面（側面）、１１ａ・・・底面（一端面）、２３・・・シールド部材、３５ａ・・・開口部、３７，７１，８１，８３・・・側壁部、４１・・・基板用板材、４７・・・グリーンシート積層体、４９ａ，４９ｂ・・・切り込み、５１・・・挿入穴、５５・・・蓋体用板材、５９・・・屈曲部、６１・・・易破断部、６５・・・半導体ユニット、Ｌ・・・ローラ、Ｌ１・・・周面、Ｓ２・・・中空空間（中空の空洞部）

DESCRIPTION OF SYMBOLS 1,82,84 ... Semiconductor device, 3 ... Ceramic substrate, 3b ... Side surface, 3d ... Broken surface, 5 ... Semiconductor chip, 7 ... Cover, 9, 74 ... · Groove, 9a ··· bottom surface (side surface), 11a ··· bottom surface (one end surface), 23 ··· shield member, 35a ··· opening, 37, 71, 81, 83 ··· side wall portion, 41 ... Board substrate material, 47 ... Green sheet laminate, 49a, 49b ... Cut, 51 ... Insertion hole, 55 ... Cover plate material, 59 ... Bent part, 61 ... -Easily breakable part, 65 ... semiconductor unit, L ... roller, L1 ... peripheral surface, S2 ... hollow space (hollow cavity part)

Claims (6)

表面から窪む凹部を有する基板を縦横に多数連結し、個々の前記基板に区画する部分の一部に挿入穴を形成した基板用板材を用意する基板用板材準備工程と、
平面視略矩形状の天板部、及び、前記天板部から一体的に延出し前記天板部の厚さ方向に突出する側壁部を有する蓋体を多数形成する蓋体準備工程と、
前記天板部が前記凹部の開口を覆うように前記各蓋体の前記側壁部をそれぞれ前記挿入穴に挿入し、多数の前記蓋体を前記基板用板材の表面に重ねて、導電性ペーストにより前記多数の蓋体と前記基板用板材とを接着する重ね合わせ工程と、
前記蓋体を配した前記基板用板材の表面側に円柱状に形成されたローラの周面を押し付けると共に、前記ローラを前記基板用板材の表面に沿う方向に移動させることで、前記基板用板材が折り曲げられて個々の前記基板に分割される分割工程とを備え、
前記蓋体準備工程において、前記側壁部が、前記天板部を挟み込むように少なくとも一対形成されると共に、前記各側壁部の先端を、相対する前記側壁部から離間する方向に湾曲させていることを特徴とする半導体装置の製造方法。 A board material preparation step for preparing a board material for a board in which a plurality of substrates having recesses recessed from the surface are connected vertically and horizontally and an insertion hole is formed in a part of a portion partitioned into each of the substrates,
A top plate portion having a substantially rectangular shape in plan view, and a lid body preparing step for forming a large number of lid bodies having side walls extending integrally from the top plate portion and projecting in the thickness direction of the top plate portion;
Insert the side wall portions of the lids into the insertion holes so that the top plate covers the openings of the recesses, and superimpose a large number of the lids on the surface of the board plate material. An overlapping step of bonding the plurality of lids and the board material;
While pressing the peripheral surface of the roller formed in a columnar shape on the surface side of the substrate plate material on which the lid is disposed, the substrate plate material is moved in a direction along the surface of the substrate plate material. And a dividing step in which the substrate is bent and divided into individual substrates .
In the lid preparation step, at least a pair of the side wall portions are formed so as to sandwich the top plate portion, and the tips of the side wall portions are curved in a direction away from the opposite side wall portions. A method of manufacturing a semiconductor device. 前記基板用板材準備工程において、前記基板用板材には、これを個々の前記基板に区画する切り込みが形成され、
前記分割工程においては、前記切り込みの残部が同時に破断されることにより、前記基板用板材が個々の前記基板に分割されることを特徴とする請求項１に記載の半導体装置の製造方法。 In the substrate plate material preparation step, the substrate plate material is formed with cuts for partitioning the substrate into individual substrates,
2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the dividing step, the substrate material is divided into the individual substrates by simultaneously breaking the remaining portions of the cuts. 前記挿入穴は、前記基板用板材の厚さ方向に貫通していることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the insertion hole penetrates in a thickness direction of the substrate plate material. 前記分割工程において、前記ローラの周面と前記蓋体との間に、可撓性を有するシート状の保護部材を挟み込むことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。 In the dividing step, between the circumferential surface and the lid of the roller, wherein the flexible claim 1, characterized in that sandwich the sheet-shaped protective member having any one of claims 3 Semiconductor device manufacturing method. 前記基板用板材が、セラミックグリーンシートによって形成されることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the substrate plate material is formed of a ceramic green sheet. 前記基板用板材の前記各凹部には、それぞれ半導体チップが配置されていることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法。
The semiconductor device manufacturing method according to claim 1 , wherein a semiconductor chip is disposed in each of the recesses of the substrate plate.
JP2005351653A 2005-12-06 2005-12-06 Manufacturing method of semiconductor device Expired - Fee Related JP4784289B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005351653A JP4784289B2 (en) 2005-12-06 2005-12-06 Manufacturing method of semiconductor device
CN 200610153136 CN1983572A (en) 2005-12-06 2006-12-05 Semiconductor device and manufacturing method thereof
KR1020060121994A KR100868593B1 (en) 2005-12-06 2006-12-05 Semiconductor device and manufacturing method thereof
US11/566,879 US7646092B2 (en) 2005-12-06 2006-12-05 Semiconductor device and manufacturing method thereof
EP06025136A EP1795498A3 (en) 2005-12-06 2006-12-05 Package for a semiconductor device
TW095145492A TWI328276B (en) 2005-12-06 2006-12-06 Semiconductor device and manufacturing method thereof
US12/628,127 US8344489B2 (en) 2005-12-06 2009-11-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351653A JP4784289B2 (en) 2005-12-06 2005-12-06 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007158044A JP2007158044A (en) 2007-06-21
JP4784289B2 true JP4784289B2 (en) 2011-10-05

Family

ID=38165970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351653A Expired - Fee Related JP4784289B2 (en) 2005-12-06 2005-12-06 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP4784289B2 (en)
CN (1) CN1983572A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4435224B2 (en) * 2007-10-03 2010-03-17 アルプス電気株式会社 Electronic circuit module
JP5331546B2 (en) * 2008-04-24 2013-10-30 株式会社フジクラ Pressure sensor module and electronic component
JP4366666B1 (en) 2008-09-12 2009-11-18 オムロン株式会社 Semiconductor device
JP5588312B2 (en) * 2010-11-16 2014-09-10 アルプス電気株式会社 Electronic circuit unit
CN102925347B (en) * 2012-08-29 2016-01-20 张楚凡 The method of semi-conductor chip, semi-conductor enzyme chip and screening target enzyme
US9467785B2 (en) * 2013-03-28 2016-10-11 Knowles Electronics, Llc MEMS apparatus with increased back volume
NZ624344A (en) 2014-04-30 2014-05-30 Ellsworth Stenswick Larry A seismic isolation system
CN109592634B (en) * 2018-12-07 2020-10-09 中国科学院上海微系统与信息技术研究所 Active substrate and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924844B2 (en) * 1997-03-14 1999-07-26 日本電気株式会社 Semiconductor device and manufacturing method thereof
JPH11312889A (en) * 1998-04-28 1999-11-09 Kinseki Ltd Electronic component container
JP3489508B2 (en) * 1999-10-07 2004-01-19 株式会社村田製作所 Conductive cap, electronic component, and method of forming insulating film on conductive cap
JP3492594B2 (en) * 2000-04-26 2004-02-03 シャープ株式会社 Semiconductor module
JP2003249583A (en) * 2002-02-26 2003-09-05 Kyocera Corp Electronic component
JP2004235184A (en) * 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd High frequency device
JP4096808B2 (en) * 2003-05-15 2008-06-04 エプソントヨコム株式会社 Electronic component package and piezoelectric oscillator using the same
JP4381117B2 (en) * 2003-12-01 2009-12-09 日本特殊陶業株式会社 Sensor element mounting package
JP2005302957A (en) * 2004-04-09 2005-10-27 Kyocera Corp Multiple wiring board
JP2007060389A (en) * 2005-08-25 2007-03-08 Matsushita Electric Works Ltd Silicon microphone package
JP5186102B2 (en) * 2005-11-25 2013-04-17 パナソニック株式会社 Microphone package manufacturing method and microphone package

Also Published As

Publication number Publication date
CN1983572A (en) 2007-06-20
JP2007158044A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100868593B1 (en) Semiconductor device and manufacturing method thereof
JP4784289B2 (en) Manufacturing method of semiconductor device
JP6671441B2 (en) Electronic component storage package, multi-cavity wiring board, electronic device and electronic module
JP6342591B2 (en) Electronic component storage package, electronic device and electronic module
KR101253401B1 (en) Method of manufacturing for bonding pad
JP5186102B2 (en) Microphone package manufacturing method and microphone package
JP4859253B2 (en) Circuit board having cavity, method for manufacturing the same, and method for manufacturing a circuit device using the same
JP6057039B2 (en) Manufacturing method of electronic device
JP6562076B2 (en) Resin substrate, component-mounted resin substrate, and manufacturing method thereof
JP5023661B2 (en) Semiconductor device and manufacturing method thereof
JP2014063782A (en) Coil element and manufacturing method of the same
JP6279857B2 (en) Electronic device, multi-cavity frame and multi-cavity electronic device
JP5944224B2 (en) Electronic component element storage package and manufacturing method thereof
JP2007180235A (en) Semiconductor device and manufacturing method therefor
JP2007311392A (en) Electronic device
JP2007165597A (en) Semiconductor device, substrate, and method of manufacturing same
CN114762098A (en) Electronic component housing package, electronic device, and electronic module
WO2010047056A1 (en) Method of manufacturing microphone and microphone
WO2012102252A1 (en) Substrate with though electrode and method for producing same
JP6457345B2 (en) Electronic component mounting package and electronic device
WO2019017441A1 (en) Electronic component housing package, electronic device, and electronic module
JP2013036829A (en) Silicone embedded glass substrate and manufacturing method therefor, silicone embedded glass multilayer substrate and manufacturing method therefor, and electrostatic acceleration sensor
JP2017028197A (en) Electronic component mounting package and electronic device
JP4034913B2 (en) Manufacturing method of ceramic substrate
JP2008085508A (en) Process for manufacturing acoustic sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees