JP2007180235A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2007180235A JP2007180235A JP2005376393A JP2005376393A JP2007180235A JP 2007180235 A JP2007180235 A JP 2007180235A JP 2005376393 A JP2005376393 A JP 2005376393A JP 2005376393 A JP2005376393 A JP 2005376393A JP 2007180235 A JP2007180235 A JP 2007180235A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- lid
- side wall
- plate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Sensors (AREA)
Abstract
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device including a semiconductor chip such as a sound pressure sensor chip and a pressure sensor chip, and a manufacturing method thereof.
従来のシリコンマイクや圧力センサ等の半導体装置としては、音圧センサチップや圧力センサチップ等のように、可動部分を有する半導体チップを基板の表面に実装したものがある（例えば、特許文献１，２参照。）。この種の半導体装置では、半導体チップを搭載した基板の表面に金属製のカバー（蓋体）を被せて上記半導体チップを含んだ中空空間を形成している。このカバーには、上記中空空間と外部空間とを連通させるための開口部が形成されている。また、このカバーは、導電性を有する接着剤等を介して基板の表面にカバーの先端を接着させることで、基板に固定されている。
しかしながら、上記従来の半導体装置では、カバーが基板の表面に接着により固定されるため、カバーを基板に取り付ける際には接着剤を硬化させる必要がある。したがって、製造作業効率が低下して、製造時における半導体装置の取り扱いが面倒になるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、製造作業効率の向上を図って製造時における取り扱いを容易とする半導体装置及びその製造方法を提供することを目的とする。
However, in the above-described conventional semiconductor device, the cover is fixed to the surface of the substrate by adhesion. Therefore, when the cover is attached to the substrate, it is necessary to cure the adhesive. Accordingly, there is a problem that the manufacturing work efficiency is lowered and the handling of the semiconductor device at the time of manufacturing becomes troublesome.
The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the same that improve manufacturing work efficiency and facilitate handling during manufacturing.
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して蓋体により覆う構成の半導体装置であって、前記蓋体が、前記一端面に対向して配される天板部と、該天板部の周縁から前記基板に向けて突出する側壁部とを備え、前記側壁部が、前記天板部を挟み込む位置に少なくとも一対形成されると共に、前記基板の側面に隣接して配され、前記一対の側壁部が、前記基板に係止する係止部を備えることを特徴とする半導体装置を提案している。
In order to solve the above problems, the present invention proposes the following means.
The invention according to
この発明に係る半導体装置を製造する際には、半導体チップを搭載した基板の一端面側に蓋体を被せる。この状態においては、一対の側壁部がそれぞれ基板の側面に隣接して配されると共に各係止部が基板に係止するため、蓋体を基板に固定することが可能となる。 When manufacturing a semiconductor device according to the present invention, a lid is placed on one end face side of a substrate on which a semiconductor chip is mounted. In this state, the pair of side wall portions are arranged adjacent to the side surfaces of the substrate and each locking portion is locked to the substrate, so that the lid can be fixed to the substrate.
請求項２に係る発明は、請求項１に記載の半導体装置において、前記係止部が、前記基板の側面に弾性接触して前記側面との摩擦力により係止することを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、一対の側壁部のそれぞれに設けられた係止部が、基板の側面に押しつけられると共に、基板の側面との摩擦力によって係止されるため、上記一対の側壁部によって基板が狭持されることになり、一対の側壁部が基板に対して動くことを防止できる。すなわち、蓋体を確実に基板に固定することができる。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the locking portion elastically contacts the side surface of the substrate and is locked by a frictional force with the side surface. Has proposed.
According to the semiconductor device of the present invention, the locking portions provided on each of the pair of side wall portions are pressed against the side surface of the substrate and locked by the frictional force with the side surface of the substrate. The substrate is held by the side wall portions, and the pair of side wall portions can be prevented from moving with respect to the substrate. That is, the lid can be securely fixed to the substrate.
請求項３に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記基板に、前記側壁部に対向する前記側面から窪んで形成される段差部が形成され、前記係止部が、前記段差部に係止することを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、一対の側壁部のそれぞれに設けられた係止部を段差部に係止させる、すなわち、各係止部を段差部に引っ掛けることで、蓋体が基板から抜け落ちることを防止できるため、蓋体を確実に基板に固定することができる。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the substrate is provided with a stepped portion formed to be recessed from the side surface facing the side wall portion, and the locking portion. However, the semiconductor device characterized by latching to the level | step-difference part is proposed.
According to the semiconductor device of the present invention, the lid is detached from the substrate by locking the locking portions provided on the pair of side wall portions to the step portions, that is, by hooking each locking portion to the step portions. Since it can be prevented from falling off, the lid can be reliably fixed to the substrate.
請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記蓋体が、導電性を有し、前記基板に、前記蓋体と共に前記半導体チップを含んで前記中空の空洞部を囲む導電性のシールド部材が形成され、前記シールド部材の少なくとも一部が、前記基板の側面側から外方に露出する端子部を備え、前記係止部が前記端子部に当接していることを特徴と半導体装置を提案している。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the lid has conductivity, and the semiconductor chip is mounted on the substrate together with the lid. A conductive shield member surrounding the hollow cavity is formed, and at least a part of the shield member includes a terminal portion exposed outward from a side surface of the substrate, and the locking portion is the terminal. The semiconductor device has been proposed with the feature of being in contact with the portion.
この発明に係る半導体装置によれば、導電性を有する蓋体と基板のシールド部材が各半導体チップを取り囲み、かつ、各側壁部の係止部を基板の端子部に当接させることで蓋体とシールド部材とが電気的に接続されるため、蓋体及びシールド部材の電位が同一となる。したがって、半導体装置の外方側に発生した電気的なノイズが侵入しても、蓋体及びシールド部材においてノイズが中空の空洞部に侵入することを防いで、半導体チップに到達することを確実に防止できる。 According to the semiconductor device of the present invention, the conductive lid and the shield member of the substrate surround each semiconductor chip, and the locking portion of each side wall is brought into contact with the terminal portion of the substrate, thereby the lid Since the shield member and the shield member are electrically connected to each other, the lid body and the shield member have the same potential. Therefore, even if electrical noise generated on the outer side of the semiconductor device invades, it is possible to prevent the noise from entering the hollow cavity in the lid and the shield member and to reach the semiconductor chip without fail. Can be prevented.
請求項５に係る発明は、請求項１から請求項４のいずれか１項に記載の半導体装置において、前記天板部に、前記厚さ方向に貫通して前記中空の空洞部を外方に連通させる開口部が形成されていることを特徴とする半導体装置を提案している。 According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the hollow cavity is formed outwardly through the top plate portion in the thickness direction. A semiconductor device is proposed in which an opening for communication is formed.
請求項６に係る発明は、基板の厚さ方向の一端面に搭載された半導体チップを、中空の空洞部を介して導電性を有する蓋体により覆う構成の半導体装置を製造する半導体装置の製造方法であって、厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材に、これを個々の前記基板に区画する区画基準線のうち、各基板を挟み込む位置に挿入穴を形成する基板用板材準備工程と、前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の蓋体を形成すると共に、各蓋体にその厚さ方向に突出する一対の側壁部を相互に対向させて形成する蓋体準備工程と、前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記多数の蓋体をそれぞれ前記基板用板材の前記一端面側に重ねると共に、前記側壁部を前記挿入穴に挿入して前記一対の側壁部の各一部を各基板に係止させる重ね合わせ工程と、前記区画基準線において前記基板用板材を分断して、個々の前記半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法を提案している。 The invention according to claim 6 is a semiconductor device manufacturing method for manufacturing a semiconductor device having a structure in which a semiconductor chip mounted on one end face in the thickness direction of a substrate is covered with a conductive lid through a hollow cavity. In the method, an insertion hole is formed at a position where each substrate is sandwiched among partition reference lines for partitioning each of the substrates into a substrate plate material on which a large number of the semiconductor chips can be arranged and arranged on one end surface in the thickness direction. A pair of substrate plate material forming steps to be formed and a plurality of lid bodies individually covering the numerous semiconductor chips arranged on one end surface of the substrate plate material, and protruding in the thickness direction of each lid body A step of preparing the cover body so that the side wall portions thereof face each other; and the one end face of the substrate plate member so that the multiple cover bodies individually cover the multiple semiconductor chips. And the side wall Is inserted into the insertion hole, and a part of the pair of side wall portions is engaged with each substrate, and the substrate plate is divided at the partition reference line to be divided into individual semiconductor devices. The semiconductor device manufacturing method is characterized by comprising a dividing step.
この発明に係る半導体装置の製造方法によれば、基板用板材準備工程においては、上記挿入穴が区画基準線上に形成されているため、分割工程において個々の基板に分割した際には、この挿入穴の一部が基板の側面の一部を構成することになる。ここで、基板用板材準備工程においては、上記挿入穴は各基板を挟み込む位置に形成されるため、重ね合わせ工程において挿入穴に挿入される各蓋体の一対の側壁部は、各基板の側面に隣接して配されることになる。そして、上記一対の側壁部は、重ね合わせ工程において、その一部が基板に係止するため、各蓋体を基板に固定することが可能となる。
また、蓋体準備工程においては、多数の蓋体を連結した蓋体用板材を形成しているため、重ね合わせ工程において、各蓋体の側壁部を基板用板材の挿入穴に挿入するだけで、多数の半導体チップに対する各蓋体の位置決めを容易に行うことができる。
According to the semiconductor device manufacturing method of the present invention, since the insertion hole is formed on the partition reference line in the substrate plate material preparation step, when the substrate is divided into individual substrates in the division step, this insertion is performed. A part of the hole constitutes a part of the side surface of the substrate. Here, in the substrate plate material preparation step, the insertion hole is formed at a position sandwiching each substrate, so that the pair of side wall portions of each lid inserted into the insertion hole in the overlapping step is a side surface of each substrate. Will be placed adjacent to. And since a part of said pair of side wall part latches to a board | substrate in a superimposition process, it becomes possible to fix each cover body to a board | substrate.
Moreover, in the lid preparation step, a plate member for the lid body in which a large number of lids are connected is formed. Therefore, in the overlapping step, only the side wall portion of each lid body is inserted into the insertion hole of the substrate plate material. In addition, each lid can be easily positioned with respect to a large number of semiconductor chips.
請求項７に係る発明は、請求項６に記載の半導体装置の製造方法において、前記基板用板材準備工程において、前記区画基準線に切り込みを形成し、前記分割工程において、前記切り込みから前記基板用板材を破断することを特徴とする半導体装置の製造方法を提案している。 According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device according to the sixth aspect, in the substrate plate material preparation step, a notch is formed in the partition reference line, and in the dividing step, the notch is used for the substrate. A method of manufacturing a semiconductor device, which is characterized by breaking a plate material, has been proposed.
この発明に係る半導体装置の製造方法によれば、基板用板材準備工程において、切り込みを形成しておくため、分割工程においては、基板用板材を折り曲げたり、切り込みの残部にせん断応力を発生させるだけで、切り込みの残部を容易に破断することができる。したがって、基板用板材を容易に個々の基板に分割することができる。なお、この分割工程においては、切断部分を水で冷却するダイシングにより分割する必要がないため、各蓋体に開口部を形成して半導体チップを配した空洞部を外方に連通させても、この開口部から空洞部内に上記水が侵入する不具合が発生することはない。 According to the method for manufacturing a semiconductor device according to the present invention, since the cut is formed in the substrate plate material preparation step, in the dividing step, only the substrate plate material is bent or shear stress is generated in the remaining portion of the cut. Thus, the remainder of the cut can be easily broken. Therefore, the board | plate board material can be divided | segmented into each board | substrate easily. In this dividing step, since it is not necessary to divide the cut portion by dicing that is cooled with water, even if the cavity portion in which the semiconductor chip is arranged by forming an opening in each lid body is communicated to the outside, There is no problem that the water enters from the opening into the cavity.
請求項１及び請求項６に記載の発明によれば、側壁部の少なくとも一部を基板に係止させることにより、蓋体を確実に基板に固定することができる。すなわち、接着剤を使用することなく蓋体を基板に固定することができるため、半導体装置の製造作業効率の向上を図って製造時における取り扱いを容易とすることが可能となる。
According to invention of
また、請求項２及び請求項３に記載の発明によれば、上記一対の側壁部によって基板を狭持しているため、また、各側壁部に形成された係止部を基板の段差部に引っ掛けるため、蓋体を確実に基板に固定することができる。
According to the invention described in
また、請求項４に記載の発明によれば、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防止できるため、導電性を有する蓋体及シールド部材により、ノイズに基づく半導体チップの誤作動を確実に防止することができる。 According to the fourth aspect of the invention, since it is possible to reliably prevent electrical noise generated on the outer side of the semiconductor device from reaching the semiconductor chip, the conductive lid and shield member can be used. Thus, malfunction of the semiconductor chip based on noise can be reliably prevented.
また、請求項６及び請求項７に記載の発明によれば、分割工程において、区画基準線を境目にして基板用板材を分断するため、一度に大量の半導体装置を製造することができる。特に、基板用板材に切り込みを形成しておくことにより、基板用板材の切り込みの残部を破断するだけで、半導体チップを搭載した基板に蓋体を固定した構成の半導体装置を得ることができるため、大量の半導体装置を容易に製造することができる。
Further, according to the invention described in claim 6 and
図１から図８は、本発明の一実施形態を示している。図１に示すように、この実施形態に係る半導体装置１は、略板状に形成されたセラミック基板３と、セラミック基板３の表面３ａ側に重ねて配された半導体チップ５及び蓋体７とを備えている。
セラミック基板３は、平面視略矩形の板状に形成されており、その側面３ｂには、セラミック基板３の表面３ａ及び裏面３ｃに開口する複数の溝９が上記側面３ｂから窪んで形成されている。この溝９には、その底面（側面）９ａからさらに窪むと共にセラミック基板３の表面３ａに開口する導入段差部１０ａ、及び、同底面９ａからさらに窪むと共にセラミック基板３の裏面３ｃに開口する係止段差部１０ｂが形成されている。
また、セラミック基板３には、その表面３ａから窪む凹部１１が形成されている。この凹部１１の底面（一端面）１１ａの略中央部には有底の穴１３が形成されている。また、底面１１ａの周縁には、底面１１ａから突出する段部１５が形成されており、この段部１５によりセラミック基板３の表面３ａと凹部１１の底面１１ａとの間が階段状に形成されている。
1 to 8 show an embodiment of the present invention. As shown in FIG. 1, a
The
Further, the
セラミック基板３の表面３ａと同方向を向く段部１５の表面１５ａには、半導体チップ５と電気的に接続するためのパッド電極１７が複数形成されており、また、セラミック基板３の裏面３ｃには、外部接続端子１９が複数形成されている。これらパッド電極１７及び外部接続端子１９は、セラミック基板３の内部に形成された配線部２１によって電気的に接続されている。
また、このセラミック基板３には、導電性を有するシールド部材２３が設けられている。このシールド部材２３は、凹部１１の底面１１ａ全体とセラミック基板３の厚さ方向に重なるように配されており、凹部１１の開口部の周縁に位置するセラミック基板３の表面３ａに形成された略環状の接続パッド２５と電気的に接続されている。なお、このシールド部材２３の一部は、凹部１１の底面１１ａをなしている。
A plurality of
The
上述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５は、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト（銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー（例えば、アクリル樹脂）を混合したもの）を用いて形成されている。さらに、パッド電極１７、外部接続端子１９及び接続パッド２５は、上記材料に、例えば、厚さ１μｍ以上のニッケル（Ｎｉ）及び厚さ０．３μｍの金（Ａｕ）のめっきを施して形成されている。なお、これらパッド電極１７、外部接続端子１９及び配線部２１と、シールド部材２３及び接続パッド２５とは、電気的に絶縁されている。
なお、このセラミック基板３は、セラミックグリーンシートを焼成してなる絶縁層２７，２８，２９，３０を複数積層すると共に、各絶縁層２７，２８，２９，３０に前述したパッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を適宜形成して構成されている。すなわち、セラミック基板３に形成された溝９や、凹部１１、穴１３、段部１５は、セラミックグリーンシートに打ち抜き加工を施して形成されるものである。
The
The
半導体チップ５は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体チップ５は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム５ａを備えている。ダイヤフラム５ａは、半導体チップ５の厚さ方向に振動するように構成されている。
この半導体チップ５は、絶縁材料からなる接着ペーストＢ１を介して穴１３を覆うように凹部１１の底面１１ａに接着固定されると共に、前述したパッド電極１７とワイヤー３１により電気的に接続されている。すなわち、セラミック基板３に形成された凹部１１によって、半導体チップ５のダイヤフラム５ａとセラミック基板３の穴１３との間に、ダイヤフラム５ａを十分に振動させる程度の大きさの空洞部Ｓ１が確保されることになる。
The semiconductor chip 5 is a so-called sound pressure sensor chip that converts sound into an electrical signal. That is, the semiconductor chip 5 includes a
The semiconductor chip 5 is bonded and fixed to the
蓋体７は、導電性を有する材料から形成されており、セラミック基板３の表面３ａに配されると共に凹部１１の開口を覆って半導体チップ５を含む中空空間（中空の空洞部）Ｓ２を形成する略板状の天板部３５と、天板部３５の周縁から突出してセラミック基板３の側面３ｂ側に配される側壁部３８とを備えている。
天板部３５は、平面視略矩形状に形成されており、このうちセラミック基板３の凹部１１の周縁に対向する位置には、略環状の突出部３９がセラミック基板３の表面３ａに向けて突出して形成されている。この突出部３９は、天板部３５を変形させて略環状に形成されているものであるため、蓋体７としての剛性を向上させて天板部３５の撓みを防止することができる。
The
The
また、この突出部３９は、天板部３５をセラミック基板３の表面３ａに配した状態において、前述の接続パッド２５に当接して電気的に接続されるようになっている。すなわち、蓋体７及びシールド部材２３が半導体チップ５を取り囲むと共に、セラミック基板３のシールド部材２３と蓋体７とが電気的に接続されることになる。
さらに、この天板部３５には、その厚さ方向に貫通する開口部３５ａが形成されており、この開口部３５ａによって半導体チップ５を含む中空空間Ｓ２が半導体装置１の外側に位置する外方空間に連通することになる。
Further, the protruding
Further, an opening 35 a penetrating in the thickness direction is formed in the
側壁部３８は、天板部３５を挟み込む位置にそれぞれ一対形成されており、それぞれセラミック基板３の側面３ｂに形成された複数の溝９にそれぞれ収容されている、すなわち、各溝９の底面９ａに隣接して配されている。
一対の側壁部３８の各先端部（係止部）３８ａは、セラミック基板３の係止段差部１０ｂ内に係止している。すなわち、各先端部３８ａは、係止段差部１０ｂに挿入されて引っ掛けられている。
A pair of
Each front end portion (locking portion) 38 a of the pair of
また、一対の側壁部３８の各中途部（係止部）３８ｂは、溝９の底面９ａに弾性接触している。すなわち、各中途部３８ｂは、側壁部３８の弾性変形によって溝９の底面９ａに押しつけられると共に、溝９の底面９ａとの摩擦力によって溝の底面９ａに係止している。したがって、これら一対の側壁部３８によってセラミック基板３が狭持されることになる。
以上のように、側壁部３８と係止段差部１０ｂとの引っ掛かり、及び、側壁部３８によるセラミック基板３の狭持によって、蓋体７がセラミック基板３に固定されることになる。なお、この固定状態においては、天板部３５の突出部３９がセラミック基板３の接続パッド２５に当接した状態に保持されている。
Further, each midway portion (locking portion) 38 b of the pair of
As described above, the
次に、以上のように構成された半導体装置１の製造方法について説明する。
この製造方法においては、はじめに、図２，３，５に示すように、多数の半導体チップ５を配置可能な基板用板材４１を用意する（基板用板材準備工程）。なお、この基板用板材４１は、半導体装置１を構成するセラミック基板３を縦横に多数連結したものである。
この基板用板材準備工程においては、はじめに、セラミック粉末を含有するペーストをシート状に形成してなるグリーンシートを用意する。このグリーンシートは、セラミック粉末を含有したセラミックペーストをシート状に形成したものであり、セラミック基板３の各絶縁層２７，２８，２９，３０を構成するものである。
Next, a method for manufacturing the
In this manufacturing method, first, as shown in FIGS. 2, 3, and 5, a
In this substrate plate preparation step, first, a green sheet is prepared by forming a paste containing ceramic powder into a sheet shape. This green sheet is formed by forming a ceramic paste containing ceramic powder into a sheet shape, and constitutes the insulating
次いで、各グリーンシートに打ち抜き加工を施してセラミック基板３の溝９、導入段差部１０ａ及び係止段差部１０ｂ、凹部１１、穴１３及び段部１５となる部分を形成すると共に、配線部２１やシールド部材２３の形成に使用するスルーホール４３，４５を形成する。その後、スクリーン印刷により、各グリーンシートの表面や裏面に、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペーストを適宜印刷すると共に、上記ペーストを各グリーンシートのスルーホール４３，４５に充填する等して、パッド電極１７、外部接続端子１９、配線部２１、シールド部材２３及び接続パッド２５を形成する。
Next, each green sheet is punched to form portions that become the
そして、これら複数のグリーンシートを積層してグリーンシート積層体４７を構成する。この状態においては、溝９、導入段差部１０ａ及び係止段差部１０ｂの形成部分に、グリーンシート積層体４７の厚さ方向に貫通する挿入穴５１が多数形成されることになる。これら多数の挿入穴５１は、個々のセラミック基板３を挟み込む位置に形成されている。
さらに、このグリーンシート積層体４７の表面及び裏面に切り込み４９ａ，４９ｂを形成する。この切り込み４９ａ，４９ｂは、個々のセラミック基板３に区画する区画基準線であり、格子状に形成されている。前述した挿入穴５１は、平面視で格子状に形成された切り込み４９ａ，４９ｂのうち、切り込み４９ａ，４９ｂが相互に交差する部分から外れた位置に形成されている。
最後に、このグリーンシート積層体４７を１０００℃以上で焼成し、パッド電極１７、外部接続端子１９及び接続パッド２５にニッケル及び金のめっきを施すことで、基板用板材４１の製造が完了する。
Then, the
Further, cuts 49 a and 49 b are formed on the front and back surfaces of the
Finally, the
また、この製造方法においては、上記基板用板材工程の前後もしくは同時に、蓋体７を多数形成する（蓋体準備工程）。
この蓋体準備工程においては、図４，５に示すように、銅材等の導電性を有する板材にニッケルのめっきを施したものを用意すると共に、この板材に打ち抜き加工を施して、平面視略矩形状の各蓋体７の天板部３５や、蓋体７の各辺から突出する突起部５８を形成する。ここで、天板部３５と各突起部５８との境目には、切欠部５７が形成されており、天板部３５に対して容易に突起部５８を折り曲げることができるようになっている。また、この蓋体準備工程においては、上記と同様の打ち抜き加工を施して、各天板部３５に開口部３５ａを形成する。
また、この蓋体準備工程においては、各突起部５８を折り曲げて各蓋体７の厚さ方向に突出する側壁部３８として形成する。各蓋体７に相対して形成される一対の側壁部３８は、その先端同士の間隔がセラミック基板３を挟み込む一対の挿入穴５１同士の間隔よりも短くなるように構成されている。
Further, in this manufacturing method, a large number of
In this lid body preparation step, as shown in FIGS. 4 and 5, a nickel plate is prepared on a conductive plate material such as a copper material, and the plate material is punched into a plan view. The
In the lid preparation step, each
さらに、この蓋体準備工程においては、コイニング加工により各天板部３５を変形させて、上述した側壁部３８と同じ方向に突出する略環状の突出部３９を形成する。
なお、この蓋体準備工程においては、天板部３５や開口部３５ａを形成する打ち抜き加工や、側壁部３８を形成する折り曲げ加工、突出部３９を形成するコイニング加工を、同時に行ってもよいし、個別に行うとしても構わない。
また、前述した基板用板材準備工程の終了後には、絶縁材料からなる接着ペーストＢ１を介して各凹部１１の底面１１ａに半導体チップ５を多数並べて配置するチップ配置工程を行う。このチップ配置工程においては、各半導体チップ５を配した後に接着ペーストＢ１を硬化させるペーストキュアを行う。このペーストキュアでは、１５０℃に加熱した状態をおおよそ１時間保持する。このチップ配置工程の終了後には、ワイヤーボンディングにより半導体チップ５とパッド電極１７とをワイヤー３１により電気接続する接続工程を行い、ワイヤー３１が正しく接続されているかどうかの目視検査を行う。
なお、これらチップ配置工程及び接続工程は、少なくとも後述する重ね合わせ工程の直前に行えばよく、蓋体準備工程の前後もしくは同時に行うとしてよい。
Further, in the lid preparation step, each
In the lid preparation step, the punching process for forming the
In addition, after the above-described substrate plate material preparation step, a chip placement step is performed in which a large number of semiconductor chips 5 are arranged side by side on the
The chip placement step and the connection step may be performed at least immediately before a superimposition step described later, and may be performed before or after the lid preparation step.
そして、上述した全ての工程が終了した後に、図６に示すように、多数の蓋体７が多数の半導体チップ５を個々に覆うように、多数の蓋体７を基板用板材４１の表面３ａに重ねて固定する（重ね合わせ工程）。
ここでは、各蓋体７の側壁部３８をそれぞれ基板用板材４１の挿入穴５１に挿入する。また、この挿入の際には、一対の側壁部３８を導入段差部１０ａにおいて弾性変形させながら挿入穴５１に挿入すると共に、各側壁部３８の先端部３８ａを係止段差部１０ｂ内に挿入する。なお、この際には、各天板部３５の突出部３９がセラミック基板３の接続パッド２５に当接することになる。
Then, after all the steps described above are completed, as shown in FIG. 6, the
Here, the
以上のように、側壁部３８をそれぞれ挿入穴５１に挿入することにより、多数の半導体チップ５に対する各蓋体７の位置決めを容易に行うことができる。また、側壁部３８の先端部３８ａを係止段差部１０ｂに引っ掛けて係止させると共に、一対の側壁部３８の中途部３８ｂで各セラミック基板３を挟み込むことにより、各蓋体７が基板用板材４１に固定されることになる。さらに、各天板部３５の突出部３９がセラミック基板３の接続パッド２５に当接するため、蓋体７とシールド部材２３とが電気的に接続されることになる。以上により重ね合わせ工程が完了する。
As described above, each
その後、切り込み４９ａ，４９ｂから基板用板材４１を破断して、個々の半導体装置１に分割する（分割工程）。
この分割工程においては、図７に示すように、基板用板材４１の表面３ａ側に略円柱状に形成されたローラＬの周面Ｌ１を下側から押し付けると共に、ローラＬを基板用板材４１の表面３ａに沿う方向に移動させる。これにより、ローラＬの周面Ｌ１の形状に沿って基板用板材４１が折り曲げられるため、切り込み４９ａ，４９ｂの残部が同時に破断され、基板用板材４１が個々のセラミック基板３に分割されることになり、固片化された半導体装置１が得られる。
Then, the board |
In this dividing step, as shown in FIG. 7, the circumferential surface L1 of the roller L formed in a substantially columnar shape is pressed from the lower side to the
なお、この分割工程において、蓋体７の保護を図るためには、ローラＬの周面Ｌ１と蓋体７との間に、可撓性を有するシート状の保護部材Ｐ１を挟み込むことが好ましい。また、この分割工程においては、分割された半導体装置１が飛び跳ねないように、基板用板材４１の裏面に可撓性を有するシート状の抑え部材Ｐ２を配することが好ましい。これら保護部材Ｐ１及び抑え部材Ｐ２は、基板用板材４１及び各蓋体７に対して移動しないようになっている。
さらに、この分割工程においては、切断部分を水で冷却するダイシング加工により分割する必要がないため、各蓋体７の開口部３５ａから中空空間Ｓ２内に上記水が侵入する不具合が発生することはない。
In this division step, in order to protect the
Furthermore, in this dividing step, since it is not necessary to divide the cut portion by dicing that cools with water, there is a problem that the water enters from the
以上の製造方法により製造された半導体装置１においては、図１に示すように、切り込み４９ａ，４９ｂの残部がセラミック基板３の側面３ｂの一部として構成されることになるため、セラミック基板３の側面３ｂの一部に破断面３ｄが形成されることになる。さらに、側壁部３８用の挿入穴５１は、切り込み４９ａ，４９ｂの残部の破断により半分に分割されるため、セラミック基板３の溝９として構成される、すなわち、挿入穴５１の側面が溝９の底面９ａとして構成されることになる。
In the
上記のように、この半導体装置１及びその製造方法によれば、基板用板材準備工程においては、多数の挿入穴５１が個々のセラミック基板３を挟み込む位置に形成されるため、重ね合わせ工程において挿入穴５１に挿入される各蓋体７の一対の側壁部３８は、各セラミック基板３の溝９の底面９ａに隣接して配されることになる。そして、この重ね合わせ工程においては、上記一対の側壁部３８の先端部３８ａが係止段差部１０ｂに引っ掛かり、上記一対の側壁部３８の中途部３８ｂが各セラミック基板３を挟み込むため、接着剤を使用することなく、各蓋体７を確実に各セラミック基板３に固定することができる。したがって、半導体装置１の製造作業効率の向上を図って製造時における取り扱いを容易とすることが可能となる。
As described above, according to the
また、導電性を有する蓋体７とセラミック基板３のシールド部材２３が各半導体チップ５を取り囲み、かつ、各天板部３５の突出部３９をセラミック基板３の接続パッド２５に当接させることで蓋体７とシールド部材２３とが電気的に接続されるため、蓋体７及びシールド部材２３の電位が同一となる。以上のことから、これら導電性を有する蓋体７及びシールド部材２３により、半導体装置１の外方側に発生した電気的なノイズが中空空間Ｓ２に侵入することを防いで、半導体チップ５に到達することを防止できる、すなわち、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。
Also, the
さらに、半導体装置１の製造方法によれば、重ね合わせ工程において、蓋体７の側壁部３８を基板用板材４１に形成された挿入穴５１に挿入するだけで、多数の半導体チップ５に対する各蓋体７の位置決めを容易に行うことができる。すなわち、各蓋体７により各半導体チップ５を覆う際には、各セラミック基板３が上記側壁部３８によって挟み込まれるため、各セラミック基板３に対する天板部３５の位置決めを容易に行うことができ、セラミック基板３に対する蓋体７の位置決めを容易に行うことが可能となる。
Furthermore, according to the manufacturing method of the
また、基板用板材４１に切り込み４９ａ，４９ｂを形成しておくことにより、切り込み４９ａ，４９ｂの残部を同時に破断するだけで、半導体チップ５を搭載したセラミック基板３に蓋体７を固定した構成の半導体装置１を得ることができるため、一度に大量の半導体装置１を容易に製造することができる。
さらに、上述したように、多数の半導体チップ５に対する各蓋体７の位置決めを容易に行うことができるため、半導体装置１の製造効率向上を図り、半導体装置１の製造コスト削減も図ることができる。
Further, by forming the
Further, as described above, since each
なお、上記の実施の形態では、分割工程において、ローラＬを基板用板材４１、保護部材Ｐ１及び抑え部材Ｐ２に対して移動させるとしたが、これに限ることはなく、例えば、ローラＬに対して基板用板材４１、保護部材Ｐ１及び抑え部材Ｐ２を移動させるとしても構わない。
また、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を下側から押し付けるとしたが、これに限ることはなく、例えば、図８に示すように、基板用板材４１の表面３ａ側にローラＬの周面Ｌ１を上側から押し付けるとしても構わない。なお、上記のように、ローラＬを使用して分割工程を行う場合には、ローラＬを保護部材Ｐ１上で転がして移動させるとしてもよい。
In the above embodiment, the roller L is moved with respect to the
In addition, the peripheral surface L1 of the roller L is pressed from the lower side to the
さらに、分割工程における切り込み４９ａ，４９ｂの残部の破断方法は、ローラＬを用いて基板用板材を折り曲げることに限らない。すなわち、分割工程においては、例えば、基板用板材４１のうち、上記切り込み４９ａ，４９ｂの両側に位置する一対のセラミック基板３を、基板用板材４１の厚さ方向に関して相互に逆向きに移動させて切り込み４９ａ，４９ｂの残部にせん断応力を発生させることで、切り込み４９ａ，４９ｂの残部を破断する、としても構わない。
また、上記実施形態においては、一対の側壁部３８の先端部３８ａを係止段差部１０ｂに挿入すると共に、同側壁部３８の中途部３８ｂを溝９の底面９ａに弾性接触させるとしたが、これに限ることはなく、一対の側壁部３８は少なくともセラミック基板３に係止する係止部を備えていればよい。
Further, the method of breaking the remaining portions of the
In the above embodiment, the
すなわち、一対の側壁部３８の各一部には、上記実施形態の中途部３８ｂのように、例えば、セラミック基板３の側面３ｂや溝９の底面９ａに弾性接触して側面３ｂや底面９ａとの摩擦力により係止する係止部を設けるだけでもよい。この構成の場合でも蓋体７がセラミック基板３に対して動くことを防止して、蓋体７を確実にセラミック基板３に固定することができる。
また、一対の側壁部３８の一部に、上記実施形態の先端部３８ａのように、例えば、セラミック基板３の側面３ｂ側から窪んで形成される段差部に挿入されて係止する係止部を設けるだけでも構わない。この構成の場合でも、蓋体７がセラミック基板３から抜け落ちることを防止できるため、蓋体７を確実にセラミック基板３に固定することができる。
That is, each part of the pair of
In addition, as in the
さらに、セラミック基板３のシールド部材２３と蓋体７との電気接続は、セラミック基板３の表面３ａに配された接続パッド２５に天板部３５の突出部３９を当接させることで行われるとしたが、これに限ることはなく、例えば、シールド部材２３の一部をセラミック基板３の側面３ｂ側から外方に露出させ、この露出部分に側壁部３８を当接させることで行われるとしても構わない。
すなわち、例えば図９に示すように、セラミック基板３の裏面３ｃを形成する第１の絶縁層２７と穴１３を形成した第２の絶縁層２８との間に、上記実施形態と同様の係止段差部１０ｃを形成する。また、第２の絶縁層２８の裏面にシールド部材２３を形成し、このシールド部材２３の一部に上記係止段差部１０ｃから外方に露出させる端子部６５を形成する。この端子部６５は、セラミック基板３の裏面３ｃと同じ方向に面している。
Furthermore, the electrical connection between the
That is, for example, as shown in FIG. 9, between the first insulating
そして、一対の側壁部６７の先端部（係止部）６７ａを、それぞれ係止段差部１０ｃに挿入すると共に端子部６５に当接させる。なお、上記先端部６７ａは、例えば、蓋体７をセラミック基板３に被せた後に、ロールを押し付ける等して変形させることで、係止段差部１０ｃに挿入されると共に端子部６５に押しつけられるようにすればよい。
なお、側壁部６７と電気接続する端子部６５は、上述のようにセラミック基板３の裏面３ｃ側から外方に露出することに限らず、例えば、セラミック基板３の側面３ｂ側から外方に露出するとしてもよい。この場合には、上記実施形態のように、セラミック基板３を挟み込む側壁部３８の中途部３８ｂを上記端子部６５と同様のものに当接させることで、側壁部３８とシールド部材２３とを電気的に接続することができる。
And the front-end | tip part (locking part) 67a of a pair of
The
これらの構成の場合でも、蓋体７とシールド部材２３とが電気的に接続されるため、蓋体７及びシールド部材２３の電位が同一となる。したがって、これら導電性を有する蓋体７及びシールド部材２３により、半導体装置１の外方側に発生した電気的なノイズが中空空間Ｓ２に侵入することを防いで、半導体チップ５に到達することを防止できる、すなわち、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。
なお、図９の構成では、シールド部材２３が、１つのパッド電極１７及びワイヤー３１を介して半導体チップ５に接続され、また、１つの外部接続端子１９に接続されているが、これは、この半導体装置７１を実装する実装基板（不図示）のＶｓｓ等の電源電圧に接続されるものである。このシールド部材２３と半導体チップ５及び外部接続端子１９との電気接続の構成は、上記実施形態に適用してもよい。
Even in these configurations, since the
In the configuration of FIG. 9, the
さらに、上記ノイズが半導体装置１，７１の側方から中空空間Ｓ２に侵入することを防止する方法としては、上述したものの他、セラミック基板３の側面３ｂや溝９に、銅や銀等の導電性を有する導電性ペーストを塗布若しくは吹付を行うことが挙げられる。なお、この導電性ペーストの塗布若しくは吹付は、少なくとも蓋体７の側壁部３８によって覆われないセラミック基板３の側面３ｂや溝９に行えばよい。
また、セラミック基板３の溝９には、セラミック基板３の裏面３ｃに開口する係止段差部１０ｂ，１０ｃが形成されるとしたが、これに限ることはなく、少なくとも側壁部３８，６７に形成した係止部を挿入して引っ掛けるための段差部が形成されていればよい。すなわち、溝９には、例えば、セラミック基板３の表面３ａ及び裏面３ｃに開口しない凹部（段差部）が溝９の底面９ａから窪んで形成されるとしてもよい。この場合には、側壁部３８，６７の中途部に上記凹部に挿入する挿入部（係止部）を形成すればよい。
Furthermore, as a method for preventing the noise from entering the hollow space S2 from the side of the
In addition, although the locking
さらに、基板用板材４１の切り込み４９ａ，４９ｂは、基板用板材４１の表面３ａ及び裏面３ｃに形成されるとしたが、これに限ることはなく、例えば、基板用板材４１の表面３ａもしくは裏面３ｃの一方のみに形成されるとしても構わない。
また、半導体装置１，７１を構成するセラミック基板３や基板用板材４１は、セラミック粉末を含有するペーストから形成されるとしたが、これに限ることはなく、少なくとも切り込み４９ａ，４９ｂの残部を容易に破断できる材料から形成されていればよい。すなわち、セラミック基板３や基板用板材４１は、例えば、ガラスクロス入りの有機基板から形成されるとしてもよい。
Further, the
Moreover, although the
また、基板用板材４１に切り込み４９ａ，４９ｂを形成するとしたが、特に形成しなくてもよい。この場合には、分割工程において、例えば、基板用板材４１を個々のセラミック基板３に区画する区画基準線においてダイシング加工により基板用板材４１を切断して、個々の半導体装置１，７１に分割すればよい。ただし、上記のように分割工程を行う場合には、ダイシング加工に要する水が中空空間Ｓ２内に侵入しないように蓋体７の開口部３５ａを塞いでおくことが好ましい。
さらに、側壁部３８，６７を収容する溝９は、セラミック基板３の表面３ａ及び裏面３ｃに開口するとしたが、これに限ることはなく、少なくともセラミック基板３の表面３ａに開口していればよい。すなわち、セラミック基板３の溝９用に形成される基板用板材４１の挿入穴５１は、例えば、基板用板材４１の表面３ａから窪んで形成される有底の凹部であっても構わない。
In addition, although the
Further, the
さらに、蓋体準備工程においては、多数の蓋体７を個々に形成するとしたが、これに限ることはなく、例えば、基板用板材４１に形成された凹部１１と同じ配置で蓋体７を一体的に多数連結した蓋体用板材を形成してもよい。すなわち、上記蓋体用板材には、相互に隣り合う各蓋体７の天板部３５の周縁を連結する連結部を形成しておく。この連結部には、容易に破断可能な易変形部を形成しておくことが好ましい。この易変形部の形成により、分割工程において、基板用板材４１に形成された切り込み４９ａ，４９ｂの残部と共に蓋体用板材の易変形部を同時に破断することができるためである。
なお、上記易変形部は、連結部に形成される切欠としてもよいし、また、上記連結部の先端部分にプレス加工を施して薄く形成される薄肉部としてもよい。また、上述した切欠を形成する場合には、プレス加工又はハーフエッチングにより形成することができる。
上記のように、蓋体用板材を使用して半導体装置を製造する場合には、重ね合わせ工程において、多数の半導体チップ５に対する各蓋体７の位置決めを同時に行うことができ、また、分割工程において、切り込み４９ａ，４９ｂ及び易変形部から基板用板材４１及び蓋体用板材を同時に破断するだけで多数の半導体装置を得ることができるため、半導体装置の製造効率向上を図り、半導体装置の製造コスト削減を図ることができる。
Furthermore, in the lid preparation step, a large number of
The easily deformable portion may be a notch formed in the connecting portion, or may be a thin-walled portion that is thinly formed by pressing the tip portion of the connecting portion. Moreover, when forming the notch mentioned above, it can form by press work or half etching.
As described above, when a semiconductor device is manufactured using a lid plate, the
また、半導体装置１，７１を製造する際には、基板用板材４１を用いるとしたが、これに限ることはなく、予め固片化された個々のセラミック基板３にそれぞれ蓋体７を重ね合わせるとしても構わない。
この構成の場合でも、セラミック基板３に蓋体７を重ね合わせる際に、相対する一対の側壁部３８，６７でセラミック基板３を狭持したり、側壁部３８，６７の一部をセラミック基板３の係止段差部１０ｂ，１０ｃに挿入して引っ掛けることにより、蓋体７をセラミック基板３に固定することができる。
Further, when manufacturing the
Even in the case of this configuration, when the
さらに、セラミック基板３の側面３ｂには側壁部３８，６７を収容する溝９が形成されるとしたが、少なくとも側壁部３８，６７がセラミック基板３の側面３ｂ側に隣接して配されていればよい。特に、基板用板材４１を利用しないで半導体装置１を製造する場合、すなわち、個々のセラミック基板３に蓋体７を被せる場合には上記溝９を形成しなくてもよい。
また、半導体チップ５として音圧センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、例えば、半導体装置１の外部空間の圧力や圧力変化を計測する圧力センサチップであっても構わない。
Further, the
Further, although the sound pressure sensor chip is exemplified as the semiconductor chip 5, the present invention is not limited to this, and the semiconductor chip 5 is, for example, a pressure sensor chip that measures the pressure or pressure change in the external space of the
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
１，７１・・・半導体装置、３・・・セラミック基板、３ｂ・・・側面、５・・・半導体チップ、７・・・蓋体、９ａ・・・底面（側面）、１０ｂ，１０ｃ・・・係止段差部、１１ａ・・・底面（一端面）、２３・・・シールド部材、３５・・・天板部、３５ａ・・・開口部、３８，６７・・・側壁部、３８ａ，６７ａ・・・先端部（係止部）、３８ｂ・・・中途部（係止部）、４１・・・基板用板材、４９ａ，４９ｂ・・・切り込み（区画基準線）、５１・・・挿入穴、６５・・・端子部、Ｌ・・・ローラ、Ｌ１・・・周面、Ｓ２・・・中空空間（中空の空洞部）
DESCRIPTION OF
Claims (7)
前記蓋体が、前記一端面に対向して配される天板部と、該天板部の周縁から前記基板に向けて突出する側壁部とを備え、
前記側壁部が、前記天板部を挟み込む位置に少なくとも一対形成されると共に、前記基板の側面に隣接して配され、
前記一対の側壁部が、前記基板に係止する係止部を備えることを特徴とする半導体装置。 A semiconductor device configured to cover a semiconductor chip mounted on one end surface in the thickness direction of a substrate with a lid through a hollow cavity,
The lid includes a top plate portion disposed to face the one end surface, and a side wall portion protruding toward the substrate from a peripheral edge of the top plate portion,
At least one pair of the side wall portions is formed at a position sandwiching the top plate portion, and is arranged adjacent to the side surface of the substrate,
The semiconductor device, wherein the pair of side wall portions includes a locking portion that locks the substrate.
前記係止部が、前記段差部に係止することを特徴とする請求項１又は請求項２に記載の半導体装置。 On the substrate, a stepped portion is formed that is recessed from the side surface facing the side wall portion,
The semiconductor device according to claim 1, wherein the locking portion is locked to the stepped portion.
前記基板に、前記蓋体と共に前記半導体チップを含んで前記中空の空洞部を囲む導電性のシールド部材が形成され、
前記シールド部材の少なくとも一部が、前記基板の側面側から外方に露出する端子部を備え、
前記係止部が前記端子部に当接していることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。 The lid has conductivity;
A conductive shield member is formed on the substrate so as to surround the hollow cavity including the semiconductor chip together with the lid,
At least a part of the shield member includes a terminal portion exposed outward from a side surface side of the substrate,
The semiconductor device according to claim 1, wherein the locking portion is in contact with the terminal portion.
厚さ方向の一端面に前記半導体チップを多数並べて配置可能な基板用板材に、これを個々の前記基板に区画する区画基準線のうち、各基板を挟み込む位置に挿入穴を形成する基板用板材準備工程と、
前記基板用板材の一端面に配された前記多数の半導体チップを個々に覆う多数の蓋体を形成すると共に、各蓋体にその厚さ方向に突出する一対の側壁部を相互に対向させて形成する蓋体準備工程と、
前記多数の蓋体が前記多数の半導体チップを個々に覆うように、前記多数の蓋体をそれぞれ前記基板用板材の前記一端面側に重ねると共に、前記側壁部を前記挿入穴に挿入して前記一対の側壁部の各一部を各基板に係止させる重ね合わせ工程と、
前記区画基準線において前記基板用板材を分断して、個々の前記半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 A semiconductor device manufacturing method for manufacturing a semiconductor device having a configuration in which a semiconductor chip mounted on one end surface in a thickness direction of a substrate is covered with a conductive lid through a hollow cavity,
Substrate plate material in which insertion holes are formed at positions where each substrate is sandwiched among partition reference lines for partitioning each of the substrates into a substrate plate material on which a large number of the semiconductor chips can be arranged and arranged on one end surface in the thickness direction A preparation process;
A plurality of lids individually covering the plurality of semiconductor chips arranged on one end surface of the substrate plate material are formed, and a pair of side wall portions protruding in the thickness direction are opposed to each lid body. A lid preparation step to be formed;
The multiple lids are overlaid on the one end face side of the substrate plate material so that the multiple lids individually cover the multiple semiconductor chips, and the side wall portion is inserted into the insertion hole to An overlapping step of locking each part of the pair of side wall portions to each substrate;
A semiconductor device manufacturing method comprising: a dividing step of dividing the substrate plate material at the partition reference line and dividing the substrate plate material into individual semiconductor devices.
前記分割工程において、前記切り込みから前記基板用板材を破断することを特徴とする請求項６に記載の半導体装置の製造方法。
In the substrate plate material preparation step, forming a cut in the partition reference line,
The method of manufacturing a semiconductor device according to claim 6, wherein, in the dividing step, the board material for the substrate is broken from the cut.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005376393A JP2007180235A (en) | 2005-12-27 | 2005-12-27 | Semiconductor device and manufacturing method therefor |
| KR1020060121994A KR100868593B1 (en) | 2005-12-06 | 2006-12-05 | Semiconductor device and manufacturing method thereof |
| US11/566,879 US7646092B2 (en) | 2005-12-06 | 2006-12-05 | Semiconductor device and manufacturing method thereof |
| EP06025136A EP1795498A3 (en) | 2005-12-06 | 2006-12-05 | Package for a semiconductor device |
| TW095145492A TWI328276B (en) | 2005-12-06 | 2006-12-06 | Semiconductor device and manufacturing method thereof |
| US12/628,127 US8344489B2 (en) | 2005-12-06 | 2009-11-30 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005376393A JP2007180235A (en) | 2005-12-27 | 2005-12-27 | Semiconductor device and manufacturing method therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007180235A true JP2007180235A (en) | 2007-07-12 |
Family
ID=38305133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376393A Pending JP2007180235A (en) | 2005-12-06 | 2005-12-27 | Semiconductor device and manufacturing method therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007180235A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047020A (en) * | 2007-08-15 | 2009-03-05 | Nissan Motor Co Ltd | Fuel damper fixing clip |
| JP2009266878A (en) * | 2008-04-22 | 2009-11-12 | Ngk Spark Plug Co Ltd | Electronic component mounting package |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897318A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Semiconductor device |
| JPH11145669A (en) * | 1997-11-13 | 1999-05-28 | Murata Mfg Co Ltd | Electronic part and its manufacture |
| JP2001308235A (en) * | 2000-04-26 | 2001-11-02 | Sharp Corp | Semiconductor module |
| JP2002057234A (en) * | 2000-08-14 | 2002-02-22 | Murata Mfg Co Ltd | Electronic component and its manufacturing method |
| JP2003174281A (en) * | 2001-12-06 | 2003-06-20 | Murata Mfg Co Ltd | Shield case for electromagnetic component |
| JP2004343072A (en) * | 2003-04-23 | 2004-12-02 | Kyocera Corp | Multipiece wiring board |
| JP2005341390A (en) * | 2004-05-28 | 2005-12-08 | Hosiden Corp | Electrostatic type microphone |
-
2005
- 2005-12-27 JP JP2005376393A patent/JP2007180235A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897318A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Semiconductor device |
| JPH11145669A (en) * | 1997-11-13 | 1999-05-28 | Murata Mfg Co Ltd | Electronic part and its manufacture |
| JP2001308235A (en) * | 2000-04-26 | 2001-11-02 | Sharp Corp | Semiconductor module |
| JP2002057234A (en) * | 2000-08-14 | 2002-02-22 | Murata Mfg Co Ltd | Electronic component and its manufacturing method |
| JP2003174281A (en) * | 2001-12-06 | 2003-06-20 | Murata Mfg Co Ltd | Shield case for electromagnetic component |
| JP2004343072A (en) * | 2003-04-23 | 2004-12-02 | Kyocera Corp | Multipiece wiring board |
| JP2005341390A (en) * | 2004-05-28 | 2005-12-08 | Hosiden Corp | Electrostatic type microphone |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047020A (en) * | 2007-08-15 | 2009-03-05 | Nissan Motor Co Ltd | Fuel damper fixing clip |
| JP2009266878A (en) * | 2008-04-22 | 2009-11-12 | Ngk Spark Plug Co Ltd | Electronic component mounting package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100868593B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4784289B2 (en) | Manufacturing method of semiconductor device | |
| CN107534022B (en) | Electronic component storage packaging body, electronic device and electronic module | |
| JPH04314598A (en) | Data carrier with integrated circuit and its manufacture | |
| JP2007258670A (en) | Semiconductor device | |
| CN107039387A (en) | The manufacture method of lead frame, semiconductor device and lead frame | |
| JP2007180235A (en) | Semiconductor device and manufacturing method therefor | |
| JP5023661B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5944224B2 (en) | Electronic component element storage package and manufacturing method thereof | |
| JP6108641B2 (en) | Method for manufacturing a smart card body for receiving a semiconductor chip and suitable smart card body | |
| JP2012204043A (en) | Connector | |
| EP3738078A1 (en) | Method for manufacturing a sim card and sim card | |
| JP6813682B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
| US20240220760A1 (en) | Lead-frame, card body of a smart card, smart card, and method of forming a smart card | |
| JP2007165597A (en) | Semiconductor device, substrate, and method of manufacturing same | |
| JP4050200B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP6457345B2 (en) | Electronic component mounting package and electronic device | |
| JPWO2012102252A1 (en) | Substrate with through electrode and method for manufacturing the same | |
| TWI569393B (en) | Substrate with enlarged chip island | |
| JP2007034786A (en) | Composite ic card and its manufacturing method | |
| JP2005101670A (en) | Semiconductor device | |
| JPH10258445A (en) | Mold for resin sealing of semiconductor device | |
| JP4904846B2 (en) | Piezoelectric oscillator, container, and method of manufacturing container | |
| JP2010157554A (en) | Mems sensor package and method of manufacturing the same | |
| KR20160087693A (en) | Microphone package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |