JP4784192B2 - Evaluation method of silicon wafer - Google Patents
Evaluation method of silicon wafer Download PDFInfo
- Publication number
- JP4784192B2 JP4784192B2 JP2005219471A JP2005219471A JP4784192B2 JP 4784192 B2 JP4784192 B2 JP 4784192B2 JP 2005219471 A JP2005219471 A JP 2005219471A JP 2005219471 A JP2005219471 A JP 2005219471A JP 4784192 B2 JP4784192 B2 JP 4784192B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- epitaxial layer
- void
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 59
- 229910052710 silicon Inorganic materials 0.000 title claims description 59
- 239000010703 silicon Substances 0.000 title claims description 59
- 238000011156 evaluation Methods 0.000 title claims description 28
- 230000007547 defect Effects 0.000 claims description 106
- 239000011800 void material Substances 0.000 claims description 69
- 239000010410 layer Substances 0.000 claims description 59
- 239000002344 surface layer Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 34
- 238000000149 argon plasma sintering Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000003325 tomography Methods 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 121
- 239000013078 crystal Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 10
- 239000002245 particle Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、シリコンウエーハの評価方法に関し、特に、アニールウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法に関する。 The present invention relates to a method for evaluating a silicon wafer, and more particularly, to a method for evaluating a void defect existing on a surface layer of an annealed wafer by a light scattering tomography method.
近年、半導体回路の高集積化に伴う回路素子の微細化に伴い、その基板となるチョクラルスキー法で作製されたシリコン単結晶に対する品質要求が高まってきている。特に、ＦＰＤ（Ｆｌｏｗ Ｐａｔｔｅｒｎ Ｄｅｆｅｃｔ）、ＬＳＴＤ（Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈｙ Ｄｅｆｅｃｔ）、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）等のＧｒｏｗｎ−ｉｎ欠陥と呼ばれ、酸化膜耐圧特性やデバイスの特性を悪化させる単結晶成長起因の欠陥が存在し、その低減が重要視されている。 In recent years, with the miniaturization of circuit elements accompanying higher integration of semiconductor circuits, quality requirements for silicon single crystals produced by the Czochralski method as the substrate have increased. In particular, it is called a grown-in defect such as FPD (Flow Pattern Defect), LSTD (Laser Scattering Tomography Defect), COP (Crystal Originated Particle), etc., which is caused by a single crystal growth that deteriorates the oxide film breakdown voltage characteristics and device characteristics. There is a focus on reducing this.
そこで、通常のシリコン基板上に新たにシリコン単結晶層をエピタキシャル成長させたエピタキシャルウエーハや、水素及び／又はアルゴン雰囲気中で高温にて熱処理を施したアニールウエーハ、そして、チョクラルスキー法によるシリコン単結晶の成長条件を改良して製造された全面Ｎ領域（ＯＳＦリングの外側で、転位クラスターの無い領域）の基板など、Ｇｒｏｗｎ−ｉｎ欠陥の少ない結晶がいくつか開発されている。 Therefore, an epitaxial wafer in which a new silicon single crystal layer is epitaxially grown on a normal silicon substrate, an annealed wafer that has been heat-treated at a high temperature in a hydrogen and / or argon atmosphere, and a silicon single crystal by the Czochralski method. Several crystals with few Grown-in defects have been developed, such as a substrate in the entire N region (region outside the OSF ring and without dislocation clusters) manufactured by improving the growth conditions.
これらの中で、窒素ドープウエーハにアニールを加えたウエーハ（以下、窒素ドープアニールウエーハと呼ぶことがある。）は、ウエーハ表層部のＧｒｏｗｎ−ｉｎ欠陥が低減され、かつ、バルク中のＢＭＤ（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）密度が高いウエーハであり、非常に有益である。これは、窒素をドープすることによるＧｒｏｗｎ−ｉｎ欠陥凝集抑制効果と酸素析出促進効果を利用して開発されたウエーハで、通常の結晶よりも欠陥のサイズが小さくなるため、アニールによる表層の欠陥の消滅効率に優れ、バルク中の酸素析出は促進されてＢＭＤ密度が高い有効なゲッタリング能力を持つウエーハである。 Among these, a wafer obtained by annealing a nitrogen-doped wafer (hereinafter sometimes referred to as a nitrogen-doped annealed wafer) has reduced Grown-in defects in the wafer surface layer portion, and has a BMD (Bulk) in the bulk. It is a wafer having a high density (Micro Defect) and is very useful. This is a wafer developed using the growth-in defect aggregation suppressing effect and oxygen precipitation promoting effect by doping nitrogen, and the defect size is smaller than that of a normal crystal. It is a wafer having an excellent gettering ability that has excellent annihilation efficiency, promotes oxygen precipitation in the bulk, and has a high BMD density.
また、例えば１０００℃以上の高温領域における熱処理の際に、シリコン単結晶ウエーハに発生する熱応力による転位発生の抑制、あるいは、単結晶育成時における結晶欠陥の発生を防止する目的で、シリコン単結晶育成時に窒素を添加することも知られている。 For example, in order to suppress dislocation generation due to thermal stress generated in a silicon single crystal wafer during heat treatment in a high temperature region of 1000 ° C. or higher, or to prevent generation of crystal defects during single crystal growth, It is also known to add nitrogen during growth.
特に、アニールウエーハに関しては、エピタキシャルウエーハよりも低コストで製造できるので需要が増えつつある。そこで、益々アニールウエーハの表層における無欠陥性の向上が求められている。これを評価するのに、これまでは光散乱トモグラフ法（ＬＳＴ：Ｌａｓｅｒ Ｓｃａｔｔｅｒｉｎｇ Ｔｏｍｏｇｒａｐｈ）によって、ウエーハのバルク中の結晶欠陥を測定することが多かった（非特許文献１）。 In particular, the demand for an annealed wafer is increasing because it can be manufactured at a lower cost than an epitaxial wafer. Thus, there is an increasing demand for defect-free improvement in the surface layer of the annealed wafer. In order to evaluate this, until now, crystal defects in the bulk of a wafer have often been measured by a light scattering tomography (LST) (Non-patent Document 1).
この光散乱トモグラフ法は、例えば波長６８０ｎｍ及び／又は波長５３２ｎｍのレーザー光で基板面内を走査し、基板の表層に存在する欠陥から発生する散乱光を検出することによって、半導体基板内部の結晶欠陥（主にボイド欠陥）を検出するものである。 In this light scattering tomography method, for example, the surface of a substrate is scanned with a laser beam having a wavelength of 680 nm and / or a wavelength of 532 nm, and scattered light generated from a defect present on the surface layer of the substrate is detected, thereby causing crystal defects inside the semiconductor substrate. (Mainly void defects) are detected.
また、入射光の強度が１／ｅになるのが、波長６８０ｎｍの場合は表層から５μｍ、波長５３２ｎｍの場合は１μｍであり、これらの領域内に存在する欠陥を検出している。特に、波長６８０ｎｍの場合は、表層５μｍと基板内部に存在する欠陥を非破壊かつ高感度で検出できる評価方法であるため、この評価方法を採用するのが一般的となっている。 The intensity of the incident light is 1 / e, which is 5 μm from the surface layer when the wavelength is 680 nm, and 1 μm when the wavelength is 532 nm, and defects existing in these regions are detected. In particular, in the case of a wavelength of 680 nm, since this is an evaluation method that can detect a surface layer of 5 μm and defects existing inside the substrate in a non-destructive and highly sensitive manner, this evaluation method is generally adopted.
しかし、近年はデバイスの集積度向上に伴い、デバイス活性層が薄くなってきており、より表層における無欠陥性の評価を行うことが必要となってきているが、ＭＯ−６０１（三井金属鉱業社製）のような市販の測定装置では、例えばウエーハの表面から３μｍの深さまでの領域を評価するのに適した波長が存在しないため、これらの領域に存在するボイド欠陥のような結晶欠陥を評価することができなかった。 In recent years, however, the device active layer has become thinner as the degree of integration of the device has increased, and it has become necessary to evaluate the defect-freeness of the surface layer, but MO-601 (Mitsui Mining & Mining Co., Ltd.) For example, since there is no wavelength suitable for evaluating a region from the wafer surface to a depth of 3 μm, a crystal defect such as a void defect existing in these regions is evaluated. I couldn't.
そのため、ウエーハ表面から５μｍより浅く、１μｍより深い領域に存在する結晶欠陥の評価は、ウエーハにステップポリッシュを行い、パーティクルカウンター（例えば、ＫＬＡ Ｔｅｎｃｏｒ社製、ＳＰ１）でウエーハ表面のパーティクル数を測定して行っていた。したがって、特にウエーハの表面から５μｍより浅い極表層の任意の深さに存在する欠陥の測定を簡単かつ精度よく行うことができる評価方法が求められていた。 Therefore, crystal defects existing in a region shallower than 5 μm from the wafer surface and deeper than 1 μm are measured by performing step polishing on the wafer and measuring the number of particles on the wafer surface with a particle counter (for example, SP1 manufactured by KLA Tencor). I was going. Therefore, there has been a demand for an evaluation method that can easily and accurately measure defects existing at an arbitrary depth of the extreme surface layer shallower than 5 μm from the surface of the wafer.
これに対して、特許文献１には、ウエーハにエピタキシャル成長をさせた後に、９０°光散乱トモグラフ法により、特に酸素析出物の評価を行う方法が開示されている。しかしながら、この方法は上記したように、主な評価対象を、ウエーハ表層に存在するボイド欠陥ではなく、酸素析出物としている。また、この９０°光散乱トモグラフ法は、ウエーハを劈開し、この劈開面にレーザー光を入射する、いわゆる破壊検査である。
On the other hand,
また、特許文献２には、光散乱トポグラフ法を用い、基板全面にわたって基板に存在する欠陥を検出し、基板面内位置の座標を得て、光散乱強度を測定後、厚さ１μｍ、３μｍ、５μｍのエピタキシャル成長を行って、再び光散乱トポグラフ法を用い、基板全面にわたって基板に存在する欠陥を検出し、基板面内位置の座標を得て、光散乱強度を測定する方法が開示されている。しかし、これは、エピタキシャル成長前後の欠陥測定で検出された欠陥の対応付けを行うことにより、薄膜成長時の膜厚を求める方法であって、エピタキシャル成長前のウエーハの表層の任意の深さ領域に存在するボイド欠陥を評価する方法とは異なる。 In Patent Document 2, a light scattering topography method is used to detect defects existing on the substrate over the entire surface of the substrate, to obtain coordinates of the position within the substrate surface, and after measuring the light scattering intensity, the thickness is 1 μm, 3 μm, A method is disclosed in which a 5 μm epitaxial growth is performed, a light scattering topography method is used again to detect defects existing on the substrate over the entire surface of the substrate, the coordinates of the in-plane position of the substrate are obtained, and the light scattering intensity is measured. However, this is a method for determining the film thickness during thin film growth by associating defects detected by defect measurement before and after epitaxial growth, and exists in an arbitrary depth region of the surface layer of the wafer before epitaxial growth. This is different from the method for evaluating void defects.
本発明はこのような問題点に鑑みてなされたもので、シリコンウエーハ、特にアニールを施したウエーハの表層の任意の深さに残留するボイド欠陥の評価を、ステップポリッシュを行うことなく、簡便かつ高精度に行うことができるシリコンウエーハの評価方法を提供することを目的とする。 The present invention has been made in view of such problems, and evaluation of void defects remaining at an arbitrary depth of the surface layer of a silicon wafer, particularly an annealed wafer, can be performed easily and without performing step polishing. It is an object of the present invention to provide a silicon wafer evaluation method that can be performed with high accuracy.
上記目的を達成するため、本発明は、シリコンウエーハの表層に存在するボイド欠陥を光散乱トモグラフ法により評価する方法であって、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハの主表面から内部にレーザー光を照射し、ボイド欠陥で散乱させ、該散乱光を検出することにより、前記シリコンウエーハの表層に存在するボイド欠陥を評価することを特徴とするシリコンウエーハの評価方法を提供する（請求項１）。 In order to achieve the above object, the present invention is a method for evaluating void defects existing on the surface layer of a silicon wafer by a light scattering tomography method, and forming an epitaxial layer having a predetermined thickness on the main surface of the silicon wafer to be evaluated. Then, the void defect existing in the surface layer of the silicon wafer is evaluated by irradiating the inside from the main surface of the silicon wafer with laser light, scattering the void defect, and detecting the scattered light. A silicon wafer evaluation method is provided (claim 1).
このように、被評価シリコンウエーハの主表面に所定の厚さのエピタキシャル層を形成してから、前記シリコンウエーハにレーザー光を照射し、シリコンウエーハの内部に侵入した光をボイド欠陥で散乱させ、該散乱光を検出し、前記エピタキシャル層および前記表層に存在するボイド欠陥を測定すれば、エピタキシャル層においてはボイド欠陥はほぼ無欠陥であるので、検出されるボイド欠陥はほとんどがシリコンウエーハの表層に存在するものであるとみなすことができ、エピタキシャル層の厚さを所定のものとすることによって、シリコンウエーハの表層の任意の深さ領域のボイド欠陥を簡便かつ高精度で評価することが可能である。また、被評価ウエーハを破壊せずに評価することができるため、ボイド欠陥以外の別の検査にも回すことができ、評価ウエーハの削減につながる。 In this way, after forming an epitaxial layer having a predetermined thickness on the main surface of the silicon wafer to be evaluated, the silicon wafer is irradiated with laser light, and the light that has entered the silicon wafer is scattered by void defects, By detecting the scattered light and measuring the void defects present in the epitaxial layer and the surface layer, the void defects are almost defect-free in the epitaxial layer, so that most of the detected void defects are in the surface layer of the silicon wafer. Since the thickness of the epitaxial layer is set to a predetermined value, void defects in an arbitrary depth region of the surface layer of the silicon wafer can be evaluated easily and with high accuracy. is there. Further, since the wafer to be evaluated can be evaluated without being destroyed, it can be used for other inspections other than void defects, leading to a reduction in the evaluation wafer.
このとき、前記形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすることが好ましい（請求項２）。 At this time, the predetermined thickness of the epitaxial layer to be formed is a thickness obtained by subtracting the depth from the main surface of the silicon wafer for evaluating the void defect from the measurement range in the depth direction of the void defect measuring apparatus. (Claim 2).
このように、前記形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすることにより、正確にシリコンウエーハの主表面から目的の深さ領域におけるボイド欠陥を評価することができる。 Thus, the predetermined thickness of the epitaxial layer to be formed is a thickness obtained by subtracting the depth from the main surface of the silicon wafer for evaluating void defects from the measurement range in the depth direction of the void defect measuring apparatus. By doing so, it is possible to accurately evaluate a void defect in a target depth region from the main surface of the silicon wafer.
さらに、前記エピタキシャル層の所定の厚さを、５μｍ以下とすることが望ましい（請求項３）。
このように、前記エピタキシャル層の所定の厚さを、５μｍ以下とすることにより、近年要求されているシリコンウエーハの主表面の極表層部（表面から５μｍ以下の所定の深さ）に存在するボイド欠陥を簡便かつ高精度で評価することが可能である。
Furthermore, it is desirable that the predetermined thickness of the epitaxial layer is 5 μm or less.
Thus, by setting the predetermined thickness of the epitaxial layer to 5 μm or less, voids existing in the extreme surface layer portion (predetermined depth of 5 μm or less from the surface) of the main surface of the silicon wafer that has been required in recent years. Defects can be evaluated easily and with high accuracy.
また、前記シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成するのが好ましい（請求項４）。
このように、被評価シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成すれば、熱処理を施して作製したアニールウエーハの表層の所望の深さ領域におけるボイド欠陥の評価を行うことができ、前記領域で目的とする無欠陥性が達成されているかどうかを容易に確認することができる。
Further, it is preferable that the epitaxial layer is formed on the main surface after the silicon wafer is heat-treated.
As described above, if the epitaxial layer is formed on the main surface after the heat treatment is performed on the silicon wafer to be evaluated, evaluation of void defects in a desired depth region of the surface layer of the annealed wafer produced by the heat treatment is performed. It is possible to easily confirm whether or not the target defect-free property is achieved in the region.
このとき、前記エピタキシャル層の形成を、前記熱処理の温度より低い温度で行うことが好ましい（請求項５）。
このように、前記エピタキシャル層の形成を、前記熱処理の温度より低い温度で行えば、前記熱処理によって消滅せずに残留したボイド欠陥をエピタキシャル層の形成工程で消滅させることがなく、かつエピタキシャル層においてはボイド欠陥がほとんど存在しないので、測定したボイド欠陥は、エピタキシャル層の形成前のアニールウエーハの表層に存在していた残留ボイド欠陥とみなすことができ、正確にアニールウエーハの表層のボイド欠陥を評価することが可能である。
At this time, the epitaxial layer is preferably formed at a temperature lower than the temperature of the heat treatment.
Thus, if the formation of the epitaxial layer is performed at a temperature lower than the temperature of the heat treatment, void defects remaining without disappearing by the heat treatment will not be eliminated in the epitaxial layer forming step, and in the epitaxial layer Since there are almost no void defects, the measured void defects can be regarded as residual void defects that existed on the surface of the annealed wafer before the formation of the epitaxial layer, and the void defects on the surface layer of the annealed wafer were accurately evaluated. Is possible.
本発明のシリコンウエーハの評価方法であれば、シリコンウエーハの表層、特に、ウエーハの主表面から５μｍよりも浅い領域におけるボイド欠陥の評価を、ステップポリッシュを実施することなく、被評価ウエーハを破壊せずに簡便かつ高精度で行うことができる。 According to the silicon wafer evaluation method of the present invention, evaluation of void defects in the surface layer of the silicon wafer, particularly in a region shallower than 5 μm from the main surface of the wafer, can be performed without destroying the wafer to be evaluated. And can be carried out simply and with high accuracy.
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
近年、半導体回路の高集積化に伴い、その基板となるチョクラルスキー法により作製されたシリコンウエーハに対する品質要求が高まってきている。酸化膜耐圧特性やデバイスの特性を悪化させるウエーハ表層に存在するボイド欠陥等の低減が重要視されており、上述したように、エピタキシャルウエーハやアニールウエーハ等の、表層の結晶欠陥が少ないウエーハが開発されている。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
In recent years, with the high integration of semiconductor circuits, quality requirements for silicon wafers produced by the Czochralski method as a substrate have increased. Reduction of void defects, etc. existing on the surface of the wafer that deteriorate the oxide breakdown voltage characteristics and device characteristics is regarded as important. As described above, wafers with few surface defects such as epitaxial wafers and annealed wafers have been developed. Has been.
特に、アニールウエーハはエピタキシャルウエーハよりも低コストで製造できることから需要が増しており、このアニールウエーハの表層の無欠陥性の向上が求められている。そして、デバイスの集積度向上に伴って、デバイス活性層が薄くなってきているが、従来の市販されている光散乱トモグラフ法を用いた測定装置で測定が可能な表面から５μｍにおける領域よりも、さらに浅い領域に存在するボイド欠陥を測定することができる簡便で有効な方法はなかった。 In particular, there is an increasing demand for annealed wafers because they can be manufactured at a lower cost than epitaxial wafers, and there is a need for improving the defect-freeness of the surface layer of the annealed wafers. And as the degree of integration of the device has improved, the device active layer has become thinner, than the region at 5 μm from the surface that can be measured with a conventional measuring apparatus using a light scattering tomography method, Furthermore, there was no simple and effective method capable of measuring void defects existing in shallow regions.
本発明者は、鋭意研究を重ねた結果、エピタキシャル層中にはボイド欠陥等の結晶欠陥がほとんど発生しないことに着目し、シリコンウエーハ表面に所定厚さの薄膜のエピタキシャル層を形成後、光散乱トモグラフ法でエピタキシャル層およびシリコンウエーハ表層の領域のボイド欠陥を測定すれば、その測定結果はシリコンウエーハの表層に存在するボイド欠陥とみなすことができることを見出し、本発明を完成させた。 As a result of extensive research, the present inventor has noticed that almost no crystal defects such as void defects occur in the epitaxial layer, and after forming a thin epitaxial layer of a predetermined thickness on the surface of the silicon wafer, light scattering When the void defect in the region of the epitaxial layer and the surface layer of the silicon wafer is measured by the tomograph method, the measurement result can be regarded as a void defect existing in the surface layer of the silicon wafer, and the present invention has been completed.
特に、アニールウエーハにおいてはデバイスが形成されるウエーハ表面から例えば５μｍ以内、特には３μｍ以内の極表層を無欠陥にする必要があり、この領域の無欠陥性の評価を簡便かつ高精度に行う評価方法として、本発明は極めて有効である。 In particular, in an annealed wafer, it is necessary to make the extreme surface layer within 5 μm, in particular, 3 μm within 3 μm from the wafer surface on which the device is formed defect-free. Evaluation for defect-free evaluation of this region is simple and highly accurate. As a method, the present invention is extremely effective.
以下では、本発明の実施の形態について図を参照して具体的に説明をする。
図１は、本発明のシリコンウエーハの評価方法で使用することのできる光散乱トモグラフ法を用いた測定装置の概念図、及びレーザー光がボイド欠陥により散乱する様子を示す説明図である。
光散乱トモグラフ測定装置１は、少なくとも、被評価シリコンウエーハＷを載置するためのステージ２と、被評価ウエーハに向けてレーザー光４を照射するレーザー光源８、及び被評価ウエーハＷ内部（表層９およびエピタキシャル層１０）のボイド欠陥５により散乱した散乱光６を検出するためのディテクター７で構成されている。用いられる装置は光散乱トモグラフ法を実施できる装置であればよく、各部は特に限定されないが、例えばディテクター７にＣＣＤを用いれば高感度で散乱光６を検出することができる。
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
FIG. 1 is a conceptual diagram of a measuring apparatus using a light scattering tomography method that can be used in the method for evaluating a silicon wafer of the present invention, and an explanatory diagram showing how laser light is scattered by void defects.
The light scattering
このような光散乱トモグラフ測定装置を用いた本発明のシリコンウエーハの欠陥の評価方法について以下に述べる。
まず、チョクラルスキー法により製造されたシリコン単結晶からスライスし、研磨を施したウエーハに対し、表層の欠陥を消滅させるためのアルゴンまたは水素、あるいはこれらの混合ガス雰囲気中で、例えば１１５０〜１３５０℃の高温熱処理を施したアニールウエーハを用意し、被評価ウエーハとする。
A method for evaluating defects of the silicon wafer of the present invention using such a light scattering tomograph measurement device will be described below.
First, a wafer sliced from a silicon single crystal manufactured by the Czochralski method and polished is subjected to, for example, 1150 to 1350 in an atmosphere of argon, hydrogen, or a mixed gas thereof for eliminating surface layer defects. An annealed wafer that has been subjected to high-temperature heat treatment at 0 ° C. is prepared and used as an evaluation wafer.
次に、このウエーハの表面にエピタキシャル層を形成する。
ここで、例えばアニールウエーハの極表層のボイド欠陥を評価したい領域、すなわち、主表面からの深さがＤ（例えば２μｍ）であり、光散乱トモグラフ測定装置の欠陥測定範囲がＤ’（例えば５μｍ）の場合、Ｄ’−Ｄμｍ（この場合、５−２＝３μｍ）の厚さになるようにエピタキシャル層を形成する。この形成するエピタキシャル層の厚さは、ボイド欠陥を評価したい領域に合わせて所定の厚さを適宜設定すれば良い。
Next, an epitaxial layer is formed on the surface of the wafer.
Here, for example, the void defect on the extreme surface layer of the annealed wafer, that is, the depth from the main surface is D (for example, 2 μm), and the defect measurement range of the light scattering tomography measurement apparatus is D ′ (for example, 5 μm). In this case, the epitaxial layer is formed so as to have a thickness of D′−D μm (in this case, 5-2 = 3 μm). The thickness of the epitaxial layer to be formed may be appropriately set to a predetermined thickness according to the region where void defects are desired to be evaluated.
被評価シリコンウエーハの表面にエピタキシャル層を形成するには、キャリアーガスとともに反応炉内にウエーハを導入し、炉内温度を高温（例えば１１００〜１２５０℃程度）にしてＣＶＤ法により行うことが可能である。キャリアーガスとしては、例えばＳｉＨ４、ＳｉＣｌ４、Ｈ２などを用いることができる。このエピタキシャル層の形成方法は特に限定されず、所望の厚さのエピタキシャル層を形成できれば構わない。
ただし、上記のように被評価ウエーハが熱処理を施したものである場合は、該熱処理の時の温度よりも低い温度でエピタキシャル成長を行うのが好ましい。このように、前記熱処理の温度より低い温度で行えば、被評価ウエーハのアニールウエーハにおいて、熱処理で消滅しなかった残留ボイド欠陥をエピタキシャル層の形成過程で消滅することなく、被評価ウエーハの表面に存在していたボイド欠陥を正確に評価することが可能である。
In order to form an epitaxial layer on the surface of the silicon wafer to be evaluated, the wafer can be introduced into the reaction furnace together with the carrier gas, and the furnace temperature can be increased to a high temperature (for example, about 1100 to 1250 ° C.) by the CVD method. is there. As the carrier gas, for example, SiH 4 , SiCl 4 , H 2 or the like can be used. The method for forming this epitaxial layer is not particularly limited as long as an epitaxial layer having a desired thickness can be formed.
However, when the wafer to be evaluated is heat-treated as described above, it is preferable to perform epitaxial growth at a temperature lower than the temperature at the time of the heat treatment. As described above, if the annealing is performed at a temperature lower than the temperature of the heat treatment, residual void defects that have not disappeared by the heat treatment are not eliminated in the formation process of the epitaxial layer on the surface of the wafer to be evaluated. It is possible to accurately evaluate existing void defects.
なお、上記熱処理およびエピタキシャル層形成の際に使用する装置は特別なものでなく、従来より使用されているものを用いることができる。それぞれ所定熱処理および所望の厚さのエピタキシャル層を形成することができるものであれば特に限定されない。 In addition, the apparatus used in the case of the said heat processing and epitaxial layer formation is not special, The thing used conventionally can be used. Each is not particularly limited as long as it can form a predetermined heat treatment and an epitaxial layer having a desired thickness.
このように、ウエーハの主表面に評価したいシリコンウエーハの深さに応じて設定された所定の厚さを有するエピタキシャル層を形成した後に、ウエーハの表面側からレーザー光を照射して、散乱光を検出し、エピタキシャル層およびシリコンウエーハの表層に存在するボイド欠陥を測定する。
より具体的には、図１に示すように、シリコンウエーハＷを光散乱トモグラフ装置１のステージ２に載置し、ウエーハＷの主表面３にレーザー光４を斜めから照射する。ここで、ウエーハＷの表層９やエピタキシャル層１０にボイド欠陥５が存在すると、光の散乱が生じる。この散乱光６をディテクター７で検出することで、ボイド欠陥５の数、大きさ等を非破壊で測定し、評価することができる。
As described above, after forming an epitaxial layer having a predetermined thickness set according to the depth of the silicon wafer to be evaluated on the main surface of the wafer, the laser beam is irradiated from the surface side of the wafer, and scattered light is emitted. Detecting and measuring void defects existing in the epitaxial layer and the surface layer of the silicon wafer.
More specifically, as shown in FIG. 1, the silicon wafer W is placed on the stage 2 of the light
以上のように、被評価ウエーハの主表面に所定厚さのエピタキシャル層を形成した後に、図１に示すような測定装置を用いてエピタキシャル層およびシリコンウエーハの表層に存在するボイド欠陥を測定すれば、エピタキシャル層はほぼ無欠陥であるため、測定されるボイド欠陥をほとんどシリコンウエーハの表層に存在するものとみなすことができ、簡便に、かつ高精度に表層の所望の深さ領域に存在している欠陥を評価することが可能である。さらに、非破壊の方法であるため、本発明による評価後に、当該ウエーハを他の検査等に回すことができ、コストの低減につなげることができる。 As described above, after forming an epitaxial layer having a predetermined thickness on the main surface of the wafer to be evaluated, if void defects existing in the epitaxial layer and the surface layer of the silicon wafer are measured using a measuring apparatus as shown in FIG. Since the epitaxial layer is almost defect-free, it can be considered that almost all void defects measured are present on the surface layer of the silicon wafer, and exist in a desired depth region of the surface layer easily and with high accuracy. It is possible to evaluate the defects that are present. Furthermore, since it is a non-destructive method, the wafer can be sent to another inspection after the evaluation according to the present invention, which can lead to cost reduction.
そして、形成するエピタキシャル層の所定の厚さを、ボイド欠陥を測定する装置の深さ方向の測定範囲から、ボイド欠陥を評価する前記シリコンウエーハの主表面からの深さを差し引いた厚さとすれば、上記表層の測定する領域を正確に設定し、表層の評価したい領域に存在するボイド欠陥を確実に評価することができる。 And if the predetermined thickness of the epitaxial layer to be formed is a thickness obtained by subtracting the depth from the main surface of the silicon wafer for evaluating void defects from the measurement range in the depth direction of the void defect measuring apparatus Thus, it is possible to accurately set a region to be measured on the surface layer and reliably evaluate a void defect existing in a region to be evaluated on the surface layer.
また、このとき、上記形成するエピタキシャル層の厚さを５μｍ以下、例えば５μｍ未満とすれば、測定装置の深さ方向の測定範囲が５μｍの場合、主表面から５μｍより浅い領域の極表層に存在するボイド欠陥を評価することが可能である。
なお、当然、使用する測定装置の深さ方向の測定範囲等に合わせて、形成するエピタキシャル層の厚さをその都度設定すればよい。
At this time, if the thickness of the epitaxial layer to be formed is 5 μm or less, for example, less than 5 μm, and the measurement range in the depth direction of the measuring apparatus is 5 μm, it exists in the extreme surface layer in a region shallower than 5 μm from the main surface. It is possible to evaluate void defects.
Of course, the thickness of the epitaxial layer to be formed may be set each time in accordance with the measurement range in the depth direction of the measuring apparatus to be used.
そして、シリコンウエーハに熱処理を行った後に、主表面に前記エピタキシャル層を形成すれば、需要が高まっているアニールウエーハの表層に存在するボイド欠陥の評価を容易に行うことができる。
ただし、上記ではアニールウエーハを用いた場合について説明したが、被評価ウエーハの種類は特に限定されない。熱処理を施していないもの、また、全面Ｎ領域のものであっても良いし、例えば単結晶引上げの際に窒素をドープしたものであっても良く、いずれも本発明の評価方法を適用することが可能である。
Then, if the epitaxial layer is formed on the main surface after heat treatment of the silicon wafer, it is possible to easily evaluate void defects existing on the surface layer of the annealed wafer, which is increasing in demand.
However, although the case where an annealed wafer is used has been described above, the type of wafer to be evaluated is not particularly limited. It may be one that has not been heat-treated, one that is entirely in the N region, or one that is doped with nitrogen when pulling a single crystal, for example, all of which apply the evaluation method of the present invention. Is possible.
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
（実施例１）
チョクラルスキー法により得られた直径２００ｍｍの結晶インゴットから切り出した隣接する５枚の窒素ドープウエーハを、アルゴン雰囲気下１２００℃／１ｈの熱処理を施して窒素ドープアニールウエーハを製造し、サンプルウエーハとした。
EXAMPLES Hereinafter, although an Example and a comparative example demonstrate this invention further in detail, this invention is not limited to this.
(Example 1)
Five adjacent nitrogen-doped wafers cut from a crystal ingot having a diameter of 200 mm obtained by the Czochralski method were subjected to heat treatment at 1200 ° C./1 h in an argon atmosphere to produce a nitrogen-doped annealed wafer, which was used as a sample wafer. .
このうちの１枚のサンプルウエーハの表面から２μｍの領域における残留ボイド欠陥を評価するため、この主表面に１１３０℃の温度条件で３μｍのエピタキシャル層を成長させた。
このウエーハを、測定範囲が５μｍである光散乱トモグラフ測定装置ＭＯ−６０１を使用し、波長６８０ｎｍのレーザー光を用いて表層５μｍに存在する直径１００ｎｍ以上のボイド欠陥を、サンプルウエーハの外周部１０ｍｍを除外して測定した。
In order to evaluate the residual void defect in the region of 2 μm from the surface of one of the sample wafers, an epitaxial layer of 3 μm was grown on this main surface under the temperature condition of 1130 ° C.
Using this light scattering tomograph measuring device MO-601 having a measurement range of 5 μm, this wafer is subjected to a laser beam having a wavelength of 680 nm to detect void defects having a diameter of 100 nm or more on the surface layer of 5 μm and a sample wafer having an outer peripheral portion of 10 mm Excluded and measured.
なお、測定により得られたボイド欠陥を面積密度に換算する場合には、得られたボイド欠陥数を測定面積で除し、体積密度に換算する場合は、得られたボイド欠陥数を測定面積及び前記Ｄμｍの深さで除すことにより、エピタキシャル層形成前のウエーハの極表層に存在していた残留ボイド欠陥密度を求めることができる。 In addition, when converting the void defect obtained by the measurement into the area density, the obtained void defect number is divided by the measurement area, and when converting into the volume density, the obtained void defect number is calculated as the measurement area and By dividing by the depth of D μm, the residual void defect density existing in the extreme surface layer of the wafer before the epitaxial layer formation can be obtained.
実施例１で検出された欠陥数は２７個であった。したがって、面積密度は２７／（９×９×３．１４）＝０．１１個／ｃｍ２、またアニールウエーハとして評価した厚さは２μｍであるので、体積密度は２７／（９×９×３．１４×０．０００２）＝５３０．８個／ｃｍ３と求められる。 The number of defects detected in Example 1 was 27. Accordingly, the area density is 27 / (9 × 9 × 3.14) = 0.11 / cm 2 , and the thickness evaluated as the annealed wafer is 2 μm, so the volume density is 27 / (9 × 9 × 3 .14 × 0.0002) = 530.8 / cm 3 .
（実施例２）
実施例１で用意したサンプルウエーハの別の１枚の表面から３μｍの領域における残留ボイド欠陥を評価するため、この主表面に１１３０℃の温度条件で２μｍのエピタキシャル層を成長させた。
このウエーハを、実施例１と同様の方法で表層５μｍに存在する直径１００ｎｍ以上のボイド欠陥を測定した。
(Example 2)
In order to evaluate the residual void defect in the region of 3 μm from another surface of the sample wafer prepared in Example 1, a 2 μm epitaxial layer was grown on this main surface under the temperature condition of 1130 ° C.
This wafer was measured for void defects having a diameter of 100 nm or more present in the surface layer of 5 μm by the same method as in Example 1.
実施例２で検出された欠陥数は３０個であった。したがって、面積密度は３０／（９×９×３．１４）＝０．１２個／ｃｍ２、またアニールウエーハとして評価した厚さは３μｍであるので、体積密度は３０／（９×９×３．１４×０．０００３）＝３９３．２個／ｃｍ３と求められる。 The number of defects detected in Example 2 was 30. Therefore, the area density is 30 / (9 × 9 × 3.14) = 0.12 / cm 2 , and the thickness evaluated as the annealed wafer is 3 μm, so the volume density is 30 / (9 × 9 × 3 .14 × 0.0003) = 393.2 / cm 3 .
（ブランク）
実施例１で用意したサンプルウエーハの別の１枚の主表面に１１３０℃の温度条件で６μｍのエピタキシャル層を成長させた。
このウエーハを、実施例１と同様の方法で表層５μｍ、すなわちエピタキシャル層５μｍに存在する直径１００ｎｍ以上のボイド欠陥を測定した。
(blank)
An epitaxial layer of 6 μm was grown on another main surface of the sample wafer prepared in Example 1 under a temperature condition of 1130 ° C.
The wafer was measured for void defects having a diameter of 100 nm or more present in the surface layer of 5 μm, that is, the epitaxial layer of 5 μm, in the same manner as in Example 1.
ブランク（エピタキシャル層のみ）で検出された欠陥数は１個であった。したがって、面積密度は１／（９×９×３．１４）＝０．００３９個／ｃｍ２、また体積密度は１／（９×９×３．１４×０．０００５）＝７．８６個／ｃｍ３と求められ、エピタキシャル層中にはほとんどボイド欠陥が存在していないことを確認することができた。従って、前記実施例１、２の結果をそのまま、シリコンウエーハ表層の欠陥密度とおおよそ考えてもよいことが判るし、より正確な値を出したければ、ブランクの結果を実施例１、２のデータから差し引けば良い。 The number of defects detected in the blank (only the epitaxial layer) was one. Therefore, the area density is 1 / (9 × 9 × 3.14) = 0.039 / cm 2 , and the volume density is 1 / (9 × 9 × 3.14 × 0.0005) = 7.86 / It was determined to be cm 3, and it was confirmed that almost no void defects were present in the epitaxial layer. Therefore, it can be understood that the results of Examples 1 and 2 may be roughly considered as the defect density of the surface layer of the silicon wafer, and if a more accurate value is to be obtained, the result of blank is the data of Examples 1 and 2. Subtract from it.
（比較例１）
実施例１で用意したサンプルウエーハの別の１枚の表面から２μｍの深さにおける残留ボイド欠陥を評価するため、サンプルウエーハの主表面を２μｍのポリッシュを行い、パーティクルカウンター（ＫＬＡ Ｔｅｎｃｏｒ社製、ＳＰ１）で主表面に存在する粒径６５ｎｍ以上のパーティクル数を外周部３ｍｍを除外して測定した。
(Comparative Example 1)
In order to evaluate a residual void defect at a depth of 2 μm from another surface of another sample wafer prepared in Example 1, the main surface of the sample wafer was polished to 2 μm, and a particle counter (SP1 manufactured by KLA Tencor, SP1) was used. ), The number of particles having a particle diameter of 65 nm or more present on the main surface was measured excluding the outer peripheral portion of 3 mm.
比較例１で検出された欠陥数は５個であった。したがって、この深さにおける面積密度は５／（９．７×９．７×３．１４）＝０．０１７個／ｃｍ２と求められる。 The number of defects detected in Comparative Example 1 was 5. Therefore, the area density at this depth is calculated as 5 / (9.7 × 9.7 × 3.14) = 0.177 pieces / cm 2 .
（比較例２）
表面から３μｍの深さにおける残留ボイド欠陥を評価するため、比較例１のサンプルウエーハの主表面をさらに１μｍのポリッシュを行うことにより、合計３μｍのステップポリッシュを行い、比較例１と同様の方法で主表面に存在する粒径６５ｎｍ以上のパーティクル数を測定した。
(Comparative Example 2)
In order to evaluate the residual void defect at a depth of 3 μm from the surface, the main surface of the sample wafer of Comparative Example 1 is further polished by 1 μm, so that a total of 3 μm of step polishing is performed. The number of particles having a particle size of 65 nm or more present on the main surface was measured.
比較例２で検出された欠陥数は６個であった。したがって、この深さにおける面積密度は６／（９．７×９．７×３．１４）＝０．０２０個／ｃｍ２と求められる。 The number of defects detected in Comparative Example 2 was 6. Therefore, the area density at this depth is obtained as 6 / (9.7 × 9.7 × 3.14) = 0.020 pieces / cm 2 .
（比較例３）
実施例１で用意したサンプルウエーハの別の１枚の主表面に１１３０℃の温度条件で６μｍのエピタキシャル層を成長させた。
このウエーハを、比較例１と同様の方法でエピタキシャル層５μｍに存在するボイド欠陥を測定した。
(Comparative Example 3)
An epitaxial layer of 6 μm was grown on another main surface of the sample wafer prepared in Example 1 under a temperature condition of 1130 ° C.
This wafer was measured for void defects present in the epitaxial layer of 5 μm in the same manner as in Comparative Example 1.
比較例３で検出された欠陥数は２個であった。したがって、この深さにおける面積密度は２／（９．７×９．７×３．１４）＝０．００６８個／ｃｍ２と求められる。 The number of defects detected in Comparative Example 3 was two. Accordingly, the area density at this depth is calculated as 2 / (9.7 × 9.7 × 3.14) = 0.068 pieces / cm 2 .
実施例および比較例から、本発明によるシリコンウエーハの評価方法が、従来の測定方法に対して、その厚さに含まれる全ての欠陥を評価でき、より実体に近い評価をすることができることが判る。すなわち、ステップポリッシュでは、あくまで研磨した表面に露出した欠陥のみを評価できるにとどまり、削り落とした部分の評価はできないからである。加えて本発明は上述したように、エピタキシャル層中ではほぼ無欠陥であるとみなすことができるため、被評価ウエーハに所定のエピタキシャル層を形成し、光散乱トモグラフ法による測定装置にかければ良いだけであるので、従来法のステップポリッシュを用いた方法に比べて簡便に行うことができ、そして高精度に表層に存在するボイド欠陥を評価することが可能である。しかも、非破壊で評価することができるので、当該ウエーハを別評価に回すことができ、評価ウエーハの削減につなげることができる。 From the examples and comparative examples, it can be seen that the silicon wafer evaluation method according to the present invention can evaluate all defects included in the thickness of the conventional measurement method, and can perform evaluation closer to the substance. . That is, in step polishing, only the defects exposed on the polished surface can be evaluated, and the shaved portions cannot be evaluated. In addition, as described above, since the present invention can be regarded as almost defect-free in the epitaxial layer, it suffices to form a predetermined epitaxial layer on the wafer to be evaluated and apply it to a measuring apparatus by the light scattering tomography method. Therefore, it can be performed more easily than the conventional method using step polishing, and it is possible to evaluate void defects existing on the surface layer with high accuracy. In addition, since the evaluation can be performed non-destructively, the wafer can be sent to another evaluation, and the evaluation wafer can be reduced.
１…光散乱トモグラフ測定装置、 ２…ステージ、 ３…主表面、
４…レーザー光、 ５…ボイド欠陥、 ６…散乱光、
７…ディテクター、 ８…レーザー光源、 ９…表層、
１０…エピタキシャル層、 Ｗ…被評価シリコンウエーハ、
Ｄ…評価する領域、 Ｄ’…測定装置の測定範囲。
DESCRIPTION OF
4 ... Laser light, 5 ... Void defect, 6 ... Scattered light,
7 ... Detector, 8 ... Laser light source, 9 ... Surface layer,
10: Epitaxial layer, W: Evaluated silicon wafer,
D: Area to be evaluated, D ′: Measurement range of the measuring device.
Claims (5)
The silicon wafer evaluation method according to claim 4, wherein the epitaxial layer is formed at a temperature lower than a temperature of the heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005219471A JP4784192B2 (en) | 2005-07-28 | 2005-07-28 | Evaluation method of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005219471A JP4784192B2 (en) | 2005-07-28 | 2005-07-28 | Evaluation method of silicon wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007036055A JP2007036055A (en) | 2007-02-08 |
| JP4784192B2 true JP4784192B2 (en) | 2011-10-05 |
Family
ID=37794917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005219471A Active JP4784192B2 (en) | 2005-07-28 | 2005-07-28 | Evaluation method of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4784192B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5119677B2 (en) * | 2007-02-16 | 2013-01-16 | 株式会社Ｓｕｍｃｏ | Silicon wafer and manufacturing method thereof |
| JP5007620B2 (en) * | 2007-07-31 | 2012-08-22 | 信越半導体株式会社 | Method for detecting crystal defects in a silicon single crystal wafer |
| JP2010135451A (en) * | 2008-12-03 | 2010-06-17 | Sumco Corp | Method of inspecting void in laminate substrate |
| JP6627800B2 (en) * | 2017-02-21 | 2020-01-08 | 信越半導体株式会社 | Defect area determination method for silicon single crystal wafer |
| CN114018930A (en) * | 2021-10-26 | 2022-02-08 | 上海新昇半导体科技有限公司 | Method for detecting primary defects of silicon crystal |
-
2005
- 2005-07-28 JP JP2005219471A patent/JP4784192B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007036055A (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4248249B2 (en) | Detection and classification of semiconductor microdefects | |
| US8088219B2 (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
| JP4784192B2 (en) | Evaluation method of silicon wafer | |
| JP6048381B2 (en) | Method for evaluating carbon concentration in silicon single crystal and method for manufacturing semiconductor device | |
| JP2012243975A (en) | Evaluation method and manufacturing method of silicon wafer | |
| JP2008198913A (en) | Checking method for semiconductor substrate and checking device for semiconductor substrate | |
| JP2006208314A (en) | Method for evaluating crystal defect of silicon single-crystal wafer | |
| CN110121576B (en) | Method for determining defective region of silicon single crystal wafer | |
| KR20070048183A (en) | Method of evaluating quality of silicon single crystal | |
| JP4836626B2 (en) | Semiconductor substrate inspection method, semiconductor substrate inspection apparatus, semiconductor substrate evaluation method, and semiconductor substrate evaluation apparatus | |
| US6753955B2 (en) | Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same | |
| JP5343721B2 (en) | Silicon substrate evaluation method and semiconductor device manufacturing method | |
| JP4254584B2 (en) | Evaluation method of crystal defects | |
| JP3955674B2 (en) | Semiconductor wafer manufacturing method and semiconductor device manufacturing method | |
| JP2018163951A (en) | Crystal defect detection method of semiconductor single crystal substrate | |
| JP2010048795A (en) | Detection method of crystal defect of silicon monocrystal wafer | |
| JP2013197364A (en) | Metallic contamination detection method and silicon epitaxial wafer manufacturing method using the same | |
| JP5561245B2 (en) | Semiconductor substrate evaluation method | |
| JP5463884B2 (en) | Crystal defect evaluation method of semiconductor single crystal substrate | |
| JP2000031227A (en) | Wafer for heavy metal monitor and manufacture thereof | |
| US10648101B2 (en) | Silicon wafer | |
| JP6593235B2 (en) | Epitaxial wafer evaluation method and manufacturing method | |
| KR100783440B1 (en) | Method of testing defect of low interstitial oxygen concentration silicon wafer | |
| JP5742739B2 (en) | Screening method of silicon substrate for metal contamination assessment | |
| JP3994139B2 (en) | Evaluation method of grow-in defect density of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4784192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |