JP4778079B2

JP4778079B2 - 固体撮像装置

Info

Publication number: JP4778079B2
Application number: JP2009110579A
Authority: JP
Inventors: 哲生山田
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2009-04-30
Filing date: 2009-04-30
Publication date: 2011-09-21
Anticipated expiration: 2025-03-31
Also published as: JP2009201138A

Description

本発明は、固体撮像装置に関し、特にデジタルスチルカメラ用の固体撮像装置の構造に関する。

図９は、従来の固体撮像装置１００の概略平面図である。

固体撮像装置１００は、多数の光電変換素子１２及び光電変換素子で発生する信号電荷を垂直方向に転送する垂直電荷転送装置（ＶＣＣＤ）１４を含む受光領域２、ＶＣＣＤ１４によって転送された信号電荷を一時蓄積するラインメモリ５、ラインメモリ５から信号電荷を受け取り水平方向に転送する水平電荷転送装置（ＨＣＣＤ）３及び信号電荷を電圧に変換して出力する出力アンプ（出力回路）４を含んで構成される。

図に示すようなＰＩＡＣＣＤ（ＰｉｘｅｌＩｎｔｅｒｌｅａｖｅｄＡｒｒａｙＣＣＤ）を採用した撮像装置における受光領域２は、多数の光電変換素子１２をいわゆる画素ずらし配置に配置して構成されている。それぞれの光電変換素子１２の列間には、光電変換素子１２で発生した信号電荷を読み出して垂直方向に転送する垂直電荷転送装置１４が、光電変換素子１２の間隙を垂直方向に蛇行するように設けられている。画素ずらし配置により形成された空隙部に蛇行する転送チャネルが配置され、隣接する転送チャネルは光電変換素子を介して離れたり、チャネルストップ領域（図示せず）を挟んで近接したりする。（例えば、特許文献１及び非特許文献１参照）
垂直電荷転送装置１４は、図示しない垂直転送チャネルと該垂直転送チャネル上方に、絶縁膜（図示せず）を挟んで形成される転送電極が光電変換素子１２の間隙を蛇行するように水平方向に形成されている。

図に示す従来例では、全ての画素１２が同一色（Ｐ１〜４）の画像情報を光電変換する場合が示されている。ここで、同一色とは、例えば、赤（Ｒ）、青（Ｂ）、緑（Ｇ）等の三原色のいずれか一色や、白色等である。なお、説明の便宜上、ライン（光電変換素子行）毎にＰ１〜Ｐ４の記号が付されているが、同一色の画像信号を取り出す同一機能の光電変換素子１２が配置されている。

通常、Ｐ１とＰ２の画素１２で光電変換された信号電荷は、ＶＣＣＤ１４の同一転送段を並列に同時に転送される。Ｐ３とＰ４も同様に、同一ライン信号としてＶＣＣＤ１４の同一転送段を並列に同時に転送される。ＶＣＣＤ１４の最終転送段は、ＣＣＤラインメモリ（ＬＭ）５に連結し、転送された信号電荷はラインメモリ５に蓄積される。

数百万画素を有するデジタルスティルカメラ等では、動画撮影時のフレームレート（コマ数／秒）を高めるために、或いは、暗いシーンをより明るく撮影するために、隣接した同一色の信号を加算する技術が用いられている。

図中、ラインメモリ５と多相ＨＣＣＤ３は、水平方向に隣接する同一色の信号電荷を加算混合する機能を有している。まず、φ２Ａとφ２Ｂの電極だけにハイレベル電圧を印加し、ＬＭをローレベルにすることで、Ｐ１信号のみをＨＣＣＤ３に転送し、続いてφ２Ａとφ２Ｂの電極にローレベル電圧を印加し、φ１Ａとφ１Ｂの電極にハイレベル電圧を印加することにより、Ｐ１信号はφ１Ａとφ１Ｂ電極の下に移動し、且つ、ラインメモリ５からＰ２信号が転送され、図に示すように、ＨＣＣＤ３内で、Ｐ１信号とＰ２信号が加算混合される。

このように、１信号の電荷量が２倍に増幅され、且つ映像出力の画素数が１／２となり、全画素の信号を出力するのに要する時間を１／２に低減することができる。結果として、２倍の感度と２倍のフレームレートを実現することができる。

近年、多画素化が進み、さらに効果を高めるために、４画素混合が有効技術となってきている。この場合、水平方向に隣接する４画素を加算混合すると、水平解像度が１／４になり、画像の水平方向のズレが著しくなる。従って、水平方向の２画素及び垂直方向の２画素を加算混合することが好ましい。

図１０は、従来の固体撮像装置１００による４画素加算混合を説明するための概念図である。

図１０（Ａ）は、画素１２からＶＣＣＤ１４に転送された状態の信号の配列を示す。Ｐ２信号とＰ１信号が交互に配列される第１行とＰ４信号とＰ３信号が交互に配列される第２行とが、交互に配列されている。

図１０（Ｂ）は、第１行のＰ２及びＰ１信号がラインメモリ５に転送され、続いて、第２行のＰ４及びＰ３信号がラインメモリ５に転送されることで、２つの行をなす信号電荷がラインメモリ５内で加算混合された状態から、Ｐ１とＰ３信号が加算混合された信号列だけを選択的にＨＣＣＤ３に転送し、さらに、ＨＣＣＤ３内を１段左方向（出力端方向）に転送した状態を示す。その後、図１０（Ｃ）に示すように、Ｐ２とＰ４信号が加算混合された信号列をＨＣＣＤ３に転送し、ＨＣＣＤ３内で、Ｐ１〜Ｐ４の信号電荷が加算混合される。この一連の動作を繰り返すことにより、図１０（Ａ）に示す信号配列から、図１０（Ｄ）に示すような４画素加算の時系列出力を得ることができる。

特開２００２−１１２１１９号公報

山田哲生他、「A Progressive Scan CCD Imager for DSC Applications」、ISSCC Digest of Technical Papers、２０００年２月、ｐ．１１０−１１１

図１１（Ａ）は、従来の固体撮像装置１００による４画素加算の組み合わせを示す受光領域２の概略平面図である。図１０に示す従来の４画素加算を行った場合の撮像面上のサンプリング単位は、図に示すように、平行四辺形で囲まれた領域となる。この単位領域の中心（黒丸で示す部分）を撮像サンプリング中心とした２次元ナイキストリミットを図１１（Ｂ）及び図１１（Ｃ）に示す。

図１１（Ｂ）は、加算を行わないときのナイキストリミットを示すグラフであり、図１１（Ｃ）は、図１０に示す従来の４画素加算を行ったときのナイキストリミットを示すグラフである。

各画素は、水平と垂直方向に配列ピッチｐの正方配列を成しているので、画素加算を行わないで全画素の信号を独立して出力する場合の２次元ナイキストリミットは、水平垂直方向ともに１ｐとなり、水平垂直方向で等しくなる。

図１０に示す従来の４画素加算を行った場合、水平方向のナイキストリミットが、加算混合を行わない場合の１／２となり、垂直方向のナイキストリミットは１／４となってしまう。すなわち、水平方向の解像度に対して垂直方向の解像度が１／２に低下してしまう。また、サンプリング単位の領域の形が水平及び垂直方向に対し上下左右非対称であるため、ＭＴＦ特性（解像特性）も方向によって顕著に変化してしまう。

本発明の目的は、４画素加算混合による垂直解像度の劣化を防ぎ、且つ、課産後の撮像サンプリング単位を成す領域の形を水平垂直方向で対象とし、解像度特性の方向による変化を最小限に抑える固体撮像装置を提供することである。

本発明の一観点によれば、隣接する行間及び隣接する列間で第１の行列を形成し、空間的位相が相対的に異なる複数の画素と、列方向に前記位相が異なる２行の前記画素の信号を１ラインとして並列に転送する複数の垂直転送装置と、並列に転送された前記１ラインの信号を受け取り一時的に蓄積するラインメモリと、複数の電気的に独立した制御電圧が印加され、前記ラインメモリから選択的に信号電荷を受け取り、行方向に直列に信号電荷を転送する水平転送装置と、前記水平転送装置で転送された信号電荷を電圧に変換して出力する出力回路とを有する固体撮像装置は、前記１ラインの信号の内、水平方向に隣接する４画素の信号を１グループとして、前記１グループを構成し且つ４画素周期をなす１画素の信号を前記１ラインの信号に隣接し且つ先に転送されて前記水平転送装置内に待機する先行ラインの信号に加算混合し、前記水平転送装置内の信号が全て出力された後に、前記ラインメモリ内に残された前記１グループの３画素の信号を前記水平転送装置で加算混合して前記ラインメモリを空にするのと並行して、後続し且つ前記垂直転送装置に待機する後続ラインの信号電荷を前記ラインメモリに転送し、４画素の信号を１グループとして、前記１グループを構成し且つ前記先行ラインに転送された１画素の信号に対し４画素を周期とした１ライン上の空間位相が１８０度異なる１画素の信号を選択的に前記水平転送装置に転送し、前記３画素の信号と加算混合することを特徴とする。

本発明によれば、４画素加算混合による垂直解像度の劣化を防ぎ、且つ、課産後の撮像サンプリング単位を成す領域の形を水平垂直方向で対象とし、解像度特性の方向による変化を最小限に抑える固体撮像装置を提供することができる。

本発明の第１の実施例によるによる４画素加算の組み合わせを示す受光領域２の概略平面図である。本発明の第１の実施例による４画素加算混合を説明するための概念図である。本発明の第１の実施例による４画素加算混合を説明するための概念図である。本発明の第１の実施例による４画素加算混合を説明するための概念図である。本発明の第２の実施例による４画素加算混合を説明するための概念図である。本発明の第２の実施例による４画素加算混合を説明するための概念図である。本発明の第２の実施例による４画素加算混合を説明するための概念図である。本発明の第１及び第２の実施例による４画素加算の組み合わせを示す受光領域２の概略平面図及び撮像サンプリング中心とした２次元ナイキストリミットを示す図である。従来の固体撮像装置１００の概略平面図である。従来の固体撮像装置１００による４画素加算混合を説明するための概念図である。従来の固体撮像装置１００による４画素加算の組み合わせを示す受光領域２の概略平面図及び撮像サンプリング中心とした２次元ナイキストリミットを示す図である。

図１は、本発明の第１の実施例によるによる４画素加算の組み合わせを示す受光領域２の概略平面図である。図１０に示す従来の４画素加算を行った場合の撮像面上のサンプリング単位は、図に示すように、菱形で囲まれた領域となる。

本発明の実施例と、図９に示す従来の固体撮像装置１００とは、信号の加算混合方法が異なるのみであり、ハードウェア構成は同一であるので、その説明は省略する。すなわち、本発明の実施例による固体撮像装置１００は、多数の光電変換素子１２及び光電変換素子で発生する信号電荷を垂直方向に転送する垂直電荷転送装置（ＶＣＣＤ）１４を含む受光領域２、ＶＣＣＤ１４によって転送された信号電荷を一時蓄積するラインメモリ５、ラインメモリ５から信号電荷を受け取り水平方向に転送する水平電荷転送装置（ＨＣＣＤ）３及び信号電荷を電圧に変換して出力する出力アンプ（出力回路）４を含んで構成される。

また、ラインメモリ５及び水平加算回路（ＨＣＣＤ）３の構成の詳細は、本発明者の特許出願２０００−２９５８９６号（特開２００２−１１２１１９号公報）の発明の実施の形態の項を参照する。

また、図９と同様に全ての画素１２が同一色（Ｐ１〜４）の画像情報を光電変換する場合が示されている。ここで、同一色とは、例えば、赤（Ｒ）、青（Ｂ）、緑（Ｇ）等の三原色のいずれか一色や、白色等である。なお、説明の便宜上、ライン（光電変換素子行）毎にＰ１〜Ｐ４の記号が付されているが、同一色の画像信号を取り出す同一機能の光電変換素子１２が配置されている。図中、Ｐ２信号とＰ１信号が交互に配列される第１行、Ｐ４信号とＰ３信号が交互に配列される第２行、Ｐ２信号とＰ１信号が交互に配列される第３行、Ｐ４信号とＰ３信号が交互に配列される第４行が交互に配列されている。

図２〜図４は、本発明の第１の実施例による４画素加算混合を説明するための概念図である。

図２（Ａ）は、画素１２から全信号電荷がＶＣＣＤ１４に転送された後に、ＶＣＣＤ１４内を１転送段だけ垂直下方向に転送され、第１行の信号電荷（Ｐ１及びＰ２）が、ラインメモリ５に転送された状態を示す。
この状態から、図２（Ｂ）に示すように、選択されたＰ１（図中左から第４、８、１２、１６列目のＰ１）がＨＣＣＤ３に転送され、不要電荷として排出される。その後、図２（Ｃ）に示すように、ラインメモリ５残されたＰ１信号とその右方向隣接するＰ２信号が、ＨＣＣＤ３に選択的に転送される。
次に、図３（Ａ）に示すように、Ｐ１信号のみが、ＨＣＣＤ３内を１電極分出力端側（ラインメモリ５に残されたＰ２信号に対応する位置）に転送され、さらに、ラインメモリ５に残されたＰ２信号をＨＣＣＤ３に転送し、Ｐ１信号とＰ２信号を加算混合する。

次に、図３（Ｂ）に示すように、ＶＣＣＤ１４内の信号電荷が１転送段転送され（ラインシフト）、第２行の信号電荷（Ｐ３及びＰ４）がラインメモリ５に転送される。ＨＣＣＤ３内では、全電荷が左方向（出力端方向）に１段（電極）転送され、非加算状態のＰ２信号が、ラインメモリ５内のＰ３信号の下方に移動する。その後、選択されたＰ３（図中左から第２、６、１０、１４列目のＰ３）がＨＣＣＤ３に転送され、ＨＣＣＤ３内で、Ｐ２信号と加算混合される。この状態から、ＨＣＣＤ３内の全信号電荷は、左方向（出力端方向）に転送され、出力回路４（図９）から出力される。出力回路４の周知のフローティング形電荷検出部或いは、その近傍で、Ｐ１＋Ｐ２信号とＰ２＋Ｐ３信号とを加算混合すれば、４画素加算信号の第１ラインの出力を得ることができる。ＨＣＣＤ３内の全信号電荷が読み出されると、図３（Ｃ）に示す状態となる。この状態から、図２（Ｃ）〜図３（Ｂ）を参照して説明した動作と同様の動作により、第２ラインの４画素加算を行う。

図３（Ｄ）に示すように、ラインメモリ５残されたＰ３信号とその右方向隣接するＰ４信号が、ＨＣＣＤ３に選択的に転送される。次に、図４（Ａ）に示すように、Ｐ３信号のみが、ＨＣＣＤ３内を１電極分出力端側（ラインメモリ５に残されたＰ４信号に対応する位置）に転送され、さらに、ラインメモリ５に残されたＰ４信号をＨＣＣＤ３に転送し、Ｐ３信号とＰ２４号を加算混合する。

次に、図４（Ｂ）に示すように、ＶＣＣＤ１４内の信号電荷が１転送段転送され（ラインシフト）、第３行の信号電荷（Ｐ１及びＰ２）がラインメモリ５に転送される。ＨＣＣＤ３内では、全電荷が左方向（出力端方向）に１段（電極）転送され、非加算状態のＰ４信号が、ラインメモリ５内のＰ１信号の下方に移動する。その後、選択されたＰ１（図中左から第４、８、１２、１６列目のＰ１）がＨＣＣＤ３に転送され、ＨＣＣＤ３内で、Ｐ１信号と加算混合される。この状態から、ＨＣＣＤ３内の全信号電荷は、左方向（出力端方向）に転送され、出力回路４（図９）から出力される。出力回路４の周知のフローティング形電荷検出部或いは、その近傍で、Ｐ３＋Ｐ４信号とＰ１＋Ｐ４信号とを加算混合すれば、４画素加算信号の第２ラインの出力を得ることができる。

その後、以上の工程（図２（Ｃ）〜図４（Ｂ）の工程）を繰り返すことにより、本発明の第１の実施例による４画素加算出力を得ることができる。

図５〜図７は、本発明の第２の実施例による４画素加算混合を説明するための概念図である。

この第２の実施例が、上述の第１の実施例と異なるのは、ＨＣＣＤ３内で、４画素加算を行い。余ったＨＣＣＤ３の転送段に次ラインの４画素加算信号の転送を担わせる点である。すなわち、ＨＣＣＤ３内の全信号電荷を出力回路４に転送することで、第１の実施例の２倍のデータレートを実現することができる。

図５（Ａ）は、画素１２から全信号電荷がＶＣＣＤ１４に転送された後に、ＶＣＣＤ１４内を１転送段だけ垂直下方向に転送され、第１行の信号電荷（Ｐ１及びＰ２）が、ラインメモリ５に転送された状態を示す。
この状態から、図５（Ｂ）に示すように、選択されたＰ１（図中左から第４、８、１２、１６列目のＰ１）がＨＣＣＤ３に転送され、不要電荷として排出される。その後、図５（Ｃ）に示すように、ラインメモリ５残されたＰ１信号とＰ２信号が、ＨＣＣＤ３に選択的に転送される。
次に、図５（Ｄ）に示すように、ＨＣＣＤ３内でＰ１信号を１電極分出力端側に転送し、Ｐ２信号の一方を２電極分出力端側に転送することにより３画素（Ｐ２、Ｐ１、Ｐ２）の信号を加算し、Ｐ１＋Ｐ２＋Ｐ２信号を形成する。さらに、並行してラインメモリ５に転送されているＶＣＣＤ１４の第２行の信号電荷のうち選択されたＰ３信号（図中左から第２、６、１０、１４列目のＰ３）をＨＣＣＤ３に転送し、さらにこれをＨＣＣＤ３内で１電極分出力端側に転送することにより、図６（Ａ）に示す４画素加算信号（Ｐ１＋Ｐ２＋Ｐ２＋Ｐ３信号）の第１ラインを形成する。その後、図６（Ｂ）に示すように、４画素加算信号（Ｐ１＋Ｐ２＋Ｐ２＋Ｐ３信号）をＨＣＣＤ３内で３電極分出力端側に転送する。

次に、図６（Ｃ）に示すように、ラインメモリ５内に残されているＰ３信号及びＰ４信号を全てＨＣＣＤ３に転送する。その後、図７（Ａ）に示すように、ＨＣＣＤ３内でＰ３信号を１電極分出力端側に転送し、Ｐ４信号の一方を２電極分出力端側に転送することにより３画素（Ｐ４、Ｐ３、Ｐ４）の信号を加算し、Ｐ３＋Ｐ４＋Ｐ４信号を形成する。さらに、並行してラインメモリ５に転送されているＶＣＣＤ１４の第３行の信号電荷のうち選択されたＰ１信号（図中左から第４、８、１２、１６列目のＰ１）をＨＣＣＤ３に転送し、さらにこれをＨＣＣＤ３内で１電極分出力端側に転送することにより、図７（Ａ）に示す４画素加算信号（Ｐ１＋Ｐ３＋Ｐ４＋Ｐ４信号）の第２ラインを形成する。

次に、図７（Ｂ）に示すように、４画素加算信号（Ｐ１＋Ｐ２＋Ｐ２＋Ｐ３信号）の第１ラインを形成する信号電荷をＨＣＣＤ３内で１電極分出力端側に転送することにより、周知の２相駆動ＣＣＤ動作ができる状態にする。その後、２相駆動パルスをＨＣＣＤ３に印加することにより、４画素加算された第１信号ラインと第２信号ラインとをマルチプレクスされた時系列信号として出力回路４から出力する。この４画素加算された第１信号ラインと第２信号ラインとは、例えば、外部のサンプリング回路によって、容易に分離することができる。

以上の動作を繰り返すことによって、全ての４画素加算信号を外部に出力することができる。

この第２の実施例の特徴は、２本の４画素加算信号ラインを１つのＨＣＣＤ走査期間に出力できる点にあり、結果として、全画素の信号を出力するのに要する期間を第１の実施例に比して１／２に短縮でき、いわゆるフレームレートを２倍に高めることができる。ただし、ＨＣＣＤ３の転送容量を第１の実施例に比して、２倍にするか或いは１画素の最大信号電荷量を相対的にほぼ１／２に抑制する等の制約を伴う。

図８（Ａ）は、本発明の第１及び第２の実施例による４画素加算の組み合わせを示す受光領域２の概略平面図である。本発明の実施例では、隣接する行間及び隣接する列間で行列を形成する画素の空間的位相が相対的に、例えば、１８０度異なることを特徴としている。また、発明の実施例による４画素加算を行った場合の撮像面上のサンプリング単位は、図に示すように、菱形で囲まれた領域となる。各サンプリング単位の重心の配置は非加算状態の各画素の配置と同様に空間的位相がライン毎に反転（空間的インターリーブ）された状態を形成する。この単位領域の中心（黒丸で示す部分）を撮像サンプリング中心とした２次元ナイキストリミットを図８（Ｂ）に示す。なお、この撮像サンプリング中心は、加算混合される行方向の２画素を結ぶ線と、加算混合される列方向の２画素を結ぶ線との交点であり、加算混合される４画素の中心点と一致乃至はほぼ一致する点である。さらに、撮像サンプリング中心は、隣接する行間及び隣接する列間で空間的位相が相対的に、例えば、１８０度異なることを特徴としている。
図８（Ｂ）から明らかなように、水平方向と垂直方向のナイキストリミットは同一であり非加算時の画素ピッチをｐとした場合、１／２ｐとなる。つまり、本発明の実施例による垂直方向のナイキストリミットは、図１１（Ｃ）に示す従来の４画素加算の垂直方向のナイキストリミット１／４ｐに対して２倍に拡大されている。すなわち、垂直解像度が従来の２倍に高められていることになる。

また、水平方向と垂直方向の解像度が等しいことで、自然な再生画像を得ることができる。さらに、非加算時の画像配列と４画素加算時の画像配列が相似であるために、非加算時と画素加算時で同一の画像信号処理を適用することができ、画像処理システムを簡素化することができる。
以上、本発明の第１及び第２の実施例によれば、画素行及び画素列毎に画素の空間的位相が１８０度異なる非加算状態の画素配列と相似形を成す４画素加算単位（ユニット）の配列を得ることができる。よって、撮像サンプリング重心のナイキストリミットを水平方向と垂直方向で等しく、且つ、非加算状態の１／２に保つことができ、４画素加算における解像度を最大限に高めることができる。
また、非加算信号と４画素加算信号が相似の撮像サンプリング配列を有することにより、非加算信号と共通の信号処理により再生画像信号を得ることができる。

また、本発明の第１及び第２の実施例によれば、４画素を加算することにより、感度を４倍に高め、且つ、フレームレートを４倍に高めることができる。

なお、複数の固体撮像装置に選択された光波長域に分解された異なる同一色の映像を入射させ、各撮像装置に本発明の第１又は第２の実施例を適用することにより、上述の４画素加算混合に対し解像度を最大限に高めた多板式（代表的には３板式）カラー撮像装置を得ることができる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

２…受光領域、４…周辺回路、１２…光電変換素子、１４…垂直電荷転送装置、５…ラインメモリ、３…水平加算回路、１００…固体撮像装置

Claims

隣接する行間及び隣接する列間で第１の行列を形成し、空間的位相が相対的に異なる複数の画素と、
列方向に前記位相が異なる２行の前記画素の信号を１ラインとして並列に転送する複数の垂直転送装置と、
並列に転送された前記１ラインの信号を受け取り一時的に蓄積するラインメモリと、
複数の電気的に独立した制御電圧が印加され、前記ラインメモリから選択的に信号電荷を受け取り、行方向に直列に信号電荷を転送する水平転送装置と、
前記水平転送装置で転送された信号電荷を電圧に変換して出力する出力回路とを有する固体撮像装置であって、
前記１ラインの信号の内、水平方向に隣接する４画素の信号を１グループとして、前記１グループを構成し且つ４画素周期をなす１画素の信号を前記１ラインの信号に隣接し且つ先に転送されて前記水平転送装置内に待機する先行ラインの信号に加算混合し、前記水平転送装置内の信号が全て出力された後に、前記ラインメモリ内に残された前記１グループの３画素の信号を前記水平転送装置で加算混合して前記ラインメモリを空にするのと並行して、後続し且つ前記垂直転送装置に待機する後続ラインの信号電荷を前記ラインメモリに転送し、４画素の信号を１グループとして、前記１グループを構成し且つ前記先行ラインに転送された１画素の信号に対し４画素を周期とした１ライン上の空間位相が１８０度異なる１画素の信号を選択的に前記水平転送装置に転送し、前記３画素の信号と加算混合することを特徴とする固体撮像装置。
前記４画素の信号電荷を加算混合するに際し、前記水平転送装置内で各２画素を加算混合し、２画素加算信号として前記出力回路に転送し、前記出力回路内で４画素加算信号を得ることを特徴とする請求項１記載の固体撮像装置。
前記４画素の信号電荷を加算混合するに際し、前記水平転送装置内で各２画素を加算混合し、２画素加算信号として前記出力回路に転送し、前記出力回路から出力される２画素加算信号を外部の処理回路で加算して４画素加算信号を得ることを特徴とする請求項１記載の固体撮像装置。
前記４画素の信号電荷を加算混合するに際し、前記水平転送装置内で４画素を加算混合し、前記水平転送装置の水平転送段の隔段に信号電荷を配置して第１の４画素加算信号ラインを形成した後、後続ラインの信号電荷を４画素加算混合して第２の４画素加算信号ラインを形成し、第２の４画素加算信号ラインの各加算信号は前記第１の４画素加算信号ラインの各加算信号と交互に前記水平転送段に配置され、その後、前記水平転送装置を動作することで、前記第１の４画素加算信号ラインと前記第２の４画素加算信号ラインとが１時系列信号として交互に前記出力回路から出力されることを特徴とする請求項１記載の固体撮像装置。