JP4777595B2 - 使用検出回路 - Google Patents
使用検出回路 Download PDFInfo
- Publication number
- JP4777595B2 JP4777595B2 JP2002503873A JP2002503873A JP4777595B2 JP 4777595 B2 JP4777595 B2 JP 4777595B2 JP 2002503873 A JP2002503873 A JP 2002503873A JP 2002503873 A JP2002503873 A JP 2002503873A JP 4777595 B2 JP4777595 B2 JP 4777595B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- programming
- storage
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title description 26
- 210000000352 storage cell Anatomy 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 210000004027 cell Anatomy 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000008859 change Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000003449 preventive effect Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 1
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 description 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
本発明の目的は、セキュリティの点で機密に関するデータを生成または使用する集積回路要素のための使用検出回路である。より詳細には、本発明は、機密データを生成または使用する集積回路の要素の不正な使用をレポートすることを目的とする。本発明は、秘密にしておくべきデータを生成または使用するスマートカード用集積回路にとって特に有用であるが、回路の外部から保護するべき機密データを使用する任意の集積回路要素に対しても使用することができる。
【0002】
機密データ要素は、たとえば集積回路の所有者または製造業者を識別する個人データ、キー、イニシャルまたはその派生物、データ暗号化アルゴリズムなどである。機密データ要素は、たとえば集積回路の要素によって生成または使用される。
【0003】
用語である集積回路「要素」は、本明細書では、また本書類の残りの部分では、用語の広い意味で理解されなければならない。「要素」は、たとえば識別回路、そうでなければ集積回路の暗号計算回路または単にこれらの回路の1つの一部さえをも指す。用語「要素」はまた、集積回路によって実施され、その実行中に機密データの生成または使用が行われる命令、特定の命令のシーケンスまたは方法のステップを示す。
【0004】
知られているスヌーピング技法は、機密データの使用と、集積回路に固有で、回路の外側から測定可能な物理的変動要素が受ける変化の間の相関関係を利用する。この種の変動要素は、たとえば回路の全エネルギー消費、そうでなければその電磁放射であってよい。
【0005】
回路の外側から機密データにアクセスするために、スヌーパは、この機密データを生成または使用する要素の動作を始動し、外部からアクセス可能な物理的変動要素を測定し、この変動要素と機密データの間の相関関係を探索する。
【0006】
スヌーパにとっての主要な難点の1つは、変動要素が通常雑音に隠れているため、変動要素の測定が特に難しいという事実にあり、物理的変動要素は、集積回路全体によって生成されており、機密データを生成または操作する要素だけによって生成されてはいない。したがって、スヌープするユーザは、測定から雑音を除去し、操作が首尾よく行われるように、自分の思う通りに多数回の同じ測定を、たとえば、約2000〜20000回の測定を行う必要がある。
【0007】
こうした攻撃を防止するために、正当なユーザは、機密データを生成または使用する要素が非常に頻繁なアクションにさらされると、防止的行動をとる可能性がある。ユーザは、たとえば要素の動作を不能化する、すなわち、機密データを生成または使用する、回路、回路の一部、命令または特定の一連の命令の動作を不能化することができる。正当なユーザはまた、代替データが備わっている場合には1つの機密データ要素または複数の機密データ要素を他のデータ要素で置き換えることによって、そうでなければ機密データを生成する機構を変更することによって防止的な行動をとることができる。
【0008】
この目的のために、正当なユーザは、機密データを生成または使用する要素が何回使用されたかを知り、または、少なくともその回数を推定して、要素が不正に使用されているかどうかを知らなければならない。正当なユーザは、使用回数またはその回数の推定値が、選択された値N、たとえば1000または10,000に達した時に不正使用があてはまると考えることができる。すなわち、正当なユーザは、集積回路の動作を中断し、保護されるべき機密データの生成または使用を止めることによって、そうでなければ再びこの機密データの値を変更することによって、防止的な行動をとることができる。
【0009】
機密データを使用する要素の生成または使用の回数を求めるためにカウンタを通常使用する既存の解決策がある。しかし、カウンタを使用することの1つの欠点は、カウンタによって生成される数を記憶することが望ましい場合、その数が大きいと、大容量のメモリセルが必要とされることである。カウンタ自体の表面(surface)および消耗(consumption)ならびにカウンタをプログラムするのに必要な時間もまた、特にこのカウンタによって生成される数が大きい場合には無視できない。さらに、カウンタが使用可能なリセット手段を有する場合、こうした手段は通常、回路の外からスヌーパにとって非常に容易にアクセス可能であり、次いでスヌーパは、カウンタの内容を容易に消すことができることになる。
【0010】
現在使用されている解決策の欠点を鑑みて、本発明の目的は、機密データを生成または使用する要素の使用回数を指示し、場合によっては、ユーザによって定義される最大使用数を超えたことをレポートするための、使用検出回路を作製することである。
【0011】
本発明の別の目的は、そのサイズがシリコン表面積の点で制限されている検出回路を作製することである。
【0012】
本発明の別の目的は、高速な検出回路を作製することである。
【0013】
本発明の別の目的は、最後に、回路が接続される要素の過去の履歴の記録を保存し、簡単な方法では消去またはリセットできない、使用検出回路を作製することである。
【0014】
こうした目標を考慮して、本発明の目的は、集積回路の機密要素の使用を検出するための回路であり、検出回路は、不揮発性で、電気的にプログラム可能な記憶回路と、プログラミング回路であって、機密要素が使用された時に、前記記憶回路を部分的にプログラムし、かつプログラミングレベルを徐々に変更し、それによってこのレベルが機密要素の使用回数を表す、プログラミング回路とを備える。本発明の回路は、このようにして所望の指示を与える。
【0015】
ここでまたこれ以降で、要素は、保護されるべき機密データを生成または使用する回路または回路の一部であることを思い起こすことができる。要素はまた、実行中に機密データを導入または使用する、命令または特定の一連の命令であってもよい。
【0016】
このように、記憶回路のプログラミングレベルは、実行される部分的なプログラミング操作の回数、したがって、集積回路の要素の使用回数を少なくとも近似的に表す。許可される使用の最大数は、たとえばユーザによって定義される。要素の使用の程度がわかると、ユーザは、次に、必要であれば、予防的な行動をとることができ、その行動は、たとえば、集積回路の要素の動作を中断し、機密データの値を変更し、または機密データの生成のための機構を変更することによって行われる。
【0017】
好ましい実施形態によれば、回路は、測定回路によって補完され、測定回路は、記憶回路のプログラミングレベルを測定し、このレベルが、機密要素の許可された使用の最大数を表す基準レベルに達する場合、警告信号を生成する。したがって、ユーザは、許可された使用回数を超える場合、警告信号によって直接通知される。
【0018】
本発明の選ばれた実施形態によれば、使用検出回路は、以降で見られるように、カウンタほど正確でない可能性がある。しかし、どんな場合でも、本発明の検出回路は、1つの要素または複数の要素の使用回数を、たとえば、5または10パーセントの精度で正確に推定し、この推定は、ユーザが予防的な行動をとるのに十分である。
【0019】
本発明の一実施形態によれば、記憶回路は、部分的なプログラミングステップによって作動する少なくとも1つのプログラム可能な記憶セルを備える。記憶セルは、たとえばEEPROM、EPROMまたはFLASH型であってよい。
【0020】
したがって、本発明の使用検出回路は、カウンタを有する回路より信頼性が高い。その理由は、カウンタと違って、本発明の回路は、簡単な方法ではリセットできないからである。実際、記憶セルの内容は、簡単な方法では消去できない。したがって、本発明の検出回路は、検出回路が接続される、集積回路の要素の使用に関する記録を所定時間保持する。
【0021】
さらに、本発明の検出回路は、記憶セルのサイズがかなり小さいために、カウンタを備える通常使用される回路に比べてずっと小さい。
【0022】
本発明による検出回路は、測定回路によって生成される警告信号を記憶する補完的な出力回路を有するのが有利である。したがって、ユーザは、単に出力回路の内容を確認することによって、警告信号が測定回路から送られたかどうかをいつでも知ることができる。
【0023】
一実施形態によれば、記憶回路は、要素が使用された時に連続して使用されるいくつかの記憶セルを有する。記憶セルは、以前の記憶セルが最大レベルに達した時に使用され、それによって、以前に既にプログラムされた1つのセルまたは複数セルの最大レベルに加算された、最後にプログラムされた記憶セルのプログラミングレベルが要素の使用回数を表す。
【0024】
別の実施形態によれば、記憶回路はいくつかの記憶セルを備え、各記憶セルを使用して、前記記憶セルに関連する前記集積回路の機密要素の使用回数が記憶され、それによって、各記憶セルのプログラミングレベルが前記記憶セルに関連する機密要素の使用回数を表す。
【0025】
本発明による検出回路はさらに、プログラミング回路の動作を不能にする、したがって、使用検出回路の電力消費を制限する不能化回路によって補完されるのが有利である。
【0026】
本発明の目的はまた、集積回路の機密要素の使用を検出する方法であり、方法は、機密要素が使用される時に実行される、電気的にプログラム可能な不揮発性記憶回路の部分的なプログラミングステップを含み、それによって、機密要素が使用された時に記憶回路のプログラミングレベルが徐々に変更される。
【0027】
したがって、集積回路の要素が使用される時はいつでも、プログラミング回路によって、部分的に、好ましくはゆっくりと記憶回路がプログラミングされる。こうして、少数の追加的な電荷が記憶回路に集まり、そのプログラミングレベルが、プログラミング操作のたびに、すなわち集積回路の要素を使用するたびに上がる。
【0028】
本発明の方法の一実施形態によれば、実行される部分的なプログラミングステップは、機密要素を使用するたびに同じである。用語「同じステップ」は、本明細書においては、たとえば、記憶回路に与えられるエネルギーの持続期間または量などの同じパラメータを有するステップを指すものと理解されるべきである。この場合、記憶回路のプログラミングレベルは、要素の使用回数に正比例する。したがって、プログラミングレベルは、要素の実際の使用回数のかなり正確な目安を与える。
【0029】
本方法の別の実施形態によれば、部分的なプログラミングステップのパラメータは、機密要素が使用された時に変わる。要素の最初の使用または最後の使用に、より大きな重要性を持たせるように、たとえば、ステップの持続期間の変化またはプログラミングステップ中に与えられるエネルギーの量の変化を、既に行われた使用回数に応じて得ることが可能である。
【0030】
ある場合には、少なくとも2つの機密要素を備える集積回路、そうでなければ少なくとも2つの機密データ要素を使用または生成する1つの機密要素を備える集積回路を保護するのが望ましい。好ましくは、1つまたは複数の記憶セルを備える記憶回路がこの目的のために選択されるであろう。
【0031】
いくつかの記憶セルを使用する場合、ある記憶セルを、単一の機密要素の使用と関連付けることが可能である。ある記憶セルを、単一の機密データ要素を生成または使用する単一の機密要素の使用と関連付けることもまた可能である。
【0032】
単一の記憶セルを備える記憶回路を使用する場合、部分的なプログラミングステップは、機密要素のうちの1つを使用するたびに(すなわち、同一の機密データ要素に関連する機密要素のうちの1つを使用するたびに)行われ、プログラミングステップのパラメータは、使用される機密要素の、かつ/または前記機密要素によって使用される機密データに応じて変えることができる。
【0033】
機密要素が、異なる重要度を有する機密データまたは外部から多少とも容易に検出可能なデータを生成または使用する場合、パラメータの可変性は特に価値がある。同じ意味で、1つまたは複数の機密要素を備える集積回路で、各機密要素が1つまたは複数の機密データ要素を生成または使用する集積回路の場合に、本方法を使用することができる。
【0034】
選ばれた実施形態がどうであれ、場合によって、1つの記憶回路または複数の記憶回路のプログラミングレベルは、集積回路の1つの機密要素または複数の機密要素が1つの機密データ要素または複数の機密データ要素を生成または使用することに依存して、より速いかまたは遅い速度で高くなる。記憶回路のいずれかのプログラミングレベルは、少なくとも近似的に、実行される部分的なプログラミングステップの回数、したがって集積回路の1つの要素または複数の要素の使用回数を表す。
【0035】
有利には、本発明による方法は、測定ステップによって補完され、測定ステップは、記憶回路のプログラミングレベルを測定し、前記レベルが機密要素の許可された使用の最大数を表す値に達すると、警告信号が生成される。
【0036】
本方法の実施形態によれば、測定ステップは、外部ユーザ要求によってまたはランダムに、回数Mのプログラミングステップの実行後で、部分的なプログラミングステップの各実行後に行われる。
【0037】
本方法はさらに、警告信号の記憶ステップによって補完されるのが有利である。その後、警告信号の記録は保存されることができる。
【0038】
本発明は、本発明による使用検出回路の例示的な実施形態の以下の説明(添付図面を参照して行われる)から、よりはっきりと理解されるであろうし、また他の特徴および利点がはっきりするであろう。
【0039】
図1の使用検出回路100は、プログラミング回路110、1つまたは複数の記憶セルで形成された不揮発性で電気的にプログラム可能な記憶回路116および測定回路120を備える。回路100は、集積回路内に設置され、集積回路の1つまたは複数の機密要素は、過度の使用に対して保護される。その一般的な動作原理は、本明細書においてこれまで説明されてきたし、またこれから簡潔に要約されるであろう。
【0040】
使用検出回路に関連する機密要素を使用するたびに、回路100は、回路116の部分的なプログラミングを実行し、その結果、回路116のプログラミングレベルは、機密要素について既に行われた使用回数を表す。
【0041】
回路120は、回路116のプログラミングレベルを測定し、このレベルが、機密要素の許可された使用の最大数を表す基準レベルを超える場合、警告信号VOUTを生成する。回路120は、たとえば、回路116のM回(Mは整数で、たとえば、10に等しい)のプログラミング操作ごとに、そうでなければランダムに、回路116の各プログラミング後に始動することができる。
【0042】
上述したように、プログラミングレベルは、ユーザ要求によって、そうでなければランダムに、M回の部分的なプログラミング操作後で、各部分的なプログラミング後に測定することができる。
【0043】
図2は、使用検出回路100の例示的な実施形態を示し、検出回路100を使用して、要素を使用するたびに、要素を使用するたびに同じである、記憶回路の部分的なプログラミングが実行され、次に記憶回路の読み取りが実行される。
【0044】
図2の使用検出回路100は、プログラミング回路110、記憶回路116、測定回路120および制御回路130を備える。
【0045】
プログラミング回路110は、電源電位VCCとプログラミング電位VPPをそれぞれ印加されている2つの電源入力端子111、112および不能化(disabling)信号SELECTとプログラミング信号SWITCHをそれぞれ印加されている2つの選択入力端子113、114を備える。回路110は、出力端子115に制御電位VGを与える。この制御電位VGは、信号SELECTおよびSWITCHに応じて3つの値をとる。すなわち、
VG=VPP(SELECT=1かつSWITCH=1の場合)
VG=VCC(SELECT=1かつSWITCH=0の場合)および
VG=0V(SELECT=0の場合)
【0046】
回路116は、図2の例において、フローティングゲート型記憶トランジスタT1によって形成される単一EEPROM型記憶セルによって形成される。すなわち、このトランジスタT1は、スイッチ110の出力端子115に接続されるゲート、回路のグラウンドに接続されるソースおよびドレーンを有する。
【0047】
測定回路120は、そこに電源電位VCCが印加される電源入力端子121、そこに測定信号SENSEが印加される制御入力端子122およびトランジスタT1のドレーンに接続される入力端子123を有する。
【0048】
回路120が読み取り信号SENSEを受信すると、回路120は、記憶トランジスタT1のチャネルに流れる電流ICELLを基準電流IREFと比較し、出力端子125にて、回路120は警告信号VOUTを与え、警告信号の状態は、基準電流IREFの値と比較した時の電流ICELLの値を表す。
【0049】
制御回路130は、そこに使用指示信号EVENTが印加される入力端子131、そこにクロック信号CPが印加される入力端子132、回路110の入力端子113、114にそれぞれ接続される2つの出力端子133、134および出力端子135を備える。回路130は、端子133、134、135においてそれぞれ、信号EVENTに応じて制御信号SELECT、SWITCH、SENSEを与える。
【0050】
図2に示す例において、信号EVENTは、集積回路の要素(算術および論理ユニット、乗算回路、暗号化回路など)によってパルスの形態で与えられる。より一般的には、信号EVENTは、機密データを直接に生成または使用する要素(または要素の一部)によって、そうでなければ、機密データを生成または使用する要素を駆動する制御回路によって与えられる。信号EVENTはまた、おそらくデータを保護することを実施する特定の命令または特定の一連の命令を要素が実行する時に要素によって与えられる。
【0051】
図2の使用検出回路の全動作は以下の通りである。
【0052】
回路130が、その使用が検出されるはずの要素が使用されていることを示すパルスEVENTを受信すると、回路130は、それぞれ1と0に等しい信号SELECT、SENSEを与え、VPPに等しい電位VGがトランジスタT1のゲートに印加される。トランジスタT1の部分的なプログラミングが行われ、そのプログラミングレベルがそれに応じて上げられる。
【0053】
回路130は、その後両方とも1に等しい信号SELECT、SENSEを与える。回路120は、その後トランジスタT1のチャネル内を流れる電流ICELLを測定する時に記憶トランジスタT1のプログラミングレベルを測定する。ICELLが基準電流IREF以下の場合、信号VOUTは1に等しい。逆に、ICELLがIREFより大きい場合、信号VOUTは0に等しい(EEPROM型記憶セル内を流れる電流は、そのプログラミングレベルに反比例することを思い起こすことができる)。
【0054】
図3の図による、プログラミング回路110は、6つのトランジスタT2〜T7および1つの制御されるスイッチ140を備える。
【0055】
スイッチ140は、それぞれ回路110の入力端子111、112および114に接続される2つの端子141、142および1つの制御入力端子143を有する。出力端子144にて、スイッチ140は、以下の特性を有する電位VHTを与える。
VHT=VPP(SWITCH=1の場合)および
VHT=VCC(SWITCH=0の場合)
【0056】
トランジスタT2はP型である。すなわち、そのソースは、回路110の端子111に接続され、そのドレーンは、N型トランジスタT3のドレーンに接続され、トランジスタT3のソースは回路のグラウンドに接続される。トランジスタT2、T3の制御ゲートは、信号SELECTを受信するように共に入力113に接続される。トランジスタT2、T3は、論理インバータ(inverter)を形成する。両者のドレーンにて、信号SELECTの反転である信号が与えられる。
【0057】
トランジスタT4は、N型トランジスタである。そのドレーンおよびゲートは、それぞれトランジスタT2のドレーンおよびソースに接続される。トランジスタT5はP型トランジスタであり、そのドレーンおよびソースは、それぞれトランジスタT4のソースとスイッチ140の端子144に接続される。
【0058】
トランジスタT6はP型トランジスタである。そのソースは、スイッチ140の端子144に接続され、そのドレーンはN型トランジスタT7のドレーンに接続され、トランジスタT7のソースは回路のグラウンドに接続される。トランジスタT6、T7のドレーンは、共にトランジスタT5のゲートおよび出力端子115に接続され、両者の制御ゲートは共にトランジスタT4のドレーンに接続される。トランジスタT6、T7は高電圧インバータを形成する。ゼロ電位が制御ゲートに印加される場合、両者のドレーンにて電位VHTに等しい電位VGが与えられ、電位VCCに等しい電位がゲートに印加される場合、両者のドレーンにてゼロ電位に等しい電位VGが与えられる。
【0059】
図4の図による測定回路120は、7つのトランジスタT8〜T14、2つのインバータI1、I2および1つのバイアス電位源145を有する。
【0060】
示した例において、トランジスタT8は、トランジスタT1と同じ大きさを有すると考えられ、トランジスタT8のソースは回路のグラウンドに接続され、制御ゲートは電位源145の正の端子に接続され、電位源の負の端子はグラウンドに接続される。電位源145は、記憶トランジスタT8のゲートに所与のバイアス電位VREFを与える。したがって、所与のバイアス電流IREFがT8のドレーンとソースの間を流れる。
【0061】
示した例において、トランジスタT8は、トランジスタT1の大きさに等しい大きさを有するように選択された。バイアス源145の電位VREFは、電位VREFがトランジスタT8のゲートに印加される時、T8のドレーン内を流れる電流IREFが、VPPに等しいゲート電位で約N回の部分的なプログラミングステップを受けた、トランジスタT8と同等のトランジスタの両端を流れる電流と等しくなるように選ばれた。
【0062】
他の選択も可能である。たとえば、T1をT8の大きさのN倍の大きさを有するように選ぶことができる。このことによって、大型のトランジスタT8を使用する必要なしで、スケーリング因子を考慮して、電流の直接比較が可能になる。実際、トランジスタT1上での多くの使用回数をカウントアップする機能を有することが求められる場合、トランジスタの最大プログラミングレベルに速く達しないように、大型のフローティングゲートを有するトランジスタT1を使用する必要があるであろう。この場合、電位VREFは、T8のゲートに印加されると、T8のドレーンに流れる電流IREFが、単一のプログラミングステップを受けた、T8と同じトランジスタの両端を流れる電流に等しくなるように選択されるであろう。
【0063】
いくつかの記憶セルを連続して使用することもやはり可能である。
【0064】
より一般的に、記憶セルのトランジスタT1、回路120のトランジスタT8および電位源145の選択は、特に、
−許可された最大使用回数、
−部分的なプログラミング操作を実行するためのパラメータ、すなわち、持続期間、供給される電荷量など、
−いくつかの要素の活動が同じ検出回路100によって検出される場合の、使用される回路要素による、種々の部分的なプログラミング操作を行うためのパラメータ
−使用される記憶セルの数
−など
との相関関係である。
【0065】
トランジスタT9、T10は、N型トランジスタであり、回路120の端子122に共に接続される制御ゲートを有する。トランジスタT9のソースは、端子123に接続され、トランジスタT10のソースは、トランジスタT8のドレーンに接続される。トランジスタT9、T10は、信号SENSEが非アクティブである時に回路120の動作を不能化する。
【0066】
トランジスタT11、T12はN型トランジスタである。トランジスタT11のソースは、インバータI1によって自分のゲートに接続され、またトランジスタT9のドレーンに接続される。トランジスタT12のソースは、インバータI2によって自身のゲートに接続され、トランジスタT10のドレーンに接続される。トランジスタT11、T12は、電流IREF、ICELLの値にかかわらず、トランジスタT13、T14のドレーンの電位を一定に保持する機能を有する。
【0067】
電流ミラーを形成するトランジスタT13、T14はP型トランジスタであり、トランジスタT13、T14のソースは、共に入力端子121に接続されて、電位VCCを受け、トランジスタT13、T14のゲートは共にトランジスタT13のドレーンに接続される。トランジスタT14のドレーンは、トランジスタT12のドレーンおよび端子125に接続される。
【0068】
図4の例において、制御回路130は、4つのD型ラッチ回路151、152、153、154、3つの論理ゲート155、156、157および1つのインバータ158を備える。
【0069】
4つのラッチ回路はそれぞれ1つのデータ入力端子、1つのクロック入力端子および1つのデータ出力端子を備える。4つのラッチ回路は直列に接続される。第1ラッチ回路151のデータ入力端子は入力端子131に接続されて、信号EVENTを受信し、第4ラッチ回路154の出力端子は端子135に接続され、端子135にて信号SENSEが与えられる。4つのラッチ回路のクロック入力は共に端子132に接続されて、同じクロック信号CPを受信する。各ラッチ回路は遅延回路と等価である。実際、各ラッチ回路はその出力部で、前のクロックサイクルでラッチがその入力にて受信済みの信号をその出力にて送信する。
【0070】
OR型論理ゲートである論理ゲート155は、それぞれラッチ回路152の出力端子とラッチ回路154の出力端子に接続される2つの入力端子を備える。ゲート155は、回路130の端子133に接続される出力端子において信号SELECTを与える。
【0071】
OR型論理ゲートである論理ゲート156は、それぞれラッチ回路151の出力端子とゲート155の出力端子に接続される2つの入力端子を備える。
【0072】
AND型ゲートである論理ゲート157は、それぞれインバータ158によってラッチ回路154の出力端子とゲート156の出力端子に接続される2つの入力端子を備える。ゲート157は、回路130の端子134に接続される出力端子に信号SWITCHを与える。
【0073】
図2の回路の全体機能は、図7a〜7hを参照して説明される。これらの図は、それぞれ、信号CP、EVENT、SWITCH、SELECT、SENSEの、また図2の回路100の種々のポイントでの電位VHT、VGおよびVOUTのタイミング図である。図2の回路は、集積回路要素の許可された使用の最大数Nに到達したかどうかをユーザに知らせる。
【0074】
例において、トランジスタT1、T8は大きさが同じであり、電位源145は、前に示したようにそれに応じて選択される。再び例において、全ての部分的なプログラミングステップは、特に、トランジスタT1の電極に印加される電位に関して、またプログラミング時間に関して同じである。
【0075】
最初、論理信号EVENT、SELECT、SWITCH、SENSEは「0」に等しく、スイッチ140の出力端子の電位VHTはVCCに等しく、電位VGおよびVOUTはゼロである。
【0076】
タイミング図の第1の部分は、n回目のパルスEVENTが回路130によって受信される時の信号の進行状況を示す。ここで、nは最大数Nより小さい整数である。
【0077】
瞬間t0における信号EVENTの「1」への移行は、1クロックサイクルCP後の瞬間t1において、信号SWITCHの「1」への移行を引き起こし、また瞬間t2において、信号SELECTの「1」への移行を引き起こす。
【0078】
信号SWITCHが「1」になると、スイッチ140が切り換わり、スイッチの端子144にVPPに等しい電位VHTを与える。信号SELECTが「0」に等しいため、回路110はゼロ電位VGを与える。
【0079】
瞬間t2において信号SELECTが「1」になると、電位VGは、値VPPをとり、トランジスタT1の制御ゲートに印加される。この時、測定回路が非アクティブであるため(SENSE=「0」で、トランジスタT9、T10はオフ)、トランジスタT1のソースはゼロ電位であり、ドレーンはフローティング電位である。クロックサイクル中に、いくらかの電荷がT1のフローティングゲートに蓄積され、T1のプログラミングレベルが少し上がるが、しかし、回数Nを表す最大値は超えない。
【0080】
1クロックサイクル後の瞬間t3において、信号SELECTおよびSWITCHは、「1」から「0」になり、スイッチ140は切り換わり、電位VHTは値VCCをとり、電位VGはゼロになる。トランジスタT1のn回目の部分的なプログラミングが終了する。
【0081】
瞬間t4において、信号SENSEおよびSELECTは「0」から「1」になる。信号SWITCHが「0」に等しいため、電位VHTはVCCに等しいレベルに維持される。信号SELECTが「1」に等しいため、電位VGは、値VCCをとり、そのソースがグラウンドに接続されているトランジスタT1のゲートに印加される。信号SENSEが「1」に等しいため、トランジスタT9、T10がオンとなり、電流ICELLがトランジスタT9のソースおよびトランジスタT1のソース間に流れる。この時、電流ICELLはトランジスタT1のプログラミングレベルを表す、すなわち回数nを表す。
【0082】
回路120は、電流ICELLをトランジスタT8内に流れる電流IREFと比較する。nがNより小さいため、電流ICELLは電流IREFより大きく、警告信号VOUTは非アクティブのままである。
【0083】
瞬間t5において、信号SELECTは「0」になり、電位VGはゼロに戻る。さらに、信号SENSEは「0」になり、トランジスタT9、T10がオフになり、電流ICELLが消え、警告信号VOUTは非アクティブのままである。
【0084】
簡潔に言えば、n回目のパルスEVENTが瞬間t0において検出回路100の制御回路130によって受信される時、トランジスタT1のn回目の部分的なプログラミングステップはt2とt3の間で行われ、T1のプログラミングレベルはt4とt5の間で測定され、その後、測定されたプログラミングレベルは最後に(Nと関連する)基準レベルと比較される。最大数Nに達していないため、警告信号VOUTは非アクティブのままである。
【0085】
タイミング図の第2の部分は、m回目のパルスEVENTが回路130によって受信される時の信号の進行状況を示す。ここで、mは最大数N以上の整数である。
【0086】
瞬間θ0において、信号EVENTの「1」への移行は、瞬間θ1における信号SWITCHの「1」への移行を引き起こし、また瞬間θ2における信号SELECTの「1」への移行を引き起こす。信号SWITCHが「1」になると、回路110はゼロ電位VGを与える。
【0087】
瞬間θ2において、信号SELECTが「1」になると、電位VGは値VPPをとり、トランジスタT1のm回目の部分的なプログラミングステップが発生する。この時、T1のプログラミングレベルは少し上がり、回数Nを表す最大値以上である。
【0088】
瞬間θ3において、信号SELECTおよびSWITCHは「1」から「0」になり、電位VHTは値VCCをとり、電位VGはゼロになる。トランジスタT1のプログラミングが終了する。
【0089】
瞬間θ4において、信号SENSEおよびSELECTは「0」から「1」になる。電位VHTは、信号SWITCHが「0」であるため、VCCに等しいレベルに保持される。信号SELECTが「1」に等しいため、電位VGは値VCCをとる。信号SENSEが「1」に等しいため、トランジスタT9、T10はオンであり、電流ICELLが、トランジスタT9のソースとトランジスタT1のソースの間を流れる。回路120は電流ICELLをトランジスタT8内を流れるバイアス電流と比較する。mはN以上であるため、電流ICELLは電流IREF以下であり、警告信号VOUTは、値VCCをとる時にアクティブになる。
【0090】
瞬間θ5において、信号SELECTは「0」になり、電位VGはゼロに戻る。さらに、信号SENSEは「0」になり、トランジスタT9、T10はオフになり、電流ICELLは消え、電位VOUTはゼロに戻る。
【0091】
簡潔に言えば、m回目のパルスEVENTが、瞬間θ0において検出回路によって与えられると、トランジスタT1のm回目のプログラミングステップがθ2とθ3の間で実行され、その後、T1のプログラミングレベルがθ4とθ5の間で測定される。測定されたプログラミングレベルは基準レベルと比較される。最大レベルに達する(回数Nに達する)ため、電位VOUTはアクティブになって、基準レベルに達した、すなわち交差したことが示され、その後、瞬間θ6において再び非アクティブになる。
【0092】
図1〜5は、本発明の範囲を決して制限しない可能性のある実施形態を示す。本発明の範囲から逸脱することなく、使用を検出する回路100の要素において変更を行うことができる。
【0093】
測定回路120は、記憶回路116の内容を読み取るためだけに使用される。回路120は絶対必要ではなく、削除することができる。このことは、特に、記憶回路が、集積回路の別の要素によって考慮される警告を始動することができる場合、そうでなければ、記憶回路が、集積回路の切り換えユニットによって管理される割り込みを始動できる場合に当てはまる。
【0094】
上述の例において、信号SENSE、SELECT、SWITCHの持続期間は、特にクロック信号の1つまたは複数のサイクルに等しくなるように選択された。すなわち、これらの信号の持続期間は、回路130のラッチ回路151〜154によって導入される遅延の持続期間によって固定される。しかし、これらの信号は、種々の持続期間を有することができる。本質的な点は、信号は、部分的なプログラミングステップの、または場合によっては測定ステップの、効率がよく、満足のいく性能に対して十分な持続期間を有するべきである、ということである。しかし、プログラミングステップが測定ステップの前に実行されるように、信号SWITCHは信号SENSEの前に生成されるのが好ましい。
【0095】
測定ステップが実行される頻度はまた変更することができる。すなわち、プログラミングステップ後に決まって測定ステップを実行するのではなく、上述したように、使用回数に対する特定のチェック中にのみ測定ステップを実行することが可能である。
【0096】
記憶回路116はまた変更することができる。すなわち同様に、部分的なプログラミングステップが実行される時に、1つだけの記憶セルではなく、いくつかのこうしたセルを連続して使用することができる。このことによって、カウントアップされた、同一の使用回数によって、記憶セル当たりの部分的なプログラミング操作の回数が減り、したがって、これらのセルに対する大きさの制約が低減されることを可能にする。多少とも多くの数のセルの使用を認めることによって、受け入れられる使用回数をパラメータ化できることを想定することも可能である。
【0097】
例において、EEPROM型セルの使用を述べてきたが、FLASH型セルなどの別の型のセル、および、より一般的には、部分的なプログラミング操作によって何度かそのプログラミングレベルを変更することができ、また計数された使用回数を不揮発的に記憶することができる任意の他の電気的にプログラム可能な記憶回路を使用することももちろん可能である。
【0098】
図3のプログラミング回路110に対して変更を行うこともできる。
【0099】
図2の回路100は、単一のプログラミング電位VPPを使用する。この電位の値は、所与の持続期間のプログラミングステップを実行する時の、セル116に蓄積される電荷量を固定する。
【0100】
種々の部分的なプログラミングステップを実行するのに、いくつかのプログラミング電位VPP1、VPP2、好ましくは異なる電位を使用することもまた可能である。これは、集積回路が、異なる機密性を有するいくつかの要素を使用する時に特に有用である可能性があり、それらの要素は、単一の記憶回路によって監視される。回路110は、もちろんそれに応じて変更される必要がある。
【0101】
さらに、回路110のトランジスタT2、T3は、信号SELECTを反転する役割を有する。トランジスタT2、T3は、論理信号を反転できる任意の他の回路と置き換えることができる。同様に、トランジスタT6、T7は、高電圧インバータと置き換えることができ、高電圧インバータは、ゼロ論理信号がその入力に印加される場合に高い電位を与え、「1」に等しい論理信号がその入力に印加される場合にゼロ電位を与える。
【0102】
トランジスタT4は絶縁トランジスタであり、絶縁トランジスタは、万一電位VPPがトランジスタT6、T7のゲートに現れる場合、トランジスタのドレーンの電圧が電位VPPのレベルに達するのを防ぐ。トランジスタT4は、必要ならば削除することができる。この場合、T5のドレーンおよびT6、T7のゲートは、共にトランジスタT2、T3のドレーンに接続されるであろう。
【0103】
トランジスタT5は、信号SELECTがゼロである時に、電位VGを「0V」に固定するのに使用される安全要素である。トランジスタT5は必要であれば削除することができる。
【0104】
一般に、回路110は、2つ(または3以上の)選択信号SELECT、SWITCHに応じて3つの値をとる、出力電位VGを与える回路である。回路110は、この機能を行う任意の回路と置き換えることができる。
【0105】
読み取り回路120に対して変更を行うこともまたできる。たとえば、トランジスタT11、T12およびインバータI1、I2を使用して、トランジスタT1、T8のドレーンの電位が制限される。これらの要素は、記憶トランジスタT1、T8が少し高い電位に耐えるような大きさである場合に削除することができる。
【0106】
図4の回路130は、信号SELECT、SWITCHおよびSENSEを与える回路の例に過ぎない。他の制御回路、特に、例によって提案した回路とは異なる、ゲートおよび/またはラッチ回路を備える回路を使用することができる。さらに、遅延回路として使用されるD型ラッチ回路は、同様な機能を有する任意の他の回路と置き換えることができる。本質的な点は、本発明を実施するために、回路110、120の効率のよい動作に必要とされる特性を有する、信号SELECT、SWITCHおよびSENSE、すなわち、まず第一に、記憶回路T1の部分的なプログラミングのためのステップ、必要であれば、回路116のプログラミングレベルを測定し、このレベルを基準レベルと比較するステップを実行するのに使用される信号を与える制御回路が利用可能でなければならないことである。
【0107】
図2の回路はまた、信号VOUTの「1」への移行を記憶する回路160を付加することによって改良することができる。この種の回路160は、図2で破線で示される。回路160は、回路120の端子125に接続される入力端子161、書き込み信号WRITEを受信するための、回路130の端子136に接続される入力端子162および回路のユーザから制御信号ENABLEを受信するための入力端子160を有する。
【0108】
回路160は、アクティブな信号WRITEを受信する時はいつでも、アクティブかまたは非アクティブな信号VOUTの値を記憶し、アクティブな信号ENABLEを受信する時はいつでも、信号VOUTの以前に記憶した値を出力する。
【0109】
信号WRITEは、本回路の実施形態に応じて、M回の部分的なプログラミングステップごとにか、そうでなければランダムに、それぞれの部分的なプログラミングステップ後に、制御回路130によって生成される。
【0110】
回路160に対する信号ENABLEは、外部ユーザが、警告信号が送信されたかどうかを知りたい時に外部ユーザによって生成される。
【0111】
図6の図によれば、例示的な回路160は、ラッチ回路165およびバッファメモリ166を備える。ラッチ回路165は、回路160の端子161、162にそれぞれ接続されるデータ入力端子およびクロック入力端子を有する。メモリ166は、信号REGOUTを受信するための、ラッチ回路165のデータ出力端子に接続される入力端子および信号ENABLEを受信するための、端子163に接続される入力端子を有する。
【0112】
信号WRITEは回路130によって与えられる。図2〜6の示す例において、信号WRITEは、クロック信号の1サイクルだけ遅延した信号SENSEに等しい。この目的のために、第5ラッチ回路159(図5で破線で示す)が回路130に付加されるだけである。このラッチ回路159のデータ入力端子は、ラッチ回路154の出力端子に接続され、このラッチ回路159の出力端子は端子136に接続される。
【0113】
回路160は以下のように動作する。最初、信号WRITE、ENABLEおよびREGOUTはゼロである。これらは、図7iおよび7jに示される。n回目のパルスEVENTで、信号SENSEが瞬間t6において「0」になると、信号VOUTが非アクティブであるため、信号WRITEは「1」になり、信号REGOUTはゼロのままである。同様に、m回目のパルスEVENTで、信号SENSEが瞬間θ6において「0」になると、信号WRITEは「1」になり、信号REGOUTは「1」になり、「1」を保持する。
【0114】
外部信号ENABLEが受信されるといつでも、信号REGOUTはメモリ166に記憶され、外部に供給される。
【図面の簡単な説明】
【図1】 本発明による使用を検出する回路の機能回路図である。
【図2】 本発明による回路の例示的な実施形態を示す図である。
【図3】 図2のある要素を説明する電子回路図である。
【図4】 図2のある要素を説明する電子回路図である。
【図5】 図2のある要素を説明する電子回路図である。
【図6a】 図3〜5の図の種々のポイントの信号の波形である。
【図6b】 図3〜5の図の種々のポイントの信号の波形である。
【図6c】 図3〜5の図の種々のポイントの信号の波形である。
【図6d】 図3〜5の図の種々のポイントの信号の波形である。
【図6e】 図3〜5の図の種々のポイントの信号の波形である。
【図6f】 図3〜5の図の種々のポイントの信号の波形である。
【図6g】 図3〜5の図の種々のポイントの信号の波形である。
【図6h】 図3〜5の図の種々のポイントの信号の波形である。
【図6i】 図3〜5の図の種々のポイントの信号の波形である。
【図6j】 図3〜5の図の種々のポイントの信号の波形である。
【図7】 図2の回路の可能な改良を示す図である。
Claims (17)
- 集積回路の要素の使用を検出する回路(100)であって、
電気的にプログラム可能な不揮発性記憶回路(116)と、
プログラミング回路(110)であって、前記要素が使用された時に、予め定義された量の電荷を前記記憶回路に供給することにより前記記憶回路を部分的にプログラムし、このようにして、前記プログラミング回路に蓄積された電荷の合計量に対応する、プログラミングレベルを徐々に増加させ、それによってこのレベルが使用回数を表す、前記プログラミング回路とを備えることを特徴とする回路。 - 前記記憶回路の前記プログラミングレベルを読み取り、このレベルが前記要素の許可された使用の最大数を表す基準レベルに達した場合に警告信号(VOUT)を生成する測定回路(120)を備えることを特徴とする請求項1に記載の回路。
- 前記記憶回路(110)が少なくとも1つの部分的にプログラム可能な記憶セルを備えることを特徴とする請求項1または2に記載の回路。
- 前記記憶セルが、EEPROM、EPROMまたはFLASH型であることを特徴とする請求項3に記載の回路。
- 前記記憶回路が、前記要素が使用された時に連続して使用されるいくつかの記憶セルを備え、記憶セルは、以前の記憶セルが最大レベルに達した時に使用され、それによって、既にプログラムされた以前の1つのセルまたは複数のセルの最大レベルに加算された、最後にプログラムされた記憶セルのプログラミングレベルが前記要素の使用回数を表すことを特徴とする請求項1から4のいずれか一項に記載の回路。
- 前記記憶回路がいくつかの記憶セルを備え、各記憶セルが、前記記憶セルに関連する、前記集積回路の要素の使用回数を記憶するために使用され、それによって、各記憶セルのプログラミングレベルが前記記憶セルに関連する要素の使用回数を表すことを特徴とする請求項1から4のいずれか一項に記載の回路。
- 前記警告信号(VOUT)を記憶する出力回路(160)をも備えることを特徴とする請求項1から6のいずれかに記載の回路。
- 前記1つの要素または複数要素を使用するたびに活動化される、受信される使用信号(EVENT)に応じて前記プログラミング回路、記憶回路(116)および、場合によっては前記測定回路(120)および/または出力回路(160)の動作を制御する制御回路(130)をも備えることを特徴とする請求項1から7のいずれかに記載の回路。
- その使用が検出される要素が、前記集積回路の識別回路または暗号計算回路またはこれらの回路のうちの1つの一部、あるいは、前記集積回路によって実施される命令、特定の命令の連続または方法のステップのいずれかである請求項1から8のいずれかに記載の回路。
- 集積回路の要素の使用を検出する方法であって、前記要素の使用と共に電気的にプログラム可能な不揮発性記憶回路(116)内に蓄積された電荷の合計量に対応する、プログラミングレベルを徐々に増加するように、前記要素が使用される時に実行される、予め定義された量の電荷を供給することにより前記記憶回路を部分的にプログラミングするステップを含む、ことを特徴とする方法。
- 前記実行される部分的なプログラミングステップが、前記要素を使用するたびに同じであることを特徴とする請求項10に記載の方法。
- 部分的なプログラミングステップのパラメータが、前記要素について既になされた使用回数に応じて変わることを特徴とする請求項10に記載の方法。
- 少なくとも2つの要素を備える集積回路内で使用されること、および、前記記憶回路(116)の単一セルの部分的なプログラミングステップが前記要素のうちの1つを使用するたびに実行され、プログラミングステップのパラメータが、前記使用される要素に応じて可変であることを特徴とする請求項10から12のいずれか一項に記載の方法。
- 少なくとも2つの要素を備える集積回路内で使用され、前記記憶回路(116)の記憶セルが各要素と関連付けられていること、および、前記記憶回路(116)のセルの部分的なプログラミングステップが前記関連する要素を使用するたびに実行され、プログラミングステップの前記パラメータが、前記使用される要素に応じて可変であることを特徴とする請求項10から12のいずれか一項に記載の方法。
- 前記記憶回路(116)の前記プログラミングレベルを測定し、前記プログラミングレベルが前記要素の許可された使用の最大数を表す値に達する場合に警告信号(VOUT)を生成する、測定ステップを含むことを特徴とする請求項10から14のいずれか一項に記載の方法。
- また、前記測定ステップ後に、前記警告信号を記憶する記憶ステップを含むことを特徴とする請求項10から15のいずれか一項に記載の方法。
- 請求項1から9のいずれか一項による使用を検出する回路を備えることを特徴とするスマートカード。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0007762A FR2810438B1 (fr) | 2000-06-19 | 2000-06-19 | Circuit de detection d'usure |
FR00/07762 | 2000-06-19 | ||
PCT/FR2001/001891 WO2001099113A1 (fr) | 2000-06-19 | 2001-06-18 | Circuit de detection d'utilisation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003536188A JP2003536188A (ja) | 2003-12-02 |
JP4777595B2 true JP4777595B2 (ja) | 2011-09-21 |
Family
ID=8851382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002503873A Expired - Lifetime JP4777595B2 (ja) | 2000-06-19 | 2001-06-18 | 使用検出回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7117474B2 (ja) |
EP (1) | EP1295297B1 (ja) |
JP (1) | JP4777595B2 (ja) |
DE (1) | DE60114007T2 (ja) |
FR (1) | FR2810438B1 (ja) |
WO (1) | WO2001099113A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10258323A1 (de) * | 2002-12-13 | 2004-06-24 | Giesecke & Devrient Gmbh | Verschlüsselungsverfahren |
JP4647446B2 (ja) * | 2005-09-20 | 2011-03-09 | 富士通株式会社 | 半導体記憶装置 |
KR101368694B1 (ko) * | 2008-01-22 | 2014-03-03 | 삼성전자주식회사 | 메모리 프로그래밍 장치 및 방법 |
US8635467B2 (en) | 2011-10-27 | 2014-01-21 | Certicom Corp. | Integrated circuit with logic circuitry and multiple concealing circuits |
US8334705B1 (en) * | 2011-10-27 | 2012-12-18 | Certicom Corp. | Analog circuitry to conceal activity of logic circuitry |
US11062041B2 (en) * | 2017-07-27 | 2021-07-13 | Citrix Systems, Inc. | Scrubbing log files using scrubbing engines |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210744A (ja) * | 1985-07-03 | 1987-01-19 | シ−メンス、アクチエンゲゼルシヤフト | 秘密コ−ドデ−タの保護方法および回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
JPS62194592A (ja) * | 1986-02-21 | 1987-08-27 | Mitsubishi Electric Corp | Icカ−ド |
JPH0748320B2 (ja) * | 1989-07-24 | 1995-05-24 | セイコー電子工業株式会社 | 半導体不揮発性メモリ |
FR2712412B1 (fr) * | 1993-11-12 | 1996-02-09 | Peugeot | Dispositif de sauvegarde de données dans un ensemble à microprocesseur notamment de véhicule automobile. |
US5734819A (en) * | 1994-10-12 | 1998-03-31 | International Business Machines Corporation | Method and apparatus for validating system operation |
FR2728369B1 (fr) * | 1994-12-19 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et dispositif pour accroitre la securite d'un circuit integre |
US5668756A (en) * | 1994-12-26 | 1997-09-16 | Nippon Steel Corporation | Multi-value level type non-volatile semiconductor memory unit and method of rewriting the same |
US5682345A (en) * | 1995-07-28 | 1997-10-28 | Micron Quantum Devices, Inc. | Non-volatile data storage unit method of controlling same |
DE69618932T2 (de) * | 1996-06-06 | 2002-08-14 | Stmicroelectronics S.R.L., Agrate Brianza | Halbleiterspeicheranordnung mit getakteter Spalttenredundanz und zeitgeteilter redundanter Datenübertragung |
FR2756658B1 (fr) * | 1996-11-29 | 1999-01-22 | Sgs Thomson Microelectronics | Memoire electronique non volatile et son procede de gestion |
AU5600998A (en) * | 1997-11-21 | 1999-06-15 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
US6324103B2 (en) * | 1998-11-11 | 2001-11-27 | Hitachi, Ltd. | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US6278633B1 (en) * | 1999-11-05 | 2001-08-21 | Multi Level Memory Technology | High bandwidth flash memory that selects programming parameters according to measurements of previous programming operations |
US6292394B1 (en) * | 2000-06-29 | 2001-09-18 | Saifun Semiconductors Ltd. | Method for programming of a semiconductor memory cell |
JP4184586B2 (ja) * | 2000-09-28 | 2008-11-19 | 株式会社東芝 | 半導体記憶装置 |
JP2002184948A (ja) * | 2000-12-12 | 2002-06-28 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2000
- 2000-06-19 FR FR0007762A patent/FR2810438B1/fr not_active Expired - Fee Related
-
2001
- 2001-06-18 WO PCT/FR2001/001891 patent/WO2001099113A1/fr active IP Right Grant
- 2001-06-18 JP JP2002503873A patent/JP4777595B2/ja not_active Expired - Lifetime
- 2001-06-18 US US10/312,125 patent/US7117474B2/en not_active Expired - Lifetime
- 2001-06-18 EP EP01947509A patent/EP1295297B1/fr not_active Expired - Lifetime
- 2001-06-18 DE DE60114007T patent/DE60114007T2/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6210744A (ja) * | 1985-07-03 | 1987-01-19 | シ−メンス、アクチエンゲゼルシヤフト | 秘密コ−ドデ−タの保護方法および回路 |
Also Published As
Publication number | Publication date |
---|---|
FR2810438B1 (fr) | 2002-09-06 |
US7117474B2 (en) | 2006-10-03 |
FR2810438A1 (fr) | 2001-12-21 |
US20030182562A1 (en) | 2003-09-25 |
DE60114007D1 (de) | 2006-02-23 |
EP1295297B1 (fr) | 2005-10-12 |
EP1295297A1 (fr) | 2003-03-26 |
WO2001099113A1 (fr) | 2001-12-27 |
DE60114007T2 (de) | 2006-07-20 |
JP2003536188A (ja) | 2003-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102379369B1 (ko) | 메모리의 리프레시 결여 검출을 위한 장치 및 방법 | |
CN107437431B (zh) | 非易失性存储装置 | |
JP5517535B2 (ja) | 攻撃に対するマイクロ回路の保護方法及びデバイス | |
US7904775B2 (en) | Microprocessor comprising signature means for detecting an attack by error injection | |
US20080235796A1 (en) | Circuit Arrangement with Non-Volatile Memory Module and Method for Registering Attacks on Said Non-Volatile Memory Switch | |
KR102515381B1 (ko) | 반복적인 사이드 채널 공격 대응책 | |
JP4777595B2 (ja) | 使用検出回路 | |
CA2489637C (en) | Electronic data processing device | |
US11232196B2 (en) | Tracking events of interest to mitigate attacks | |
EP3745403A1 (en) | Nonvolatile memory device and method of writing thereto | |
US11487441B2 (en) | Managing tamper detections in secure memory devices | |
US7145823B2 (en) | Method and apparatus to implement a temperature control mechanism on a memory device | |
US12058242B2 (en) | Method for protecting a payment terminal | |
US20160012919A1 (en) | Memory comprising a circuit for detecting a glitch on a line of the memory | |
US20050041803A1 (en) | On-device random number generator | |
KR100648278B1 (ko) | 벌크 라인 전압에 따른 프로그램 실행 구간의서스펜드/리쥼 기능을 갖는 불 휘발성 메모리 장치 및그것의 프로그램 방법 | |
JP5641589B2 (ja) | 耐タンパ回路、耐タンパ回路を備える装置及び耐タンパ方法 | |
JP2007323487A (ja) | 情報処理装置 | |
JP2013030244A (ja) | 半導体装置 | |
WO2020240230A1 (en) | Voltage or current detector for a memory component | |
EP3839750A1 (en) | Method for secure executing of a security related process | |
US20060156097A1 (en) | Analog counter using memory cell | |
CN116343852A (zh) | 恶意攻击保护电路、片上系统及其操作方法 | |
JP2005085316A (ja) | 不揮発性半導体メモリ | |
JP2013003731A (ja) | 情報処理装置、電子回路装置、データ消去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4777595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |