JP4777071B2 - Synchronous rectifier circuit - Google Patents

Synchronous rectifier circuit Download PDF

Info

Publication number
JP4777071B2
JP4777071B2 JP2006003894A JP2006003894A JP4777071B2 JP 4777071 B2 JP4777071 B2 JP 4777071B2 JP 2006003894 A JP2006003894 A JP 2006003894A JP 2006003894 A JP2006003894 A JP 2006003894A JP 4777071 B2 JP4777071 B2 JP 4777071B2
Authority
JP
Japan
Prior art keywords
mosfet
commutation
commutation mosfet
synchronous rectifier
rectifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006003894A
Other languages
Japanese (ja)
Other versions
JP2007189778A (en
Inventor
克己 因幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006003894A priority Critical patent/JP4777071B2/en
Publication of JP2007189778A publication Critical patent/JP2007189778A/en
Application granted granted Critical
Publication of JP4777071B2 publication Critical patent/JP4777071B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、同期整流回路に関し、特に転流用ＭＯＳＦＥＴを備えた同期整流回路に関する。   The present invention relates to a synchronous rectifier circuit, and more particularly to a synchronous rectifier circuit including a commutation MOSFET.

従来の同期整流型回路の一構成例を図８に示す。出力電圧ＶOUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果と基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧ＶINをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧ＶOUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図８に示す従来の同期整流型回路は、出力電圧ＶOUTの安定化を図っている。
特開２００５−１９８３７５号公報 An example of the configuration of a conventional synchronous rectification type circuit is shown in FIG. The output voltage V OUT is detected by an output voltage detection circuit comprising resistors R 1 and R 2, and the detection result of the output voltage detection circuit and the reference voltage output from the reference voltage generation circuit 3 are compared by the comparator 4. The control circuit 5 controls the on / off ratio of the rectifying MOSFET 1 and the commutation MOSFET 2 according to the output (comparison result) of the comparator 4. When the rectifying MOSFET 1 is turned on and the commutation MOSFET 2 is turned off by the control of the control circuit 5, the input voltage V IN is supplied to the coil L1 and energy is accumulated in the coil L1, and the output voltage V OUT is loaded. (Not shown). When the rectifying MOSFET 1 is turned off and the commutation MOSFET 2 is turned on under the control of the control circuit 5, the energy stored in the coil L1 is supplied to the load while the rectifying MOSFET 1 is turned on. By such an operation, the conventional synchronous rectification circuit shown in FIG. 8 stabilizes the output voltage V OUT .
JP 2005-198375 A

ＭＯＳＦＥＴの駆動損失は、オン状態で発生する導通損失と、オン状態からオフ状態あるいはオフ状態からオン状態に切り替わるときに発生するスイッチング損失とに大別することができる。図８に示す従来の同期整流型回路は、通常、整流用ＭＯＳＦＥＴ１のオン時間が短く、転流用ＭＯＳＦＥＴ２のオン時間が長くなり、負荷が軽くない場合、オン時間が短い整流用ＭＯＳＦＥＴ１はスイッチング損失が支配的になり、オン時間が長い転流用ＭＯＳＦＥＴ２は導通損失が支配的になる。   MOSFET drive loss can be broadly divided into conduction loss that occurs in the ON state and switching loss that occurs when the ON state is switched to the OFF state or from the OFF state to the ON state. In the conventional synchronous rectification type circuit shown in FIG. 8, the on-time of the rectification MOSFET 1 is usually short, the on-time of the commutation MOSFET 2 is long, and when the load is not light, the rectification MOSFET 1 having a short on-time has a switching loss. The commutation MOSFET 2 that becomes dominant and has a long on-time has a dominant conduction loss.

ＭＯＳＦＥＴの導通損失はＭＯＳＦＥＴのオン抵抗に比例し、ＭＯＳＦＥＴのスイッチング損失はＭＯＳＦＥＴの帰還容量に比例する。したがって、導通損失が支配的である転流用ＭＯＳＦＥＴ２にはオン抵抗の小さい素子が用いられる。   MOSFET conduction loss is proportional to MOSFET on-resistance, and MOSFET switching loss is proportional to MOSFET feedback capacitance. Therefore, an element having a low on-resistance is used for the commutation MOSFET 2 in which conduction loss is dominant.

しかしながら、一般にＭＯＳＦＥＴには、オン抵抗の小さい素子は帰還容量が大きく、帰還容量の小さい素子はオン抵抗が大きいという関係がある。すなわち、ＭＯＳＦＥＴのオン抵抗と帰還容量にはトレードオフの関係がある。このため、転流用ＭＯＳＦＥＴ２のオン時間が短い場合もしくは負荷が軽い場合、すなわち転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合、転流用ＭＯＳＦＥＴ２をスイッチング動作させる事により転流用ＭＯＳＦＥＴ２の駆動損失が大きくなり、消費電流が増加するという問題があった。   However, in general, a MOSFET has a relationship that an element having a small on-resistance has a large feedback capacitance, and an element having a small feedback capacitance has a large on-resistance. That is, there is a trade-off relationship between the on-resistance and the feedback capacitance of the MOSFET. Therefore, when the on-time of the commutation MOSFET 2 is short or when the load is light, that is, when the switching loss is dominant in the commutation MOSFET 2, the driving loss of the commutation MOSFET 2 is increased by switching the commutation MOSFET 2. There was a problem that current consumption increased.

本発明は、上記の問題点に鑑み、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を提供することを目的とする。   In view of the above-described problems, an object of the present invention is to provide a synchronous rectifier circuit capable of reducing power consumption and an electronic device including the same.

上記目的を達成するために本発明に係る同期整流回路は、整流用スイッチ素子と、転流用ＭＯＳＦＥＴと、前記整流用スイッチ素子及び前記転流用ＭＯＳＦＥＴをオン／オフ制御する制御手段と、フライホィールダイオードと、前記転流用ＭＯＳＦＥＴを強制的にオフにする転流用ＭＯＳＦＥＴオフ手段とを備え、前記整流用スイッチ素子がオフであって、前記転流用ＭＯＳＦＥＴが前記転流用ＭＯＳＦＥＴオフ手段により強制的にオフになっているときに、前記フライホィールダイオードがオンになるようにしている。   In order to achieve the above object, a synchronous rectifier circuit according to the present invention includes a rectifying switch element, a commutation MOSFET, control means for controlling on / off of the rectifying switch element and the commutation MOSFET, and a flywheel diode. And a commutation MOSFET off means for forcibly turning off the commutation MOSFET, wherein the rectifying switch element is off, and the commutation MOSFET is forcibly turned off by the commutation MOSFET off means. The flywheel diode is turned on.

これにより、前記転流用ＭＯＳＦＥＴにおいてスイッチング損失が支配的になる場合に、前記転流用ＭＯＳＦＥＴを強制的にオフにして前記フライホイールダイオードをオンすることが可能であるので、低消費電力化を図ることができる。   As a result, when the switching loss becomes dominant in the commutation MOSFET, it is possible to forcibly turn off the commutation MOSFET and turn on the flywheel diode. Can do.

また、前記同期整流回路の入力電圧を検出する入力電圧検出手段を備え、前記入力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。   In addition, input voltage detection means for detecting the input voltage of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the input voltage detection means. May be.

また、前記同期整流回路の出力電圧を検出する出力電圧検出手段を備え、前記出力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。   Further, output voltage detection means for detecting the output voltage of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the output voltage detection means. May be.

また、前記整流用スイッチ素子のオンデューティを検出するデューティ検出手段を備え、前記デューティ検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。   In addition, duty detection means for detecting the on-duty of the rectifying switch element is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the duty detection means. Also good.

また、前記転流用ＭＯＳＦＥＴオフ手段が外部信号に応じて前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。さらに、前記外部信号が二つの信号から構成されるようにしてもよい。   The commutation MOSFET off means may forcibly turn off the commutation MOSFET according to an external signal. Further, the external signal may be composed of two signals.

また、前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにするようにしてもよい。   In addition, input current detection means for detecting the input current of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the input current detection means. May be.

また、上記各構成の同期整流回路において、少なくとも前記整流用スイッチ素子と、前記転流用ＭＯＳＦＥＴと、前記制御手段と、前記転流用ＭＯＳＦＥＴオフ手段とを一つの半導体パッケージに搭載するようにしてもよい。   In the synchronous rectifier circuit having the above-described configurations, at least the rectifying switch element, the commutation MOSFET, the control unit, and the commutation MOSFET off unit may be mounted in one semiconductor package. .

また、本発明に係る同期整流回路を電子機器に搭載することにより、当該電子機器の低消費電力化を図ることができる。   In addition, by mounting the synchronous rectifier circuit according to the present invention on an electronic device, the power consumption of the electronic device can be reduced.

本発明によると、転流用ＭＯＳＦＥＴにおいてスイッチング損失が支配的になる場合に、転流用ＭＯＳＦＥＴを強制的にオフにしてフライホイールダイオードをオンすることが可能であるので、低消費電力化を図ることができる同期整流回路及びこれを備えた電子機器を実現することができる。   According to the present invention, when the switching loss is dominant in the commutation MOSFET, it is possible to forcibly turn off the commutation MOSFET and turn on the flywheel diode, thereby reducing power consumption. A synchronous rectifier circuit and an electronic device including the same can be realized.

本発明の実施形態について図面を参照して以下に説明する。まず、本発明の第一実施形態について説明する。本発明の第一実施形態に係る同期整流回路の構成を図１に示す。図１に示す同期整流回路は、転流用のフライホイールダイオードＤ１と、半導体パッケージ１０１と、コイルＬ１と、抵抗Ｒ１及びＲ２と、コンデンサＣ１とによって構成され、直流電圧源８からの入力電圧ＶINを入力し、出力電圧ＶOUTを出力する。 Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment of the present invention will be described. The configuration of the synchronous rectifier circuit according to the first embodiment of the present invention is shown in FIG. The synchronous rectifier circuit shown in FIG. 1 includes a commutation flywheel diode D1, a semiconductor package 101, a coil L1, resistors R1 and R2, and a capacitor C1, and an input voltage V IN from a DC voltage source 8. And output the output voltage V OUT .

半導体パッケージ１０１は、整流用ＭＯＳＦＥＴ１と、転流用ＭＯＳＦＥＴ２と、基準電圧発生回路３と、比較器４と、制御回路５と、制御用電源６と、ＯＮ／ＯＦＦ回路７と、転流用ＭＯＳＦＥＴオフ回路９と、入力電圧端子Ｔ１と、スイッチ電圧端子Ｔ２と、フィードバック端子Ｔ３と、グランド端子Ｔ４と、ＯＮ／ＯＦＦ制御信号端子Ｔ５とを備えている。   The semiconductor package 101 includes a rectification MOSFET 1, a commutation MOSFET 2, a reference voltage generation circuit 3, a comparator 4, a control circuit 5, a control power supply 6, an ON / OFF circuit 7, and a commutation MOSFET off circuit. 9, an input voltage terminal T1, a switch voltage terminal T2, a feedback terminal T3, a ground terminal T4, and an ON / OFF control signal terminal T5.

直流電圧源８の負極はグランドに接続され、直流電圧源８の正極は入力電圧端子Ｔ１を介して制御用電源６と整流用ＭＯＳＦＥＴ１のソースとに接続される。整流用ＭＯＳＦＥＴ１のドレインと転流用ＭＯＳＦＥＴ２のドレインとはスイッチ電圧端子Ｔ２を介してコイルＬ１の一端とフライホイールダイオードＤ１のカソードとに接続される。また、転流用ＭＯＳＦＥＴ２のソースとフライホイールダイオードＤ１のアノードはグランドに接続される。   The negative electrode of the DC voltage source 8 is connected to the ground, and the positive electrode of the DC voltage source 8 is connected to the control power source 6 and the source of the rectifying MOSFET 1 via the input voltage terminal T1. The drain of the rectifying MOSFET 1 and the drain of the commutating MOSFET 2 are connected to one end of the coil L1 and the cathode of the flywheel diode D1 via the switch voltage terminal T2. The source of the commutation MOSFET 2 and the anode of the flywheel diode D1 are connected to the ground.

コイルＬ１の他端は抵抗Ｒ１の一端とコンデンサＣ１の一端とに接続される。抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続され、コンデンサＣ１の他端は直接グランドに接続される。   The other end of the coil L1 is connected to one end of the resistor R1 and one end of the capacitor C1. The other end of the resistor R1 is connected to the ground via the resistor R2, and the other end of the capacitor C1 is directly connected to the ground.

比較器４の非反転入力端子はフィードバック端子Ｔ３を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、比較器４の反転入力端子は基準電圧発生回路３に接続される。制御回路５は、比較器４、ＯＮ／ＯＦＦ回路７、及び転流用ＭＯＳＦＥＴオフ回路９それぞれから信号を入力し、それらの入力信号に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とをオン／オフ制御する。また、ＯＮ／ＯＦＦ回路７は、ＯＮ／ＯＦＦ制御信号端子Ｔ５に接続されている。   The non-inverting input terminal of the comparator 4 is connected to a connection point between the resistors R1 and R2 via the feedback terminal T3, and the inverting input terminal of the comparator 4 is connected to the reference voltage generating circuit 3. The control circuit 5 receives signals from the comparator 4, the ON / OFF circuit 7, and the commutation MOSFET off circuit 9, and performs on / off control of the rectification MOSFET 1 and the commutation MOSFET 2 in accordance with these input signals. . The ON / OFF circuit 7 is connected to the ON / OFF control signal terminal T5.

なお、制御用電圧源６は半導体パッケージ１０１内の各回路に直流電圧を供給し、グランド端子Ｔ４は半導体パッケージ１０１内の各回路のグランドに接続されている。   The control voltage source 6 supplies a DC voltage to each circuit in the semiconductor package 101, and the ground terminal T4 is connected to the ground of each circuit in the semiconductor package 101.

出力電圧ＶOUTが抵抗Ｒ１及びＲ２から成る出力電圧検出回路によって検出され、当該出力電圧検出回路の検出結果と基準電圧発生回路３から出力される基準電圧とが比較器４によって比較される。制御回路５は、比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御する。制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオンし、転流用ＭＯＳＦＥＴ２がオフしているときは、入力電圧ＶINをコイルＬ１に供給してコイルＬ１にエネルギーを溜めながら、出力電圧ＶOUTを負荷（不図示）へ供給する。そして、制御回路５の制御により、整流用ＭＯＳＦＥＴ１がオフし、転流用ＭＯＳＦＥＴ２がオンしているときは、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーを負荷へ供給する。このような動作により、図１に示す同期整流型回路は、出力電圧ＶOUTの安定化を図っている。 The output voltage V OUT is detected by an output voltage detection circuit comprising resistors R 1 and R 2, and the detection result of the output voltage detection circuit and the reference voltage output from the reference voltage generation circuit 3 are compared by the comparator 4. The control circuit 5 controls the on / off ratio of the rectifying MOSFET 1 and the commutation MOSFET 2 according to the output (comparison result) of the comparator 4. When the rectifying MOSFET 1 is turned on and the commutation MOSFET 2 is turned off by the control of the control circuit 5, the input voltage V IN is supplied to the coil L1 and energy is accumulated in the coil L1, and the output voltage V OUT is loaded. (Not shown). When the rectifying MOSFET 1 is turned off and the commutation MOSFET 2 is turned on under the control of the control circuit 5, the energy stored in the coil L1 is supplied to the load while the rectifying MOSFET 1 is turned on. With such an operation, the synchronous rectification circuit shown in FIG. 1 stabilizes the output voltage V OUT .

ここで、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されている場合、制御回路５は、整流用ＭＯＳＦＥＴ１の状態にかかわらず転流用ＭＯＳＦＥＴ２をオフ状態に保持する。この場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合に、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。   Here, when a signal for forcibly turning off the commutation MOSFET 2 is output from the commutation MOSFET off circuit 9, the control circuit 5 turns off the commutation MOSFET 2 regardless of the state of the rectification MOSFET 1. Hold. In this case, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and the energy stored in the coil L1 while the rectifying MOSFET 1 is on is loaded through the flywheel diode D1 (not shown). ). Therefore, when switching loss becomes dominant in the commutation MOSFET 2, a signal for forcibly turning off the commutation MOSFET 2 is output from the commutation MOSFET off circuit 9, thereby reducing power consumption. Can be achieved.

また、ＯＮ／ＯＦＦ回路７から整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力及び転流用ＭＯＳＦＥＴオフ回路９の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。   When a signal for turning off the rectification MOSFET 1 and the commutation MOSFET 2 is output from the ON / OFF circuit 7, the control circuit 5 relates to the output of the comparator 4 and the output of the commutation MOSFET off circuit 9. First, the rectifying MOSFET 1 and the commutation MOSFET 2 are held in the OFF state.

次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係る同期整流回路の構成を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a second embodiment of the present invention will be described. FIG. 2 shows the configuration of the synchronous rectifier circuit according to the second embodiment of the present invention. 2 that are the same as those in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.

図２に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０２に置換した構成である。半導体パッケージ１０２は、半導体パッケージ１０１に入力電圧検出回路１０を新たに付加した構成である。   The synchronous rectifier circuit shown in FIG. 2 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 102 has a configuration in which the input voltage detection circuit 10 is newly added to the semiconductor package 101.

入力電圧検出回路１０は、入力電圧ＶINを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、入力電圧検出回路１０の検出結果に基づいて、入力電圧ＶINが予め設定した閾値（ＶTH1）より低い場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、入力電圧ＶINが予め設定した閾値より低い場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。 The input voltage detection circuit 10 detects the input voltage V IN and outputs the detection result to the commutation MOSFET off circuit 9. The commutation MOSFET off circuit 9 is a signal for forcibly turning off the commutation MOSFET 2 based on the detection result of the input voltage detection circuit 10 when the input voltage VIN is lower than a preset threshold value (V TH1 ). Is output. Thus, when the input voltage V IN is lower than a preset threshold value, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and is stored in the coil L1 while the rectifying MOSFET 1 is turned on. The energy is supplied to a load (not shown) through the flywheel diode D1.

入力電圧ＶINが低い場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、入力電圧ＶINが予め設定した閾値より低い場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図２に示す同期整流回路は、低消費電力化を図ることができる。 When the input voltage V IN is low, when the on / off ratio control of the commutation MOSFET 2 according to the output (comparison result) of the comparator 4 is performed, the on time of the commutation MOSFET 2 is shortened, and the switching loss in the commutation MOSFET 2 Since the drive loss of the commutation MOSFET 2 becomes large, it is more efficient to turn off the commutation MOSFET 2 and turn on the flywheel diode D1 than to drive the commutation MOSFET 2 to be switched. Therefore, the synchronous rectifier circuit shown in FIG. 2 that turns off the commutation MOSFET 2 and turns on the flywheel diode D1 when the input voltage V IN is lower than a preset threshold value can reduce power consumption.

次に、本発明の第三実施形態について説明する。本発明の第三実施形態に係る同期整流回路の構成を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a third embodiment of the present invention will be described. The configuration of the synchronous rectifier circuit according to the third embodiment of the present invention is shown in FIG. In FIG. 3, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

図３に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０３に置換した構成である。半導体パッケージ１０３は、半導体パッケージ１０１に出力電圧検出回路１１及び出力電圧端子Ｔ６を新たに付加した構成である。出力電圧検出回路１１は出力電圧端子Ｔ６を介してコイルＬ１の他端に接続されている。   The synchronous rectifier circuit shown in FIG. 3 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 103 has a configuration in which an output voltage detection circuit 11 and an output voltage terminal T6 are newly added to the semiconductor package 101. The output voltage detection circuit 11 is connected to the other end of the coil L1 via the output voltage terminal T6.

出力電圧検出回路１１は、出力電圧ＶOUTを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、出力電圧検出回路１１の検出結果に基づいて、出力電圧ＶOUTが予め設定した閾値（ＶTH2）より高い場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、出力電圧ＶOUTが予め設定した閾値より高い場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。 The output voltage detection circuit 11 detects the output voltage V OUT and outputs the detection result to the commutation MOSFET off circuit 9. The commutation MOSFET off circuit 9 is a signal for forcibly turning off the commutation MOSFET 2 when the output voltage VOUT is higher than a preset threshold value (V TH2 ) based on the detection result of the output voltage detection circuit 11. Is output. As a result, when the output voltage V OUT is higher than a preset threshold value, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on and is stored in the coil L1 while the rectifying MOSFET 1 is turned on. The energy is supplied to a load (not shown) through the flywheel diode D1.

出力電圧ＶOUTが高い場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、出力電圧ＶOUTが予め設定した閾値より高い場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図３に示す同期整流回路は、低消費電力化を図ることができる。 When the output voltage V OUT is high, when the on / off ratio control of the commutation MOSFET 2 according to the output (comparison result) of the comparator 4 is performed, the on time of the commutation MOSFET 2 is shortened, and the switching loss in the commutation MOSFET 2 Since the drive loss of the commutation MOSFET 2 becomes large, it is more efficient to turn off the commutation MOSFET 2 and turn on the flywheel diode D1 than to drive the commutation MOSFET 2 to be switched. Therefore, the synchronous rectifier circuit shown in FIG. 3 that turns off the commutation MOSFET 2 and turns on the flywheel diode D1 when the output voltage V OUT is higher than a preset threshold value can reduce power consumption.

なお、図３の構成では、出力電圧検出回路１１が出力電圧端子Ｔ６を介してコイルＬ１の他端に接続されているが、出力電圧端子Ｔ６を設けずに出力電圧検出回路１１がフィードバック端子Ｔ３を介して抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、出力電圧検出回路１１が抵抗Ｒ１と抵抗Ｒ２との接続点電圧から間接的に出力電圧ＶOUTを検出する構成にしてもよい。 In the configuration of FIG. 3, the output voltage detection circuit 11 is connected to the other end of the coil L1 via the output voltage terminal T6. However, the output voltage detection circuit 11 is not provided with the output voltage terminal T6 and the feedback voltage T3. The output voltage detection circuit 11 may indirectly detect the output voltage V OUT from the connection point voltage between the resistor R1 and the resistor R2.

次に、本発明の第四実施形態について説明する。本発明の第四実施形態に係る同期整流回路の構成を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a fourth embodiment of the present invention will be described. FIG. 4 shows the configuration of the synchronous rectifier circuit according to the fourth embodiment of the present invention. 4 that are the same as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

図４に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０４に置換した構成である。半導体パッケージ１０４は、半導体パッケージ１０１にデューティ検出回路１２を新たに付加した構成である。   The synchronous rectifier circuit shown in FIG. 4 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 104 has a configuration in which a duty detection circuit 12 is newly added to the semiconductor package 101.

デューティ検出回路１２は、比較器４の出力から間接的に整流用ＭＯＳＦＥＴ１のオンデューティを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、デューティ検出回路１２の検出結果に基づいて、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値（ＶTH3）より大きい場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値より大きい場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。 The duty detection circuit 12 indirectly detects the on-duty of the rectifying MOSFET 1 from the output of the comparator 4 and outputs the detection result to the commutation MOSFET off circuit 9. The commutation MOSFET off circuit 9 indicates that the commutation MOSFET 2 is forcibly turned off based on the detection result of the duty detection circuit 12 when the on-duty of the rectification MOSFET 1 is larger than a preset threshold value (V TH3 ). Output a signal. Thereby, when the on-duty of the rectifying MOSFET 1 is larger than a preset threshold, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and the coil L1 is turned on while the rectifying MOSFET 1 is turned on. The energy stored in is supplied to a load (not shown) through the flywheel diode D1.

整流用ＭＯＳＦＥＴ１のオンデューティが大きい場合、比較器４の出力（比較結果）に応じた転流用ＭＯＳＦＥＴ２のオン、オフ比制御が行われると転流用ＭＯＳＦＥＴ２のオンする時間が短くなり、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、整流用ＭＯＳＦＥＴ１のオンデューティが予め設定した閾値より大きい場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図４に示す同期整流回路は、低消費電力化を図ることができる。   When the on-duty of the rectifying MOSFET 1 is large, when the on / off ratio control of the commutation MOSFET 2 according to the output (comparison result) of the comparator 4 is performed, the on-time of the commutation MOSFET 2 is shortened. Since the switching loss becomes dominant and the drive loss of the commutation MOSFET 2 increases, it is more efficient to turn off the commutation MOSFET 2 and turn on the flywheel diode D1 than to drive the commutation MOSFET 2 to be switched. Therefore, the synchronous rectification circuit shown in FIG. 4 that turns off the commutation MOSFET 2 and turns on the flywheel diode D1 when the on-duty of the rectification MOSFET 1 is larger than a preset threshold value can achieve low power consumption.

次に、本発明の第五実施形態について説明する。本発明の第五実施形態に係る同期整流回路の構成を図５に示す。なお、図５において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a fifth embodiment of the present invention will be described. FIG. 5 shows the configuration of the synchronous rectifier circuit according to the fifth embodiment of the present invention. 5 that are the same as those in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.

図５に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０５に置換した構成である。半導体パッケージ１０５は、半導体パッケージ１０１に外部信号検出回路１３及び外部信号端子Ｔ７を新たに付加した構成である。   The synchronous rectifier circuit shown in FIG. 5 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 105 has a configuration in which an external signal detection circuit 13 and an external signal terminal T7 are newly added to the semiconductor package 101.

外部信号検出回路１３は、所定の外部信号が外部信号端子Ｔ７に入力されているか否かを検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、外部信号検出回路１３の検出結果に基づいて、所定の外部信号が外部信号端子Ｔ７に入力されている場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、所定の外部信号が外部信号端子Ｔ７に入力されている場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合（例えば負荷が軽い場合）に、所定の外部信号を外部信号端子Ｔ７に入力し、転流用ＭＯＳＦＥＴオフ回路９から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。   The external signal detection circuit 13 detects whether or not a predetermined external signal is input to the external signal terminal T7, and outputs the detection result to the commutation MOSFET off circuit 9. The commutation MOSFET off circuit 9 outputs a signal for forcibly turning off the commutation MOSFET 2 when a predetermined external signal is input to the external signal terminal T7 based on the detection result of the external signal detection circuit 13. Output. Thus, when a predetermined external signal is input to the external signal terminal T7, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and the rectifying MOSFET 1 is turned on while the rectifying MOSFET 1 is turned on. The energy stored in L1 is supplied to a load (not shown) through the flywheel diode D1. Therefore, when the switching loss becomes dominant in the commutation MOSFET 2 (for example, when the load is light), a predetermined external signal is input to the external signal terminal T7, and the commutation MOSFET 2 is forcibly forced from the commutation MOSFET off circuit 9. Power consumption can be reduced by outputting a signal to turn off.

次に、本発明の第六実施形態について説明する。本発明の第六実施形態に係る同期整流回路の構成を図６に示す。なお、図６において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a sixth embodiment of the present invention will be described. FIG. 6 shows the configuration of the synchronous rectifier circuit according to the sixth embodiment of the present invention. 6 that are the same as those in FIG. 1 are assigned the same reference numerals, and detailed descriptions thereof are omitted.

図６に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０６に置換した構成である。半導体パッケージ１０６は、半導体パッケージ１０１からＯＮ／ＯＦＦ回路７を取り除きＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４及び外部制御信号端子Ｔ８を新たに付加した構成である。   The synchronous rectifier circuit shown in FIG. 6 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 106 has a configuration in which the ON / OFF circuit 7 is removed from the semiconductor package 101 and an ON / OFF / commutation MOSFET off circuit 14 and an external control signal terminal T8 are newly added.

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号、外部制御信号端子Ｔ８に入力される信号がともにＨｉｇｈレベルの信号である場合、制御回路５は通常動作すなわち比較器４の出力（比較結果）に応じて整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２のオン、オフ比を制御し、整流用ＭＯＳＦＥＴ１と転流用ＭＯＳＦＥＴ２とを相補的にオン、オフさせる。   When both the signal input to the ON / OFF control signal terminal T5 and the signal input to the external control signal terminal T8 are high level signals, the control circuit 5 performs normal operation, that is, the output of the comparator 4 (comparison result). Accordingly, the on / off ratio of the rectifying MOSFET 1 and the commutation MOSFET 2 is controlled, and the rectifying MOSFET 1 and the commutation MOSFET 2 are turned on and off in a complementary manner.

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号がＨｉｇｈレベルの信号であって外部制御信号端子Ｔ８に入力される信号がＬｏｗレベルの信号である場合、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４は、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を制御回路５に出力する。これにより、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。したがって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になる場合（例えば負荷が軽い場合）に、ＯＮ／ＯＦＦ制御信号端子Ｔ５にＨｉｇｈレベルの信号を入力し、外部制御信号端子Ｔ８にＬｏｗレベルの信号を入力し、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４から転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号が出力されるようにすることによって、低消費電力化を図ることができる。   When the signal input to the ON / OFF control signal terminal T5 is a high level signal and the signal input to the external control signal terminal T8 is a low level signal, the ON / OFF and commutation MOSFET off circuit 14 is Then, a signal for forcibly turning off the commutation MOSFET 2 is output to the control circuit 5. As a result, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and the energy stored in the coil L1 while the rectifying MOSFET 1 is on is loaded through the flywheel diode D1 (not shown). ). Therefore, when the switching loss is dominant in the commutation MOSFET 2 (for example, when the load is light), a high level signal is input to the ON / OFF control signal terminal T5, and a low level signal is input to the external control signal terminal T8. By inputting and outputting a signal for forcibly turning off the commutation MOSFET 2 from the ON / OFF / commutation MOSFET off circuit 14, low power consumption can be achieved.

ＯＮ／ＯＦＦ制御信号端子Ｔ５に入力される信号、外部制御信号端子Ｔ８に入力される信号がともにＬｏｗレベルの信号である場合、ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路１４は、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号を制御回路５に出力する。整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフにする旨の信号が出力されている場合、制御回路５は、比較器４の出力にかかわらず、整流用ＭＯＳＦＥＴ１及び転流用ＭＯＳＦＥＴ２をオフ状態に保持する。   When both the signal input to the ON / OFF control signal terminal T5 and the signal input to the external control signal terminal T8 are low level signals, the ON / OFF / commutation MOSFET off circuit 14 includes the rectifying MOSFET 1 and the commutation MOSFET 1. A signal for turning off the diverting MOSFET 2 is output to the control circuit 5. When a signal to turn off the rectifying MOSFET 1 and the commutating MOSFET 2 is output, the control circuit 5 holds the rectifying MOSFET 1 and the commutating MOSFET 2 in the off state regardless of the output of the comparator 4.

次に、本発明の第七実施形態について説明する。本発明の第七実施形態に係る同期整流回路の構成を図７に示す。なお、図７において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。   Next, a seventh embodiment of the present invention will be described. FIG. 7 shows the configuration of the synchronous rectifier circuit according to the seventh embodiment of the present invention. In FIG. 7, the same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.

図７に示す同期整流回路は、図１に示す同期整流回路の半導体パッケージ１０１を半導体パッケージ１０７に置換した構成である。半導体パッケージ１０７は、半導体パッケージ１０１に入力電流検出回路１５を新たに付加した構成である。   The synchronous rectifier circuit shown in FIG. 7 has a configuration in which the semiconductor package 101 of the synchronous rectifier circuit shown in FIG. The semiconductor package 107 has a configuration in which an input current detection circuit 15 is newly added to the semiconductor package 101.

入力電流検出回路１５は、直流電圧源８から供給される入力電流を検出し、その検出結果を転流用ＭＯＳＦＥＴオフ回路９に出力する。転流用ＭＯＳＦＥＴオフ回路９は、入力電流検出回路１５の検出結果に基づいて、入力電流が予め設定した閾値（ＶTH4）より小さい場合、転流用ＭＯＳＦＥＴ２を強制的にオフにする旨の信号を出力する。これにより、入力電流が予め設定した閾値より小さい場合、整流用ＭＯＳＦＥＴ１がオフになると、転流用のフライホイールダイオードＤ１がオンになり、整流用ＭＯＳＦＥＴ１がオンしている間にコイルＬ１に溜めたエネルギーは、フライホイールダイオードＤ１を通じて負荷（不図示）へ供給される。 The input current detection circuit 15 detects the input current supplied from the DC voltage source 8 and outputs the detection result to the commutation MOSFET off circuit 9. The commutation MOSFET off circuit 9 outputs a signal to forcibly turn off the commutation MOSFET 2 when the input current is smaller than a preset threshold value (V TH4 ) based on the detection result of the input current detection circuit 15. To do. Thus, when the input current is smaller than a preset threshold value, when the rectifying MOSFET 1 is turned off, the commutation flywheel diode D1 is turned on, and the energy stored in the coil L1 while the rectifying MOSFET 1 is turned on. Is supplied to a load (not shown) through a flywheel diode D1.

入力電流が小さい場合、負荷が軽い状態であって、転流用ＭＯＳＦＥＴ２においてスイッチング損失が支配的になり、転流用ＭＯＳＦＥＴ２の駆動損失が大きくなるため、転流用ＭＯＳＦＥＴ２をスイッチング駆動させるよりも転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする方が高効率となる。したがって、入力電流が予め設定した閾値より小さい場合に転流用ＭＯＳＦＥＴ２をオフにしてフライホイールダイオードＤ１をオンする図７に示す同期整流回路は、低消費電力化を図ることができる。   When the input current is small, the load is light, the switching loss is dominant in the commutation MOSFET 2, and the driving loss of the commutation MOSFET 2 becomes large. It is more efficient to turn off and turn on the flywheel diode D1. Therefore, the synchronous rectifier circuit shown in FIG. 7 that turns off the commutating MOSFET 2 and turns on the flywheel diode D1 when the input current is smaller than a preset threshold value can achieve low power consumption.

なお、上述した第一〜第七実施形態において、各半導体パッケージ１０１〜１０７は、汎用パッケージ（例えばSOP-8）であることが望ましい。また、本発明に係る同期整流回路を電子機器（例えば液晶ＴＶ）に搭載することにより、当該電子機器の低消費電力化を図ることができる。ここで、図１〜図７に示す同期整流回路を電子機器に搭載した場合、当該同期整流回路は当該電子機器に内蔵されるスイッチングレギュレータとして機能する。   In the first to seventh embodiments described above, each of the semiconductor packages 101 to 107 is desirably a general-purpose package (for example, SOP-8). In addition, by mounting the synchronous rectifier circuit according to the present invention on an electronic device (for example, a liquid crystal TV), the power consumption of the electronic device can be reduced. Here, when the synchronous rectification circuit illustrated in FIGS. 1 to 7 is mounted on an electronic device, the synchronous rectification circuit functions as a switching regulator built in the electronic device.

は、本発明の第一実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 1st embodiment of this invention. は、本発明の第二実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 2nd embodiment of this invention. は、本発明の第三実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectification circuit which concerns on 3rd embodiment of this invention. は、本発明の第四実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 4th embodiment of this invention. は、本発明の第五実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 5th embodiment of this invention. は、本発明の第六実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 6th embodiment of this invention. は、本発明の第七実施形態に係る同期整流回路の構成を示す図である。These are figures which show the structure of the synchronous rectifier circuit which concerns on 7th embodiment of this invention. は、従来の同期整流型回路の一構成例を示す図である。These are figures which show the example of 1 structure of the conventional synchronous rectification type | mold circuit.

符号の説明Explanation of symbols

１ 整流用ＭＯＳＦＥＴ
２ 転流用ＭＯＳＦＥＴ
３ 基準電圧発生回路
４ 比較器
５ 制御回路
６ 制御用電源
７ ＯＮ／ＯＦＦ回路
８ 直流電圧源
９ 転流用ＭＯＳＦＥＴ用オフ回路
１０ 入力電圧検出回路
１１ 出力電圧検出回路
１２ デューティ検出回路
１３ 外部信号検出回路
１４ ＯＮ／ＯＦＦ兼転流用ＭＯＳＦＥＴオフ回路
１５ 入力電流検出回路
１０１〜１０７ 半導体パッケージ
Ｃ１ コンデンサ
Ｌ１ コイル
Ｒ１、Ｒ２ 抵抗
Ｔ１ 入力電圧端子
Ｔ２ スイッチ電圧端子
Ｔ３ フィードバック端子
Ｔ４ グランド端子
Ｔ５ ＯＮ／ＯＦＦ制御信号端子
Ｔ６ 出力電圧端子
Ｔ７ 外部信号端子
Ｔ８ 外部制御信号端子 1 MOSFET for rectification
2 MOSFET for commutation
3 Reference Voltage Generation Circuit 4 Comparator 5 Control Circuit 6 Control Power Supply 7 ON / OFF Circuit 8 DC Voltage Source 9 Commutation MOSFET Off Circuit 10 Input Voltage Detection Circuit 11 Output Voltage Detection Circuit 12 Duty Detection Circuit 13 External Signal Detection Circuit 14 ON / OFF / commutation MOSFET off circuit 15 Input current detection circuit 101-107 Semiconductor package C1 Capacitor L1 Coil R1, R2 Resistance T1 Input voltage terminal T2 Switch voltage terminal T3 Feedback terminal T4 Ground terminal T5 ON / OFF control signal terminal T6 Output voltage terminal T7 External signal terminal T8 External control signal terminal

Claims (9)

整流用スイッチ素子と、転流用ＭＯＳＦＥＴと、前記整流用スイッチ素子及び前記転流用ＭＯＳＦＥＴをオン／オフ制御する制御手段と、フライホィールダイオードと、前記転流用ＭＯＳＦＥＴにおいてスイッチング損失が支配的になる場合に前記転流用ＭＯＳＦＥＴを強制的にオフにする転流用ＭＯＳＦＥＴオフ手段とを備え、
前記整流用スイッチ素子がオフであって、前記転流用ＭＯＳＦＥＴが前記転流用ＭＯＳＦＥＴオフ手段により強制的にオフになっているときに、前記フライホィールダイオードがオンになることを特徴とする同期整流回路。 When switching loss becomes dominant in the rectifying switch element, the commutation MOSFET, the control means for controlling on / off of the rectifying switch element and the commutation MOSFET, the flywheel diode, and the commutation MOSFET. A commutation MOSFET off means for forcibly turning off the commutation MOSFET,
The synchronous rectifier circuit is characterized in that the flywheel diode is turned on when the rectifying switch element is off and the commutation MOSFET is forcibly turned off by the commutation MOSFET off means. . 前記同期整流回路の入力電圧を検出する入力電圧検出手段を備え、前記入力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。   The input voltage detecting means for detecting the input voltage of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the input voltage detection means. The synchronous rectifier circuit described. 前記同期整流回路の出力電圧を検出する出力電圧検出手段を備え、前記出力電圧検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。   The output voltage detection means for detecting the output voltage of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the output voltage detection means. The synchronous rectifier circuit described. 前記整流用スイッチ素子のオンデューティを検出するデューティ検出手段を備え、前記デューティ検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。   The duty detection means for detecting an on-duty of the rectifying switch element is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to a detection result of the duty detection means. Synchronous rectifier circuit. 前記転流用ＭＯＳＦＥＴオフ手段が外部信号に応じて前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。   The synchronous rectifier circuit according to claim 1, wherein the commutation MOSFET off means forcibly turns off the commutation MOSFET according to an external signal. 前記外部信号が二つの信号である請求項５に記載の同期整流回路。   The synchronous rectifier circuit according to claim 5, wherein the external signal is two signals. 前記同期整流回路の入力電流を検出する入力電流検出手段を備え、前記入力電流検出手段の検出結果に応じて前記転流用ＭＯＳＦＥＴオフ手段が前記転流用ＭＯＳＦＥＴを強制的にオフにする請求項１に記載の同期整流回路。   The input current detecting means for detecting the input current of the synchronous rectifier circuit is provided, and the commutation MOSFET off means forcibly turns off the commutation MOSFET according to the detection result of the input current detection means. The synchronous rectifier circuit described. 少なくとも前記整流用スイッチ素子と、前記転流用ＭＯＳＦＥＴと、前記制御手段と、前記転流用ＭＯＳＦＥＴオフ手段とを一つの半導体パッケージに搭載した請求項１〜７のいずれかに記載の同期整流回路。   The synchronous rectifier circuit according to claim 1, wherein at least the rectifying switch element, the commutation MOSFET, the control unit, and the commutation MOSFET off unit are mounted in one semiconductor package. 請求項１〜８のいずれかに記載の同期整流回路を備えることを特徴とする電子機器。
An electronic apparatus comprising the synchronous rectifier circuit according to claim 1.
JP2006003894A 2006-01-11 2006-01-11 Synchronous rectifier circuit Expired - Fee Related JP4777071B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003894A JP4777071B2 (en) 2006-01-11 2006-01-11 Synchronous rectifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003894A JP4777071B2 (en) 2006-01-11 2006-01-11 Synchronous rectifier circuit

Publications (2)

Publication Number Publication Date
JP2007189778A JP2007189778A (en) 2007-07-26
JP4777071B2 true JP4777071B2 (en) 2011-09-21

Family

ID=38344568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003894A Expired - Fee Related JP4777071B2 (en) 2006-01-11 2006-01-11 Synchronous rectifier circuit

Country Status (1)

Country Link
JP (1) JP4777071B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229194A (en) * 2008-12-24 2011-11-10 Oita Univ Switching power supply, and electronic circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252971A (en) * 2001-02-26 2002-09-06 Tdk Corp Switching power unit
JP4984569B2 (en) * 2005-03-18 2012-07-25 富士通株式会社 Switching converter

Also Published As

Publication number Publication date
JP2007189778A (en) 2007-07-26

Similar Documents

Publication Publication Date Title
JP6433652B2 (en) Power supply device and electrical equipment
JP4481879B2 (en) Switching power supply
KR100903040B1 (en) High-efficiency electric power supply circuit and electronic device having the same
JP2011061913A (en) Switching power supply device and semiconductor device therefor
JP2006320042A (en) Boost converter
US8410765B2 (en) Pulse modulation circuit and method
JP5839863B2 (en) STEP-DOWN SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP2017070028A (en) Semiconductor device
JP2007135287A (en) Dc-dc converter
US8912782B2 (en) DC-to-DC converter
JP4777071B2 (en) Synchronous rectifier circuit
US9362836B2 (en) Circuit for driving synchronous rectifier and power supply apparatus including the same
US8213196B2 (en) Power supply circuit with protecting circuit having switch element for protecting pulse width modulation circuit
US10284085B2 (en) Switching regulator
JP2007329996A (en) Switching power supply device
JP2008271758A (en) Dc-dc converter
JP2006129547A (en) Switching power supply device
US20140028275A1 (en) Voltage converting apparatus
JP2015154682A (en) Dc/dc converter
JP5594526B2 (en) Switching power supply circuit
EP2490326B1 (en) DC/DC converter with standby mode operation
CN109287041B (en) Protection circuit, LED drive control chip, LED drive control circuit, circuit protection method and LED drive method
JP2006353047A (en) Power supply system
JP4955454B2 (en) Switching power supply control circuit and switching power supply using the same
JP2010273499A (en) Synchronous rectifying circuit and electronic apparatus with the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees