JP4776829B2 - Self-luminous device - Google Patents

Self-luminous device Download PDF

Info

Publication number
JP4776829B2
JP4776829B2 JP2001268299A JP2001268299A JP4776829B2 JP 4776829 B2 JP4776829 B2 JP 4776829B2 JP 2001268299 A JP2001268299 A JP 2001268299A JP 2001268299 A JP2001268299 A JP 2001268299A JP 4776829 B2 JP4776829 B2 JP 4776829B2
Authority
JP
Japan
Prior art keywords
self
light
video signal
pixel
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001268299A
Other languages
Japanese (ja)
Other versions
JP2002175041A5 (en
JP2002175041A (en
Inventor
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001268299A priority Critical patent/JP4776829B2/en
Publication of JP2002175041A publication Critical patent/JP2002175041A/en
Publication of JP2002175041A5 publication Critical patent/JP2002175041A5/ja
Application granted granted Critical
Publication of JP4776829B2 publication Critical patent/JP4776829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/048Preventing or counteracting the effects of ageing using evaluation of the usage time

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、自発光装置、特にアクティブマトリクス型自発光装置に関する。その中で特に、画素部に有機エレクトロルミネッセンス(EL)素子を始めとする自発光素子を用いたアクティブマトリクス型自発光装置に関する。
【0002】
【従来の技術】
近年、ガラス基板上等の絶縁体上に半導体薄膜を形成した自発光装置、特にTFTを用いたアクティブマトリクス型自発光装置の普及が顕著となっている。TFTを使用したアクティブマトリクス型自発光装置は、マトリクス状に配置された画素部に数十万から数百万のTFTを有しており、各画素の電荷を制御することによって画像の表示を行っている。
【0003】
さらに最近の技術として、画素を構成する画素TFTの他に、画素部の周辺にTFTを用いて駆動回路を同時形成するポリシリコンTFTに関する技術が発展してきており、装置の小型化、低消費電力化に大いに貢献し、それに伴って、近年その応用分野の拡大が著しいモバイル機器の表示部等に、自発光装置は不可欠なデバイスとなってきている。
【0004】
また、LCD(液晶ディスプレイ)に替わるフラットディスプレイとして、有機EL等の自発光材料を応用した自発光装置が注目を集めており、活発な研究が行われている。
【0005】
図15(A)に、通常の自発光装置の概略を示す。本明細書においては、自発光素子の例として、有機EL(以降、単にELと記す)を用いて説明する。絶縁体(例えばガラス等)の基板1501の中央に画素部1504が配置されている。画素部1504には、ソース信号線、ゲート信号線に加え、EL素子に電流を供給するための電流供給線1505が配置されている。画素部1504の上側には、ソース信号線を制御するための、ソース信号線駆動回路1502が、画素部1504の左右には、ゲート信号線を制御するための、ゲート信号線駆動回路1503が配置されている。なお、図15(A)においては、ゲート信号線駆動回路1503は、画素部の左右両側に配置されているが、これは片側のみに配置しても良い。ただし、両側配置とすることにより、駆動効率、信頼性の面から見て望ましい。ソース信号線駆動回路1502およびゲート信号線駆動回路1503への信号の入力は、外部からフレキシブルプリント基板(Flexible Print Circuit:FPC)1506を経て行われる。
【0006】
図15(A)内、点線枠1500で囲まれた部分の拡大図を図15(B)に示す。画素部は、この図に示すように各画素がマトリクス状に配置されている。図15(B)中、さらに点線枠1510で囲まれた部分が1画素であり、ソース信号線1511、ゲート信号線1512、電流供給線1513、スイッチング用TFT1514、EL駆動用TFT1515、保持容量1516、EL素子1517等を有している。
【0007】
次に、同図15(B)を参照して、アクティブマトリクス型自発光装置の動作について説明する。まず、ゲート信号線1512が選択されると、スイッチング用TFT1514のゲート電極に電圧が印加され、スイッチング用TFT1514が導通状態になる。すると、ソース信号線1511の信号(電圧)が保持容量1516に蓄積される。保持容量1516の電圧は、EL駆動用TFT1515のゲート・ソース間電圧VGSとなるため、保持容量1516の電圧に応じた電流がEL駆動用TFT1515とEL素子1517に流れる。その結果、EL素子1517が発光する。
【0008】
EL素子1517の輝度、つまりEL素子1517を流れる電流量は、EL駆動用TFT1515のVGSによって制御出来る。VGSは、保持容量1516の電圧であり、それはソース信号線1511に入力される信号(電圧)である。つまり、ソース信号線1511に入力される信号(電圧)を制御することによって、EL素子1517の輝度を制御する。最後に、ゲート信号線1512を非選択状態にして、スイッチング用TFT1514のゲートを閉じ、スイッチング用TFT1514を非導通状態にする。その時、保持容量1516に蓄積された電荷は保持される。よって、EL駆動用TFT1515のVGSは、そのまま保持され、VGSに応じた電流が、EL駆動用TFT1515を経由してEL素子1517に流れ続ける。
【0009】
EL素子の駆動等に関しては、SID99 Digest : P372 :“Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT”、ASIA DISPLAY98 : P217 :“High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver”、Euro Display99 Late News : P27 :“3.8 Green OLED with Low Temperature Poly-Si TFT”などに報告されている。
【0010】
次に、EL素子1517の階調表示の方式について述べる。前述のような、EL駆動用TFT1515のゲート・ソース間電圧VGSによってEL素子1517の輝度を制御するアナログ階調方式は、EL駆動用TFT1515の電流特性のばらつきに弱いという欠点がある。つまり、EL駆動用TFT1515の電流特性が異なると、同じゲート電圧を印可しても、EL駆動用TFT1515とEL素子1517を流れる電流値が変わってしまう。その結果、EL素子1517の輝度、つまり階調が変わってしまう。
【0011】
そこで、EL駆動用TFT1515の特性ばらつきの影響を小さくし、均一な画面を得るために、デジタル階調方式と呼ぶ方式が考案されている。この方式は、EL駆動用TFT1515のゲート・ソース間電圧の絶対値|VGS|が点灯開始電圧以下の状態(ほとんど電流が流れない)と、輝度飽和電圧よりも大きい状態(最大に近い電流が流れている)、という2つの状態で階調を制御する方式である。この場合、EL駆動用TFT1515の|VGS|を輝度飽和電圧よりも十分大きくしておけば、EL駆動用TFT1515の電流特性がばらついても、電流値はIMAXに近くなる。よって、EL駆動用TFT1515のばらつきの影響を非常に小さく出来る。以上のように、ON状態(最大電流が流れているため明るい)とOFF状態(電流が流れないため暗い)の2つの状態で階調を制御するため、この方式はデジタル階調方式と呼ばれている。
【0012】
しかしながら、デジタル階調方式の場合、このままでは2階調しか表示できない。そこで、別の方式と組み合わせて、多階調化を図る技術が複数提案されている。
【0013】
多階調化を図る方式の一つとして、時間階調方式がある。時間階調方式とは、EL素子817が点灯している時間を制御して、その点灯時間の長短によって階調を出す方式である。つまり、1フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレーム期間の数や長さを制御して、階調を表現している。
【0014】
図9を参照する。図9は、時間階調方式のタイミングチャートを簡単に示している。フレーム周波数を60[Hz]とし、時間階調方式によって3ビットの階調を得る例である。
【0015】
図9(A)に示すように、1フレーム期間を、階調ビット数分のサブフレーム期間に分割する。ここでは3ビットであるので、3つのサブフレーム期間SF1〜SF3に分割している。1つのサブフレーム期間は、さらにアドレス期間(Ta#)とサステイン(点灯)期間(Ts#)に分けられる。SF1でのサステイン期間をTs1と呼ぶことにする。SF2、SF3の場合においても同様に、Ts2、Ts3と呼ぶことにする。アドレス期間Ta1〜Ta3は、それぞれ1フレーム分の映像信号を画素に書き込む期間であるので、いずれのサブフレーム期間においても長さが等しい。サステイン期間は、ここではTs1:Ts2:Ts3=22:21:20=4:2:1というように、2のべき乗の比を有する。ただし、サステイン期間の長さの比が、前述のように2のべき乗となっていなくても、階調の表現は可能である。
【0016】
階調表示の方法としては、Ts1からTs3までのサステイン(点灯)期間において、EL素子を点灯させるか点灯させないかのいずれかの状態に制御することにより、1フレーム期間内の総点灯時間の長短によって輝度を制御している。この例では、点灯するサステイン(点灯)期間の組み合わせにより、図9(B)に示すように、23=8通りの点灯時間の長さを決定することが出来るため、0(全黒表示)〜7(全白表示)までの8階調を表示できる。時間階調方式においては、以上のようにして階調表現を行う。もちろん、カラー表示の自発光装置においても、同様の階調表現が可能である。
【0017】
さらに階調数を増やす場合は、1フレーム期間の分割数を増やしていけばよい。1フレーム期間をn個のサブフレームに期間に分割した場合、サステイン(点灯)期間の長さの比率はTs1:Ts2:・・・・・Ts(n-1):Tsn=2(n-1):2(n-2):・・・・・21:20となり、2n通りの階調を表現することが可能となる。なお、サブフレーム期間の順番は、SF1〜SFnまでがランダムに現れるようにしても良い。
【0018】
【発明が解決しようとする課題】
ところで、EL素子等の自発光素子を用いた自発光装置に関する問題点について述べる。前述のように、EL素子が点灯している期間は、常に電流が供給され、EL素子内を電流が流れている。これにより、長時間の点灯によって、EL素子自体の性質が劣化し、これを原因として輝度特性が変化する。つまり、劣化したEL素子と劣化していないEL素子とでは、同じ電流供給源から同じ電圧で電流を供給したとしても、その輝度に差が生ずることになる。
【0019】
具体例を挙げて説明する。図10(A)は、自発光装置を用いた携帯端末機器等のディスプレイ画面であり、操作用のアイコン等1001が表示されている。通常、このような機器の用途では、図10(A)に示すような静止画表示の割合が大きい。このとき、背景よりも明るい色(階調)でアイコン等が表示されているとすると、アイコン等が表示されている部分の画素におけるEL素子は、背景表示部分のEL素子よりも長い時間点灯していることになるため、より速く劣化が進行する。
【0020】
このような条件でEL素子の劣化が進行したとする。劣化後の自発光装置の表示例を図10(B)(C)に示す。まず、図10(B)のような黒表示の場合であるが、EL素子を始めとする自発光素子は、素子に電圧が印加されていない状態で黒を表現することになるので、黒表示の時には劣化は問題とはなりにくい。しかし、白表示の場合には、長時間の点灯によって劣化したEL素子(この場合はアイコン等を表示していた部分のEL素子)においては、同じ電流を供給したとしても、図10(C)において1011で示すように、輝度が不足してムラが生ずる。
【0021】
この輝度ムラを解決するには、劣化したEL素子に印加する電圧を上げる方法があるが、通常、自発光装置においては電流供給線は単一配線で構成されており、また、マトリクス状に配置された中での特定の1画素におけるEL素子への印加電圧を変えるための回路を画素部で構成するのは容易でない。さらに、前述のように、EL駆動用TFTのばらつき等があるため、このような補正方法は望ましいとは言えない。
【0022】
また、カラー表示の自発光装置においては、R,G、Bを表示する素子によって、その輝度および劣化の程度が異なる場合がある。このような原因による輝度ばらつきを補正する方法がいくつか提案されているが、同じ色の画素によっても、その劣化、輝度のばらつきが生ずる場合もあり、このような場合、前述の方法では対応できない。
【0023】
問題を解決する他の方法としては、長時間の点灯に耐えられる特性を有するEL素子を用いるといった方法も考えられるが、現状でのEL素子の寿命は十分とはいえない。よって本発明では、画面内の素子に劣化が生じた場合にも、輝度ムラのない正常な映像表示の可能な自発光装置の提供を課題とする。
【0024】
【課題を解決するための手段】
前述の課題を解決するために、本発明においては以下のような手段を講じた。
【0025】
本発明の、劣化補正機能を有した自発光装置においては、各画素の点灯時間または、点灯時間と点灯強度とを、映像信号を定期的にサンプリングすることによって検出し、その検出値の累積と、あらかじめ記憶してあるEL素子の輝度特性の経時変化のデータとを参照して、EL素子の劣化した画素を駆動するための映像信号をそのつど補正し、一部の画素におけるEL素子が劣化した自発光装置においても、輝度ムラを生ずることなく、画面の均一性を保つことが出来る。
【0026】
以下に、本発明の自発光装置の構成について記載する。
【0027】
請求項1に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
各画素の累積点灯時間を検出する手段と、
前記累積点灯時間を記憶する手段と、
前記記憶された累積点灯時間に応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【0028】
請求項2に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
各画素の累積点灯時間と点灯強度とを検出する手段と、
前記累積点灯時間と点灯強度とを記憶する手段と、
前記記憶された累積点灯時間と点灯強度とに応じて前記映像信号を補正する手段とを有し、
前記補正された映像信号を用いて映像を表示することを特徴としている。
【0029】
請求項3に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
第1の映像信号をサンプリングし、各画素の自発光素子の点灯時間を定期的に検出するカウンタ部と、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間を、累積して記憶する記憶回路と、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間に応じて前記第1の映像信号の補正を行い、第2の映像信号を出力する信号補正部と、
を有する劣化補正装置と、
前期第2の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【0030】
請求項4に記載の本発明の自発光装置は、
映像信号を入力して映像を表示する自発光装置において、
第1の映像信号をサンプリングし、各画素の点灯時間と点灯強度とを、定期的に検出するカウンタ部と、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間と点灯強度とを、累積して記憶する記憶回路と、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間と点灯強度とに応じて前記第1の映像信号の補正を行い、第2の映像信号を出力する信号補正部と、
を有する劣化補正装置と、
前期第2の映像信号によって映像の表示を行う表示装置と、
を有することを特徴としている。
【0031】
請求項5に記載の本発明の自発光装置は、
請求項1乃至請求項4のいずれか1項に記載の自発光装置において、
nビット(nは自然数、n≧2)階調の表示を行う自発光装置は、n+mビット(mは自然数)の信号処理を行う駆動回路を有し、
劣化の生じていない自発光素子を有する画素に書き込まれる映像信号は、nビットの映像信号によって階調の表示を行い、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、mビットの信号を用いて階調の補正を行うことによって、
前記劣化の生じていない自発光素子と、前記劣化の生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【0032】
請求項6に記載の本発明の自発光装置は、
請求項1乃至請求項4のいずれか1項に記載の自発光装置において、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、劣化の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【0033】
請求項7に記載の本発明の自発光装置は、
請求項1乃至請求項4のいずれか1項に記載の自発光装置において、
表示範囲内において、劣化の小さい自発光素子を有する画素あるいは劣化を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も劣化の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【0034】
請求項8に記載の本発明の自発光装置は、
請求項1乃至請求項7のいずれか1項に記載の自発光装置において、
前記記憶手段または前記記憶回路はスタティック型記憶回路(SRAM)であることを特徴としている。
【0035】
請求項9に記載の本発明の自発光装置は、
請求項1乃至請求項7のいずれか1項に記載の自発光装置において、
前記記憶手段または前記記憶回路はダイナミック型記憶回路(DRAM)であることを特徴としている。
【0036】
請求項10に記載の本発明の自発光装置は、
請求項1乃至請求項7のいずれか1項に記載の自発光装置において、
前記記憶手段または記憶回路は強誘電体記憶回路(FeRAM)であることを特徴としている。
【0037】
請求項11に記載の本発明の自発光装置は、
請求項1乃至請求項7のいずれか1項に記載の自発光装置において、
前記記憶手段または記憶回路は、電気的に書き込み、読み出し、消去が可能な不揮発性メモリ(EEPROM)であることを特徴としている。
【0038】
請求項12に記載の本発明の自発光装置は、
請求項1または請求項2に記載の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【0039】
請求項13に記載の本発明の自発光装置は、
請求項1または請求項2に記載の自発光装置において、
前記検出手段と、前記記憶手段と、前記補正手段とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【0040】
請求項14に記載の本発明の自発光装置は、
請求項3乃至請求項11に記載の自発光装置において、
前記カウンタ部と、前記記憶回路と、前記信号補正部とは、前記自発光装置の外部の回路によって構成されることを特徴としている。
【0041】
請求項15に記載の本発明の自発光装置は、
請求項3乃至請求項11に記載の自発光装置において、
前記カウンタ部と、前記記憶回路と、前記信号補正部とは、前記自発光装置と同一の絶縁体上に形成されることを特徴としている。
【0042】
請求項16に記載の本発明の自発光装置は、
請求項1乃至請求項15のいずれか1項に記載の自発光装置において、
前記自発光装置はELディスプレイであることを特徴としている。
【0043】
請求項17に記載の本発明の自発光装置は、
請求項1乃至請求項15のいずれか1項に記載の自発光装置において、
前記自発光装置はPDPディスプレイであることを特徴としている。
【0044】
請求項18に記載の本発明の自発光装置は、
請求項1乃至請求項15のいずれか1項に記載の自発光装置において、
前記自発光装置はFEDディスプレイであることを特徴としている。
【0045】
請求項19に記載の本発明の自発光装置の駆動方法は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
第1の映像信号をサンプリングし、カウンタ部において各画素の自発光素子の点灯時間を定期的に検出し、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間を、記憶回路において累積して記憶し、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間に応じて、信号補正部は前記第1の映像信号を補正して第2の映像信号を出力し、
前期第2の映像信号によって映像の表示を行うことを特徴としている。
【0046】
請求項20に記載の本発明の自発光装置の駆動方法は、
映像信号を入力して映像を表示する自発光装置の駆動方法であって、
第1の映像信号をサンプリングし、カウンタ部において各画素の自発光素子の点灯時間と点灯強度と定期的に検出し、
前記カウンタ部によって検出された前記各画素の自発光素子の点灯時間と点灯強度とを、記憶回路において累積して記憶し、
前記記憶回路に累積して記憶された、前記各画素の自発光素子の累積点灯時間と点灯強度とに応じて、信号補正部は前記第1の映像信号を補正して第2の映像信号を出力し、
前期第2の映像信号によって映像の表示を行うことを特徴としている。
【0047】
請求項21に記載の本発明の自発光装置の駆動方法は、
請求項19または請求項20に記載の自発光装置の駆動方法において、
nビット(nは自然数、n≧2)階調の表示を行う自発光装置は、n+mビット(mは自然数)の信号処理を行う駆動回路を有し、
劣化の生じていない自発光素子を有する画素に書き込まれる映像信号は、nビットの映像信号によって階調の表示を行い、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、mビットの信号を用いて階調の補正を行うことによって、
前記劣化の生じていない自発光素子と、前記劣化の生じた自発光素子との間で等しい輝度を得ることを特徴としている。
【0048】
請求項22に記載の本発明の自発光装置の駆動方法は、
請求項19乃至請求項21のいずれか1項に記載の自発光装置において、
劣化の生じた自発光素子を有する画素に書き込まれる映像信号には、劣化の生じていない自発光素子を有する画素に書き込まれる映像信号に対し、相対的に加算処理を行うことを特徴としている。
【0049】
請求項23に記載の本発明の自発光装置の駆動方法は、
請求項19乃至請求項21のいずれか1項に記載の自発光装置において、
表示範囲内において、劣化の小さい自発光素子を有する画素あるいは劣化を生じていない自発光素子を有する画素に書き込まれる映像信号には、最も劣化の大きい自発光素子を有する画素に書き込まれる映像信号に対し、相対的に減算処理を行うことを特徴としている。
【0050】
【発明の実施の形態】
図1を参照する。図1は、本発明の劣化補正機能を有する自発光装置のブロック図を示している。本発明の基幹である劣化補正装置は、I:カウンタ部、II:記憶回路部、III:信号補正部からなる。Iはカウンタ102を有し、IIは揮発性メモリ103および不揮発性メモリ104を有し、IIIは補正回路105および補正データ格納部106を有している。
【0051】
表示装置107におけるソース信号線駆動回路の回路図を図14(A)に示す。ここでは、デジタル映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ(SR)1401、第1のラッチ回路(LAT1)1402、第2のラッチ回路(LAT2)1403等を有する。1404は画素、1405は、図1に示した劣化補正装置である。
【0052】
各部の動作について説明する。クロック信号(CLK)、スタートパルス(SP)にしたがって、シフトレジスタからサンプリングパルスが順次出力される。第1のラッチ回路では、サンプリングパルスのタイミングに従って、デジタル映像信号の保持を行う。図14(A)に示すように、この時点では既に映像信号は補正が完了し、第2の映像信号となっている。第1のラッチ回路において、1水平期間分の保持が終了すると、ラッチパルスが出力されて第2のラッチ回路へのデジタル映像信号の転送が行われる。その後、第2のラッチ回路から画素への書き込みが行われる。同時に、再びシフトレジスタからのサンプリングパルスにしたがって、第1のラッチ回路ではデジタル映像信号の保持が行われる。
【0053】
続いて、劣化補正装置全体の動作について説明する。まず、自発光装置に用いるEL素子について、その輝度特性の経時変化のデータを、補正データ格納部106にあらかじめ記憶させておく。このデータは、後に説明するが、主に各画素のEL素子の劣化の程度にしたがって信号の補正を行う際のマップとして用いる。
【0054】
続いて、定期的に(例えば1秒毎に)第1の映像信号101Aをサンプリングし、その信号より、各画素での点灯、非点灯をカウンタ102がカウントする。ここでカウントされた各画素における点灯回数は、順次、記憶回路部に記憶されていく。ここで、この点灯回数は累積していくため、記憶回路は不揮発性メモリを用いて構成するのが望ましいが、不揮発性メモリは一般的にその書き込みの回数が限られているため、図1に示すように、自発光装置の動作中は揮発性メモリ103を用いて記憶を行い、一定時間毎に(例えば1時間毎、あるいは電源のシャットダウン時など)不揮発性メモリ104に書き込むようにしても良い。
【0055】
また、EL素子を用いての階調表現が輝度制御によっても行われる場合には、そのときのEL素子の点灯強度を共に検出し、点灯時間と点灯強度との両方から劣化の状態を判断すると良い。この場合は、補正用のデータもそれに合わせて作成する。
【0056】
また、記憶回路に用いるメモリの種類としては、スタティック型メモリ(SRAM)、ダイナミック型メモリ(DRAM)、強誘電体メモリ(FeRAM)、EEPROM、フラッシュメモリ等が挙げられるが、本発明はこれらを限定することはなく、一般に用いられているものを用いて構成すれば良い。ただし、揮発性メモリにDRAMを用いる場合には、定期的なリフレッシュ機能を付加する必要がある。
【0057】
次に、映像信号の補正動作に移る。再び図1を参照する。補正回路105には、第1の映像信号101Aと、各画素の累積点灯時間または、累積点灯時間と点灯強度とのデータとが入力される。補正回路105は、あらかじめ補正データ格納部に記憶された映像信号補正用のマップと、各画素の累積点灯時間または、累積点灯時間と点灯強度とを参照し、各画素の劣化の程度にあわせて、入力された映像信号の補正を行う。このようにして補正が行われた第2の映像信号101Bが、表示装置107へと入力され、画像の表示を行う。
【0058】
電源遮断時には、揮発性の記憶回路に記憶されている各画素のEL素子の累積点灯時間または、累積点灯時間と点灯強度を、不揮発性の記憶回路に記憶されている累積点灯時間または、累積点灯時間と点灯強度に加算して記憶しておく。これにより、次回の電源投入後、継続してEL素子の点灯時間または、点灯時間と点灯強度の累積カウントが行われる。
【0059】
以上のようにして、定期的にEL素子の点灯時間の検出を行い、累積点灯時間または、累積点灯時間と点灯強度を記憶しておくことで、あらかじめ記憶してあるEL素子の輝度特性の経時変化のデータとを参照して、映像信号をそのつど補正し、劣化したEL素子には、劣化していないものと同等の輝度が達成できるように映像信号に補正を加えることが出来る。よって、輝度ムラを生ずることなく、画面の均一性を保つことが出来る。
【0060】
また、本発明の自発光装置において用いている補正方法によると、ユーザによる操作を必要としないため、エンドユーザに渡った後も継続して補正を続けることにより、製品としての長寿命化が見込める。
【0061】
以上は、自発光装置としてEL素子を用いたものを例に挙げて説明したが、本発明の自発光装置は、ELに限らずPDP、FEDなど、他の自発光装置であっても良い。
【実施例】
以下に本発明の実施例について記述する。
【0062】
[実施例1]
本実施例においては、信号補正部における、デジタル映像信号の補正方法について説明する。
【0063】
劣化したEL素子の輝度を信号レベルで補完する方法の1つとして、入力されるデジタル映像信号にある補正値を加算し、実質的に数階調上の信号に変換することによって、劣化前と同等の輝度を達成する方法が挙げられる。これを回路設計で最も簡単に実現するには、上乗せ用の階調を処理出来るだけの回路をあらかじめ用意しておけばよい。具体的には、例えば本発明の劣化補正機能を有する6ビットデジタル階調(64階調)仕様の自発光装置の場合、補正を行うための上乗せ用として1ビット分の処理能力を追加し、実質7ビットデジタル階調(128階調)として設計、作成し、通常の動作においては、下位6ビットを使用しておき、EL素子に劣化が生じた場合には、通常のデジタル映像信号に補正値を加算し、その加算分の信号処理は、前述の上乗せ用1ビットを用いて行う。この場合、最上位ビット(Most Significant Bit:MSB)は信号補正用としてのみ用いられ、実際の表示階調は6ビットである。
【0064】
また、上位ビットを補正に用いる場合、特に最上位の1ビットでなくとも良い。つまり、通常表示を6ビットで行う場合、8ビット以上の処理能力を有する駆動回路を用いていても操作は同様である。
[実施例2]
本実施例においては、実施例1とは異なったデジタル映像信号の補正方法について説明する。
【0065】
図1および図2を参照する。図2(A)は、図1における表示装置107の画素の一部を示している。ここで、画素201〜203の3画素について考える。まず、画素201は、劣化の生じていない画素であり、画素202、203はいずれも、各々ある程度の劣化を生じているとする。このとき、劣化の程度が画素202よりも画素203の方が大きいとすると、当然ながら劣化に伴う輝度の低下も大きくなる。つまり、ある中間調を表示すると、図2(B)のように輝度ムラが生ずる。画素201の輝度に対し、画素202の輝度は低くなり、さらに画素203の輝度は低くなる。
【0066】
次に、実際の補正動作について説明する。EL素子の点灯時間または、点灯時間および点灯強度と、劣化に伴う輝度低下との関係をあらかじめ測定し、累積点灯時間に対する補正量を設定したマップを用意して、補正データ格納部106に記憶しておく。一例を図2(C)に示す。200で示すブロック内の数字は、デジタル映像信号の補正量を表す。つまり、EL素子の劣化がaの段階まで累積した画素に入力されるデジタル映像信号には、常に1が加えられ、1階調分明るくした信号に補正される。同様に、bの段階においては2階調、cの段階では3階調の補正が加えられることになる。累積点灯時間もしくは累積点灯時間と点灯強度と劣化に伴う輝度低下は、必ずしも正比例関係とはならない場合もあり、映像信号の補正幅は、1階調ごとのステップで近似される。
【0067】
図1において、補正回路105には、デジタル映像信号(第1の映像信号)101Aの入力と、記憶回路部に記憶されている各画素の累積点灯時間の読み出しが行われる。読み込まれた各画素の累積点灯時間または、累積点灯時間と点灯強度とを前述した補正用マップに照らし合わせて、各々のデジタル映像信号の補正値が決定される。図2(A)を用いて具体的に説明すると、画素201は、その累積点灯時間または、累積点灯時間と点灯強度より、劣化が生じていないと判断され、映像信号の補正は行われない。画素202が、図2(B)において、aの段階まで劣化が進んでいると判断されると、画素202を点灯させるデジタル映像信号には、図2(D)に示すように、+1階調の加算処理による補正が加えられる。同様に、画素203が、bの段階まで劣化が進んでいると判断されると、画素203を点灯させるデジタル映像信号には、+2階調の加算処理による補正が加えられる。以上のように、加算処理による補正によって、図2(E)に示すように均一な輝度の画面を得ることが出来る。
【0068】
続いて、減算処理による補正方法について述べる。図1、図3を参照する。図3(A)〜(C)に関しては図2(A)〜(C)と同様であるので、ここでは説明を省略する。
【0069】
図3(C)に示した補正量を設定したマップに、各画素における累積点灯時間または、累積点灯時間と点灯強度とを照らし合わせて、各々のデジタル映像信号の補正値が決定される。このとき、基準となる画素、つまり補正を行わないでオリジナルのデジタル映像信号がそのまま入力される画素は、その累積点灯時間または、累積点灯時間と点灯強度より、劣化が最も進行していると判断された画素である。具体的には、図3(B)における画素303がそれに該当する。これを基準として、他の画素に入力されるデジタル映像信号を、その劣化の程度に応じて補正する。図3(D)に示すように、最も劣化の進んだ(図3(C)中、bの段階まで進んでいるとする)画素303には、オリジナルのデジタル映像信号が入力され、画素303よりも1段階劣化の程度が軽い(図3(C)中、aの段階まで進んでいるとする)画素302には、−1階調の補正が加えられたデジタル映像信号が入力され、その累積点灯時間または、累積点灯時間と点灯強度から、劣化が生じていないと判断される画素301には、−2階調の補正が加えられたデジタル映像信号が入力される。
【0070】
しかしながら、上述の手段によって補正を行うと、画面全体の輝度が数階調(オリジナルのデジタル映像信号による階調と、EL素子に劣化の生じていない画素に書き込まれる第2の映像信号による階調との差)分だけ低下することになる。よって同時に、図3(D)に示すように、電流供給線の電位を変化させることにより、EL素子の両極間の電圧VELをやや高くしてやる(VEL1+δ→VEL2)ことによって画面全体の輝度を補完する。
【0071】
前者の加算処理による補正の場合、デジタル映像信号の処理のみによって輝度ムラの補正が可能であるというのに対し、白表示における補正が利かない(具体的には、例えば6ビットデジタル映像信号として、"111111"が入力された場合、これ以上の加算が出来ない)という欠点がある。また、後者の減算処理による補正の場合、輝度補完のための電流供給線の電位制御が加わるが、加算処理による補正とは逆に、補正の利かない範囲が黒表示の範囲であるため、ほとんど影響がない(具体的には、例えば6ビットデジタル映像信号として、"000000"が入力された場合、これ以上の減算を行う必要なく、通常のEL素子と劣化したEL素子との間で正確な黒表示(単にEL素子を非点灯状態としておけばよい)が可能である。また、黒近辺の数階調も、表示装置の対応ビット数がある程度高ければほとんど問題とならない)という特徴がある。両者とも、多階調化に有利な方法である。
【0072】
また例えば、ある階調を境界として、加算処理と減算処理の両方の補正方法を併用することで、双方のデメリットを補うことも有効な手段といえる。
【0073】
[実施例3]
本発明の劣化補正機能を有する自発光装置において、実施形態にて示した例(図1)では、劣化補正装置は表示装置107の外部に置かれ、デジタル映像信号(第1の映像信号)101Aはまず補正回路105に入力されて直ちに補正が行われ、補正済みのデジタル映像信号(第2の映像信号)101Bが表示装置107にFPCを介して入力されていた。このような方法によるメリットとしては、劣化補正装置のユニット化による互換性(従来の自発光装置を、表示装置107としてそのまま用いることも出来る)が挙げられるが、一方で、劣化補正装置および表示装置を同一基板上に一体形成することで、部品点数の大幅削減による低コスト化、省スペース化、高速駆動を実現しうる。
【0074】
本発明の劣化補正機能を有する自発光装置において、劣化補正装置を表示装置と同一の基板上に一体形成した例を図4(A)に示す。基板401上に、ソース信号線駆動回路402、ゲート信号線駆動回路403、画素部404、電流供給線405、FPC406を有する表示装置と、劣化補正装置407とが一体形成されている。図4(B)は、図4(A)における劣化補正装置407の内部ブロック図の一例である。無論、基板上のレイアウトは図の例に限定しないが、信号線等の配置、配線長等を考慮しつつ、ブロックごとに近接配置するのが望ましい。
【0075】
デジタル映像信号(第1の映像信号)411Aは、外部の映像ソースからFPC406を介して劣化補正装置407内の補正回路415に入力される。その後、実施形態および実施例1〜2において示した方法によって補正が行われた、補正済みデジタル映像信号(第2の映像信号)411Bが、ソース信号線駆動回路402に入力される。
【0076】
なお、図4では示していないが、劣化補正装置には、必要な制御信号を入力すれば良い。図4(A)に示した例では、FPC406とソース信号線駆動回路402との間に劣化補正装置407を配置しており、制御信号の引き回しが容易となっている。
【0077】
[実施例4]
図13を参照する。本発明の劣化補正機能を有する自発光装置においては、その表示装置がアナログ映像信号に対応したものである場合にも容易に適用が可能である。そのような場合には、I:カウンタ部、II:記憶回路部、III:信号補正部からなる劣化補正装置から出力される第2の映像信号(デジタル映像信号)は、D/A変換回路1307によってアナログ映像信号へと変換され、アナログ映像信号に対応した表示装置1308へと入力されて画像の表示が行われる。
【0078】
図13における表示装置1308におけるソース信号線駆動回路の回路図を図14(B)に示す。ここでは、アナログ映像信号に対応した表示装置を例としている。ソース信号線駆動回路は、シフトレジスタ(SR)1411、レベルシフタ1412、バッファ1413、サンプリングスイッチ1414等を有する。1415は画素、1416は、図13に示した劣化補正装置、1417はD/A変換回路である。
【0079】
各部の動作について説明する。クロック信号(CLK)、スタートパルス(SP)にしたがって、シフトレジスタからサンプリングパルスが順次出力される。その後、レベルシフタによってパルスの電圧振幅が拡大され、バッファを経由して出力される。デジタル映像信号は、劣化補正装置においてそれぞれ補正が行われ、D/A変換回路においてアナログ映像信号へと変換され、ビデオ信号線へと入力される。その後サンプリングパルスのタイミングにしたがってサンプリングスイッチが開き、ビデオ信号線に入力されているアナログ映像信号をサンプリングし、電圧情報を画素に書き込むことによって画像の表示を行う。
【0080】
なお、図13に示した例では、劣化補正装置は表示装置の外部に設けられているが、実施例3で述べたとおり、これらを同一基板上に一体形成しても良い。
【0081】
[実施例5]
本実施例では、本発明の自発光装置の画素部とその周辺に設けられる駆動回路部(ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路)のTFTを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるCMOS回路を図示することとする。
【0082】
図5(A)を参照する。まず、本実施例ではコーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板5000を用いる。なお、基板5000としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【0083】
次いで、基板5000上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜5001を形成する。本実施例では下地膜5001として2層構造を用いるが、前記絶縁膜の単層膜または2層以上積層させた構造を用いても良い。下地膜5001の1層目としては、プラズマCVD法を用い、SiH4、NH3、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜5001aを10〜200[nm](好ましくは50〜100[nm])形成する。本実施例では、膜厚50[nm]の酸化窒化珪素膜5001a(組成比Si=32[%]、O=27[%]、N=24[%]、H=17[%])を形成した。次いで、下地膜5001の2層目としては、プラズマCVD法を用い、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜5001bを50〜200[nm](好ましくは100〜150[nm])の厚さに積層形成する。本実施例では、膜厚100[nm]の酸化窒化珪素膜5001b(組成比Si=32[%]、O=59[%]、N=7[%]、H=2[%])を形成した。
【0084】
次いで、下地膜上に半導体層5002〜5005を形成する。半導体層5002〜5005は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層5002〜5005は、25〜80[nm](好ましくは30〜60[nm])の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素(シリコン)またはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02))合金などで形成すると良い。本実施例では、プラズマCVD法を用い、55[nm]の非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化(500[℃]、1時間)を行った後、熱結晶化(550[℃]、4時間)を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜から、フォトリソグラフィ法を用いたパターニング処理によって、半導体層5002〜5005を形成した。
【0085】
また、半導体層5002〜5005を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0086】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30[Hz]とし、レーザーエネルギー密度を100〜400[mJ/cm2](代表的には200〜300[mJ/cm2])とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600[mJ/cm2] (代表的には350〜500[mJ/cm2])とすると良い。そして幅100〜1000[μm]、例えば400[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜90[%]として行えばよい。
【0087】
次いで、半導体層5002〜5005を覆うゲート絶縁膜5006を形成する。ゲート絶縁膜5006はプラズマCVD法またはスパッタ法を用い、厚さを40〜150[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により110[nm]の厚さで酸化窒化珪素膜(組成比Si=32[%]、O=59[%]、N=7[%]、H=2[%])で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0088】
また、酸化珪素膜を用いる場合には、プラズマCVD法でTEOS(Tetraethyl Orthosilicate)とO2とを混合し、反応圧力40[Pa]、基板温度300〜400[℃]とし、高周波(13.56[MHz])電力密度0.5〜0.8[W/cm2]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後400〜500[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【0089】
次いで、ゲート絶縁膜5006上に膜厚20〜100[nm]の第1の導電膜5007と、膜厚100〜400[nm]の第2の導電膜5008とを積層形成する。本実施例では、膜厚30[nm]のTaN膜からなる第1の導電膜5007と、膜厚370[nm]のW膜からなる第2の導電膜5008を積層形成した。TaN膜はスパッタ法で形成し、Taのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、W膜は、Wのターゲットを用いたスパッタ法で形成した。その他に6フッ化タングステン(WF6)を用いる熱CVD法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、W膜の抵抗率は20[μΩcm]以下にすることが望ましい。W膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、W膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って本実施例では、高純度のW(純度99.9999[%])のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してW膜を形成することにより、抵抗率9〜20[μΩcm]を実現することができた。
【0090】
なお、本実施例では、第1の導電膜5007をTaN、第2の導電膜5008をWとしたが、特に限定されず、いずれもTa、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ag、Pd、Cuからなる合金を用いてもよい。また、第1の導電膜をTa膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜をTiN膜で形成し、第2の導電膜をW膜とする組み合わせ、第1の導電膜を窒化タンタル(TaN)膜で形成し、第2の導電膜をAl膜とする組み合わせ、第1の導電膜をTaN膜で形成し、第2の導電膜をCu膜とする組み合わせとしてもよい。
【0091】
次に、図5(B)に示すようにフォトリソグラフィ法を用いてレジストからなるマスク5009を形成し、電極及び配線を形成するための第1のエッチング処理を行う。第1のエッチング処理では第1及び第2のエッチング条件で行う。本実施例では第1のエッチング条件として、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10[sccm]とし、1[Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業(株)製のICPを用いたドライエッチング装置(Model E645−□ICP)を用いた。基板側(試料ステージ)にも150[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。この第1のエッチング条件によりW膜をエッチングして第1の導電層の端部をテーパー形状とする。第1のエッチング条件でのWに対するエッチング速度は200.39[nm/min.]、TaNに対するエッチング速度は80.32[nm/min.]であり、TaNに対するWの選択比は約2.5である。また、この第1のエッチング条件によって、Wのテーパー角は、約26°となる。
【0092】
この後、図5(B)に示すようにレジストからなるマスク5009を除去せずに第2のエッチング条件に変え、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30[sccm]とし、1[Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成して約30秒程度のエッチングを行った。基板側(試料ステージ)にも20[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した第2のエッチング条件ではW膜及びTaN膜とも同程度にエッチングされる。第2のエッチング条件でのWに対するエッチング速度は58.97[nm/min.]、TaNに対するエッチング速度は66.43[nm/min.]である。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20[%]程度の割合でエッチング時間を増加させると良い。
【0093】
上記第1のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15〜45°とすればよい。こうして、第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層5010〜5014(第1の導電層5010a〜5014aと第2の導電層5010b〜5014b)を形成する。ゲート絶縁膜5006においては、第1の形状の導電層5010〜5014で覆われない領域は20〜50[nm]程度エッチングされ薄くなった領域が形成される。
【0094】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を添加する(図5(B))。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を1×1013〜5×1015 [atoms/cm2]とし、加速電圧を60〜100[keV]として行う。本実施例ではドーズ量を1.5×1015[atoms/cm2]とし、加速電圧を80[keV]として行った。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いた。この場合、第1の形状の導電層5010〜5014がn型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域5015〜5018が形成される。高濃度不純物領域5015〜5018には1×1020〜1×1021[atoms/cm3]の濃度範囲でn型を付与する不純物元素を添加する。
【0095】
次いで、図5(C)に示すようにレジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20[sccm]とし、1[Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも20[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチング処理でのWに対するエッチング速度は124.[nm/min.]、TaNに対するエッチング速度は20.[nm/min.]であり、TaNに対するWの選択比は6.05である。従って、W膜が選択的にエッチングされる。この第2のエッチングによりWのテーパー角は70°となった。この第2のエッチング処理により第2の導電層5019b〜5023bを形成する。一方、第1の導電層5010a〜5014aは、ほとんどエッチングされず、第1の導電層5019a〜5023aを形成する。
【0096】
次いで、第2のドーピング処理を行う。ドーピングは第2の導電層5019b〜5023bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてP(リン)を用い、ドーズ量1.5×1014[atoms/cm2]、電流密度0.5[μA]、加速電圧90[keV]にてプラズマドーピングを行った。こうして、第1の導電層と重なる低濃度不純物領域329〜333を自己整合的に形成する。この低濃度不純物領域5024〜5027へ添加されたリン(P)の濃度は、1×1017〜5×1018[atoms/cm3]であり、且つ、第1の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第1の導電層のテーパー部と重なる半導体層において、第1の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域5015〜5018にも不純物元素が添加される(図6(A))。
【0097】
次いで、図6(B)に示すようにレジストからなるマスクを除去してからフォトリソグラフィ法を用いて、第3のエッチング処理を行う。この第3のエッチング処理では第1の導電層のテーパー部を部分的にエッチングして、第2の導電層と重なる形状にするために行われる。ただし、第3のエッチングを行わない領域には、レジスト5028からなるマスクを形成する。
【0098】
第3のエッチング処理におけるエッチング条件は、エッチングガスとしてCl2とSF6とを用い、それぞれのガス流量比を10/50[sccm]として第1及び第2のエッチングと同様にICPエッチング法を用いて行う。なお、第3のエッチング処理でのTaNに対するエッチング速度は、111.2[nm/min.]であり、ゲート絶縁膜に対するエッチング速度は、12.8[nm/min.]である。
【0099】
本実施例では、1.3[Pa]の圧力でコイル型の電極に500[W]のRF(13.56[MHz])電力を投入してプラズマを生成してエッチングを行った。基板側(試料ステージ)にも10[W]のRF(13.56[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第1の導電層5029a〜5032aが形成される。
【0100】
上記第3のエッチングによって、第1の導電層5029a〜5032aと重ならない不純物領域(LDD領域)5033〜5035が形成される。なお、不純物領域(GOLD領域)5024は、第1の導電層5019aと重なったままである。
【0101】
また、第1の導電層5019aと第2の導電層5019bとで形成された電極は、最終的に駆動回路のnチャネル型TFTのゲート電極となり、また、第1の導電層5029aと第2の導電層5029bとで形成された電極は、最終的に駆動回路のpチャネル型TFTのゲート電極となる。
【0102】
同様に、第1の導電層5030a〜5031aと第2の導電層5030b〜5031bとで形成された電極は、最終的に画素部のnチャネル型TFTのゲート電極となり、第1の導電層5032aと第2の導電層5032bとで形成された電極は、最終的に画素部のpチャネル型TFTのゲート電極となる。
【0103】
このようにして、本実施例は、第1の導電層5029a〜5032aと重ならない不純物領域(LDD領域)5033〜5035と、第1の導電層5019aと重なる不純物領域(GOLD領域)5024を同時に形成することができ、TFT特性に応じた作り分けが可能となる。
【0104】
次いで、レジストからなるマスクを除去した後、ゲート絶縁膜5006をエッチング処理する。ここでのエッチング処理は、エッチングガスにCHF3を用い、反応性イオンエッチング法(RIE法)を用いて行う。本実施例では、チャンバー圧力6.7[Pa]、RF電力800[W]、CHF3ガス流量35[sccm]で第3のエッチング処理を行った。これにより、高濃度不純物領域5015〜5018の一部は露呈し、ゲート絶縁膜5006a〜5006dが形成される。
【0105】
次に、新たにレジストからなるマスク5036を形成して第3のドーピング処理を行う。この第3のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記第1の導電型(n型)とは逆の第2の導電型(p型)を付与する不純物元素が添加された不純物領域5037〜5040を形成する。(図3(C))第1の導電層5029aおよび5032aを不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【0106】
本実施例では、不純物領域5037〜5040はジボラン(B26)を用いたイオンドープ法で形成する。なお、この第3のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスク5036で覆われている。第1のドーピング処理及び第2のドーピング処理によって、不純物領域5037〜5040にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度が2×1020〜2×1021[atoms/cm3]となるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0107】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物(B)のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。
【0108】
次いで、レジストからなるマスク5036を除去して図7(A)に示すように第1の層間絶縁膜5041を形成する。この第1の層間絶縁膜5041としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により膜厚150[nm]の酸化窒化珪素膜を形成した。勿論、第1の層間絶縁膜5041は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【0109】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が1[ppm]以下、好ましくは0.1[ppm]以下の窒素雰囲気中で400〜700[℃]、代表的には500〜550[℃]で行えばよく、本実施例では550[℃]、4時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することができる。
【0110】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したNiが高濃度のPを含む不純物領域(5015、5017、5037〜5038)にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するTFTはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【0111】
また、第1の層間絶縁膜5041を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜5041(シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが好ましい。
【0112】
その他、活性化処理を行った後でドーピング処理を行い、第1の層間絶縁膜5041を形成させても良い。
【0113】
さらに、3〜100[%]の水素を含む雰囲気中で、300〜550[℃]で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約3[%]の含む窒素雰囲気中で410[℃]、1時間の熱処理を行った。この工程は層間絶縁膜5041に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0114】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやYAGレーザー等のレーザー光を照射することが望ましい。
【0115】
次いで、図7(B)に示すように第1の層間絶縁膜5041上に有機絶縁物材料から成る第2の層間絶縁膜5042を形成する。本実施例では膜厚1.6[μm]のアクリル樹脂膜を形成した。次いで、各不純物領域5015、5017、5037〜5038に達するコンタクトホールを形成するためのパターニングを行う。
【0116】
第2の層間絶縁膜5042としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)などを用いることができる。
【0117】
本実施例では、プラズマCVD法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは1〜5[μm](さらに好ましくは2〜4[μm])とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにEL素子の劣化を抑える上で有効である。
また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。
【0118】
さらに、ここでのコンタクトホールの形成において、第1層間絶縁膜5041及び第2層間絶縁膜5042を同時にエッチングするため、コンタクトホールの形状を考えると第2層間絶縁膜5042を形成する材料は、第1層間絶縁膜5041を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。
【0119】
そして、各不純物領域5015、5017、5037〜5038とそれぞれ電気的に接続する配線5043〜5049を形成する。ここでは、膜厚50[nm]のTi膜と、膜厚500[nm]の合金膜(AlとTiとの合金膜)との積層膜をパターニングして形成するが、他の導電膜を用いても良い。
【0120】
次いで、その上に透明導電膜を80〜120[nm]の厚さで形成し、パターニングすることによって画素電極5050を形成する(図7(B))。なお、本実施例では、画素電極5050には、酸化インジウム・スズ(ITO)膜や酸化インジウムに2〜20[%]の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。
【0121】
また、画素電極5050は、ドレイン配線5048と接して重ねて形成することによってEL駆動用TFTのドレイン領域と電気的な接続が形成される。
【0122】
次に、図8(A)に示すように、珪素を含む絶縁膜(本実施例では酸化珪素膜)を500[nm]の厚さに形成し、透明電極5050に対応する位置に開口部を形成して、バンクとして機能する第3の層間絶縁膜5051を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するEL層の劣化が顕著な問題となってしまうため、注意が必要である。
【0123】
なお、本実施例においては、第3の層間絶縁膜5051として酸化珪素膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)といった有機樹脂膜を用いることもできる。
【0124】
次に、図8(A)で示すようにEL層5052を蒸着法により形成し、更に蒸着法により陰極電極(MgAg電極)5053および保護電極5054を形成する。このときEL層5052及び陰極電極5053を形成するに先立って画素電極5050に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではEL素子の陰極電極としてMgAg電極を用いているが、公知の他の材料であっても良い。
【0125】
なお、EL層5052としては、公知の材料を用いることができる。本実施例では正孔輸送層(Hole transporting layer)及び発光層(Emitting layer)でなる2層構造をEL層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【0126】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに1,3,4−オキサジアゾール誘導体のPBDを30〜40[%]分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン6を約1[%]添加している。
【0127】
また、保護電極5054でもEL層5052を水分や酸素から保護することは可能であるが、さらに好ましくはパッシベーション膜5055を設けると良い。本実施例ではパッシベーション膜5055として300[nm]厚の窒化珪素膜を設ける。このパッシベーション膜も保護電極5054形成の後に大気解放しないで連続的に形成しても構わない。
【0128】
また、保護電極5054は陰極電極5053の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、EL層5052、陰極電極5053は非常に水分に弱いので、保護電極5054までを大気解放しないで連続的に形成し、外気からEL層5052を保護することが望ましい。
【0129】
なお、EL層5052の膜厚は10〜400[nm](典型的には60〜150[nm])、陰極電極5053の厚さは80〜200[nm](典型的には100〜150[nm])とすれば良い。
【0130】
こうして図8(A)に示すような構造のELモジュールが完成する。なお、本実施例におけるELモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるTa、Wによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるAlによってゲート信号線を形成しているが、異なる材料を用いても良い。
【0131】
また、本実施例によって、nチャネル型TFT5101及びpチャネル型TFT5102を有する駆動回路と、スイッチング用TFT5103、EL駆動用TFT5104とを有する画素部とを同一基板上に形成することができる。
【0132】
なお、本実施例においては、EL素子の素子構成から下面出射(光の出射方向はTFT基板側である)となるためスイッチング用TFT5103にnチャネル型TFT、EL駆動用TFT5104にpチャネル型TFTを用いるという構成を示したが、本実施例は、好ましい1形態にすぎず、これに限られる必要はない。
【0133】
なお、本実施例においては、画素電極(陽極)5050上にEL層5052を形成させた後、陰極電極5053を形成させる構造を示したが、画素電極(陰極)上にEL層及び陽極を形成させる構造としても良い。ただし、この場合には、これまで説明した下面出射と異なり、上面出射の形態をとる。また、この時、スイッチング用TFTおよびEL駆動用TFTは、本実施例で説明した低濃度不純物領域(LDD領域)を有するnチャネル型TFTで形成するのが望ましい。
【0134】
[実施例6]
本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。
【0135】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda,(Elsevier Sci.Pub., Tokyo,1991)p.437.)
上記の論文により報告されたEL材料(クマリン色素)の分子式を以下に示す。
【0136】
【化1】

Figure 0004776829
【0137】
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395(1998)p.151.)
上記の論文により報告されたEL材料(Pt錯体)の分子式を以下に示す。
【0138】
【化2】
Figure 0004776829
【0139】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75(1999)p.4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38(12B)(1999)L1502.)
上記の論文により報告されたEL材料(Ir錯体)の分子式を以下に示す。
【0140】
【化3】
Figure 0004776829
【0141】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。なお、本実施例の構成は、実施例1〜実施例9のいずれの構成とも自由に組みあせて実施することが可能である。
【0142】
[実施例7]
本発明の自発光装置を応用したELディスプレイは、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器の表示部として用いることが出来る。
【0143】
なお、ELディスプレイには、パソコン用表示装置、TV放送受信用表示装置、広告表示用表示装置等の全ての情報表示用表示装置が含まれる。また、その他にも様々な電子機器の表示部に本発明の自発光装置を用いることが出来る。
【0144】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型表示装置(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ELディスプレイを用いることが望ましい。それら電子機器の具体例を図11および図12に示す。
【0145】
図11(A)はELディスプレイであり、筐体3301、支持台3302、表示部3303等を含む。本発明の自発光装置は表示部3303にて用いることが出来る。ELディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【0146】
図11(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の自発光装置は表示部3312にて用いることが出来る。
【0147】
図11(C)はヘッドマウントELディスプレイの一部(右片側)であり、本体3321、信号ケーブル3322、頭部固定バンド3323、表示部3324、光学系3325、表示装置3326等を含む。本発明の自発光装置は表示装置3326にて用いることが出来る。
【0148】
図11(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本体3331、記録媒体(DVD等)3332、操作スイッチ3333、表示部(a)3334、表示部(b)3335等を含む。表示部(a)3334は主として画像情報を表示し、表示部(b)3335は主として文字情報を表示するが、本発明の自発光装置はこれら表示部(a)3334、表示部(b)3335にて用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0149】
図11(E)はゴーグル型表示装置(ヘッドマウントディスプレイ)であり、本体3341、表示部3342、アーム部3343を含む。本発明の自発光装置は表示部3342にて用いることが出来る。
【0150】
図11(F)はパーソナルコンピュータであり、本体3351、筐体3352、表示部3353、キーボード3354等を含む。本発明の自発光装置は表示部3353にて用いることが出来る。
【0151】
なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型あるいはリア型のプロジェクターに用いることも可能となる。
【0152】
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。EL材料の応答速度は非常に高いため、ELディスプレイは動画表示に好ましい。
【0153】
また、ELディスプレイは発光している部分が電力を消費するため、省消費電力化のためには発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にELディスプレイを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0154】
図12(A)は携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の自発光装置は表示部3404にて用いることが出来る。なお、表示部3404は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【0155】
図12(B)は音響再生装置、具体的にはカーオーディオであり、本体3411、表示部3412、操作スイッチ3413、3414を含む。本発明の自発光装置は表示部3412にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部3414は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【0156】
図12(C)はデジタルカメラであり、本体3501、表示部(A)3502、接眼部3503、操作スイッチ3504、表示部(B)3505、バッテリー3506を含む。本発明の電気光学装置は、表示部(A)3502、表示部(B)3505にて用いることが出来る。
【0157】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜実施例5に示したいずれの構成を適用しても良い。
【発明の効果】
本発明の自発光装置によって、点灯時間の差によるEL素子の劣化を回路側で補正し、輝度ムラのない均一な画面の表示が可能な自発光装置を提供することが出来る。
【図面の簡単な説明】
【図1】 本発明の劣化補正機能を有する自発光装置のブロック図。
【図2】 加算処理による補正方法を示した図。
【図3】 減算処理による補正方法を示した図。
【図4】 表示装置と信号補正装置とを同一基板上に一体形成した場合の自発光装置の一例を示したブロック図。
【図5】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図6】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図7】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図8】 アクティブマトリクス型自発光装置の作成工程例を示した図。
【図9】 時間階調方式について説明した図。
【図10】 発光素子の劣化による画面の輝度ムラの発生を示した図。
【図11】 本発明の劣化補正機能を有する自発光装置の電子機器への応用例を示した図。
【図12】 本発明の劣化補正機能を有する自発光装置の電子機器への応用例を示した図。
【図13】 本発明の劣化補正機能を有する自発光装置のブロック図。
【図14】 本発明の劣化補正機能を有する自発光装置における、デジタル映像信号入力方式およびアナログ信号入力方式のソース信号線駆動回路のブロック図。
【図15】 従来の自発光装置の一例を示した図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a self light emitting device, and more particularly to an active matrix self light emitting device. In particular, the present invention relates to an active matrix self-luminous device using a self-luminous element such as an organic electroluminescence (EL) element in a pixel portion.
[0002]
[Prior art]
In recent years, the spread of self-luminous devices in which a semiconductor thin film is formed on an insulator such as a glass substrate, in particular, active matrix self-luminous devices using TFTs, has become remarkable. An active matrix self-luminous device using TFTs has hundreds of thousands to millions of TFTs in pixel portions arranged in a matrix, and displays an image by controlling the charge of each pixel. ing.
[0003]
Furthermore, as a recent technology, in addition to the pixel TFT that constitutes the pixel, a technology related to a polysilicon TFT that simultaneously forms a drive circuit using a TFT around the pixel portion has been developed. Along with this, self-luminous devices have become an indispensable device for display units of mobile devices and the like, whose application fields have been remarkably expanding in recent years.
[0004]
In addition, as a flat display that replaces an LCD (liquid crystal display), a self-luminous device using a self-luminous material such as an organic EL is attracting attention, and active research is being conducted.
[0005]
FIG. 15A shows an outline of a normal self-light-emitting device. In this specification, description will be made using an organic EL (hereinafter simply referred to as EL) as an example of a self-luminous element. A pixel portion 1504 is arranged in the center of an insulating substrate (eg, glass) 1501. In the pixel portion 1504, a current supply line 1505 for supplying current to the EL element is arranged in addition to the source signal line and the gate signal line. A source signal line driver circuit 1502 for controlling a source signal line is disposed above the pixel portion 1504, and a gate signal line driver circuit 1503 for controlling a gate signal line is disposed on the left and right sides of the pixel portion 1504. Has been. In FIG. 15A, the gate signal line driver circuit 1503 is arranged on both the left and right sides of the pixel portion; however, it may be arranged only on one side. However, the arrangement on both sides is desirable from the viewpoint of driving efficiency and reliability. Input of signals to the source signal line driver circuit 1502 and the gate signal line driver circuit 1503 is performed from the outside through a flexible printed circuit (FPC) 1506.
[0006]
FIG. 15B is an enlarged view of a portion surrounded by a dotted frame 1500 in FIG. In the pixel portion, each pixel is arranged in a matrix as shown in FIG. In FIG. 15B, a portion surrounded by a dotted line frame 1510 is one pixel, and a source signal line 1511, a gate signal line 1512, a current supply line 1513, a switching TFT 1514, an EL driving TFT 1515, a storage capacitor 1516, An EL element 1517 and the like are included.
[0007]
Next, the operation of the active matrix self-luminous device will be described with reference to FIG. First, when the gate signal line 1512 is selected, a voltage is applied to the gate electrode of the switching TFT 1514, and the switching TFT 1514 becomes conductive. Then, the signal (voltage) of the source signal line 1511 is accumulated in the storage capacitor 1516. The voltage of the storage capacitor 1516 is the gate-source voltage V of the EL driving TFT 1515. GS Therefore, a current corresponding to the voltage of the storage capacitor 1516 flows through the EL driving TFT 1515 and the EL element 1517. As a result, the EL element 1517 emits light.
[0008]
The luminance of the EL element 1517, that is, the amount of current flowing through the EL element 1517, depends on the voltage V of the EL driving TFT 1515. GS Can be controlled by. V GS Is a voltage of the storage capacitor 1516, which is a signal (voltage) input to the source signal line 1511. That is, the luminance of the EL element 1517 is controlled by controlling a signal (voltage) input to the source signal line 1511. Finally, the gate signal line 1512 is deselected, the gate of the switching TFT 1514 is closed, and the switching TFT 1514 is turned off. At that time, the charge accumulated in the storage capacitor 1516 is held. Therefore, the V of the EL driving TFT 1515 GS Is held as is and V GS A current corresponding to the current continues to flow to the EL element 1517 via the EL driving TFT 1515.
[0009]
Regarding the driving of EL elements, SID99 Digest: P372: “Current Status and future of Light-Emitting Polymer Display Driven by Poly-Si TFT”, ASIA DISPLAY98: P217: “High Resolution Light Emitting Polymer Display Driven by Low Temperature Polysilicon Thin Film Transistor with Integrated Driver ”, Euro Display99 Late News: P27:“ 3.8 Green OLED with Low Temperature Poly-Si TFT ”.
[0010]
Next, a gradation display method of the EL element 1517 will be described. The gate-source voltage V of the EL driving TFT 1515 as described above. GS Therefore, the analog gradation method for controlling the luminance of the EL element 1517 has a drawback that it is vulnerable to variations in current characteristics of the EL driving TFT 1515. That is, if the current characteristics of the EL driving TFT 1515 are different, the current value flowing through the EL driving TFT 1515 and the EL element 1517 changes even when the same gate voltage is applied. As a result, the luminance, that is, the gradation of the EL element 1517 changes.
[0011]
Therefore, a method called a digital gradation method has been devised in order to reduce the influence of the characteristic variation of the EL driving TFT 1515 and obtain a uniform screen. In this method, the absolute value of the gate-source voltage of the EL driving TFT 1515 | V GS In this method, gradation is controlled in two states: a state where | is equal to or lower than the lighting start voltage (almost no current flows) and a state larger than the luminance saturation voltage (current close to the maximum flows). In this case, the EL driving TFT 1515 | V GS If | is sufficiently larger than the luminance saturation voltage, even if the current characteristics of the EL driving TFT 1515 vary, the current value is I MAX Close to. Therefore, the influence of variations of the EL driving TFT 1515 can be very small. As described above, this method is called a digital gradation method because gradation is controlled in two states, ON state (bright because the maximum current flows) and OFF state (dark because no current flows). ing.
[0012]
However, in the case of the digital gradation method, only two gradations can be displayed as it is. Therefore, a plurality of techniques for increasing the number of gradations in combination with another method have been proposed.
[0013]
One method for achieving multiple gradations is a time gradation method. The time gradation method is a method in which the time during which the EL element 817 is lit is controlled, and gradation is produced according to the length of the lighting time. That is, one frame period is divided into a plurality of subframe periods, and the number of subframe periods that are lit and the length thereof are controlled to express gradation.
[0014]
Please refer to FIG. FIG. 9 simply shows a timing chart of the time gray scale method. In this example, the frame frequency is set to 60 [Hz] and a 3-bit gradation is obtained by a time gradation method.
[0015]
As shown in FIG. 9A, one frame period is divided into subframe periods corresponding to the number of gradation bits. Since there are 3 bits here, 3 subframe periods SF 1 ~ SF Three It is divided into. One subframe period further includes an address period (Ta # ) And sustain (lighting) period (Ts) # ). SF 1 Sustain period at Ts 1 I will call it. SF 2 , SF Three Similarly, in the case of Ts 2 , Ts Three I will call it. Address period Ta 1 ~ Ta Three Are periods in which video signals for one frame are written to the pixels, and the lengths are equal in any subframe period. The sustain period here is Ts 1 : Ts 2 : Ts Three = 2 2 : 2 1 : 2 0 = 4: 2: 1 and has a power-of-two ratio. However, even if the ratio of the lengths of the sustain periods is not a power of 2 as described above, gradation can be expressed.
[0016]
As a method of gradation display, Ts 1 To Ts Three In the sustain (lighting) period up to the above, the luminance is controlled according to the length of the total lighting time within one frame period by controlling the EL element to be in a lighting state or not. In this example, as shown in FIG. 9B, the combination of the sustain (lighting) periods to be lit is 2 Three Since eight lighting times can be determined, eight gradations from 0 (all black display) to 7 (all white display) can be displayed. In the time gradation method, gradation expression is performed as described above. Needless to say, the same gradation expression is possible in a self-luminous device for color display.
[0017]
When the number of gradations is further increased, the number of divisions in one frame period may be increased. When one frame period is divided into n subframes, the ratio of the length of the sustain (lighting) period is Ts. 1 : Ts 2 : Ts (n-1) : Ts n = 2 (n-1) : 2 (n-2) : 2 1 : 2 0 2 n It is possible to express street gradation. The order of the subframe periods is SF 1 ~ SF n You may make it appear randomly.
[0018]
[Problems to be solved by the invention]
By the way, problems relating to a self-luminous device using a self-luminous element such as an EL element will be described. As described above, during the period in which the EL element is lit, current is always supplied, and current flows in the EL element. Thereby, the property of the EL element itself deteriorates due to long-time lighting, and the luminance characteristic changes due to this deterioration. That is, even if the EL element that has deteriorated and the EL element that has not deteriorated are supplied with the same voltage from the same current supply source, a difference in luminance occurs.
[0019]
A specific example will be described. FIG. 10A shows a display screen of a portable terminal device or the like using the self-light-emitting device, and an operation icon 1001 is displayed. Usually, in the use of such a device, the ratio of still image display as shown in FIG. At this time, if an icon or the like is displayed in a color (gradation) brighter than the background, the EL element in the pixel where the icon or the like is displayed lights for a longer time than the EL element in the background display part. Therefore, deterioration progresses faster.
[0020]
It is assumed that the deterioration of the EL element proceeds under such conditions. Display examples of the self-luminous device after deterioration are shown in FIGS. First, in the case of black display as shown in FIG. 10B, the self-luminous element such as the EL element expresses black when no voltage is applied to the element. Degradation is unlikely to be a problem at that time. However, in the case of white display, even if the same current is supplied to the EL element deteriorated by lighting for a long time (in this case, the EL element where the icon or the like was displayed), FIG. As indicated by reference numeral 1011, the luminance is insufficient and unevenness occurs.
[0021]
In order to solve this luminance unevenness, there is a method of increasing the voltage applied to the deteriorated EL element. Usually, in the self-luminous device, the current supply line is composed of a single wiring, and is arranged in a matrix. It is not easy to configure a circuit for changing a voltage applied to an EL element in one specific pixel in the pixel portion. Further, as described above, since there are variations in EL driving TFTs, such a correction method is not desirable.
[0022]
Further, in a self-light emitting device for color display, the brightness and the degree of deterioration may vary depending on the elements that display R, G, and B. Several methods have been proposed for correcting the luminance variation due to such a cause. However, even the pixels of the same color may be deteriorated and the luminance variation may occur. In such a case, the above method cannot be used. .
[0023]
As another method for solving the problem, a method of using an EL element having characteristics capable of withstanding long-time lighting may be considered, but the current life of the EL element is not sufficient. Accordingly, it is an object of the present invention to provide a self-light-emitting device capable of normal video display without luminance unevenness even when the elements in the screen are deteriorated.
[0024]
[Means for Solving the Problems]
In order to solve the above-described problems, the following measures are taken in the present invention.
[0025]
In the self-light-emitting device having the deterioration correction function of the present invention, the lighting time of each pixel or the lighting time and the lighting intensity is detected by periodically sampling the video signal, The video signal for driving the deteriorated pixel of the EL element is corrected each time with reference to the data of the luminance characteristics of the EL element stored in advance, and the EL elements in some pixels deteriorate. Even in the self-luminous device, the uniformity of the screen can be maintained without causing luminance unevenness.
[0026]
Below, the structure of the self-light-emitting device of this invention is described.
[0027]
The self-luminous device of the present invention according to claim 1 comprises:
In a self-luminous device that displays video by inputting video signals,
Means for detecting the cumulative lighting time of each pixel;
Means for storing the cumulative lighting time;
Means for correcting the video signal according to the stored cumulative lighting time,
A video is displayed using the corrected video signal.
[0028]
The self-light-emitting device of the present invention according to claim 2
In a self-luminous device that displays video by inputting video signals,
Means for detecting the cumulative lighting time and lighting intensity of each pixel;
Means for storing the cumulative lighting time and lighting intensity;
Means for correcting the video signal according to the stored cumulative lighting time and lighting intensity,
A video is displayed using the corrected video signal.
[0029]
The self-luminous device of the present invention according to claim 3
In a self-luminous device that displays video by inputting video signals,
A counter unit that samples the first video signal and periodically detects the lighting time of the light-emitting element of each pixel;
A storage circuit for accumulating and storing lighting times of the self-luminous elements of the respective pixels detected by the counter unit;
A signal correction unit that corrects the first video signal according to the cumulative lighting time of the self-light-emitting element of each pixel stored in the storage circuit and outputs a second video signal;
A deterioration correction device having
A display device for displaying an image by the second image signal in the previous period;
It is characterized by having.
[0030]
The self-luminous device of the present invention according to claim 4
In a self-luminous device that displays video by inputting video signals,
A counter unit that samples the first video signal and periodically detects the lighting time and the lighting intensity of each pixel;
A storage circuit for accumulating and storing lighting times and lighting intensities of the light-emitting elements of the respective pixels detected by the counter unit;
Signal correction for correcting the first video signal and outputting the second video signal according to the cumulative lighting time and lighting intensity of the self-luminous element of each pixel accumulated and stored in the storage circuit And
A deterioration correction device having
A display device for displaying an image by the second image signal in the previous period;
It is characterized by having.
[0031]
The self-luminous device of the present invention according to claim 5 is:
The self light-emitting device according to any one of claims 1 to 4,
A self-luminous device that performs n-bit (n is a natural number, n ≧ 2) gradation display has a driving circuit that performs n + m-bit (m is a natural number) signal processing,
A video signal written in a pixel having a self-luminous element that has not deteriorated is displayed in gradation by an n-bit video signal,
For the video signal written in the pixel having the degraded self-luminous element, the gradation is corrected using an m-bit signal,
It is characterized in that the same luminance is obtained between the self-luminous element that has not deteriorated and the self-luminous element that has deteriorated.
[0032]
The self-light-emitting device of the present invention according to claim 6 comprises:
The self light-emitting device according to any one of claims 1 to 4,
The video signal written in the pixel having the degraded self-luminous element is characterized by relatively performing addition processing on the video signal written in the pixel having the non-degraded self-luminous element.
[0033]
The self-light-emitting device of the present invention according to claim 7 comprises:
The self light-emitting device according to any one of claims 1 to 4,
In a display range, a video signal written to a pixel having a self-luminous element with little degradation or a pixel having a self-luminous element that has not deteriorated is a video signal written to a pixel having a self-luminous element having the greatest degradation. On the other hand, it is characterized by relatively performing a subtraction process.
[0034]
The self-luminous device of the present invention according to claim 8 is,
The self light-emitting device according to any one of claims 1 to 7,
The storage means or the storage circuit is a static storage circuit (SRAM).
[0035]
The self-luminous device of the present invention according to claim 9 is,
The self light-emitting device according to any one of claims 1 to 7,
The storage means or the storage circuit is a dynamic storage circuit (DRAM).
[0036]
The self-luminous device of the present invention according to claim 10
The self light-emitting device according to any one of claims 1 to 7,
The storage means or storage circuit is a ferroelectric storage circuit (FeRAM).
[0037]
The self-luminous device of the present invention according to claim 11
The self light-emitting device according to any one of claims 1 to 7,
The storage means or the storage circuit is a nonvolatile memory (EEPROM) that can be electrically written, read and erased.
[0038]
The self-luminous device of the present invention according to claim 12
The self light-emitting device according to claim 1 or 2,
The detection unit, the storage unit, and the correction unit are configured by a circuit outside the self-light-emitting device.
[0039]
The self-luminous device of the present invention according to claim 13
The self light-emitting device according to claim 1 or 2,
The detection means, the storage means, and the correction means are formed on the same insulator as the self-light-emitting device.
[0040]
The self-luminous device of the present invention according to claim 14 comprises:
The self light-emitting device according to claim 3, wherein
The counter unit, the storage circuit, and the signal correction unit are configured by circuits outside the self-light-emitting device.
[0041]
The self-luminous device of the present invention according to claim 15 comprises:
The self light-emitting device according to claim 3, wherein
The counter unit, the memory circuit, and the signal correction unit are formed on the same insulator as the self-light-emitting device.
[0042]
The self-luminous device of the present invention according to claim 16 comprises:
The self light-emitting device according to any one of claims 1 to 15,
The self-luminous device is an EL display.
[0043]
The self-luminous device of the present invention according to claim 17 comprises:
The self light-emitting device according to any one of claims 1 to 15,
The self-luminous device is a PDP display.
[0044]
The self-luminous device of the present invention according to claim 18
The self light-emitting device according to any one of claims 1 to 15,
The self-luminous device is an FED display.
[0045]
The driving method of the self-luminous device of the present invention according to claim 19
A driving method of a self-light-emitting device that inputs a video signal and displays a video,
The first video signal is sampled, and the lighting time of the self-luminous element of each pixel is periodically detected in the counter unit,
The lighting time of the self-luminous element of each pixel detected by the counter unit is accumulated and stored in a storage circuit,
The signal correction unit corrects the first video signal and outputs a second video signal according to the cumulative lighting time of the self-luminous element of each pixel accumulated and stored in the storage circuit,
The video is displayed by the second video signal in the previous period.
[0046]
The driving method of the self-luminous device of the present invention according to claim 20 comprises:
A driving method of a self-light-emitting device that inputs a video signal and displays a video,
Sampling the first video signal, and periodically detecting the lighting time and lighting intensity of the light-emitting element of each pixel in the counter unit,
The lighting time and lighting intensity of the light-emitting element of each pixel detected by the counter unit are accumulated and stored in a storage circuit,
In accordance with the cumulative lighting time and lighting intensity of the light-emitting elements of the respective pixels accumulated and stored in the storage circuit, the signal correction unit corrects the first video signal to obtain the second video signal. Output,
The video is displayed by the second video signal in the previous period.
[0047]
The driving method of the self-luminous device of the present invention according to claim 21 comprises:
In the driving method of the self light-emitting device according to claim 19 or 20,
A self-luminous device that performs n-bit (n is a natural number, n ≧ 2) gradation display has a driving circuit that performs n + m-bit (m is a natural number) signal processing,
A video signal written in a pixel having a self-luminous element that has not deteriorated is displayed in gradation by an n-bit video signal,
For the video signal written in the pixel having the degraded self-luminous element, the gradation is corrected using an m-bit signal,
It is characterized in that the same luminance is obtained between the self-luminous element that has not deteriorated and the self-luminous element that has deteriorated.
[0048]
According to a twenty-second aspect of the present invention, there is provided a self-luminous device driving method according to
The self light-emitting device according to any one of claims 19 to 21,
The video signal written in the pixel having the degraded self-luminous element is characterized by relatively performing addition processing on the video signal written in the pixel having the non-degraded self-luminous element.
[0049]
The driving method of the self-luminous device of the present invention according to claim 23,
The self light-emitting device according to any one of claims 19 to 21,
In a display range, a video signal written to a pixel having a self-luminous element with little degradation or a pixel having a self-luminous element that has not deteriorated is a video signal written to a pixel having a self-luminous element having the greatest degradation. On the other hand, it is characterized by relatively performing a subtraction process.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
Please refer to FIG. FIG. 1 shows a block diagram of a self-luminous device having a deterioration correction function of the present invention. The deterioration correction apparatus that is the basis of the present invention includes I: a counter unit, II: a memory circuit unit, and III: a signal correction unit. I has a counter 102, II has a volatile memory 103 and a non-volatile memory 104, and III has a correction circuit 105 and a correction data storage unit 106.
[0051]
A circuit diagram of a source signal line driver circuit in the display device 107 is illustrated in FIG. Here, a display device corresponding to a digital video signal is taken as an example. The source signal line driver circuit includes a shift register (SR) 1401, a first latch circuit (LAT1) 1402, a second latch circuit (LAT2) 1403, and the like. Reference numeral 1404 denotes a pixel, and 1405 denotes the deterioration correction apparatus shown in FIG.
[0052]
The operation of each part will be described. Sampling pulses are sequentially output from the shift register according to the clock signal (CLK) and the start pulse (SP). The first latch circuit holds the digital video signal according to the timing of the sampling pulse. As shown in FIG. 14A, at this time, the video signal has already been corrected and becomes the second video signal. When the first latch circuit finishes holding for one horizontal period, a latch pulse is output and a digital video signal is transferred to the second latch circuit. After that, writing to the pixel is performed from the second latch circuit. At the same time, the digital video signal is held in the first latch circuit again according to the sampling pulse from the shift register.
[0053]
Subsequently, the operation of the entire deterioration correction apparatus will be described. First, with respect to the EL elements used in the self-light-emitting device, the data of the change over time of the luminance characteristics is stored in advance in the correction data storage unit 106. As will be described later, this data is mainly used as a map for signal correction according to the degree of deterioration of the EL element of each pixel.
[0054]
Subsequently, the first video signal 101A is sampled periodically (for example, every second), and the counter 102 counts lighting and non-lighting in each pixel based on the signal. The number of times of lighting in each pixel counted here is sequentially stored in the memory circuit unit. Here, since the number of times of lighting is accumulated, it is preferable that the memory circuit is configured using a nonvolatile memory. However, since the number of times of writing is generally limited in the nonvolatile memory, FIG. As shown in the figure, the volatile memory 103 is used for storage during the operation of the self-light-emitting device, and data is written into the nonvolatile memory 104 at regular intervals (for example, every hour or when the power is shut down). .
[0055]
Further, when gradation expression using EL elements is also performed by luminance control, the lighting intensity of the EL elements at that time is detected together, and the deterioration state is determined from both the lighting time and the lighting intensity. good. In this case, correction data is also created accordingly.
[0056]
Examples of the memory used for the memory circuit include static memory (SRAM), dynamic memory (DRAM), ferroelectric memory (FeRAM), EEPROM, flash memory, and the like. What is necessary is just to comprise using what is generally used. However, when a DRAM is used as the volatile memory, it is necessary to add a periodic refresh function.
[0057]
Next, the operation proceeds to a video signal correction operation. Refer to FIG. 1 again. The correction circuit 105 receives the first video signal 101A and the accumulated lighting time of each pixel or the data of the accumulated lighting time and the lighting intensity. The correction circuit 105 refers to the video signal correction map stored in the correction data storage unit in advance and the cumulative lighting time of each pixel, or the cumulative lighting time and lighting intensity, and matches the degree of deterioration of each pixel. The input video signal is corrected. The second video signal 101B corrected in this way is input to the display device 107 to display an image.
[0058]
At power-off, the cumulative lighting time or cumulative lighting time and lighting intensity of the EL elements of each pixel stored in the volatile memory circuit is the cumulative lighting time or cumulative lighting stored in the nonvolatile memory circuit. Add to time and lighting intensity and store. Thereby, after the next power-on, the lighting time of the EL element or the cumulative counting of the lighting time and the lighting intensity is continuously performed.
[0059]
As described above, the lighting time of the EL element is periodically detected, and the accumulated lighting time or the accumulated lighting time and the lighting intensity are stored, so that the luminance characteristics of the EL element stored in advance are stored over time. With reference to the change data, the video signal is corrected each time, and the video signal can be corrected so that the deteriorated EL element can achieve the same luminance as that of the non-deteriorated EL element. Therefore, the uniformity of the screen can be maintained without causing luminance unevenness.
[0060]
Further, according to the correction method used in the self-light-emitting device of the present invention, since the user does not need to perform an operation, the product can be expected to have a long life by continuing the correction even after the end user. .
[0061]
In the above, the self-light-emitting device has been described as an example using an EL element. However, the self-light-emitting device of the present invention is not limited to EL and may be other self-light-emitting devices such as PDP and FED.
【Example】
Examples of the present invention will be described below.
[0062]
[Example 1]
In this embodiment, a digital video signal correction method in the signal correction unit will be described.
[0063]
As one of the methods of complementing the luminance of the deteriorated EL element at the signal level, the correction value existing in the input digital video signal is added and converted into a signal of several gradations, so that A method for achieving the same luminance is mentioned. In order to realize this most simply by circuit design, it is sufficient to prepare in advance a circuit capable of processing the added gradation. Specifically, for example, in the case of a 6-bit digital gradation (64 gradation) specification self-luminous device having the deterioration correction function of the present invention, a processing capability for 1 bit is added as an extra for correction, Designed and created as a real 7-bit digital gradation (128 gradations). In normal operation, the lower 6 bits are used, and when the EL element deteriorates, it is corrected to a normal digital video signal. The values are added, and signal processing for the addition is performed using the above-described 1 bit for addition. In this case, the most significant bit (MSB) is used only for signal correction, and the actual display gradation is 6 bits.
[0064]
In addition, when the upper bits are used for correction, it is not particularly necessary to use the most significant bit. That is, when normal display is performed with 6 bits, the operation is the same even if a drive circuit having a processing capability of 8 bits or more is used.
[Example 2]
In this embodiment, a digital video signal correction method different from that in the first embodiment will be described.
[0065]
Please refer to FIG. 1 and FIG. FIG. 2A illustrates part of the pixels of the display device 107 in FIG. Here, three pixels 201 to 203 are considered. First, it is assumed that the pixel 201 is a pixel that has not deteriorated, and that both the pixels 202 and 203 have deteriorated to some extent. At this time, if the degree of deterioration is larger in the pixel 203 than in the pixel 202, naturally, a decrease in luminance due to the deterioration also increases. That is, when a certain halftone is displayed, luminance unevenness occurs as shown in FIG. The luminance of the pixel 202 is lower than the luminance of the pixel 201, and further the luminance of the pixel 203 is lower.
[0066]
Next, an actual correction operation will be described. The relationship between the lighting time of the EL element or the lighting time and lighting intensity and the luminance drop due to deterioration is measured in advance, and a map in which a correction amount for the cumulative lighting time is set is prepared and stored in the correction data storage unit 106. Keep it. An example is shown in FIG. The number in the block indicated by 200 represents the correction amount of the digital video signal. In other words, 1 is always added to the digital video signal input to the pixel in which the deterioration of the EL element is accumulated up to stage a, and the signal is corrected to be brighter by one gradation. Similarly, correction of two gradations is applied at the stage b and three gradations are applied at the stage c. The cumulative lighting time or the cumulative lighting time, the lighting intensity, and the luminance decrease due to deterioration may not necessarily be in a direct proportional relationship, and the correction width of the video signal is approximated in steps for each gradation.
[0067]
In FIG. 1, the correction circuit 105 inputs a digital video signal (first video signal) 101 </ b> A and reads the accumulated lighting time of each pixel stored in the storage circuit unit. The correction value of each digital video signal is determined by comparing the accumulated lighting time of each read pixel or the cumulative lighting time and the lighting intensity with the correction map described above. Specifically, using FIG. 2A, it is determined that the pixel 201 has not deteriorated from the accumulated lighting time or the accumulated lighting time and the lighting intensity, and the video signal is not corrected. When it is determined that the pixel 202 has deteriorated to the stage a in FIG. 2B, the digital video signal for lighting the pixel 202 includes +1 gradation as shown in FIG. Correction by the addition process is added. Similarly, when the pixel 203 is determined to have deteriorated to the stage b, the digital video signal for lighting the pixel 203 is corrected by the addition process of +2 gradation. As described above, a screen with uniform brightness can be obtained as shown in FIG.
[0068]
Subsequently, a correction method by subtraction processing will be described. Please refer to FIG. 1 and FIG. Since FIGS. 3A to 3C are the same as FIGS. 2A to 2C, description thereof is omitted here.
[0069]
The correction value of each digital video signal is determined by comparing the accumulated lighting time in each pixel or the accumulated lighting time and the lighting intensity with the map in which the correction amount shown in FIG. 3C is set. At this time, the reference pixel, that is, the pixel to which the original digital video signal is input as it is without correction is determined to have the most advanced deterioration from the accumulated lighting time or the accumulated lighting time and the lighting intensity. Pixel. Specifically, the pixel 303 in FIG. With this as a reference, digital video signals input to other pixels are corrected according to the degree of deterioration. As shown in FIG. 3D, the original digital video signal is input to the pixel 303 that has been most deteriorated (assuming that it has advanced to the stage b in FIG. 3C). In addition, a digital video signal to which correction of -1 gradation is applied is input to the pixel 302, which is lightly degraded by one level (assuming that the level has progressed to level a in FIG. 3C). A digital video signal to which correction of −2 gradation is added is input to the pixel 301 that is determined not to have deteriorated from the lighting time or the cumulative lighting time and the lighting intensity.
[0070]
However, when the correction is performed by the above-described means, the luminance of the entire screen is several gradations (the gradation based on the original digital video signal and the gradation based on the second video signal written in the pixel in which the EL element has not deteriorated). Will be reduced by the difference). Therefore, at the same time, as shown in FIG. 3D, by changing the potential of the current supply line, the voltage V between the two electrodes of the EL element is changed. EL I will make it slightly higher (V EL1 + Δ → V EL2 ) To complement the brightness of the entire screen.
[0071]
In the case of correction by the former addition processing, luminance unevenness can be corrected only by processing of the digital video signal, but correction in white display does not work (specifically, for example, as a 6-bit digital video signal, When “111111” is input, there is a disadvantage that no further addition is possible. In addition, in the case of the correction by the latter subtraction processing, potential control of the current supply line for luminance complementation is added, but contrary to the correction by the addition processing, the non-correction range is a black display range, and therefore almost all There is no influence (specifically, for example, when “000000” is input as a 6-bit digital video signal, there is no need to perform further subtraction, and there is no need to perform accurate subtraction between a normal EL element and a deteriorated EL element. It is possible to display black (the EL element can be simply turned off), and several gradations in the vicinity of black are hardly a problem if the number of corresponding bits of the display device is high to some extent. Both are advantageous methods for increasing the number of gradations.
[0072]
Further, for example, it can be said that it is also an effective means to compensate for both disadvantages by using both correction methods of addition processing and subtraction processing together with a certain gradation as a boundary.
[0073]
[Example 3]
In the self-light-emitting device having the deterioration correction function of the present invention, in the example shown in the embodiment (FIG. 1), the deterioration correction device is placed outside the display device 107, and a digital video signal (first video signal) 101A. First, it is input to the correction circuit 105 and immediately corrected, and the corrected digital video signal (second video signal) 101B is input to the display device 107 via the FPC. Advantages of such a method include compatibility by unitizing the deterioration correction device (the conventional self-light-emitting device can be used as the display device 107 as it is), but on the other hand, the deterioration correction device and the display device Are integrally formed on the same substrate, so that cost reduction, space saving, and high-speed driving can be realized by greatly reducing the number of components.
[0074]
FIG. 4A shows an example in which the deterioration correcting device is integrally formed on the same substrate as the display device in the self light emitting device having the deterioration correcting function of the present invention. A display device including a source signal line driver circuit 402, a gate signal line driver circuit 403, a pixel portion 404, a current supply line 405, and an FPC 406 and a deterioration correction device 407 are integrally formed over the substrate 401. FIG. 4B is an example of an internal block diagram of the deterioration correction apparatus 407 in FIG. Of course, the layout on the substrate is not limited to the example shown in the figure, but it is desirable to arrange the blocks close to each other in consideration of the arrangement of signal lines and the wiring length.
[0075]
The digital video signal (first video signal) 411A is input from an external video source to the correction circuit 415 in the deterioration correction device 407 via the FPC 406. After that, a corrected digital video signal (second video signal) 411B that has been corrected by the method described in the embodiment and Examples 1-2 is input to the source signal line driver circuit 402.
[0076]
Although not shown in FIG. 4, a necessary control signal may be input to the deterioration correction apparatus. In the example shown in FIG. 4A, the deterioration correction device 407 is arranged between the FPC 406 and the source signal line driver circuit 402, so that the control signal can be easily routed.
[0077]
[Example 4]
Please refer to FIG. The self-light-emitting device having the deterioration correction function of the present invention can be easily applied even when the display device is compatible with an analog video signal. In such a case, the second video signal (digital video signal) output from the deterioration correction device including I: counter unit, II: storage circuit unit, and III: signal correction unit is the D / A conversion circuit 1307. Is converted into an analog video signal and input to the display device 1308 corresponding to the analog video signal to display an image.
[0078]
A circuit diagram of a source signal line driver circuit in the display device 1308 in FIG. 13 is shown in FIG. Here, a display device corresponding to an analog video signal is taken as an example. The source signal line driver circuit includes a shift register (SR) 1411, a level shifter 1412, a buffer 1413, a sampling switch 1414, and the like. Reference numeral 1415 denotes a pixel, 1416 denotes a deterioration correction apparatus shown in FIG. 13, and 1417 denotes a D / A conversion circuit.
[0079]
The operation of each part will be described. Sampling pulses are sequentially output from the shift register according to the clock signal (CLK) and the start pulse (SP). Thereafter, the voltage amplitude of the pulse is expanded by the level shifter and output via the buffer. The digital video signal is corrected by the deterioration correction device, converted into an analog video signal by the D / A conversion circuit, and input to the video signal line. Thereafter, the sampling switch is opened according to the timing of the sampling pulse, the analog video signal inputted to the video signal line is sampled, and the voltage information is written in the pixel to display the image.
[0080]
In the example shown in FIG. 13, the deterioration correction device is provided outside the display device. However, as described in the third embodiment, these may be integrally formed on the same substrate.
[0081]
[Example 5]
In this embodiment, the TFTs of the pixel portion of the self-light-emitting device of the present invention and the drive circuit portion (source signal line side drive circuit, gate signal line side drive circuit, pixel selection signal line side drive circuit) provided in the periphery thereof are simultaneously A manufacturing method will be described. However, in order to simplify the description, a CMOS circuit which is a basic unit is illustrated in the drive circuit portion.
[0082]
Reference is made to FIG. First, in this embodiment, a substrate 5000 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass or aluminoborosilicate glass is used. Note that the substrate 5000 is not limited as long as it is a light-transmitting substrate, and a quartz substrate may be used. Further, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used.
[0083]
Next, a base film 5001 made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed over the substrate 5000. In this embodiment, a two-layer structure is used as the base film 5001, but a single-layer film of the insulating film or a structure in which two or more layers are stacked may be used. As the first layer of the base film 5001, a plasma CVD method is used, and SiH Four , NH Three And N 2 A silicon oxynitride film 5001a formed using O as a reactive gas is formed to 10 to 200 [nm] (preferably 50 to 100 [nm]). In this embodiment, a silicon oxynitride film 5001a (composition ratio Si = 32 [%], O = 27 [%], N = 24 [%], H = 17 [%]) having a thickness of 50 [nm] is formed. did. Next, as the second layer of the base film 5001, a plasma CVD method is used, and SiH Four And N 2 A silicon oxynitride film 5001b formed using O as a reactive gas is formed to a thickness of 50 to 200 [nm] (preferably 100 to 150 [nm]). In this embodiment, a silicon oxynitride film 5001b (composition ratio Si = 32 [%], O = 59 [%], N = 7 [%], H = 2 [%]) having a thickness of 100 [nm] is formed. did.
[0084]
Next, semiconductor layers 5002 to 5005 are formed over the base film. The semiconductor layers 5002 to 5005 are formed by forming a semiconductor film having an amorphous structure by a known means (sputtering method, LPCVD method, plasma CVD method, or the like), and then performing a known crystallization process (laser crystallization method, heat A crystalline semiconductor film obtained by performing a crystallization method or a thermal crystallization method using a catalyst such as nickel) is formed by patterning into a desired shape. The semiconductor layers 5002 to 5005 are formed with a thickness of 25 to 80 [nm] (preferably 30 to 60 [nm]). The material of the crystalline semiconductor film is not limited, but is preferably silicon (silicon) or silicon germanium (Si X Ge 1-X (X = 0.0001 to 0.02)) It may be formed of an alloy or the like. In this embodiment, a 55 nm thick amorphous silicon film was formed by plasma CVD, and then a solution containing nickel was held on the amorphous silicon film. This amorphous silicon film is dehydrogenated (500 [° C.], 1 hour), then subjected to thermal crystallization (550 [° C.], 4 hours) to further improve the crystallization by laser annealing. A crystalline silicon film was formed by performing the above-described treatment. Then, semiconductor layers 5002 to 5005 were formed from the crystalline silicon film by patterning using a photolithography method.
[0085]
Further, after the semiconductor layers 5002 to 5005 are formed, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
[0086]
When a crystalline semiconductor film is formed by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four A laser can be used. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. The conditions for crystallization are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 30 [Hz] and the laser energy density is 100 to 400 [mJ / cm. 2 ] (Typically 200-300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is 1 to 10 kHz, and the laser energy density is 300 to 600 [mJ / cm. 2 ] (Typically 350-500 [mJ / cm 2 ]) Then, a laser beam condensed in a linear shape with a width of 100 to 1000 [μm], for example, 400 [μm] is irradiated over the entire surface of the substrate, and the superposition ratio (overlap ratio) of the linear laser light at this time is 50. What is necessary is just to carry out as ~ 90 [%].
[0087]
Next, a gate insulating film 5006 is formed to cover the semiconductor layers 5002 to 5005. The gate insulating film 5006 is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm] by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film (composition ratio Si = 32 [%], O = 59 [%], N = 7 [%], H = 2 [%] with a thickness of 110 [nm] by plasma CVD. ]). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0088]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 And a reaction pressure of 40 [Pa], a substrate temperature of 300 to 400 [° C.], a high frequency (13.56 [MHz]) power density of 0.5 to 0.8 [W / cm]. 2 ] Can be formed by discharging. The silicon oxide film thus produced can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].
[0089]
Next, a first conductive film 5007 with a thickness of 20 to 100 [nm] and a second conductive film 5008 with a thickness of 100 to 400 [nm] are stacked over the gate insulating film 5006. In this example, a first conductive film 5007 made of a TaN film with a thickness of 30 [nm] and a second conductive film 5008 made of a W film with a thickness of 370 [nm] were stacked. The TaN film was formed by sputtering, and was sputtered in a nitrogen-containing atmosphere using a Ta target. The W film was formed by sputtering using a W target. In addition, tungsten hexafluoride (WF 6 It is also possible to form it by a thermal CVD method using). In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 [μΩcm] or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in the W film, the crystallization is hindered and the resistance is increased. Therefore, in this embodiment, a sputtering method using a target of high purity W (purity 99.9999 [%]) is used, and the W film is sufficiently considered so that impurities are not mixed in the gas phase during film formation. It was possible to realize a resistivity of 9 to 20 [μΩcm].
[0090]
Note that in this embodiment, the first conductive film 5007 is TaN and the second conductive film 5008 is W, but there is no particular limitation, and all of them are Ta, W, Ti, Mo, Al, Cu, Cr, Nd. You may form with the element selected from these, or the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Moreover, you may use the alloy which consists of Ag, Pd, and Cu. Also, a combination in which the first conductive film is formed of a Ta film, the second conductive film is a W film, the first conductive film is formed of a TiN film, and the second conductive film is a W film, The first conductive film is formed of a tantalum nitride (TaN) film, the second conductive film is an Al film, the first conductive film is formed of a TaN film, and the second conductive film is a Cu film. It is good also as a combination.
[0091]
Next, as shown in FIG. 5B, a resist mask 5009 is formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, and CF is used as an etching gas. Four And Cl 2 And O 2 The gas flow ratio is 25/25/10 [sccm], and 500 [W] RF (13.56 [MHz]) power is applied to the coil-type electrode at a pressure of 1 [Pa]. Etching was performed by generating plasma. Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used. 150 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered. Under the first etching conditions, the etching rate with respect to W is 200.39 [nm / min.], The etching rate with respect to TaN is 80.32 [nm / min.], And the selectivity of W with respect to TaN is about 2.5. It is. Further, the taper angle of W is about 26 ° under this first etching condition.
[0092]
After that, as shown in FIG. 5B, the resist mask 5009 is not removed and the second etching condition is changed, and the etching gas is changed to CF. Four And Cl 2 Each gas flow rate ratio is 30/30 [sccm], and 500 [W] RF (13.56 [MHz]) power is applied to the coil-type electrode at a pressure of 1 [Pa] to generate plasma. And etching was performed for about 30 seconds. 20 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 Under the second etching condition in which is mixed, the W film and the TaN film are etched to the same extent. The etching rate for W under the second etching conditions is 58.97 [nm / min.], And the etching rate for TaN is 66.43 [nm / min.]. Note that in order to perform etching without leaving any residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
[0093]
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of the tapered portion may be 15 to 45 °. Thus, the first shape conductive layers 5010 to 5014 (the first conductive layers 5010a to 5014a and the second conductive layers 5010b to 5014b) formed of the first conductive layer and the second conductive layer by the first etching process. Form. In the gate insulating film 5006, a region that is not covered with the first shape conductive layers 5010 to 5014 is etched and thinned by about 20 to 50 [nm].
[0094]
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer (FIG. 5B). The doping process may be performed by ion doping or ion implantation. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 15 [atoms / cm 2 The acceleration voltage is set to 60 to 100 [keV]. In this embodiment, the dose is 1.5 × 10 15 [atoms / cm 2 The acceleration voltage was 80 [keV]. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. In this case, the first shape conductive layers 5010 to 5014 serve as a mask for the impurity element imparting n-type, and high-concentration impurity regions 5015 to 5018 are formed in a self-aligning manner. The high concentration impurity regions 5015 to 5018 have 1 × 10 20 ~ 1x10 twenty one [atoms / cm Three An impurity element imparting n-type is added in a concentration range of
[0095]
Next, as shown in FIG. 5C, a second etching process is performed without removing the resist mask. Here, CF is used as an etching gas. Four And Cl 2 And O 2 The gas flow ratio is 20/20/20 [sccm], and 500 [W] RF (13.56 [MHz]) power is applied to the coil-type electrode at a pressure of 1 [Pa]. Etching was performed by generating plasma. 20 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The etching rate for W in the second etching process is 124. [nm / min.], the etching rate for TaN is 20. [nm / min.], and the selection ratio of W to TaN is 6.05. Therefore, the W film is selectively etched. By this second etching, the taper angle of W became 70 °. By this second etching process, second conductive layers 5019b to 5023b are formed. On the other hand, the first conductive layers 5010a to 5014a are hardly etched, and the first conductive layers 5019a to 5023a are formed.
[0096]
Next, a second doping process is performed. Doping is performed using the second conductive layers 5019b to 5023b as masks against the impurity element so that the impurity element is added to the semiconductor layer below the tapered portion of the first conductive layer. In this embodiment, P (phosphorus) is used as the impurity element, and the dose amount is 1.5 × 10. 14 [atoms / cm 2 The plasma doping was performed at a current density of 0.5 [μA] and an acceleration voltage of 90 [keV]. In this manner, low concentration impurity regions 329 to 333 overlapping with the first conductive layer are formed in a self-aligning manner. The concentration of phosphorus (P) added to the low-concentration impurity regions 5024 to 5027 is 1 × 10 17 to 5 × 10 18 [atoms / cm Three And has a gradual concentration gradient according to the thickness of the tapered portion of the first conductive layer. Note that in the semiconductor layer overlapping the tapered portion of the first conductive layer, the impurity concentration is slightly lower from the end of the tapered portion of the first conductive layer to the inside, but the concentration is almost the same. . An impurity element is also added to the high-concentration impurity regions 5015 to 5018 (FIG. 6A).
[0097]
Next, as shown in FIG. 6B, a resist mask is removed, and then a third etching process is performed using a photolithography method. In the third etching process, the tapered portion of the first conductive layer is partially etched to form a shape overlapping the second conductive layer. However, a mask made of a resist 5028 is formed in a region where the third etching is not performed.
[0098]
The etching conditions in the third etching process are Cl as an etching gas. 2 And SF 6 And the respective gas flow ratios are set to 10/50 [sccm], using the ICP etching method in the same manner as the first and second etchings. The etching rate for TaN in the third etching process is 111.2 [nm / min.], And the etching rate for the gate insulating film is 12.8 [nm / min.].
[0099]
In this example, etching was performed by generating plasma by applying 500 [W] RF (13.56 [MHz]) power to the coil-type electrode at a pressure of 1.3 [Pa]. 10 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. Through the above steps, first conductive layers 5029a to 5032a are formed.
[0100]
By the third etching, impurity regions (LDD regions) 5033 to 5035 that do not overlap with the first conductive layers 5029a to 5032a are formed. Note that the impurity region (GOLD region) 5024 is overlapped with the first conductive layer 5019a.
[0101]
In addition, the electrode formed by the first conductive layer 5019a and the second conductive layer 5019b finally becomes the gate electrode of the n-channel TFT of the driver circuit, and the first conductive layer 5029a and the second conductive layer 5019b The electrode formed with the conductive layer 5029b finally becomes the gate electrode of the p-channel TFT of the driver circuit.
[0102]
Similarly, the electrode formed of the first conductive layers 5030a to 5031a and the second conductive layers 5030b to 5031b finally becomes the gate electrode of the n-channel TFT in the pixel portion, and the first conductive layer 5032a The electrode formed with the second conductive layer 5032b finally becomes the gate electrode of the p-channel TFT in the pixel portion.
[0103]
In this manner, in this embodiment, impurity regions (LDD regions) 5033 to 5035 that do not overlap with the first conductive layers 5029a to 5032a and impurity regions (GOLD regions) 5024 that overlap with the first conductive layer 5019a are formed at the same time. Therefore, it is possible to make them according to TFT characteristics.
[0104]
Next, after removing the resist mask, the gate insulating film 5006 is etched. The etching process here uses CHF as an etching gas. Three And using a reactive ion etching method (RIE method). In this embodiment, the chamber pressure is 6.7 [Pa], the RF power is 800 [W], the CHF. Three A third etching process was performed at a gas flow rate of 35 [sccm]. Thus, part of the high concentration impurity regions 5015 to 5018 is exposed, and gate insulating films 5006a to 5006d are formed.
[0105]
Next, a new mask 5036 made of resist is formed, and a third doping process is performed. By this third doping treatment, an impurity element imparting a second conductivity type (p-type) opposite to the first conductivity type (n-type) is added to the semiconductor layer that becomes the active layer of the p-channel TFT. Impurity regions 5037 to 5040 thus formed are formed. (FIG. 3C) The first conductive layers 5029a and 5032a are used as masks for the impurity element, and an impurity element imparting p-type is added to form an impurity region in a self-aligning manner.
[0106]
In this embodiment, the impurity regions 5037 to 5040 are diborane (B 2 H 6 ) Using an ion doping method. In the third doping process, the semiconductor layer forming the n-channel TFT is covered with a mask 5036 made of resist. By the first doping process and the second doping process, phosphorus is added to the impurity regions 5037 to 5040 at different concentrations, and the concentration of the impurity element imparting p-type in each of the regions is 2 ×. 10 20 ~ 2x10 twenty one [atoms / cm Three In order to function as a source region and a drain region of the p-channel TFT, no problem occurs.
[0107]
Through the above steps, impurity regions are formed in the respective semiconductor layers. In this embodiment, the method of doping the impurity (B) after etching the gate insulating film is shown; however, the impurity doping may be performed without etching the gate insulating film.
[0108]
Next, the resist mask 5036 is removed, and a first interlayer insulating film 5041 is formed as shown in FIG. The first interlayer insulating film 5041 is formed of an insulating film containing silicon with a thickness of 100 to 200 [nm] by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film having a thickness of 150 [nm] is formed by plasma CVD. Needless to say, the first interlayer insulating film 5041 is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0109]
Next, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. The thermal annealing method may be performed at 400 to 700 [° C.], typically 500 to 550 [° C.] in a nitrogen atmosphere having an oxygen concentration of 1 [ppm] or less, preferably 0.1 [ppm] or less. In this example, the activation treatment was performed by heat treatment at 550 [° C.] for 4 hours. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
[0110]
In this embodiment, simultaneously with the activation treatment, Ni used as a catalyst during crystallization is gettered into impurity regions (5015, 5017, 5037-5038) containing high concentration of P, and mainly channel The nickel concentration in the semiconductor layer that becomes the formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and good crystallinity, so that high field-effect mobility can be obtained and good characteristics can be achieved.
[0111]
Further, the activation treatment may be performed before the first interlayer insulating film 5041 is formed. However, when the wiring material used is vulnerable to heat, after forming an interlayer insulating film 5041 (an insulating film containing silicon as a main component, for example, a silicon nitride film) to protect the wiring and the like as in this embodiment. It is preferable to perform an activation treatment.
[0112]
Alternatively, the first interlayer insulating film 5041 may be formed by performing a doping process after the activation process.
[0113]
Further, a process of hydrogenating the semiconductor layer is performed by performing heat treatment at 300 to 550 [° C.] for 1 to 12 hours in an atmosphere containing 3 to 100 [%] hydrogen. In this embodiment, heat treatment was performed for 1 hour at 410 [° C.] in a nitrogen atmosphere containing about 3% of hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the interlayer insulating film 5041. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0114]
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after performing the hydrogenation.
[0115]
Next, as shown in FIG. 7B, a second interlayer insulating film 5042 made of an organic insulating material is formed over the first interlayer insulating film 5041. In this embodiment, an acrylic resin film having a thickness of 1.6 [μm] is formed. Next, patterning is performed to form contact holes reaching the impurity regions 5015, 5017, and 5037 to 5038.
[0116]
As the second interlayer insulating film 5042, a film made of an insulating material containing silicon or an organic resin is used. As the insulating material containing silicon, silicon oxide, silicon nitride, or silicon oxynitride can be used. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used.
[0117]
In this embodiment, a silicon oxynitride film formed by plasma CVD is formed. Note that the thickness of the silicon oxynitride film is preferably 1 to 5 [μm] (more preferably 2 to 4 [μm]). A silicon oxynitride film is effective in suppressing deterioration of an EL element because it contains a small amount of moisture.
In addition, although dry etching or wet etching can be used for forming the contact hole, it is desirable to use the wet etching method in view of the problem of electrostatic breakdown during etching.
[0118]
Further, since the first interlayer insulating film 5041 and the second interlayer insulating film 5042 are simultaneously etched in the formation of the contact hole here, the material for forming the second interlayer insulating film 5042 is the first material considering the shape of the contact hole. It is preferable to use a material having an etching rate higher than that of the material forming the one interlayer insulating film 5041.
[0119]
Then, wirings 5043 to 5049 that are electrically connected to the impurity regions 5015, 5017, and 5037 to 5038 are formed. Here, a laminated film of a Ti film with a film thickness of 50 [nm] and an alloy film (alloy film of Al and Ti) with a film thickness of 500 [nm] is formed by patterning, but another conductive film is used. May be.
[0120]
Next, a transparent conductive film is formed thereon with a thickness of 80 to 120 [nm] and patterned to form a pixel electrode 5050 (FIG. 7B). In this embodiment, for the pixel electrode 5050, an indium tin oxide (ITO) film or a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used.
[0121]
Further, the pixel electrode 5050 is formed in contact with the drain wiring 5048 so as to be electrically connected to the drain region of the EL driving TFT.
[0122]
Next, as shown in FIG. 8A, an insulating film containing silicon (a silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and an opening is formed at a position corresponding to the transparent electrode 5050. Then, a third interlayer insulating film 5051 functioning as a bank is formed. When the opening is formed, a tapered sidewall can be easily formed by using a wet etching method. Care must be taken because the deterioration of the EL layer due to the step becomes a significant problem unless the side wall of the opening is sufficiently gentle.
[0123]
In this embodiment, a silicon oxide film is used as the third interlayer insulating film 5051. However, an organic resin film such as polyimide, polyamide, acrylic, or BCB (benzocyclobutene) can also be used in some cases. .
[0124]
Next, as shown in FIG. 8A, an EL layer 5052 is formed by an evaporation method, and a cathode electrode (MgAg electrode) 5053 and a protective electrode 5054 are further formed by an evaporation method. At this time, it is preferable that the pixel electrode 5050 be subjected to heat treatment to completely remove moisture before forming the EL layer 5052 and the cathode electrode 5053. In this embodiment, the MgAg electrode is used as the cathode electrode of the EL element, but other known materials may be used.
[0125]
Note that a known material can be used for the EL layer 5052. In this embodiment, a two-layer structure including a hole transporting layer and a light emitting layer is used as an EL layer, but any of a hole injection layer, an electron injection layer, or an electron transport layer is provided. There is also. As described above, various examples of combinations have already been reported, and any of the configurations may be used.
[0126]
In this embodiment, polyphenylene vinylene is formed by a vapor deposition method as a hole transport layer. The light-emitting layer is formed by vapor deposition of 30-40 [%] molecular dispersion of PBD, which is a 1,3,4-oxadiazole derivative, in polyvinyl carbazole. 1% is added.
[0127]
The protective electrode 5054 can protect the EL layer 5052 from moisture and oxygen; however, a passivation film 5055 is preferably provided. In this embodiment, a 300 nm thick silicon nitride film is provided as the passivation film 5055. This passivation film may also be formed continuously without being released to the atmosphere after the protective electrode 5054 is formed.
[0128]
The protective electrode 5054 is provided in order to prevent the cathode electrode 5053 from being deteriorated, and a metal film mainly composed of aluminum is typically used. Of course, other materials may be used. Further, since the EL layer 5052 and the cathode electrode 5053 are very sensitive to moisture, it is desirable that the protective electrode 5054 be continuously formed without being released to the atmosphere to protect the EL layer 5052 from the outside air.
[0129]
Note that the thickness of the EL layer 5052 is 10 to 400 [nm] (typically 60 to 150 [nm]), and the thickness of the cathode electrode 5053 is 80 to 200 [nm] (typically 100 to 150 [nm]. nm]).
[0130]
Thus, an EL module having a structure as shown in FIG. 8A is completed. In addition, in the manufacturing process of the EL module in this embodiment, the source signal line is formed by Ta and W, which are materials forming the gate electrode, and the source and drain electrodes are formed due to the circuit configuration and the process. Although the gate signal line is formed of Al which is the wiring material being used, a different material may be used.
[0131]
Further, according to this embodiment, a driver circuit having an n-channel TFT 5101 and a p-channel TFT 5102 and a pixel portion having a switching TFT 5103 and an EL driving TFT 5104 can be formed over the same substrate.
[0132]
In this embodiment, since the EL element configuration is bottom emission (light emission direction is on the TFT substrate side), the switching TFT 5103 is an n-channel TFT and the EL driving TFT 5104 is a p-channel TFT. Although the configuration of using is shown, the present embodiment is only one preferable mode and need not be limited to this.
[0133]
In this embodiment, the structure in which the EL layer 5052 is formed on the pixel electrode (anode) 5050 and then the cathode electrode 5053 is formed is shown. However, the EL layer and the anode are formed on the pixel electrode (cathode). It is good also as a structure to make. However, in this case, unlike the bottom emission described so far, the top emission is used. At this time, the switching TFT and the EL driving TFT are preferably formed of n-channel TFTs having the low-concentration impurity regions (LDD regions) described in this embodiment.
[0134]
[Example 6]
In the present invention, by using an EL material that can use phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the EL element.
[0135]
Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown.
(T. Tsutsui, C. Adachi, S. Saito, Photochemical Processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p.437.)
The molecular formula of the EL material (coumarin dye) reported by the above paper is shown below.
[0136]
[Chemical 1]
Figure 0004776829
[0137]
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.)
The molecular formula of the EL material (Pt complex) reported by the above paper is shown below.
[0138]
[Chemical 2]
Figure 0004776829
[0139]
(MABaldo, S. Lamansky, PEBurrrows, METhompson, SRForrest, Appl. Phys. Lett., 75 (1999) p. 4.)
(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B (1999) L1502.)
The molecular formula of the EL material (Ir complex) reported by the above paper is shown below.
[0140]
[Chemical 3]
Figure 0004776829
[0141]
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons. In addition, the structure of a present Example can be implemented freely combining with any structure of Example 1- Example 9. FIG.
[0142]
[Example 7]
An EL display to which the self-luminous device of the present invention is applied is self-luminous, so that it has excellent visibility in a bright place as compared with a liquid crystal display and has a wide viewing angle. Therefore, it can be used as a display portion of various electronic devices.
[0143]
The EL display includes all information display devices such as a personal computer display device, a TV broadcast reception display device, and an advertisement display device. In addition, the self-luminous device of the present invention can be used for display portions of various electronic devices.
[0144]
Such an electronic device of the present invention includes a video camera, a digital camera, a goggle type display device (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game device, A portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, or the like), an image playback device equipped with a recording medium (specifically, a recording medium such as a digital video disc (DVD) is played back, and the image is A device provided with a display capable of displaying). In particular, a portable information terminal that is often viewed from an oblique direction emphasizes the wide viewing angle, and thus it is desirable to use an EL display. Specific examples of these electronic devices are shown in FIGS.
[0145]
FIG. 11A illustrates an EL display which includes a housing 3301, a support base 3302, a display portion 3303, and the like. The self-luminous device of the present invention can be used in the display portion 3303. Since the EL display is a self-luminous type, a backlight is not required and a display portion thinner than a liquid crystal display can be obtained.
[0146]
FIG. 11B illustrates a video camera, which includes a main body 3311, a display portion 3312, an audio input portion 3313, operation switches 3314, a battery 3315, an image receiving portion 3316, and the like. The self-luminous device of the present invention can be used in the display portion 3312.
[0147]
FIG. 11C shows a part (right side) of a head mounted EL display, which includes a main body 3321, a signal cable 3322, a head fixing band 3323, a display portion 3324, an optical system 3325, a display device 3326, and the like. The self-luminous device of the present invention can be used in the display device 3326.
[0148]
FIG. 11D shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 3331, a recording medium (DVD or the like) 3332, an operation switch 3333, a display unit (a) 3334, a display unit. (b) 3335 and the like are included. The display unit (a) 3334 mainly displays image information, and the display unit (b) 3335 mainly displays character information. However, the self-luminous device of the present invention includes the display unit (a) 3334 and the display unit (b) 3335. Can be used. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0149]
FIG. 11E illustrates a goggle type display device (head mounted display), which includes a main body 3341, a display portion 3342, and an arm portion 3343. The self-luminous device of the present invention can be used in the display portion 3342.
[0150]
FIG. 11F illustrates a personal computer, which includes a main body 3351, a housing 3352, a display portion 3353, a keyboard 3354, and the like. The self-luminous device of the present invention can be used in the display portion 3353.
[0151]
If the emission brightness of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0152]
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the EL display is preferable for displaying moving images.
[0153]
In addition, since the EL display portion consumes power, it is desirable to display information so that the light emission portion is reduced as much as possible in order to save power consumption. Therefore, when an EL display is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or an audio reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.
[0154]
FIG. 12A illustrates a mobile phone, which includes a main body 3401, an audio output portion 3402, an audio input portion 3403, a display portion 3404, operation switches 3405, and an antenna 3406. The self-luminous device of the present invention can be used in the display portion 3404. Note that the display portion 3404 can reduce power consumption of the mobile phone by displaying white characters on a black background.
[0155]
FIG. 12B shows a sound reproducing device, specifically a car audio, which includes a main body 3411, a display portion 3412, and operation switches 3413 and 3414. The self-luminous device of the present invention can be used in the display portion 3412. Moreover, although the vehicle-mounted audio is shown in the present embodiment, it may be used for a portable or household sound reproducing device. Note that the display portion 3414 can reduce power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing apparatus.
[0156]
FIG. 12C illustrates a digital camera, which includes a main body 3501, a display portion (A) 3502, an eyepiece portion 3503, operation switches 3504, a display portion (B) 3505, and a battery 3506. The electro-optical device of the present invention can be used in the display portion (A) 3502 and the display portion (B) 3505.
[0157]
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. Moreover, any configuration shown in the first to fifth embodiments may be applied to the electronic apparatus of the present embodiment.
【The invention's effect】
According to the self-light-emitting device of the present invention, it is possible to provide a self-light-emitting device capable of correcting the deterioration of the EL element due to the difference in lighting time on the circuit side and displaying a uniform screen without uneven brightness.
[Brief description of the drawings]
FIG. 1 is a block diagram of a self-luminous device having a deterioration correction function of the present invention.
FIG. 2 is a diagram illustrating a correction method using addition processing.
FIG. 3 is a diagram showing a correction method by subtraction processing.
FIG. 4 is a block diagram showing an example of a self-luminous device when a display device and a signal correction device are integrally formed on the same substrate.
FIG. 5 is a diagram illustrating an example of a manufacturing process of an active matrix self-luminous device.
FIG. 6 is a diagram illustrating an example of a manufacturing process of an active matrix self-luminous device.
FIG. 7 is a diagram illustrating an example of a manufacturing process of an active matrix self-luminous device.
FIG. 8 is a diagram illustrating an example of a manufacturing process of an active matrix self-luminous device.
FIG. 9 is a diagram illustrating a time gray scale method.
FIG. 10 is a diagram showing occurrence of luminance unevenness on a screen due to deterioration of a light emitting element.
FIG. 11 is a diagram showing an application example of the self-luminous device having the deterioration correction function of the present invention to an electronic device.
FIG. 12 is a diagram showing an application example of the self-luminous device having the deterioration correction function of the present invention to an electronic device.
FIG. 13 is a block diagram of a self-luminous device having a deterioration correction function of the present invention.
FIG. 14 is a block diagram of a source signal line driving circuit of a digital video signal input method and an analog signal input method in a self-light-emitting device having a deterioration correction function of the present invention.
FIG. 15 is a diagram showing an example of a conventional self-luminous device.

Claims (7)

自発光素子を含む画素を複数個有する画素部と、
第1のデジタル映像信号をサンプリングすることにより、前記画素毎に前記自発光素子の点灯回数をカウントすることによって点灯時間を検出するカウンタ部と、
前記カウンタ部によって検出された前記自発光素子の点灯時間を累積して、前記自発光素子の累積点灯時間を記憶する記憶回路部と、
前記記憶回路部に記憶された前記自発光素子の累積点灯時間と、補正データ格納部に記憶された前記自発光素子の輝度特性の経時変化のデータとを参照することにより、前記第1のデジタル映像信号を補正して、第2のデジタル映像信号を出力する信号補正部と、を有し、
前記画素部は、前記第2のデジタル映像信号によって、時間階調方式で映像の表示を行い、
前記記憶回路部は、前記画素部が動作しているときに、前記カウンタ部から前記自発光素子の点灯時間のデータが書き込まれる揮発性メモリと、一定時間毎に、前記揮発性メモリから前記自発光素子の累積点灯時間のデータが書き込まれる不揮発性メモリを有することを特徴とする自発光装置。
A pixel portion having a plurality of pixels including self-luminous elements;
A counter unit for detecting a lighting time by counting the number of times the self-light emitting element is turned on for each pixel by sampling the first digital video signal;
A storage circuit unit for accumulating the lighting time of the light emitting element detected by the counter unit, and storing the accumulated lighting time of the self light emitting element;
By referring to the accumulated lighting time of the self-light-emitting element stored in the storage circuit unit and the time-dependent data of the luminance characteristics of the self-light-emitting element stored in the correction data storage unit, the first digital A signal correction unit that corrects the video signal and outputs a second digital video signal;
The pixel unit displays a video in a time gray scale method according to the second digital video signal,
The memory circuit unit includes a volatile memory in which data of lighting time of the self-luminous element is written from the counter unit when the pixel unit is operating, and the self-luminous element from the volatile memory at regular intervals. A self-light-emitting device having a nonvolatile memory in which data of cumulative lighting time of a light-emitting element is written.
請求項1において、
前記画素は、第1のトランジスタと第2のトランジスタを有し、
前記第1のトランジスタは、ゲートがゲート信号線に、ソース又はドレインの一方がソース信号線に、ソース又はドレインの他方が前記第2のトランジスタのゲートに電気的に接続され、
前記第2のトランジスタは、ソース又はドレインの一方が前記自発光素子に、ソース又はドレインの他方が電流供給線に電気的に接続されていることを特徴とする自発光装置。
In claim 1,
The pixel includes a first transistor and a second transistor,
In the first transistor, a gate is electrically connected to a gate signal line, one of a source and a drain is electrically connected to a source signal line, and the other of the source and the drain is electrically connected to a gate of the second transistor,
In the second transistor, one of a source and a drain is electrically connected to the self-light emitting element, and the other of the source and the drain is electrically connected to a current supply line.
請求項1または請求項2において、
前記画素部、前記カウンタ部、前記記憶回路部、及び前記信号補正部は、同一の基板上に形成されていることを特徴とする自発光装置。
In claim 1 or claim 2,
The pixel unit, the counter unit, the storage circuit unit, and the signal correction unit are formed on the same substrate.
請求項1乃至請求項3のいずれか1項において、
n+mビット(n、mは自然数、n≧2)の信号処理を行う駆動回路をさらに有し、
前記自発光素子の累積点灯時間により、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号は、nビット分のデジタル映像信号であり、
前記自発光素子の累積点灯時間により、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号は、nmビット分のデジタル映像信号であることを特徴とする自発光装置。
In any one of Claims 1 thru | or 3,
a driving circuit that performs signal processing of n + m bits (n and m are natural numbers, n ≧ 2);
The second digital video signal written to the pixel including the self-light-emitting element that is determined not to have deteriorated due to the cumulative lighting time of the self-light-emitting element is a digital video signal for n bits,
The cumulative lighting time of the self-luminous element, the second digital video signal degradation is written to the pixel including the self-luminous elements is determined to be occurring is, n + m bit portion of the digital video signal A self-luminous device characterized by the above.
請求項1乃至請求項3のいずれか1項において、
前記自発光素子の累積点灯時間により、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号に加算処理を行うことによって、当該第2のデジタル映像信号の補正量を、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号の補正量よりも大きくすることを特徴とする自発光装置。
In any one of Claims 1 thru | or 3,
The second digital video signal is added to the second digital video signal written to the pixel including the self-light-emitting element determined to be deteriorated by the cumulative lighting time of the self-light-emitting element. A self-light-emitting device, wherein a correction amount of a video signal is set to be larger than a correction amount of the second digital video signal written to the pixel including the self-light-emitting element that is determined not to have deteriorated.
請求項2において、
前記自発光素子の累積点灯時間により、劣化が生じていないと判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号に減算処理を行うことによって、当該第2のデジタル映像信号の補正量を、劣化が生じていると判断された前記自発光素子を含む前記画素に書き込まれる前記第2のデジタル映像信号の補正量よりも小さくし、
劣化が生じていないと判断された前記自発光素子を含む前記画素において、前記電流供給線の電位を変化させることにより、前記減算処理が行われる前の前記自発光素子の両極間の電圧と比較して、前記減算処理が行われた後の前記自発光素子の両極間の電圧を高くすることを特徴とする自発光装置。
In claim 2,
By performing a subtraction process on the second digital video signal written to the pixel including the self-light-emitting element that is determined not to have deteriorated due to the cumulative lighting time of the self-light-emitting element, the second digital video signal is obtained. A correction amount of the video signal is smaller than a correction amount of the second digital video signal written to the pixel including the self-luminous element determined to have deteriorated ,
In the pixel including the self-light-emitting element that has been determined not to have deteriorated, the potential of the current supply line is changed to compare the voltage between both electrodes of the self-light-emitting element before the subtraction process is performed. Then, the self-light-emitting device is characterized in that the voltage between both electrodes of the self-light-emitting element after the subtraction process is performed is increased.
請求項1乃至請求項6のいずれか1項に記載の前記自発光装置を用いた電子機器。  The electronic device using the said self-light-emitting device of any one of Claim 1 thru | or 6.
JP2001268299A 2000-09-08 2001-09-05 Self-luminous device Expired - Fee Related JP4776829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001268299A JP4776829B2 (en) 2000-09-08 2001-09-05 Self-luminous device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-273139 2000-09-08
JP2000273139 2000-09-08
JP2000273139 2000-09-08
JP2001268299A JP4776829B2 (en) 2000-09-08 2001-09-05 Self-luminous device

Publications (3)

Publication Number Publication Date
JP2002175041A JP2002175041A (en) 2002-06-21
JP2002175041A5 JP2002175041A5 (en) 2008-10-16
JP4776829B2 true JP4776829B2 (en) 2011-09-21

Family

ID=26599540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001268299A Expired - Fee Related JP4776829B2 (en) 2000-09-08 2001-09-05 Self-luminous device

Country Status (1)

Country Link
JP (1) JP4776829B2 (en)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6911781B2 (en) 2002-04-23 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and production system of the same
US7307607B2 (en) 2002-05-15 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Passive matrix light emitting device
JP2003330419A (en) 2002-05-15 2003-11-19 Semiconductor Energy Lab Co Ltd Display device
JP4236422B2 (en) * 2002-07-12 2009-03-11 日立プラズマディスプレイ株式会社 Display device
JP4423848B2 (en) * 2002-10-31 2010-03-03 ソニー株式会社 Image display device and color balance adjustment method thereof
JP2004177557A (en) * 2002-11-26 2004-06-24 Mitsubishi Electric Corp Driving method of matrix image display device, driving method of plasma display panel, and matrix image display device
ATE394769T1 (en) * 2003-05-23 2008-05-15 Barco Nv METHOD FOR DISPLAYING IMAGES ON A LARGE SCREEN DISPLAY MADE OF ORGANIC LIGHT-LIGHT DIODES AND THE DISPLAY USED FOR THIS
JP4889926B2 (en) * 2003-07-31 2012-03-07 株式会社半導体エネルギー研究所 Display device and driving method thereof
US7961160B2 (en) 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
JP4887598B2 (en) * 2003-10-29 2012-02-29 日本電気株式会社 Display device and display method
DE10354820A1 (en) * 2003-11-24 2005-06-02 Ingenieurbüro Kienhöfer GmbH Method and device for operating a wear-prone display
JP4506229B2 (en) * 2004-03-26 2010-07-21 ソニー株式会社 Burn-in correction device, display device, image processing device, program, and recording medium
US8421715B2 (en) 2004-05-21 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
US7482629B2 (en) 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7245297B2 (en) 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US6989636B2 (en) * 2004-06-16 2006-01-24 Eastman Kodak Company Method and apparatus for uniformity and brightness correction in an OLED display
JP4705764B2 (en) * 2004-07-14 2011-06-22 株式会社半導体エネルギー研究所 Video data correction circuit, display device control circuit, and display device / electronic apparatus incorporating the same
JP4653615B2 (en) * 2004-09-27 2011-03-16 株式会社半導体エネルギー研究所 Display device and electronic apparatus using the same
US8159478B2 (en) 2004-09-27 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP4974507B2 (en) * 2004-10-29 2012-07-11 株式会社半導体エネルギー研究所 Display device
EP1653433B1 (en) 2004-10-29 2016-02-03 Semiconductor Energy Laboratory Co., Ltd. Video data correction circuit, display device and electronic appliance
US8570266B2 (en) 2004-12-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus using the same
JP4934963B2 (en) * 2005-01-21 2012-05-23 ソニー株式会社 Burn-in phenomenon correction method, self-luminous device, burn-in phenomenon correction apparatus, and program
JP4742615B2 (en) * 2005-02-25 2011-08-10 ソニー株式会社 Burn-in phenomenon correction method, self-luminous device, burn-in phenomenon correction apparatus, and program
JP2006235324A (en) * 2005-02-25 2006-09-07 Sony Corp Method for correcting image persistence phenomenon, spontaneous light emitting device, device and program for correcting image persistence phenomenon
KR101348753B1 (en) * 2005-06-10 2014-01-07 삼성디스플레이 주식회사 Display device and driving method thereof
JP4876710B2 (en) * 2005-09-06 2012-02-15 セイコーエプソン株式会社 Light emitting device and image forming apparatus
JP4637710B2 (en) * 2005-09-30 2011-02-23 富士フイルム株式会社 Exposure equipment
JP4637712B2 (en) * 2005-09-30 2011-02-23 富士フイルム株式会社 Exposure equipment
KR100803542B1 (en) * 2006-04-04 2008-02-15 엘지전자 주식회사 Plasma Display Apparatus and Driving Method thereof
JP4450012B2 (en) 2007-05-11 2010-04-14 ソニー株式会社 Display correction circuit for organic EL panel
JP5213554B2 (en) 2008-07-10 2013-06-19 キヤノン株式会社 Display device and driving method thereof
JP2011112888A (en) * 2009-11-27 2011-06-09 Yazaki Corp Display device for vehicle
JP5373570B2 (en) * 2009-11-27 2013-12-18 矢崎総業株式会社 Vehicle display device
EP2731094B1 (en) 2009-11-27 2016-10-19 Yazaki Corporation Display device for vehicle
KR101560237B1 (en) * 2009-12-31 2015-10-15 엘지디스플레이 주식회사 Organic light emitting diode display device
WO2013115356A1 (en) * 2012-02-02 2013-08-08 株式会社ニコン Image display device, electronic apparatus, electronic camera, and information terminal
JP2013257578A (en) * 2013-07-22 2013-12-26 Japan Display Inc Image display device
JP6290610B2 (en) * 2013-11-25 2018-03-07 株式会社ジャパンディスプレイ Display device
CN106373535A (en) * 2016-08-26 2017-02-01 深圳市金立通信设备有限公司 Screen color correction method and terminal
KR102470405B1 (en) * 2018-03-09 2022-11-25 삼성전자 주식회사 Electronic device and method for compensating image and displaying compensated image based on time which image being displayed through display
KR102546549B1 (en) 2018-08-08 2023-06-23 삼성전자주식회사 Deterioration calculating method based on characteristics of image indicated on display and electronic device realizing the method
CN111445844B (en) * 2019-01-17 2021-09-21 奇景光电股份有限公司 Cumulative brightness compensation system and organic light emitting diode display

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH049996A (en) * 1990-04-27 1992-01-14 Seikosha Co Ltd Electroluminescence display device
JPH10254410A (en) * 1997-03-12 1998-09-25 Pioneer Electron Corp Organic electroluminescent display device, and driving method therefor
JPH1115437A (en) * 1997-06-27 1999-01-22 Toshiba Corp Led display device
JPH11109918A (en) * 1997-10-03 1999-04-23 Futaba Corp Organic el display device
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
JPH11305722A (en) * 1998-04-17 1999-11-05 Mitsubishi Electric Corp Display device
JP2001056670A (en) * 1999-08-17 2001-02-27 Seiko Instruments Inc Self light emitting display element driving device
JP2001350442A (en) * 1999-10-04 2001-12-21 Matsushita Electric Ind Co Ltd Driving method for display panel, luminance correcting device and driving device for display panel
JP2002006796A (en) * 2000-06-23 2002-01-11 Fujitsu General Ltd Display device

Also Published As

Publication number Publication date
JP2002175041A (en) 2002-06-21

Similar Documents

Publication Publication Date Title
JP4776829B2 (en) Self-luminous device
JP3865209B2 (en) Self-luminous device, electronic equipment
US9236005B2 (en) Spontaneous light emitting device and driving method thereof
JP6651587B2 (en) Display device
US6774578B2 (en) Self light emitting device and method of driving thereof
JP6570676B2 (en) Light emitting device
JP3732477B2 (en) Pixel circuit, light emitting device, and electronic device
US20020047581A1 (en) Light emitting device and method of driving the same
JP3904996B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP5127099B2 (en) Electronic device, display device
JP5072175B2 (en) Driving method of self-luminous device
JP4044568B2 (en) Pixel circuit, light emitting device, and semiconductor device
JP3999075B2 (en) Driving method of light emitting device
JP2006343762A (en) Light emitting device and electronic apparatus
JP2006072376A (en) Pixel circuit, light emitting device, and electronic apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees