JP4775693B2 - 2-wire transmitter - Google Patents
2-wire transmitter Download PDFInfo
- Publication number
- JP4775693B2 JP4775693B2 JP2005116356A JP2005116356A JP4775693B2 JP 4775693 B2 JP4775693 B2 JP 4775693B2 JP 2005116356 A JP2005116356 A JP 2005116356A JP 2005116356 A JP2005116356 A JP 2005116356A JP 4775693 B2 JP4775693 B2 JP 4775693B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- microprocessor
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、2本の伝送路を用いて電源の供給と信号の伝送を行う2線式伝送器において、下限側のバーンアウトを確実に行うことができる2線式伝送器に関するものである。 The present invention relates to a two-wire transmitter that can reliably perform burnout on the lower limit side in a two-wire transmitter that supplies power and transmits signals using two transmission lines.
2線式伝送器は、伝送器の電源と4−20mAの電流出力信号の両方を2本の伝送路で伝送するものであるので、電流出力信号を伝送器の消費電流以下にすることができない。伝送器では、センサなどが故障したことを表すために、出力値をその0%以下に振り切らせる下限側バーンアウトが行われる。しかしながら、2線式伝送器では電流出力を伝送器の下限以下にすることができないので、下限側のバーンアウトを行うことが困難であるという課題があった。 Since the two-wire transmitter transmits both the power source of the transmitter and the 4-20 mA current output signal through two transmission paths, the current output signal cannot be reduced below the current consumption of the transmitter. . In the transmitter, in order to indicate that a sensor or the like has failed, a lower limit side burnout is performed to reduce the output value to 0% or less. However, since the current output cannot be made lower than the lower limit of the transmitter in the two-wire transmitter, there is a problem that it is difficult to perform burnout on the lower limit side.
特許文献1には、この課題を解決した2線式伝送器が記載されている。以下、この発明を図7に基づいて説明する。なお、図7は発明の要旨に関係ない部分は、一部記載を省略している。
図7において、センサ11の出力は信号処理回路12に入力され、パルス幅信号に変換される。このパルス幅信号はスイッチSW1を駆動する。スイッチSW1は基準電源Vr1とVr2を切り替えるので、その出力は高レベル側と低レベル側の電圧が一定のパルス幅信号になる。このパルス幅信号はスイッチSW2を経由してフィルタ回路17に入力され、電圧信号に変換されて電流出力回路18入力される。電流出力回路18は、伝送路19に流れる電流がセンサ11の出力に比例するように、自身に流れる電流を制御する。
In FIG. 7, the output of the sensor 11 is input to the
監視回路13は信号処理回路12の動作を監視し、異常が発生するとバーアウト信号BOSをアクティブにする。これにより、スイッチSW2が駆動され、フィルタ回路17に入力される電圧は基準電源Vr3の出力に切り替えられる。これによって下限側へのバーンアウトが行われるが、伝送器の消費電流が大きいと正確にバーンアウト信号を出力することができない。
The
伝送路19から供給される電圧V1は、定電圧回路15,16によって安定化される。定電圧回路15の出力電圧は、定電圧回路16の出力電圧より大きな値になるように設定されている。バーンアウト信号BOSがアクティブでないときは、インバータINV1、INV2によって定電圧回路16内のFETがオンになり、バーンアウト信号BOSがアクティブのときは定電圧回路15内のFETがオンになる。これらの定電圧回路15,16の出力はスイッチング電源14に入力される。スイッチング電源14は、センサ11、信号処理回路12、監視回路13に電力を供給する。
The voltage V1 supplied from the
すなわち、スイッチング電源14は、バーンアウト信号BOSがアクティブでないときは定電圧回路16から電力が供給され、バーンアウト信号BOSがアクティブの時は定電圧回路15から供給される。定電圧回路15の出力電圧は定電圧回路16の出力電圧より大きくなるように設定されており、かつスイッチング電源14の効率は入力電圧によって変化しない。そのため、バーンアウト信号BOS発生時の伝送器の消費電流は小さくなり、下限側のバーンアウトを正確に出力することができる。
That is, the
特許文献2には、電源電圧が所定の値以下になったときにマイクロプロセッサを停止させると共に下限側バーンアウトを行う2線式伝送器であって、出力のハンチングを防止することができる2線式伝送器が記載されている。 Patent Document 2 discloses a two-wire transmitter that stops a microprocessor and performs a lower limit side burnout when a power supply voltage becomes a predetermined value or less, and can prevent output hunting. A type transmitter is described.
2線式伝送器には通常受信抵抗が直列に接続されるので、出力電流の値によって伝送器に供給される電源電圧が変化する。電源電圧が低下したために下限側にバーンアウトさせると、受信抵抗による電圧低下が少なくなり、電源電圧が上昇する。そのため、バーンアウトが解除されて通常出力に戻ると、再び伝送器の電源電圧が低下する動作を繰り返すハンチングが発生することがある。 Since a two-wire transmitter is usually connected with a receiving resistor in series, the power supply voltage supplied to the transmitter varies depending on the value of the output current. When the burnout is performed to the lower limit side because the power supply voltage has decreased, the voltage drop due to the receiving resistance is reduced and the power supply voltage is increased. Therefore, when the burnout is canceled and the output returns to the normal output, hunting that repeats the operation of decreasing the power supply voltage of the transmitter may occur again.
特許文献2に記載された考案は、このハンチングを防止するために、バーンアウトを開始する電源電圧と解除する電源電圧の差を、バーンアウトの動作による電源電圧の変動幅よりも大きくするようにしたものである。これにより、出力のハンチングを防止することができる。 In order to prevent this hunting, the idea described in Patent Document 2 is such that the difference between the power supply voltage for starting burnout and the power supply voltage for releasing is made larger than the fluctuation range of the power supply voltage due to the burnout operation. It is a thing. Thereby, output hunting can be prevented.
しかし、このような2線式伝送器には、次のような課題があった。特許文献1に記載された発明は確実に下限側バーンアウト信号を発生させることができるが、定電圧回路が2個必要であり、またスイッチング電源が必須になるので、構成が複雑になるという課題があった。
However, such a two-wire transmitter has the following problems. The invention described in
また、特許文献2に記載された考案は出力電流のハンチングを防止することはできるが、バーンアウト信号を開始する電源電圧と解除する電源電圧に制約が発生するので、これらの電圧を自由に設定することができないという課題があった。 Further, although the device described in Patent Document 2 can prevent hunting of the output current, restrictions are imposed on the power supply voltage for starting the burnout signal and the power supply voltage for releasing the burnout signal, so these voltages can be set freely. There was a problem that could not be done.
2線式伝送器に内蔵されているフラッシュROMの消去、マイクロプロセッサの暴走あるいはリーク電流の増加で消費電流が増加し、下限側バーンアウトが正常に出力できない場合が考えられるが、特許文献1や特許文献2に記載されている発明では、これらに対して十分対応することができないという課題もあった。 It is conceivable that the current consumption increases due to erasure of the flash ROM built in the two-wire transmitter, the runaway of the microprocessor, or the increase of the leakage current, and the lower limit side burnout cannot be output normally. The invention described in Patent Document 2 has a problem that it cannot sufficiently cope with these problems.
従って本発明の目的は、簡単な構成で確実に下限側バーンアウト信号を発生させることができる2線式伝送器を提供することにある。 Accordingly, an object of the present invention is to provide a two-wire transmitter capable of reliably generating a lower limit side burnout signal with a simple configuration.
このような課題を達成するために、本発明のうち請求項1記載の発明は、
負荷側から2本の伝送線を介して電流の供給を受け、かつ交番磁界を発生させて、この交番磁界によって生じる起電力に関連する出力電流を、前記伝送線を介して前記負荷側に伝送すると共に、異常が発生したときに前記出力電流をその0%以下に振り切らせる下限側バーンアウトを行う2線式伝送器において、
信号処理を行うマイクロプロセッサと、
このマイクロプロセッサの異常を検出するウオッチドッグタイマと、
前記交番磁界を発生させる励磁コイルと、
この励磁コイルに交番電流を流すスイッチ手段と、
前記ウオッチドッグタイマの出力が入力され、前記スイッチ手段を制御する信号を発生
すると共に、前記ウオッチドッグタイマが前記マイクロプロセッサの異常を検出したとき
に、前記スイッチ素子をオフにして前記励磁コイルに流れる電流を停止する制御信号を発
生する励磁制御回路と、
を具備したものである。確実に下限側バーンアウトを行うことができる。
In order to achieve such a problem, the invention according to
Supplied with current from the load side through the two transmission lines, and to generate an alternating magnetic field, transmits an output current related to the electromotive force generated by the alternating magnetic field, the load side through the transmission line And a two-wire transmitter that performs a lower limit side burnout that causes the output current to fall below 0% when an abnormality occurs.
A microprocessor for signal processing;
A watchdog timer that detects abnormalities in this microprocessor;
An exciting coil for generating the alternating magnetic field;
Switch means for passing an alternating current through the exciting coil;
The output of the watchdog timer is input to generate a signal for controlling the switch means, and when the watchdog timer detects an abnormality of the microprocessor, the switch element is turned off and flows to the excitation coil. An excitation control circuit for generating a control signal for stopping the current;
Is provided. The lower limit burnout can be performed reliably.
請求項2記載の発明は、請求項1記載の発明において、
前記励磁コイルに流れる電流を検出する抵抗を具備したものである。確実に下限側バーンアウトを行うことができる。
The invention according to claim 2 is the invention according to
A resistor for detecting a current flowing in the exciting coil is provided. The lower limit burnout can be performed reliably.
請求項3記載の発明は、請求項2に記載の発明において、
前記励磁制御回路は、前記抵抗の出力信号が入力されるエラーアンプ、このエラーアンプの出力信号をパルス幅信号に変換するパルス幅変換器、前記マイクロプロセッサによって制御される励磁タイミング発生回路、および前記パルス幅変換器および励磁タイミング発生回路の出力が入力されるゲートで構成され、前記ウオッチドッグタイマの出力を前記ゲートに入力するようにしたことを特徴としたものである。確実に下限側バーンアウトを行うことができる。
The invention according to
The excitation control circuit includes an error amplifier to which an output signal of the resistor is input, a pulse width converter that converts the output signal of the error amplifier into a pulse width signal, an excitation timing generation circuit controlled by the microprocessor, and the It is characterized by comprising a gate to which the output of the pulse width converter and the excitation timing generation circuit is input, and the output of the watchdog timer is input to the gate . The lower limit burnout can be performed reliably.
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1,2,および3の発明によれば、マイクロプロセッサの異常を検出するウオッチドッグタイマを有し、このウオッチドッグタイマがマイクロプロセッサの異常を検出すると、励磁コイルへ過大電流が流れることはなくなる。
As is apparent from the above description, the present invention has the following effects.
According to the first, second, and third aspects of the present invention, there is provided a watchdog timer for detecting an abnormality of the microprocessor, and when the watchdog timer detects an abnormality of the microprocessor, an excessive current flows to the exciting coil. Disappear.
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る2線式伝送器の一実施例を示す構成図である。なお、図7と同じ要素には同一符号を付し、説明を省略する。図1において、21はマイクロプロセッサであり、センサ11の出力が入力される。マイクロプロセッサ21は入力された信号をデジタル信号に変換して所定の演算を施した後、アナログ信号に変換して出力する。
Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a two-wire transmitter according to the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 7, and description is abbreviate | omitted. In FIG. 1,
SW3はスイッチであり、マイクロプロセッサ21の出力と基準電源Vr4の出力を選択して電流出力回路に出力する。このスイッチSW3は、後述するウオッチドッグタイマ右24の出力信号WDGによって制御される。また、基準電源Vr4は、下限側バーンアウト信号を出力する電圧値に設定される。
SW3 is a switch that selects the output of the
22はフラッシュROMであり、マイクロプロセッサ21によってアクセスされ、マイクロプロセッサ21が用いるプログラムやデータが格納される。このフラッシュROM22はデータを消去し、また書き換えることができる。
A
23はリセット回路であり、電源投入時等に低レベルのリセット信号を出力する。24はウオッチドッグタイマであり、マイクロプロセッサ21が正常に動作しているかをチェックするために用いる。ウオッチドッグタイマ24は、所定のクロック(図示せず)でカウントアップされるタイマであり、このタイマがオーバーフローすると低レベルの信号WDGを出力する。このウオッチドッグタイマ24にはマイクロプロセッサ21のポートP1の出力が入力される。
A
マイクロプロセッサ21は、ウオッチドッグタイマ24がオーバーフローしないように、ポートP1を使用して所定の間隔でリセットする。マイクロプロセッサ21に異常が発生すると、ウオッチドッグタイマ24をリセットすることができなくなり、信号WDGが低レベルになる。この信号WDGはスイッチSW3を制御する。スイッチSW3は、信号WDGが高レベルのときはマイクロプロセッサ21の出力を選択し、低レベルのときは基準電源Vr4の出力を選択する。
The
25はアンドゲートであり、リセット回路23とウオッチドッグタイマ24の出力WDGが入力され、その出力はマイクロプロセッサ21のリセット端子RSTに出力される。従って、マイクロプロセッサ21は、リセット回路23またはウオッチドッグタイマ24の出力WDGのいずれかが低レベルになるとリセットされる。
An AND
26はアンドゲートであり、ウオッチドッグタイマ24の出力WDGとマイクロプロセッサ21のポートP2の出力が入力され、その出力はフラッシュROM22のチップセレクト端子CSに出力される。
An AND
前述したように、マイクロプロセッサ21が正常に動作しているときは、信号WDGは高レベルになる。マイクロプロセッサ21がフラッシュROM22をアクセスしてデータの読み出し・書き込み・消去を行うときは、ポートP2を高レベルにして、フラッシュROM22を選択する。マイクロプロセッサ21に異常が発生して信号WDGが低レベルになると、ポートP2のレベルに関わらすチップセレクト端子CSは低レベルになり、フラッシュROM22は選択されなくなる。
As described above, when the
27は定電圧回路であり、マイクロプロセッサ21,フラッシュROM22,センサ11等に電力を供給する。
A
次に、この実施例の動作を説明する。前述したように、下限側バーンアウト信号を出力するためには、伝送器の消費電流を小さくしなければならない。しかるに、フラッシュROM22にデータを書き込み、また消去する時には大きな電流が流れる。マイクロプロセッサ21が故障するとポートP2の制御ができなくなり、意図しない書き込みや消去が行われ、また消去動作を中断することができなくなる可能性がある。このような意図しない書き込みや消去が行われると伝送器の消費電流が増大し、下限側バーンアウト信号を出すことができなくなる。
Next, the operation of this embodiment will be described. As described above, in order to output the lower limit burnout signal, the current consumption of the transmitter must be reduced. However, a large current flows when data is written to or erased from the
そのため、ウオッチドッグタイマ24の出力信号WDGとポートP2出力をアンドゲート26に入力してそれらの論理積を取ることにより、ウオッチドッグタイマ24がマイクロプロセッサ21の故障を検出するとチップセレクト端子を強制的に低レベルにしてフラッシュROM22が選択されないようにする。フラッシュROM22は選択されないとその動作を停止するので、意図しない書き込みや消去が行われることがなくなる。
Therefore, by inputting the output signal WDG of the
なお、2線式伝送器自体の構成および下限側バーンアウトを行うための構成は、この実施例に限られることはなく、適宜変更して構成することができる。また、この実施例ではフラッシュROMについて説明したが、フラッシュROM以外のROM(Read Only Memory)、RAM(Random Access Memory)、EEPROM(Electric Erasable ROM)に適用することもできる。 Note that the configuration of the two-wire transmitter itself and the configuration for performing the lower limit side burnout are not limited to this embodiment, and can be modified as appropriate. In this embodiment, the flash ROM has been described. However, the present invention can be applied to a ROM (Read Only Memory), a RAM (Random Access Memory), and an EEPROM (Electric Erasable ROM) other than the flash ROM.
図2にウオッチドッグタイマ24の構成の一例を示す。図2において、31〜35はD型フリップフロップである。フリップフロップ31〜34のデータ端子Dと反転出力端子_Qは接続され、フリップフロップ31〜33では、更に次段のフリップフロックのクロック端子CKに接続される。フリップフロップ35のクロック端子CKには前段の出力Qが、データ端子Dには電源電圧VDDが入力され、その出力Qはインバータ36を介して外部に信号WDGとして出力される。
An example of the configuration of the
フリップフロップ31〜34のクリア端子CLRにはクリア信号、すなわちマイクロプロセッサ21のポートP1出力が入力され、フリップフロップ35のクリア端子CLRにはリセット信号が入力される。また、フリップフロップ31のクロック端子CKには発振器37からクロックが供給される。
A clear signal, that is, a port P1 output of the
このような構成において、フリップフロップ31〜35は非同期リプルカウンタを構成し、発振器37の出力クロックでカウントアップされる。マイクロプロセッサ21が正常であると、フリップフロップ35が反転する前にクリア信号が入力され、出力WDGは高レベルを維持する。マイクロプロセッサ21に異常が発生し、クリア信号が入力されなくなると、フリップフロップ35が反転し、信号WDGは低レベルに変化する。フリップフロップ35のデータ端子Dは電源VDDに接続されているので、この低レベルはリセット信号が入力されるか、電源が再投入されるまで維持される。
In such a configuration, the flip-
図3に本発明の他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。また、2線伝送器自体および下限側バーンアウトを行う構成は図1と同じなので、この図では省略している。 FIG. 3 shows another embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted. Further, since the configuration for performing the two-wire transmitter itself and the lower limit side burnout is the same as that in FIG. 1, it is omitted in this figure.
通常、マイクロプロセッサにはその動作を停止し、消費電力を低減するスリープ端子SLEEPが備わっている。この実施例ではウオッチドッグタイマ24の出力WDGをマイクロプロセッサ21のスリープ端子SLEEPに入力する。ウオッチドッグタイマ24がマイクロプロセッサ21の異常を検出すると、その出力WDGが低レベルになり、マイクロプロセッサ21はスリープ状態に移行して待機状態になり、その動作を停止する。スリープ状態では消費電流が大幅に少なくなるので、確実に下限側バーンアウト信号を出力することができる。
Usually, a microprocessor is provided with a sleep terminal SLEEP that stops its operation and reduces power consumption. In this embodiment, the output WDG of the
図4に更に他の実施例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。また、この図でも、図3と同様2線式伝送器自体の構成および下限側バーンアウトを発生させる構成は省略している。 FIG. 4 shows still another embodiment. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted. Also in this figure, the configuration of the two-wire transmitter itself and the configuration for generating the lower limit side burnout are omitted as in FIG.
図4において、41はマイクロプロセッサ21に供給するクロックを生成するクロック発振器、42はこのクロック発振器41の出力クロックをマイクロプロセッサ21に供給し、また供給を停止させるスイッチである。スイッチ42はウオッチドッグタイマ24の出力WDGで制御される。
In FIG. 4, 41 is a clock oscillator that generates a clock to be supplied to the
マイクロプロセッサ21が正常であると、信号WDGは高レベル状態を維持する。スイッチ42はオンになり、クロック発振器41の出力クロックはマイクロプロセッサ21に供給される。
When the
ウオッチドッグタイマ24がマイクロプロセッサ21の異常を検出すると、信号WDGは低レベルになる。スイッチ42はオフになり、マイクロプロセッサ21にクロックが供給されなくなる。通常、マイクロプロセッサはクロックが供給されなくなるとその動作を停止し、消費電流が大幅に少なくなる。従って、確実に下限側バーンアウト信号を出力することができる。
When the
図5に、更に他の実施例を示す。この実施例は、リーク電流によって消費電流が増大したときに、回路の一部を切り離すようにしたものである。図5において、51は2線式伝送器に電力を供給する電源、52は起動回路、53は定電圧回路、R1は出力電流を検出する抵抗、TR1は出力電流を制御するトランジスタである。これら起動回路52、定電圧回路53、抵抗R1、トランジスタTR1で図1の電流出力回路18を構成している。
FIG. 5 shows still another embodiment. In this embodiment, when the current consumption increases due to the leakage current, a part of the circuit is disconnected. In FIG. 5, 51 is a power supply for supplying power to the two-wire transmitter, 52 is a starter circuit, 53 is a constant voltage circuit, R1 is a resistor for detecting an output current, and TR1 is a transistor for controlling the output current. The
57はセンサ回路であり、物理量を電気信号に変換する。55はマイクロプロセッサであり、センサ回路57が検出した物理量を処理する。定電圧回路54は、マイクロプロセッサ55、センサ回路57などに電力を供給する。
A sensor circuit 57 converts a physical quantity into an electrical signal. A microprocessor 55 processes the physical quantity detected by the sensor circuit 57. The
R3は定電圧回路54とセンサ回路57との間に接続された抵抗であり、センサ回路57の消費電流を電圧信号に変換する。この電圧信号はコンパレータ58の一方の入力端子に入力される。起動回路52の出力側と共通電位点の間には抵抗R2とツェナダイオードD1の直列回路で構成された定電圧回路が配置され、この定電圧回路で作られた定電圧はコンパレータ58の他方の入力端子に入力される。
R3 is a resistor connected between the
コンパレータ58の出力はフリップフロップ59のクロック端子CKに入力される。このフリップフロップ59のデータ端子Dは電源Vccに接続される。また、マイクロプロセッサ55のポート出力はフリップフロップ59のクリア端子CLRに接続される。56は抵抗R3とセンサ回路57の間に挿入されたリレーであり、フリップフロップ59の出力により制御される。
The output of the
このような構成において、センサ回路57の消費電流が小さいとリレー56はオンになり、センサ回路57に電力を供給する。リーク電流などによってセンサ回路57の消費電力が大きくなるとリレー56がオフになり、センサ回路57への電力供給が停止する。そのため、センサ回路57は動作を停止し、伝送器全体の消費電流が小さくなり、確実に下限側バーンアウト信号を出力することができる。
In such a configuration, when the consumption current of the sensor circuit 57 is small, the
図6に更に多の実施例を示す。この実施例は本発明を2線式電磁流量計に応用したものである。なお、説明に必要のない部分は記載を省略している。また、図1と同じ要素には同一符号を付し、説明を省略する。図4において、65は励磁コイルであり、スイッチ素子61〜64によって交互に反対方向に電流が流される。この電流は抵抗R4およびR5によって検出される。スイッチ素子61〜64はそれぞれ信号T1〜T4によってそのオンオフが制御される。
FIG. 6 shows more embodiments. In this embodiment, the present invention is applied to a two-wire electromagnetic flow meter. In addition, description which is not necessary for the description is omitted. The same elements as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. In FIG. 4,
抵抗R4、R5が検出した電流値はエラーアンプ71で増幅され、パルス幅変換器72でパルス幅信号に変換される。73は発信器、74はマイクロプロセッサ21によって制御される励磁タイミング発生回路である。これらパルス幅変換器72、発信器73、励磁タイミング信号発生回路74の出力はゲート75〜78の入力され、信号T1〜T4が生成される。エラーアンプ71、パルス幅変換器72、発信器73、励磁タイミング発生回路74、ゲート75〜78で励磁制御回路を構成している。この部分は既知の技術であるので、詳細な説明は省略する。
The current values detected by the resistors R4 and R5 are amplified by the
このような電磁流量計の励磁コイル駆動回路では、マイクロプロセッサ21が暴走すると励磁コイル65に大きな電流が流れ、下限側バーンアウト信号が出力できなくなるという課題があった。例えば、スイッチ素子61〜64が全てオンになると、61→63→R4と62→64→R5の電流通過ラインが生成される。抵抗R4、R5の抵抗値は小さいので大きな電流が流れ、下限側バーンアウトができなくなる。
In such an excitation coil drive circuit of the electromagnetic flow meter, there is a problem that when the
そのため、本実施例ではウオッチドッグタイマ24の出力をゲート75〜78に入力するようにする。これらのゲート75〜78はアンドゲートであり、かつマイクロプロセッサ21が異常になるとウオッチドッグタイマ24の出力は低レベルになるので、信号T1〜T4も全て低レベルになる。その結果、スイッチ素子61〜64がオフになり、過大電流が流れることはなくなる。
Therefore, in this embodiment, the output of the
11 センサ
18 電流出力回路
21 マイクロプロセッサ
22 フラッシュROM
23 リセット回路
24 ウオッチドッグタイマ
25、26 アンドゲート
41 クロック発振器
42、SW3 スイッチ
56 リレー
57 センサ回路
58 コンパレータ
59 フリップフロップ
61〜64 スイッチ素子
65 励磁コイル
71 エラーアンプ
72 パルス幅変換器
73 発信器
74 励磁タイミング発生回路
75〜78 ゲート
R2〜R5 抵抗
D1 ツェナダイオード
11
23
Claims (3)
信号処理を行うマイクロプロセッサと、
このマイクロプロセッサの異常を検出するウオッチドッグタイマと、
前記交番磁界を発生させる励磁コイルと、
この励磁コイルに交番電流を流すスイッチ手段と、
前記ウオッチドッグタイマの出力が入力され、前記スイッチ手段を制御する信号を発生すると共に、前記ウオッチドッグタイマが前記マイクロプロセッサの異常を検出したときに、前記スイッチ素子をオフにして前記励磁コイルに流れる電流を停止する制御信号を発生する励磁制御回路と、
を具備したことを特徴とする2線式伝送器。 Supplied with current from the load side through the two transmission lines, and to generate an alternating magnetic field, transmits an output current related to the electromotive force generated by the alternating magnetic field, the load side through the transmission line And a two-wire transmitter that performs a lower limit side burnout that causes the output current to fall below 0% when an abnormality occurs.
A microprocessor for signal processing;
A watchdog timer that detects abnormalities in this microprocessor;
An exciting coil for generating the alternating magnetic field;
Switch means for passing an alternating current through the exciting coil;
The output of the watchdog timer is input to generate a signal for controlling the switch means, and when the watchdog timer detects an abnormality of the microprocessor, the switch element is turned off and flows to the excitation coil. An excitation control circuit for generating a control signal for stopping the current;
A two-wire transmitter characterized by comprising:
前記ウオッチドッグタイマの出力を前記ゲートに入力するようにしたことを特徴とする請求項2記載の2線式伝送器。 The excitation control circuit includes an error amplifier to which an output signal of the resistor is input, a pulse width converter that converts the output signal of the error amplifier into a pulse width signal, an excitation timing generation circuit controlled by the microprocessor, and the It consists of a gate to which the output of the pulse width converter and excitation timing generation circuit is input,
3. The two-wire transmitter according to claim 2, wherein the output of the watchdog timer is input to the gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116356A JP4775693B2 (en) | 2005-04-14 | 2005-04-14 | 2-wire transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005116356A JP4775693B2 (en) | 2005-04-14 | 2005-04-14 | 2-wire transmitter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006293871A JP2006293871A (en) | 2006-10-26 |
JP4775693B2 true JP4775693B2 (en) | 2011-09-21 |
Family
ID=37414353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005116356A Active JP4775693B2 (en) | 2005-04-14 | 2005-04-14 | 2-wire transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4775693B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367245A (en) * | 1986-08-29 | 1988-03-26 | 中村 勝洋 | Straw built-in liquid drink vessel |
JP4725559B2 (en) | 2007-08-03 | 2011-07-13 | ブラザー工業株式会社 | Information processing apparatus and installation program |
JP5531900B2 (en) * | 2010-10-08 | 2014-06-25 | 横河電機株式会社 | 2-wire transmitter |
DE102012021794B3 (en) * | 2012-11-08 | 2014-01-16 | Krohne Messtechnik Gmbh | Measuring arrangement for determining a measured variable |
JP5725305B2 (en) * | 2012-11-14 | 2015-05-27 | 横河電機株式会社 | 2-wire transmitter starting circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10208186A (en) * | 1997-01-22 | 1998-08-07 | Yamatake Honeywell Co Ltd | Two-wire type transmitter |
JP4465585B2 (en) * | 2003-08-22 | 2010-05-19 | 横河電機株式会社 | 2-wire transmitter |
-
2005
- 2005-04-14 JP JP2005116356A patent/JP4775693B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006293871A (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4653960B2 (en) | Memory card and nonvolatile memory embedded microcomputer | |
JP4775693B2 (en) | 2-wire transmitter | |
JP5335791B2 (en) | Method and circuit for preventing high voltage memory disturbances | |
JP6842271B2 (en) | Power supply circuit and semiconductor storage device | |
JP4201629B2 (en) | Incorrect writing prevention circuit and semiconductor device including the erroneous writing prevention circuit | |
JP5057790B2 (en) | Control device, lighting device, display device | |
JPH0814781B2 (en) | IC memory card | |
CN111105743B (en) | Control circuit and control method of display panel and display device | |
WO2018096776A1 (en) | Power source circuit | |
CN110827866B (en) | EEPROM power-on read-write protection circuit | |
JP2006523880A (en) | Voltage regulation system having operating condition detection means | |
JP4545173B2 (en) | Vehicle control device | |
JP2016031260A (en) | Load drive circuit abnormality information notification apparatus and abnormality diagnosis apparatus | |
JP6063759B2 (en) | Semiconductor memory device | |
JP5546476B2 (en) | electric circuit | |
JP4730356B2 (en) | Power control device | |
JP2009104299A (en) | Electronic control device | |
JP4477448B2 (en) | Hall sensor with level shift circuit | |
JP3901143B2 (en) | Inverter device | |
JP2006209876A (en) | Electronic control device | |
US20220274549A1 (en) | Electronic Control Device | |
JP4907629B2 (en) | Fan programmable module | |
EP1376810A1 (en) | Fault sensing circuit for simple motor control | |
JP2007174492A (en) | Memory circuit | |
JP2006244117A (en) | Electronic circuit and portable information terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4775693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |