JP5546476B2 - electric circuit - Google Patents

electric circuit Download PDF

Info

Publication number
JP5546476B2
JP5546476B2 JP2011036651A JP2011036651A JP5546476B2 JP 5546476 B2 JP5546476 B2 JP 5546476B2 JP 2011036651 A JP2011036651 A JP 2011036651A JP 2011036651 A JP2011036651 A JP 2011036651A JP 5546476 B2 JP5546476 B2 JP 5546476B2
Authority
JP
Japan
Prior art keywords
terminal
power supply
ground
storage device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011036651A
Other languages
Japanese (ja)
Other versions
JP2012174314A (en
Inventor
洋市 渥美
勝敬 木越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Mobility Corp
Original Assignee
Omron Automotive Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Automotive Electronics Co Ltd filed Critical Omron Automotive Electronics Co Ltd
Priority to JP2011036651A priority Critical patent/JP5546476B2/en
Publication of JP2012174314A publication Critical patent/JP2012174314A/en
Application granted granted Critical
Publication of JP5546476B2 publication Critical patent/JP5546476B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Read Only Memory (AREA)

Description

本発明は、電気回路に関し、特に、記憶装置の動作を安定させるようにした電気回路に関する。   The present invention relates to an electric circuit, and more particularly to an electric circuit that stabilizes the operation of a memory device.

図１は、記憶装置の一種であるEEPROM１の回路構成の一部の一例を示している。   FIG. 1 shows an example of a part of the circuit configuration of an EEPROM 1 which is a kind of storage device.

図１には、EEPROM１の複数の端子のうち、信号出力用の端子である信号端子SO、電源接続用の端子である電源端子Vin、および、接地用の端子である接地端子GNDが示されている。   FIG. 1 shows a signal terminal SO as a signal output terminal, a power supply terminal Vin as a power connection terminal, and a ground terminal GND as a ground terminal among a plurality of terminals of the EEPROM 1. Yes.

信号端子SOは、EEPROM１のデータの読み書きを行うCPU２に接続されている。信号端子SOからは、CPU２により読み出されるデータを示す信号が出力される。   The signal terminal SO is connected to the CPU 2 that reads and writes data in the EEPROM 1. A signal indicating data read by the CPU 2 is output from the signal terminal SO.

電源端子Vinは、所定の電圧の電力を供給する電源Vccに接続され、EEPROM１の動作用の電力が入力される。   The power supply terminal Vin is connected to a power supply Vcc that supplies power of a predetermined voltage, and power for operating the EEPROM 1 is input thereto.

接地端子GNDは、所定の基準電位点を規定するグラウンドＧに接続されている。   The ground terminal GND is connected to a ground G that defines a predetermined reference potential point.

また、図１には、信号端子SOの等価回路１１、および、データの書き込みおよび読み出しを制御する制御手段である制御部１２が示されている。   Further, FIG. 1 shows an equivalent circuit 11 of the signal terminal SO and a control unit 12 which is a control means for controlling writing and reading of data.

等価回路１１の入力部には、寄生ダイオードD1，D2が形成されている。より詳細には、寄生ダイオードD1は、信号端子SOと電源端子Vinとの間において、信号端子SOから電源端子Vinに電流を流す方向に形成されている。また、寄生ダイオードD2は、接地端子GNDと信号端子SOとの間において、接地端子GNDから信号端子SOに電流を流す方向に形成されている。   Parasitic diodes D1 and D2 are formed at the input portion of the equivalent circuit 11. More specifically, the parasitic diode D1 is formed in a direction in which a current flows from the signal terminal SO to the power supply terminal Vin between the signal terminal SO and the power supply terminal Vin. The parasitic diode D2 is formed in a direction in which a current flows from the ground terminal GND to the signal terminal SO between the ground terminal GND and the signal terminal SO.

制御部１２は、電源端子Vinおよび接地端子GNDに接続され、電源端子Vinを介して電源Vccから供給される電力により動作する。   The control unit 12 is connected to the power supply terminal Vin and the ground terminal GND, and operates with electric power supplied from the power supply Vcc via the power supply terminal Vin.

このEEPROM１の信号端子SOのような記憶装置の信号端子には、入力信号または出力信号のレベルを安定させるためにプルアップ抵抗またはプルダウン抵抗が接続される（例えば、特許文献１参照）。   A pull-up resistor or a pull-down resistor is connected to a signal terminal of the storage device such as the signal terminal SO of the EEPROM 1 in order to stabilize the level of the input signal or the output signal (see, for example, Patent Document 1).

図２には、信号端子SOとCPU２との間において、プルアップ抵抗R1を電源Vccに接続した例が示されている。   FIG. 2 shows an example in which the pull-up resistor R1 is connected to the power source Vcc between the signal terminal SO and the CPU 2.

また、図３には、信号端子SOとCPU２との間において、プルダウン抵抗R2をグラウンドＧに接続した例が示されている。   FIG. 3 shows an example in which the pull-down resistor R2 is connected to the ground G between the signal terminal SO and the CPU2.

ところで、図２に示される電気回路では、配線ミスや回路不良等により、電源Vccと電源端子Vinとの間が未接続の場合、矢印A1で示されるように、電源Vccから、プルアップ抵抗R1、信号端子SO、寄生ダイオードD1を介して制御部１２に電流が流れ込む。   By the way, in the electric circuit shown in FIG. 2, when the power supply Vcc and the power supply terminal Vin are not connected due to a wiring mistake or a circuit failure, the pull-up resistor R1 is connected from the power supply Vcc as indicated by an arrow A1. The current flows into the control unit 12 through the signal terminal SO and the parasitic diode D1.

この場合、制御部１２に印加される電圧Vcceは、矢印A1の方向に流れる電流により変動し、不安定であるため、EEPROM１の動作が不安定になる。例えば、EEPROM１の消費電流の変動により、電圧Vcceが、データの書き込みが可能な電圧を超えたり、超えなかったりして、データの書き込みに成功したりしなかったりする現象が発生する場合がある。また、消費電流の大きい書き込み時に、消費電流の小さい読み出し時に比べて、電圧Vcceが低下することにより、データが読み出せるのに、データが書き込めない現象が発生する場合がある。   In this case, the voltage Vcce applied to the control unit 12 fluctuates due to the current flowing in the direction of the arrow A1 and is unstable, so that the operation of the EEPROM 1 becomes unstable. For example, due to fluctuations in the current consumption of the EEPROM 1, a phenomenon may occur in which the voltage Vcce exceeds or does not exceed the voltage at which data can be written, and data writing does not succeed. In addition, when writing with a large current consumption, the voltage Vcce is lower than when reading with a small current consumption, so that a phenomenon may occur in which data cannot be written although data can be read.

また、図３に示される電気回路では、配線ミスや回路不良等により、グラウンドＧと接地端子GNDとの間が未接続の場合、矢印A2で示されるように、制御部１２から、寄生ダイオードD2、信号端子SO、プルダウン抵抗R2を介して、グラウンドＧに電流が流れ込む。   In the electric circuit shown in FIG. 3, when the ground G and the ground terminal GND are not connected due to a wiring mistake or a circuit failure, the parasitic diode D2 is supplied from the control unit 12 as indicated by an arrow A2. The current flows into the ground G through the signal terminal SO and the pull-down resistor R2.

この場合も、制御部１２に印加される電圧Vcceは、矢印A2の方向に流れる電流により変動し、不安定であるため、上述したようにEEPROM１の動作が不安定になる。   Also in this case, the voltage Vcce applied to the control unit 12 fluctuates due to the current flowing in the direction of the arrow A2 and is unstable, so that the operation of the EEPROM 1 becomes unstable as described above.

特昭６３-１２２０９７号公報Japanese Patent Publication No. 63-122097

本発明が解決しようとする課題は、記憶装置の電源端子が電源に接続されていない場合、あるいは、記憶装置の接地端子がグラウンドに接続されていない場合に、記憶装置の動作を安定させることである。   The problem to be solved by the present invention is to stabilize the operation of the storage device when the power supply terminal of the storage device is not connected to the power supply or when the ground terminal of the storage device is not connected to the ground. is there.

本発明の第１の側面の電気回路は、データの書き込みおよび読み出しを行う記憶装置であって、所定の信号の入力または出力用の端子である信号端子と、駆動用の電力を供給する電源に接続するための電源端子と、基準電位を規定するグラウンドに接続するための接地端子と、前記電源端子および前記接地端子に接続され、データの読み出しおよび書き込みを制御する制御回路とを備え、前記信号端子と前記電源端子との間において、前記信号端子から前記電源端子に電流が流れる方向に寄生ダイオードが形成されている記憶装置と、前記記憶装置の外部において、前記信号端子と前記電源の間に接続されるプルアップ抵抗とを備え、前記電源の電圧の最大値をVcc(max)、前記寄生ダイオードの順電圧の最小値をVf(min)、前記記憶装置の書き込み禁止電圧の最小値をVi(min)、前記記憶装置のデータ書き込み時の消費電流の最小値をI(min)とした場合に、前記プルアップ抵抗の抵抗値Rが、R≧(Vcc(max)−Vf(min)−Vi(min))／I(min)を満たす。   An electric circuit according to a first aspect of the present invention is a storage device that writes and reads data, and a signal terminal that is a terminal for inputting or outputting a predetermined signal, and a power source that supplies driving power A power supply terminal for connection; a ground terminal for connection to a ground that defines a reference potential; a control circuit connected to the power supply terminal and the ground terminal for controlling reading and writing of data; A storage device in which a parasitic diode is formed in a direction in which a current flows from the signal terminal to the power supply terminal between the signal terminal and the power supply terminal; and outside the storage device, between the signal terminal and the power supply A pull-up resistor to be connected, the maximum value of the voltage of the power supply is Vcc (max), the minimum value of the forward voltage of the parasitic diode is Vf (min), and the writing of the storage device When the minimum value of the stop voltage is Vi (min) and the minimum value of the current consumption when writing data to the storage device is I (min), the resistance value R of the pull-up resistor is R ≧ (Vcc (max ) −Vf (min) −Vi (min)) / I (min).

本発明の第１の側面の電気回路においては、電源と電源端子が未接続の場合に、記憶装置にデータが書き込まれなくなる。   In the electric circuit according to the first aspect of the present invention, data is not written to the storage device when the power supply and the power supply terminal are not connected.

従って、記憶装置の電源端子が電源に接続されていない場合に、記憶装置の動作を安定させることができる。   Therefore, the operation of the storage device can be stabilized when the power supply terminal of the storage device is not connected to the power supply.

この記憶装置は、例えば、EEPROMにより構成される。   This storage device is composed of, for example, an EEPROM.

本発明の第２の側面の電気回路は、データの書き込みおよび読み出しを行う記憶装置であって、所定の信号の入力または出力用の端子である信号端子と、駆動用の電力を供給する電源に接続するための電源端子と、基準電位を規定するグラウンドに接続するための接地端子と、前記電源端子および前記接地端子に接続され、データの読み出しおよび書き込みを制御する制御回路とを備え、前記接地端子と前記信号端子との間において、前記接地端子から前記信号端子に電流が流れる方向に寄生ダイオードが形成されている記憶装置と、前記記憶装置の外部において、前記信号端子と前記グラウンドの間に接続されるプルダウン抵抗とを備え、前記電源の電圧の最大値をVcc(max)、前記寄生ダイオードの順電圧の最小値をVf(min)、前記記憶装置の書き込み禁止電圧の最小値をVi(min)、前記記憶装置のデータ書き込み時の消費電流の最小値をI(min)とした場合に、前記プルダウン抵抗の抵抗値Rが、R≧(Vcc(max)−Vf(min)−Vi(min))／I(min)を満たす。   An electric circuit according to a second aspect of the present invention is a storage device that writes and reads data, and a signal terminal that is a terminal for inputting or outputting a predetermined signal, and a power source that supplies driving power. A power supply terminal for connection; a ground terminal for connection to a ground for defining a reference potential; and a control circuit connected to the power supply terminal and the ground terminal for controlling reading and writing of data. A storage device in which a parasitic diode is formed in a direction in which a current flows from the ground terminal to the signal terminal between the terminal and the signal terminal; and outside the storage device, between the signal terminal and the ground. A pull-down resistor to be connected, the maximum value of the voltage of the power supply is Vcc (max), the minimum value of the forward voltage of the parasitic diode is Vf (min), The resistance value R of the pull-down resistor is R ≧ (Vcc (max), where Vi (min) is the minimum value of the write-in prohibition voltage and I (min) is the minimum value of the current consumption when writing data to the storage device. ) −Vf (min) −Vi (min)) / I (min).

本発明の第２の側面の電気回路においては、接地端子とグラウンドが未接続の場合に、記憶装置にデータが書き込まれなくなる。   In the electric circuit according to the second aspect of the present invention, data is not written to the storage device when the ground terminal is not connected to the ground.

従って、記憶装置の接地端子がグラウンドに接続されていない場合に、記憶装置の動作を安定させることができる。   Therefore, the operation of the storage device can be stabilized when the ground terminal of the storage device is not connected to the ground.

この記憶装置は、例えば、EEPROMにより構成される。   This storage device is composed of, for example, an EEPROM.

本発明の第１側面の側面によれば、記憶装置の電源端子が電源に接続されていない場合に、記憶装置の動作を安定させることができる。   According to the aspect of the first aspect of the present invention, the operation of the storage device can be stabilized when the power supply terminal of the storage device is not connected to the power supply.

また、本発明の第２の側面によれば、記憶装置の接地端子がグラウンドに接続されていない場合に、記憶装置の動作を安定させることができる。   According to the second aspect of the present invention, the operation of the storage device can be stabilized when the ground terminal of the storage device is not connected to the ground.

従来のEEPROMの回路構成の一部の一例を示す回路図である。It is a circuit diagram which shows an example of a part of circuit structure of the conventional EEPROM. プルアップ抵抗の例を示す図である。It is a figure which shows the example of a pull-up resistance. プルダウン抵抗の例を示す図である。It is a figure which shows the example of a pull-down resistance. 本発明を適用した電気回路の第１の実施の形態を示す回路図である。1 is a circuit diagram showing a first embodiment of an electric circuit to which the present invention is applied. プルアップ抵抗の抵抗値の条件を説明するための図である。It is a figure for demonstrating the conditions of the resistance value of a pull-up resistor. 本発明を適用した電気回路の第２の実施の形態を示す回路図である。It is a circuit diagram which shows 2nd Embodiment of the electric circuit to which this invention is applied. プルダウン抵抗の抵抗値の条件を説明するための図である。It is a figure for demonstrating the conditions of resistance value of a pull-down resistor. 本発明を適用した電気回路の他の例を示す回路図である。It is a circuit diagram which shows the other example of the electric circuit to which this invention is applied.

以下、本発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（プルアップ抵抗を設ける例）
２．第２の実施の形態（プルダウン抵抗を設ける例）
３．変形例 Hereinafter, modes for carrying out the present invention (hereinafter referred to as embodiments) will be described. The description will be given in the following order.
1. First embodiment (example of providing a pull-up resistor)
2. Second embodiment (example of providing a pull-down resistor)
3. Modified example

＜１．第１の実施の形態＞
図４は、本発明を適用した電気回路の第１の実施の形態を示す回路図である。 <1. First Embodiment>
FIG. 4 is a circuit diagram showing a first embodiment of an electric circuit to which the present invention is applied.

図４の電気回路は、上述した図２の電気回路と同様の電気回路であり、対応する部分には同じ符号、あるいは、下１桁が同じ符号を付してある。   The electric circuit in FIG. 4 is an electric circuit similar to the electric circuit in FIG. 2 described above, and corresponding parts are denoted by the same reference numerals or the last one digit.

図４の電気回路は、EEPROM１０１、CPU１０２、プルアップ抵抗R101、電源Vcc、および、グラウンドＧを含むように構成される。   The electric circuit of FIG. 4 is configured to include an EEPROM 101, a CPU 102, a pull-up resistor R101, a power source Vcc, and a ground G.

EEPROM１０１は、CPU１０２からの指令に基づいて、CPU１０２から入力されるデータを内部の記憶素子に書き込んだり、内部の記憶素子に記憶されているデータを読み出して、CPU１０２に出力したりする。   The EEPROM 101 writes data input from the CPU 102 to an internal storage element based on a command from the CPU 102, reads data stored in the internal storage element, and outputs the data to the CPU 102.

なお、この図では、EEPROM１０１の複数の端子のうち、信号出力用の端子である信号端子SO、電源接続用の端子である電源端子Vin、および、接地用の端子である接地端子GNDが示されている。   In this figure, among the plurality of terminals of the EEPROM 101, a signal terminal SO that is a signal output terminal, a power supply terminal Vin that is a power connection terminal, and a ground terminal GND that is a ground terminal are shown. ing.

信号端子SOからは、CPU１０２により読み出されるデータを示す信号が出力される。また、信号端子SOは、CPU１０２との間において、プルアップ抵抗R101を介して、電源Vccに接続されている。   A signal indicating data read by the CPU 102 is output from the signal terminal SO. The signal terminal SO is connected to the power source Vcc via the pull-up resistor R101 with the CPU 102.

電源端子Vinは、所定の電圧の電力を供給する電源Vccに接続され、EEPROM１０１の駆動用の電力が入力される。   The power supply terminal Vin is connected to a power supply Vcc that supplies power of a predetermined voltage, and power for driving the EEPROM 101 is input thereto.

接地端子GNDは、所定の基準電位点を規定するグラウンドＧに接続されている。   The ground terminal GND is connected to a ground G that defines a predetermined reference potential point.

また、この図には、信号端子SOの等価回路１１１、および、データの書き込みおよび読み出しを制御する制御手段である制御部１１２が示されている。   Further, this figure shows an equivalent circuit 111 of the signal terminal SO and a control unit 112 which is a control means for controlling writing and reading of data.

等価回路１１１の入力部には、寄生ダイオードD101，D102が形成されている。より詳細には、寄生ダイオードD101は、信号端子SOと電源端子Vinとの間において、信号端子SOから電源端子Vinに電流を流す方向に形成されている。また、寄生ダイオードD102は、接地端子GNDと信号端子SOとの間において、接地端子GNDから信号端子SOに電流を流す方向に形成されている。   Parasitic diodes D101 and D102 are formed at the input of the equivalent circuit 111. More specifically, the parasitic diode D101 is formed in a direction in which a current flows from the signal terminal SO to the power supply terminal Vin between the signal terminal SO and the power supply terminal Vin. The parasitic diode D102 is formed in a direction in which a current flows from the ground terminal GND to the signal terminal SO between the ground terminal GND and the signal terminal SO.

制御部１１２は、電源端子Vinおよび接地端子GNDに接続され、電源端子Vinを介して電源Vccから供給される電力により動作する。   The control unit 112 is connected to the power supply terminal Vin and the ground terminal GND, and operates with electric power supplied from the power supply Vcc via the power supply terminal Vin.

ここで、図５に示されるように、配線ミスや回路不良等により、電源Vccと電源端子Vinの間が未接続の場合、矢印A101で示されるように、電源Vccから、抵抗R101、信号端子SO、寄生ダイオードD101を介して制御部１１２に電流が流れ込む。   Here, as shown in FIG. 5, when the connection between the power supply Vcc and the power supply terminal Vin is not connected due to a wiring mistake, a circuit failure, or the like, the resistor R101 and the signal terminal are connected from the power supply Vcc as indicated by an arrow A101. A current flows into the control unit 112 via SO and the parasitic diode D101.

このとき制御部１１２に印加される電圧Vcceは、以下の式（１）により求められる。   At this time, the voltage Vcce applied to the control unit 112 is obtained by the following equation (1).

Vcce＝Vcc−Vgnd＝Vcc−Ru×I1−Vf1 ・・・（１）   Vcce = Vcc−Vgnd = Vcc−Ru × I1−Vf1 (1)

なお、Vccは、電源Vccの電圧を示している。Vgndは、接地端子GNDの電圧を示し、いまの場合0Vとしている。Ruはプルアップ抵抗R101の抵抗値を示している。I1は矢印A101の方向に流れる電流を示している。Vf1は寄生ダイオードD101の順電圧を示している。   Vcc indicates the voltage of the power supply Vcc. Vgnd indicates the voltage of the ground terminal GND, which is 0V in this case. Ru indicates the resistance value of the pull-up resistor R101. I1 indicates a current flowing in the direction of arrow A101. Vf1 represents the forward voltage of the parasitic diode D101.

ところで、EEPROM１０１には、データの書き込みを行うときの推奨電圧Vrが定められている。すなわち、制御部１１２に印加する電圧を推奨電圧Vrの範囲内に設定することにより、EEPROM１０１へのデータの書き込みが保証され、確実に書き込みが行うことができる。   By the way, the EEPROM 101 has a recommended voltage Vr for data writing. That is, by setting the voltage applied to the control unit 112 within the range of the recommended voltage Vr, writing of data to the EEPROM 101 is guaranteed, and writing can be performed reliably.

従って、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めるようにするためには、データの書き込み時に制御部１１２に印加される電圧Vcceの最小値Vcce(min)が、推奨電圧Vrの最小値Vr(min)以上になるように、プルアップ抵抗R101の抵抗値Ruを設定すればよい。   Therefore, in order to ensure that data can be written into the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected, the minimum value Vcce of the voltage Vcce applied to the control unit 112 when data is written. The resistance value Ru of the pull-up resistor R101 may be set so that (min) is not less than the minimum value Vr (min) of the recommended voltage Vr.

なお、データの書き込み時に電圧Vcceが最小になるのは、電源Vccの電圧Vccが最小になり、EEPROM１０１の書き込み時の消費電流、すなわち、書き込み時に矢印A101の方向に流れる電流I1が最大になり、寄生ダイオードD101の順電圧Vf1が最大になる場合である。   Note that the voltage Vcce is minimized when writing data, because the voltage Vcc of the power supply Vcc is minimized, the current consumption during writing of the EEPROM 101, that is, the current I1 flowing in the direction of the arrow A101 during writing is maximized, This is a case where the forward voltage Vf1 of the parasitic diode D101 is maximized.

従って、次式（２）を満たすようにプルアップ抵抗R101の抵抗値Ruを設定すれば、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込むことが可能になる。   Therefore, if the resistance value Ru of the pull-up resistor R101 is set so as to satisfy the following equation (2), data can be reliably written to the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected. It becomes possible.

Vcce(min)＝Vcc(min)−Ru×I1(max)−Vf1(max)≧Vr(min) ・・・（２）   Vcce (min) = Vcc (min) −Ru × I1 (max) −Vf1 (max) ≧ Vr (min) (2)

なお、Vcc(min)は電源Vccの最小電圧を示し、I1(max)はEEPROM１０１の書き込み時の消費電流の最大値を示し、Vf1(max)は寄生ダイオードD101の順電圧Vf1の最大値を示している。   Vcc (min) indicates the minimum voltage of the power supply Vcc, I1 (max) indicates the maximum current consumption during writing to the EEPROM 101, and Vf1 (max) indicates the maximum value of the forward voltage Vf1 of the parasitic diode D101. ing.

そして、式（２）を変形することにより、次式（３）が求められる。   And following Formula (3) is calculated | required by transforming Formula (2).

Ru≦(Vcc(min)−Vf1(max)−Vr(min))／I1(max) ・・・（３）   Ru ≦ (Vcc (min) −Vf1 (max) −Vr (min)) / I1 (max) (3)

この式（３）は、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めるようにするためのプルアップ抵抗R101の抵抗値Ruの条件を示している。   This equation (3) shows the condition of the resistance value Ru of the pull-up resistor R101 for ensuring that data can be written to the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected. .

例えば、電源Vccの電圧Vccの変動範囲を4.9V〜5.1Vとし、寄生ダイオードD101の順電圧Vf1の変動範囲を0.3〜0.8Vとし、データ書き込み時の消費電流I1の変動範囲を0.1mA〜2.5mAとし、EEPROM１０１の推奨電圧Vrの最小値Vr(min)を3.0Vとした場合、式（３）を満たす抵抗値Ruの範囲は、次式（４）のとおりになる。   For example, the fluctuation range of the voltage Vcc of the power supply Vcc is 4.9 V to 5.1 V, the fluctuation range of the forward voltage Vf1 of the parasitic diode D101 is 0.3 to 0.8 V, and the fluctuation range of the consumption current I1 when writing data is 0.1 mA to 2.5 V When mA is set and the minimum value Vr (min) of the recommended voltage Vr of the EEPROM 101 is 3.0 V, the range of the resistance value Ru that satisfies the equation (3) is as the following equation (4).

Ru≦(4.9−0.8−3.0)／0.0025＝440Ω ・・・（４）   Ru ≦ (4.9−0.8−3.0) /0.0025=440Ω (4)

また、EEPROM１０１には、制御部１１２に印加される電圧が低下した場合に、データの書き込みを禁止する書き込み禁止電圧Viが定められている。すなわち、制御部１１２に印加される電圧が書き込み禁止電圧Vi以下になると、EEPROM１０１にデータが書き込めなくなる。   In addition, the EEPROM 101 has a write inhibit voltage Vi that prohibits data writing when the voltage applied to the control unit 112 decreases. That is, when the voltage applied to the control unit 112 becomes equal to or lower than the write inhibit voltage Vi, data cannot be written to the EEPROM 101.

従って、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにするためには、データの書き込み時に制御部１１２に印加される電圧Vcceの最大値Vcce(max)が、書き込み禁止電圧Viの最小値Vi(min)以下になるように、プルアップ抵抗R101の抵抗値Ruを設定すればよい。   Therefore, in order to ensure that data cannot be written to the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected, the maximum value of the voltage Vcce applied to the control unit 112 at the time of data writing. The resistance value Ru of the pull-up resistor R101 may be set so that Vcce (max) is less than or equal to the minimum value Vi (min) of the write inhibit voltage Vi.

なお、データの書き込み時に電圧Vcceが最大になるのは、電源Vccの電圧Vccが最大になり、EEPROM１０１の書き込み時の消費電流、すなわち、書き込み時に矢印A101の方向に流れる電流I1が最小になり、寄生ダイオードD101の順電圧Vf1が最小になる場合である。   Note that the voltage Vcce is maximized when writing data, the voltage Vcc of the power supply Vcc is maximized, and the current consumption during writing of the EEPROM 101, that is, the current I1 flowing in the direction of the arrow A101 during writing is minimized, This is a case where the forward voltage Vf1 of the parasitic diode D101 is minimized.

従って、次式（５）を満たすようにプルアップ抵抗R101の抵抗値Ruを設定すれば、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにすることが可能になる。   Therefore, if the resistance value Ru of the pull-up resistor R101 is set so as to satisfy the following equation (5), data cannot be reliably written to the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected. It becomes possible to.

Vcce(max)＝Vcc(max)−Ru×I1(min)−Vf1(min)≦Vi(min) ・・・（５）   Vcce (max) = Vcc (max) −Ru × I1 (min) −Vf1 (min) ≦ Vi (min) (5)

なお、Vcc(max)は電源Vccの最大電圧を示し、I1(min)はEEPROM１０１の書き込み時の消費電流の最小値を示し、Vf1(min)は寄生ダイオードD101の順電圧Vf1の最小値を示している。   Vcc (max) indicates the maximum voltage of the power supply Vcc, I1 (min) indicates the minimum value of current consumption when writing to the EEPROM 101, and Vf1 (min) indicates the minimum value of the forward voltage Vf1 of the parasitic diode D101. ing.

そして、式（５）を変形することにより、次式（６）が求められる。   And following Formula (6) is calculated | required by transforming Formula (5).

Ru≧(Vcc(max)−Vf1(min)−Vi(min))／I1(min) ・・・（６）   Ru ≧ (Vcc (max) −Vf1 (min) −Vi (min)) / I1 (min) (6)

この式（６）は、電源Vccと電源端子Vinとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにするためのプルアップ抵抗R101の抵抗値Ruの条件を示している。   This equation (6) shows the condition of the resistance value Ru of the pull-up resistor R101 to ensure that data cannot be written to the EEPROM 101 when the power supply Vcc and the power supply terminal Vin are not connected. Yes.

例えば、電源Vccの電圧Vccの変動範囲を4.9V〜5.1Vとし、寄生ダイオードD101の順電圧Vf1の変動範囲を0.3〜0.8Vとし、データ書き込み時の消費電流I1の変動範囲を0.1mA〜2.5mAとし、EEPROM１０１の書き込み禁止電圧Viの最小値Vi(min)を0.88Vとした場合、式（６）を満たす抵抗値Ruの範囲は、次式（７）のとおりになる。   For example, the fluctuation range of the voltage Vcc of the power supply Vcc is 4.9 V to 5.1 V, the fluctuation range of the forward voltage Vf1 of the parasitic diode D101 is 0.3 to 0.8 V, and the fluctuation range of the consumption current I1 when writing data is 0.1 mA to 2.5 V When mA is set and the minimum value Vi (min) of the write inhibit voltage Vi of the EEPROM 101 is 0.88 V, the range of the resistance value Ru that satisfies the equation (6) is as the following equation (7).

Ru≧(5.1−0.3−0.88)／0.0001＝39.2ｋΩ ・・・（７）   Ru ≧ (5.1−0.3−0.88) /0.0001=39.2kΩ (7)

このように、プルアップ抵抗R101の抵抗値Ruを式（３）または式（６）を満たすように設定することにより、電源Vccと電源端子Vinの未接続時の動作を安定させることができる。   Thus, by setting the resistance value Ru of the pull-up resistor R101 so as to satisfy the expression (3) or the expression (6), the operation when the power supply Vcc and the power supply terminal Vin are not connected can be stabilized.

＜２．第２の実施の形態＞
図６は、本発明を適用した電気回路の第２の実施の形態を示す回路図である。 <2. Second Embodiment>
FIG. 6 is a circuit diagram showing a second embodiment of an electric circuit to which the present invention is applied.

図６の電気回路は、上述した図３の電気回路と同様の電気回路であり、図４の電気回路のプルアップ抵抗R101の代わりに、プルダウン抵抗R102を設けたものである。すなわち、EEPROM１０１の信号端子SOは、CPU１０２との間において、プルダウン抵抗R102を介して、グラウンドＧに接続されている。   The electric circuit in FIG. 6 is the same as the electric circuit in FIG. 3 described above, and is provided with a pull-down resistor R102 instead of the pull-up resistor R101 in the electric circuit in FIG. That is, the signal terminal SO of the EEPROM 101 is connected to the ground G through the pull-down resistor R102 with the CPU 102.

なお、図中、図４と対応する部分には同じ符号を付してあり、その説明は、繰り返しになるので省略する。   In the figure, the same reference numerals are given to the portions corresponding to those in FIG.

ここで、図７に示されるように、配線ミスや回路不良等により、グラウンドＧと接地端子GNDの間が未接続の場合、矢印A102に示されるように、制御部１１２から、寄生ダイオードD102、信号端子SO、プルダウン抵抗R102を介して、グラウンドＧに電流が流れ込む。   Here, as shown in FIG. 7, when the ground G and the ground terminal GND are not connected due to a wiring mistake, a circuit failure, or the like, as shown by an arrow A102, the parasitic diode D102, A current flows into the ground G through the signal terminal SO and the pull-down resistor R102.

このとき制御部１１２に印加される電圧Vcceは、以下の式（８）により求められる。   At this time, the voltage Vcce applied to the control unit 112 is obtained by the following equation (8).

Vcce＝Vcc−Vgrd＝Vcc−(Vf2＋Rd×I2) ・・・（８）   Vcce = Vcc−Vgrd = Vcc− (Vf2 + Rd × I2) (8)

なお、Vf2は寄生ダイオードD102の順電圧を示し、Rdは抵抗R102の抵抗値を示し、I2は矢印A102の方向に流れる電流を示している。   Vf2 represents the forward voltage of the parasitic diode D102, Rd represents the resistance value of the resistor R102, and I2 represents the current flowing in the direction of the arrow A102.

そして、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めるようにするためには、データの書き込み時に制御部１１２に印加される電圧Vcceの最小値Vcce(min)が、推奨電圧Vrの最小値Vr(min)以上になるように、プルダウン抵抗R102の抵抗値Rdを設定すればよい。   In order to ensure that data can be written into the EEPROM 101 when the ground terminal GND and the ground G are not connected, the minimum value Vcce of the voltage Vcce applied to the control unit 112 at the time of data writing. The resistance value Rd of the pull-down resistor R102 may be set so that (min) is not less than the minimum value Vr (min) of the recommended voltage Vr.

なお、データの書き込み時に電圧Vcceが最小になるのは、電源Vccの電圧Vccが最小になり、寄生ダイオードD102の順電圧Vf2が最大になり、EEPROM１０１の書き込み時の消費電流、すなわち、書き込み時に矢印A102の方向に流れる電流I2が最大になる場合である。   Note that the voltage Vcce is minimized when writing data because the voltage Vcc of the power supply Vcc is minimized, the forward voltage Vf2 of the parasitic diode D102 is maximized, and the current consumption during writing of the EEPROM 101, that is, the arrow during writing This is a case where the current I2 flowing in the direction of A102 becomes maximum.

従って、次式（９）を満たすようにプルダウン抵抗R102の抵抗値Rdを設定すれば、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込むことが可能になる。   Therefore, if the resistance value Rd of the pull-down resistor R102 is set so as to satisfy the following equation (9), data can be reliably written to the EEPROM 101 when the ground terminal GND and the ground G are not connected. become.

Vcce(min)＝Vcc(min)−(Vf2(max)＋Rd×I2(max))≧Vr(min) ・・・（９）   Vcce (min) = Vcc (min) − (Vf2 (max) + Rd × I2 (max)) ≧ Vr (min) (9)

なお、Vf2(max)は寄生ダイオードD102の順電圧Vf2の最大値を示し、I2(max)はEEPROM１０１の書き込み時の消費電流の最大値を示している。   Note that Vf2 (max) indicates the maximum value of the forward voltage Vf2 of the parasitic diode D102, and I2 (max) indicates the maximum value of current consumption during writing to the EEPROM 101.

そして、式（９）を変形することにより、次式（１０）が求められる。   Then, the following equation (10) is obtained by modifying the equation (9).

Rd≦(Vcc(min)−Vf2(max)−Vr(min))／I2(max) ・・・（１０）   Rd ≦ (Vcc (min) −Vf2 (max) −Vr (min)) / I2 (max) (10)

この式（１０）は、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めるようにするためのプルダウン抵抗R102の抵抗値Rdの条件を示している。   This equation (10) shows the condition of the resistance value Rd of the pull-down resistor R102 for ensuring that data can be written to the EEPROM 101 when the ground terminal GND and the ground G are not connected.

例えば、電源Vccの電圧Vccの変動範囲を4.9V〜5.1Vとし、寄生ダイオードD102の順電圧Vf2の変動範囲を0.3〜0.8Vとし、データ書き込み時の消費電流I2の変動範囲を0.1mA〜2.5mAとし、EEPROM１０１の推奨電圧Vrの最小値Vr(min)を3.0Vとした場合、式（１０）を満たす抵抗値Rdの範囲は、次式（１１）のとおりになる。   For example, the fluctuation range of the voltage Vcc of the power supply Vcc is 4.9 V to 5.1 V, the fluctuation range of the forward voltage Vf2 of the parasitic diode D102 is 0.3 to 0.8 V, and the fluctuation range of the consumption current I2 when writing data is 0.1 mA to 2.5 V When mA is set and the minimum value Vr (min) of the recommended voltage Vr of the EEPROM 101 is 3.0 V, the range of the resistance value Rd satisfying the equation (10) is as the following equation (11).

Rd≦(4.9−0.8−3.0)／0.0025＝440Ω ・・・（１１）   Rd ≦ (4.9−0.8−3.0) /0.0025=440Ω (11)

一方、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにするためには、データの書き込み時に制御部１１２に印加される電圧Vcceの最大値Vcce(max)が、書き込み禁止電圧Viの最小値Vi(min)以下になるように、プルダウン抵抗R102の抵抗値Rdを設定すればよい。   On the other hand, in order to ensure that data cannot be written to the EEPROM 101 when the ground terminal GND and the ground G are not connected, the maximum value of the voltage Vcce applied to the control unit 112 when data is written. The resistance value Rd of the pull-down resistor R102 may be set so that Vcce (max) is less than or equal to the minimum value Vi (min) of the write inhibit voltage Vi.

なお、データの書き込み時に電圧Vcceが最大になるのは、電源Vccの電圧Vccが最大になり、寄生ダイオードD102の順電圧Vf2が最小になり、EEPROM１０１の書き込み時の消費電流、すなわち、書き込み時に矢印A102の方向に流れる電流I2が最小になる場合である。   Note that the voltage Vcce is maximized when writing data, because the voltage Vcc of the power supply Vcc is maximized, the forward voltage Vf2 of the parasitic diode D102 is minimized, and the current consumption during writing of the EEPROM 101, that is, the arrow during writing This is a case where the current I2 flowing in the direction of A102 is minimized.

従って、次式（１２）を満たすようにプルダウン抵抗R102の抵抗値Rdを設定すれば、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにすることが可能になる。   Therefore, if the resistance value Rd of the pull-down resistor R102 is set so as to satisfy the following equation (12), data can be reliably written to the EEPROM 101 when the ground terminal GND and the ground G are not connected. It becomes possible to do.

Vcce(min)＝Vcc(max)−(Vf2(min)＋Rd×I2(min))≦Vi(min) ・・・（１２）   Vcce (min) = Vcc (max) − (Vf2 (min) + Rd × I2 (min)) ≦ Vi (min) (12)

なお、Vf2(min)は寄生ダイオードD102の順電圧Vf2の最小値を示し、I2(min)はEEPROM１０１の書き込み時の消費電流の最小値を示している。   Note that Vf2 (min) indicates the minimum value of the forward voltage Vf2 of the parasitic diode D102, and I2 (min) indicates the minimum value of current consumption during writing to the EEPROM 101.

そして、式（１２）を変形することにより、次式（１３）が求められる。   Then, the following equation (13) is obtained by modifying the equation (12).

Rd≧(Vcc(max)−Vf2(min)−Vi(min))／I2(min) ・・・（１３）   Rd ≧ (Vcc (max) −Vf2 (min) −Vi (min)) / I2 (min) (13)

この式（１３）は、接地端子GNDとグラウンドＧとの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにするためのプルダウン抵抗R102の抵抗値Rdの条件を示している。   This equation (13) shows the condition of the resistance value Rd of the pull-down resistor R102 for ensuring that data cannot be written to the EEPROM 101 when the ground terminal GND and the ground G are not connected. .

例えば、電源Vccの電圧Vccの変動範囲を4.9V〜5.1Vとし、寄生ダイオードD102の順電圧Vf2の変動範囲を0.3〜0.8Vとし、データ書き込み時の消費電流I2の変動範囲を0.1mA〜2.5mAとし、EEPROM１０１の書き込み禁止電圧Viの最小値Vi(min)を0.88Vとした場合、式（１３）を満たす抵抗値Ruは、次式（１４）のとおり求められる。   For example, the fluctuation range of the voltage Vcc of the power supply Vcc is 4.9 V to 5.1 V, the fluctuation range of the forward voltage Vf2 of the parasitic diode D102 is 0.3 to 0.8 V, and the fluctuation range of the consumption current I2 when writing data is 0.1 mA to 2.5 V When mA is set and the minimum value Vi (min) of the write inhibit voltage Vi of the EEPROM 101 is 0.88 V, the resistance value Ru satisfying the equation (13) is obtained as the following equation (14).

Rd≧(5.1−0.3−0.88)／0.0001＝39.2ｋΩ ・・・（１４）   Rd ≧ (5.1−0.3−0.88) /0.0001=39.2kΩ (14)

このように、プルダウン抵抗R102の抵抗値Rdを式（１０）または式（１３）を満たすように設定することにより、接地端子GNDとグラウンドＧの未接続時の動作を安定させることができる。   Thus, by setting the resistance value Rd of the pull-down resistor R102 so as to satisfy the expression (10) or the expression (13), the operation when the ground terminal GND and the ground G are not connected can be stabilized.

＜３．変形例＞
以下、本発明の実施の形態の変形例について説明する。 <3. Modification>
Hereinafter, modifications of the embodiment of the present invention will be described.

［変形例１］
本発明は、信号端子SOのように、寄生ダイオードを介して電源端子Vinと接地端子GNDの両方に接続されている端子だけでなく、いずれか一方にのみ接続されている信号端子に、プルアップ抵抗またはプルダウン抵抗を接続する場合にも適用することができる。 [Modification 1]
The present invention pulls up not only to a terminal connected to both the power supply terminal Vin and the ground terminal GND via a parasitic diode, but also to a signal terminal connected to only one of them, such as the signal terminal SO. The present invention can also be applied when a resistor or a pull-down resistor is connected.

例えば、図８は、EEPROM１０１の信号端子SIの等価回路１２１を示している。   For example, FIG. 8 shows an equivalent circuit 121 of the signal terminal SI of the EEPROM 101.

信号端子SIには、CPU１０２により書き込まれるデータを示す信号が入力される。また、信号端子SIは、CPU１０２との間において、プルダウン抵抗R121を介して、グラウンドＧに接続されている。   A signal indicating data written by the CPU 102 is input to the signal terminal SI. The signal terminal SI is connected to the ground G via the pull-down resistor R121 with the CPU 102.

また、等価回路１２１の入力部には、寄生ダイオードD121が形成されている。より詳細には、寄生ダイオードD121は、接地端子GNDと信号端子SIとの間において、接地端子GNDから信号端子SIに電流を流す方向に形成されている。   A parasitic diode D121 is formed at the input portion of the equivalent circuit 121. More specifically, the parasitic diode D121 is formed in a direction in which a current flows from the ground terminal GND to the signal terminal SI between the ground terminal GND and the signal terminal SI.

この場合も、上述したように、式（１０）を満たすように、プルダウン抵抗R121の抵抗値を設定することにより、接地端子GNDとグラウンドＧの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めるようにすることができる。   Also in this case, as described above, by setting the resistance value of the pull-down resistor R121 so as to satisfy the expression (10), when the ground terminal GND and the ground G are not connected, the EEPROM 101 is reliably connected. Data can be written.

また、上述したように、式（１３）を満たすように、プルダウン抵抗R121の抵抗値を設定することにより、接地端子GNDとグラウンドＧの間が接続されていない場合に、確実にEEPROM１０１にデータを書き込めないようにすることができる。   In addition, as described above, by setting the resistance value of the pull-down resistor R121 so as to satisfy the expression (13), when the ground terminal GND and the ground G are not connected, the data is surely stored in the EEPROM 101. You can prevent writing.

［変形例２］
本発明は、上述したEEPROM以外にも、信号端子と電源端子との間、または、信号端子と接地端子の間に寄生ダイオードが形成されている記憶装置に適用することが可能である。 [Modification 2]
In addition to the above-described EEPROM, the present invention can be applied to a memory device in which a parasitic diode is formed between a signal terminal and a power supply terminal or between a signal terminal and a ground terminal.

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiment of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

１０１ EEPROM
１１１ 等価回路
１１２ 制御部
R101 プルアップ抵抗
R102，R121 プルダウン抵抗
D101，D102，D121 寄生ダイオード
Vcc 電源
Vin 電源端子
SO，SI 信号端子
GND 接地端子
Ｇ グラウンド 101 EEPROM
111 Equivalent circuit 112 Control unit
R101 Pull-up resistor
R102, R121 Pull-down resistor
D101, D102, D121 Parasitic diode
Vcc power supply
Vin Power supply terminal
SO and SI signal terminals
GND Ground terminal G Ground

Claims (2)

データの書き込みおよび読み出しを行う記憶装置であって、
所定の信号の入力または出力用の端子である信号端子と、
駆動用の電力を供給する電源に接続するための電源端子と、
基準電位を規定するグラウンドに接続するための接地端子と、
前記電源端子および前記接地端子に接続され、データの読み出しおよび書き込みを制御する制御回路と
を備え、前記信号端子と前記電源端子との間において、前記信号端子から前記電源端子に電流が流れる方向に寄生ダイオードが形成されている記憶装置と、
前記記憶装置の外部において、前記信号端子と前記電源の間に接続されるプルアップ抵抗と
を備え、
前記電源の電圧の最大値をVcc(max)、前記寄生ダイオードの順電圧の最小値をVf(min)、前記記憶装置の書き込み禁止電圧の最小値をVi(min)、前記記憶装置のデータ書き込み時の消費電流の最小値をI(min)とした場合に、
前記プルアップ抵抗の抵抗値Rが、
R≧(Vcc(max)−Vf(min)−Vi(min))／I(min)
を満たすことを特徴とする電気回路。 A storage device for writing and reading data,
A signal terminal which is a terminal for inputting or outputting a predetermined signal; and
A power supply terminal for connecting to a power supply for supplying driving power;
A ground terminal for connection to a ground defining a reference potential;
A control circuit that is connected to the power supply terminal and the ground terminal and controls reading and writing of data, and between the signal terminal and the power supply terminal, a current flows from the signal terminal to the power supply terminal. A storage device in which a parasitic diode is formed;
A pull-up resistor connected between the signal terminal and the power source outside the storage device;
The maximum value of the voltage of the power supply is Vcc (max), the minimum value of the forward voltage of the parasitic diode is Vf (min), the minimum value of the write inhibit voltage of the storage device is Vi (min), and data is written to the storage device If the minimum current consumption is I (min),
The resistance value R of the pull-up resistor is
R ≧ (Vcc (max) −Vf (min) −Vi (min)) / I (min)
An electric circuit characterized by satisfying データの書き込みおよび読み出しを行う記憶装置であって、
所定の信号の入力または出力用の端子である信号端子と、
駆動用の電力を供給する電源に接続するための電源端子と、
基準電位を規定するグラウンドに接続するための接地端子と、
前記電源端子および前記接地端子に接続され、データの読み出しおよび書き込みを制御する制御回路と
を備え、前記接地端子と前記信号端子との間において、前記接地端子から前記信号端子に電流が流れる方向に寄生ダイオードが形成されている記憶装置と、
前記記憶装置の外部において、前記信号端子と前記グラウンドの間に接続されるプルダウン抵抗と
を備え、
前記電源の電圧の最大値をVcc(max)、前記寄生ダイオードの順電圧の最小値をVf(min)、前記記憶装置の書き込み禁止電圧の最小値をVi(min)、前記記憶装置のデータ書き込み時の消費電流の最小値をI(min)とした場合に、
前記プルダウン抵抗の抵抗値Rが、
R≧(Vcc(max)−Vf(min)−Vi(min))／I(min)
を満たすことを特徴とする電気回路。 A storage device for writing and reading data,
A signal terminal which is a terminal for inputting or outputting a predetermined signal; and
A power supply terminal for connecting to a power supply for supplying driving power;
A ground terminal for connection to a ground defining a reference potential;
A control circuit that is connected to the power supply terminal and the ground terminal and controls reading and writing of data, and a current flows from the ground terminal to the signal terminal between the ground terminal and the signal terminal. A storage device in which a parasitic diode is formed;
A pull-down resistor connected between the signal terminal and the ground outside the storage device;
The maximum value of the voltage of the power supply is Vcc (max), the minimum value of the forward voltage of the parasitic diode is Vf (min), the minimum value of the write inhibit voltage of the storage device is Vi (min), and data is written to the storage device If the minimum current consumption is I (min),
The resistance value R of the pull-down resistor is
R ≧ (Vcc (max) −Vf (min) −Vi (min)) / I (min)
An electric circuit characterized by satisfying
JP2011036651A 2011-02-23 2011-02-23 electric circuit Expired - Fee Related JP5546476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011036651A JP5546476B2 (en) 2011-02-23 2011-02-23 electric circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011036651A JP5546476B2 (en) 2011-02-23 2011-02-23 electric circuit

Publications (2)

Publication Number Publication Date
JP2012174314A JP2012174314A (en) 2012-09-10
JP5546476B2 true JP5546476B2 (en) 2014-07-09

Family

ID=46977087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011036651A Expired - Fee Related JP5546476B2 (en) 2011-02-23 2011-02-23 electric circuit

Country Status (1)

Country Link
JP (1) JP5546476B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078857A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Protecting Curcuit of Memory and LCD having the Same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565076B2 (en) * 1993-03-31 1996-12-18 日本電気株式会社 Semiconductor device
CN1339162A (en) * 1999-10-04 2002-03-06 精工爱普生株式会社 Write prohibition circuit, semiconductor integrated circuit containing the same, ink cartridge having this semiconductor integrated circuit, and ink jet recorder
JP2002100735A (en) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp Semiconductor ic and semiconductor ic system

Also Published As

Publication number Publication date
JP2012174314A (en) 2012-09-10

Similar Documents

Publication Publication Date Title
CN101154463A (en) Semiconductor device including a high voltage generation circuit and method of generating a high voltage
JP2007121088A (en) Low voltage detection circuit
US9454165B2 (en) Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor
KR20080114489A (en) Voltage regulator, flash memory device having its and memory system having its
JP6702413B2 (en) Semiconductor device
JP2016222187A (en) Electronic control device
KR20150124521A (en) Power up signal generation circuit and semiconductor device including same
US8698553B2 (en) Internal voltage generating circuit
CN109493889A (en) Storage system and its operating method
JP5546476B2 (en) electric circuit
JP2008294208A (en) Semiconductor integrated circuit
JP2010045942A (en) Overcurrent protective circuit and power supply using the same
US8514638B2 (en) Write control circuit and semiconductor device
JP4775693B2 (en) 2-wire transmitter
CN112119589B (en) Driver circuit for controlling P-channel MOSFET and control device including the same
JP2012234601A (en) Nonvolatile semiconductor memory
US20130147545A1 (en) Reference voltage generation circuit and internal voltage generation circuit using the same
JP2008153588A (en) Electric fuse circuit
US7221200B1 (en) Programmable low voltage reset apparatus for multi-Vdd chips
JP4710386B2 (en) Power supply
KR101039878B1 (en) Voltage generating circuit
US8604843B2 (en) Output driver
KR20080101168A (en) Voltage switch circuit of semiconductor device
CN109334261B (en) Instruction generation circuit, consumable chip and consumable
KR100650726B1 (en) Internal voltage supplier for memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R150 Certificate of patent or registration of utility model

Ref document number: 5546476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees