JP2008294208A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
JP2008294208A
JP2008294208A JP2007137844A JP2007137844A JP2008294208A JP 2008294208 A JP2008294208 A JP 2008294208A JP 2007137844 A JP2007137844 A JP 2007137844A JP 2007137844 A JP2007137844 A JP 2007137844A JP 2008294208 A JP2008294208 A JP 2008294208A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
internal power
operation mode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007137844A
Other languages
Japanese (ja)
Inventor
Tadakazu Nomura
忠和 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007137844A priority Critical patent/JP2008294208A/en
Publication of JP2008294208A publication Critical patent/JP2008294208A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit capable of controlling an internal power supply voltage in various ways. <P>SOLUTION: A semiconductor integrated circuit 100 comprises an internal power supply voltage generating circuit 3 which supplies an internal power supply voltage VDD1 to an internal circuit 1 which does not require holding of the data generated in an operation mode when switched to a standby mode, and an internal power supply voltage generating circuit 4 which supplies an internal power supply voltage VDD2 to an internal circuit 2 which requires holding of the data generated during the operation board. In the standby mode, the internal power supply voltage generating circuit 4 sets the internal power supply voltage VDD2 to be a voltage lower than that during operation mode, and the internal power supply voltage generating circuit 3 sets the internal power supply voltage VDD1 to be a ground potential. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体集積回路に関する。   The present invention relates to a semiconductor integrated circuit.

従来、半導体集積回路内に、動作時用電源降圧回路と、スタンバイ時用電源降圧回路と、を設け、スタンバイ制御信号による切り替えにより、スタンバイ時には、通常動作時よりも低い電源電圧を内部回路へ供給することが行われている（例えば、特許文献１参照。）。このようにスタンバイ時の電源電圧を下げることにより、スタンバイ時の消費電力を低減させている。このとき、スタンバイ時の電源電圧を低くしすぎると、内部回路に含まれるメモリに保持されているデータが消滅するなどの悪影響が出るため、スタンバイ時の電源電圧は、内部回路に保持されているデータが消滅しない程度の低電圧とされている。   Conventionally, a power supply voltage step-down circuit for operation and a power supply voltage step-down circuit for standby are provided in a semiconductor integrated circuit, and a power supply voltage lower than that during normal operation is supplied to the internal circuit during standby by switching with a standby control signal. (For example, refer to Patent Document 1). Thus, by reducing the power supply voltage during standby, power consumption during standby is reduced. At this time, if the power supply voltage during standby is set too low, data stored in the memory included in the internal circuit will be adversely affected. For this reason, the power supply voltage during standby is held in the internal circuit. The voltage is low enough not to lose data.

しかし、内部回路にはデータの保持を必要としない回路も多く含まれている。このような回路では、スタンバイ時の電源電圧をもっと下げてもよい。しかしながら、従来、メモリと同じ電源電圧が与えられ、このような回路ではスタンバイ時に無駄な電力を消費するという問題があった。そのため、スタンバイ時のさらなる低消費電力化が求められている。   However, many internal circuits do not require data retention. In such a circuit, the power supply voltage during standby may be further reduced. However, conventionally, the same power supply voltage as that of the memory is applied, and such a circuit has a problem that wasteful power is consumed during standby. Therefore, further reduction in power consumption during standby is required.

一方、このよう低消費電力への要求とともに、高速動作が必要のときには、内部回路に供給する電圧を通常よりも高くしたいという要求もある。
特開２００２−３７３９４２号公報 （第５ページ、図１） On the other hand, in addition to the demand for low power consumption, there is also a demand for a higher voltage than usual for the voltage supplied to the internal circuit when high speed operation is required.
JP 2002-373942A (5th page, FIG. 1)

そこで、本発明の目的は、内部電源電圧の多様な制御を行うことのできる半導体集積回路を提供することにある。   Therefore, an object of the present invention is to provide a semiconductor integrated circuit capable of performing various controls of the internal power supply voltage.

本発明の一態様によれば、動作モードとスタンバイモードの切り替えが行われる半導体集積回路であって、動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要としない第１の内部回路と、動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要とする第２の内部回路と、前記第１の内部回路へ第１の内部電源電圧を供給する第１の内部電源電圧発生回路と、前記第２の内部回路へ第２の内部電源電圧を供給する第２の内部電源電圧発生回路と、を備え、スタンバイモードのときに、前記第２の内部電源電圧発生回路は、前記第２の内部電源電圧を動作モード時の電圧よりも低い電圧とし、前記第１の内部電源電圧発生回路は、前記第１の内部電源電圧を接地電位とすることを特徴とする半導体集積回路が提供される。   According to one embodiment of the present invention, a semiconductor integrated circuit in which an operation mode and a standby mode are switched does not need to hold data generated in the operation mode when the operation mode is switched to the standby mode. A first internal circuit; a second internal circuit that needs to retain data generated in the operation mode when the operation mode is switched to the standby mode; and a first internal power supply to the first internal circuit A first internal power supply voltage generation circuit for supplying a voltage, and a second internal power supply voltage generation circuit for supplying a second internal power supply voltage to the second internal circuit, and in the standby mode, The second internal power supply voltage generation circuit sets the second internal power supply voltage to a voltage lower than the voltage in the operation mode, and the first internal power supply voltage generation circuit includes the first internal power supply voltage generation circuit. The semiconductor integrated circuit is provided, which comprises a power supply voltage and the ground potential.

本発明によれば、半導体集積回路の内部電源電圧の多様な制御を行うことができる。   According to the present invention, various controls of the internal power supply voltage of a semiconductor integrated circuit can be performed.

以下、本発明の実施例を図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は、本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図である。   FIG. 1 is a block diagram showing an example of the configuration of a semiconductor integrated circuit according to Embodiment 1 of the present invention.

本実施例の半導体集積回路１００は、動作モードとスタンバイモードの切り替えが行われる半導体集積回路であって、動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要としない論理回路１１などを含む内部回路１と、動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要とするメモリ２１などを含む内部回路２と、を備える。   The semiconductor integrated circuit 100 according to this embodiment is a semiconductor integrated circuit in which an operation mode and a standby mode are switched, and needs to hold data generated in the operation mode when the operation mode is switched to the standby mode. And an internal circuit 1 including a memory 21 that needs to retain data generated in the operation mode when the operation mode is switched to the standby mode.

また、半導体集積回路１００は、内部回路１へ内部電源電圧ＶＤＤ１を供給する内部電源電圧発生回路３と、内部回路２へ内部電源電圧ＶＤＤ２を供給する内部電源電圧発生回路４と、を備え、さらに、内部電源電圧発生回路３および内部電源電圧発生回路４へ基準電圧Ｖｒｅｆを供給する基準電圧生成回路５を有する。   The semiconductor integrated circuit 100 further includes an internal power supply voltage generation circuit 3 that supplies the internal power supply voltage VDD1 to the internal circuit 1, and an internal power supply voltage generation circuit 4 that supplies the internal power supply voltage VDD2 to the internal circuit 2. The internal power supply voltage generation circuit 3 and the internal power supply voltage generation circuit 4 have a reference voltage generation circuit 5 for supplying a reference voltage Vref.

内部回路１には、動作モードとスタンバイモードの切り替えを制御し、モードの切り替えが行われたことを示すモード切り替え信号を出力するモード切り替え制御回路１２が含まれる。このモード切り替え制御回路１２としては、例えば、ＭＣＵなどが用いられる。   The internal circuit 1 includes a mode switching control circuit 12 that controls switching between the operation mode and the standby mode and outputs a mode switching signal indicating that the mode switching has been performed. As this mode switching control circuit 12, for example, an MCU or the like is used.

なお、モードの切り替えとしては、動作モードを、さらに、通常動作モードと高速動作モードに切り替えるようにしてもよい。   As the mode switching, the operation mode may be further switched between the normal operation mode and the high-speed operation mode.

内部回路２には、モード切り替え制御回路１２から出力されるモード切り替え信号を受けて、内部電源電圧発生回路３に対するスタンバイモード信号、および基準電圧生成回路５に対する基準電圧切り替え信号を出力する内部電源電圧制御回路２２が含まれる。この内部電源電圧制御回路２２へは、外部端子からスタンバイモード解除信号が入力される。   The internal circuit 2 receives a mode switching signal output from the mode switching control circuit 12 and outputs a standby mode signal for the internal power supply voltage generation circuit 3 and a reference voltage switching signal for the reference voltage generation circuit 5. A control circuit 22 is included. A standby mode release signal is input to the internal power supply voltage control circuit 22 from an external terminal.

内部電源電圧発生回路３は、電圧レギュレータ３１を有する。   The internal power supply voltage generation circuit 3 has a voltage regulator 31.

この電圧レギュレータ３１は、出力電圧ＶＤＤ１を抵抗Ｒ３１とＲ３２で分圧した値が、基準電圧生成回路５から供給される基準電圧Ｖｒｅｆと一致するように、出力電圧ＶＤＤ１を制御する。したがって、基準電圧生成回路５から供給される基準電圧Ｖｒｅｆが変化すれば、それに応じて、電圧レギュレータ３１の出力電圧ＶＤＤ１も変化する。   The voltage regulator 31 controls the output voltage VDD1 so that the value obtained by dividing the output voltage VDD1 by the resistors R31 and R32 matches the reference voltage Vref supplied from the reference voltage generation circuit 5. Therefore, if the reference voltage Vref supplied from the reference voltage generation circuit 5 changes, the output voltage VDD1 of the voltage regulator 31 also changes accordingly.

この電圧レギュレータ３１の基準電圧Ｖｒｅｆが入力される端子には、スイッチＳＷ３１が接続されている。スイッチＳＷ３１は、内部電源電圧制御回路２２から出力されるスタンバイモード信号により切り替えられ、スタンバイモード信号がスタンバイモードであることを示すときは、電圧レギュレータ３１への入力を基準電圧Ｖｒｅｆから接地電位に切り替える。   A switch SW31 is connected to a terminal to which the reference voltage Vref of the voltage regulator 31 is input. The switch SW31 is switched by the standby mode signal output from the internal power supply voltage control circuit 22, and when the standby mode signal indicates the standby mode, the input to the voltage regulator 31 is switched from the reference voltage Vref to the ground potential. .

これにより、内部電源電圧制御回路２２から出力されるスタンバイモード信号がスタンバイモードであることを示すときは、電圧レギュレータ３１の出力電圧ＶＤＤ１は接地電位になる。   Thereby, when the standby mode signal output from the internal power supply voltage control circuit 22 indicates the standby mode, the output voltage VDD1 of the voltage regulator 31 becomes the ground potential.

内部電源電圧発生回路４は、電圧レギュレータ４１を有する。   The internal power supply voltage generation circuit 4 has a voltage regulator 41.

この電圧レギュレータ４１は、出力電圧ＶＤＤ２を抵抗Ｒ４１とＲ４２で分圧した値が、基準電圧生成回路５から供給される基準電圧Ｖｒｅｆと一致するように、出力電圧ＶＤＤ２を制御する。したがって、基準電圧生成回路５から供給される基準電圧Ｖｒｅｆが変化すれば、それに応じて、電圧レギュレータ４１の出力電圧ＶＤＤ２も変化する。   The voltage regulator 41 controls the output voltage VDD2 so that the value obtained by dividing the output voltage VDD2 by the resistors R41 and R42 matches the reference voltage Vref supplied from the reference voltage generation circuit 5. Therefore, if the reference voltage Vref supplied from the reference voltage generation circuit 5 changes, the output voltage VDD2 of the voltage regulator 41 also changes accordingly.

電圧レギュレータ３１および電圧レギュレータ４１の電源電圧は、電圧レギュレータ電源Ｖｒｅｇから供給される。   The power supply voltages of the voltage regulator 31 and the voltage regulator 41 are supplied from the voltage regulator power supply Vreg.

基準電圧生成回路５は、内部電源電圧制御回路２２から出力される基準電圧切り替え信号に応じて、内部電源電圧発生回路３および内部電源電圧発生回路４へ供給する基準電圧Ｖｒｅｆを変化させる。   The reference voltage generation circuit 5 changes the reference voltage Vref supplied to the internal power supply voltage generation circuit 3 and the internal power supply voltage generation circuit 4 in accordance with the reference voltage switching signal output from the internal power supply voltage control circuit 22.

図２に、基準電圧生成回路５の構成の例を示す。   FIG. 2 shows an example of the configuration of the reference voltage generation circuit 5.

図２（ａ）は、モードが、動作モードと、スタンバイモードとに切り替えられるときの基準電圧生成回路５の構成の例である。   FIG. 2A shows an example of the configuration of the reference voltage generation circuit 5 when the mode is switched between the operation mode and the standby mode.

この例では、基準電圧生成回路５は、基準電圧源Ｖｓの電圧を抵抗Ｒ５１、Ｒ５２、Ｒ５３で分圧し、その分圧電圧Ｖｒｅｆ１、Ｖｒｅｆ２をスイッチＳＷ５１、ＳＷ５２で切り替えて、基準電圧Ｖｒｅｆを出力する。スイッチＳＷ５１、ＳＷ５２は、内部電源電圧制御回路２２から出力される基準電圧切り替え信号ｍ１、ｍ２により制御される。   In this example, the reference voltage generation circuit 5 divides the voltage of the reference voltage source Vs with resistors R51, R52, and R53, switches the divided voltages Vref1 and Vref2 with the switches SW51 and SW52, and outputs the reference voltage Vref. . The switches SW51 and SW52 are controlled by reference voltage switching signals m1 and m2 output from the internal power supply voltage control circuit 22.

モードが動作モードであるときは、スイッチＳＷ５１がオン、スイッチＳＷ５２がオフし、基準電圧ＶｒｅｆとしてＶｒｅｆ１を出力する。   When the mode is the operation mode, the switch SW51 is turned on, the switch SW52 is turned off, and Vref1 is output as the reference voltage Vref.

モードがスタンバイモードであるときは、スイッチＳＷ５１がオフ、スイッチＳＷ５２がオンし、基準電圧Ｖｒｅｆとして、Ｖｒｅｆ１より低い電圧のＶｒｅｆ２を出力する。   When the mode is the standby mode, the switch SW51 is turned off and the switch SW52 is turned on, and Vref2 having a voltage lower than Vref1 is output as the reference voltage Vref.

これに対して、図２（ｂ）は、動作モードが、さらに通常動作モードと、高速動作モードとに分かれている場合の基準電圧生成回路５の構成の例である。   On the other hand, FIG. 2B shows an example of the configuration of the reference voltage generation circuit 5 when the operation mode is further divided into a normal operation mode and a high-speed operation mode.

この場合、図２（ａ）に示したＶｒｅｆ１を通常動作モード用の基準電圧とし、高速動作モード用に、このＶｒｅｆ１より高い電圧Ｖｒｅｆ０を出力するように、図２（ｂ）に示すスイッチＳＷ５０を設ける。   In this case, the switch SW50 shown in FIG. 2B is set so that Vref1 shown in FIG. 2A is a reference voltage for the normal operation mode and a voltage Vref0 higher than Vref1 is outputted for the high-speed operation mode. Provide.

このとき、内部電源電圧制御回路２２からは、基準電圧切り替え信号ｍ０、ｍ１、ｍ２が出力される。   At this time, the internal power supply voltage control circuit 22 outputs reference voltage switching signals m0, m1, and m2.

モードが通常動作モードであるときは、スイッチＳＷ５０がオフ、スイッチＳＷ５１がオン、スイッチＳＷ５２がオフし、基準電圧ＶｒｅｆとしてＶｒｅｆ１を出力する。   When the mode is the normal operation mode, the switch SW50 is turned off, the switch SW51 is turned on, the switch SW52 is turned off, and Vref1 is output as the reference voltage Vref.

モードが高速動作モードであるときは、スイッチＳＷ５０がオン、スイッチＳＷ５１がオフ、スイッチＳＷ５２がオフし、基準電圧Ｖｒｅｆとして、Ｖｒｅｆ１より高い電圧のＶｒｅｆ０を出力する。   When the mode is the high-speed operation mode, the switch SW50 is turned on, the switch SW51 is turned off, and the switch SW52 is turned off, and Vref0 having a voltage higher than Vref1 is output as the reference voltage Vref.

モードがスタンバイモードであるときは、スイッチＳＷ５０がオフ、スイッチＳＷ５１がオフ、スイッチＳＷ５２がオンし、基準電圧Ｖｒｅｆとして、Ｖｒｅｆ１より低い電圧のＶｒｅｆ２を出力する。   When the mode is the standby mode, the switch SW50 is turned off, the switch SW51 is turned off, and the switch SW52 is turned on, and Vref2 having a voltage lower than Vref1 is output as the reference voltage Vref.

図３に、本実施例における内部電源電圧ＶＤＤ１、ＶＤＤ２の制御の様子を示す。ここでは、モードが、高速動作モード、通常動作モード、スタンバイモードに切り替えられる場合を例にとって示す。   FIG. 3 shows how the internal power supply voltages VDD1 and VDD2 are controlled in this embodiment. Here, a case where the mode can be switched to the high-speed operation mode, the normal operation mode, and the standby mode is shown as an example.

高速動作モード、通常動作モード、スタンバイモードの切り替えに応じて、基準電圧Ｖｒｅｆを高速動作用、通常動作用、スタンバイ用に切り替える、基準電圧切り替え信号が内部電源電圧制御回路２２から出力される。   A reference voltage switching signal for switching the reference voltage Vref for high-speed operation, normal operation, and standby according to switching between the high-speed operation mode, the normal operation mode, and the standby mode is output from the internal power supply voltage control circuit 22.

また、スタンバイモードのときは、内部電源電圧制御回路２２からスタンバイモード信号が出力される。   In the standby mode, a standby mode signal is output from the internal power supply voltage control circuit 22.

基準電圧切り替え信号の指定に応じて、基準電圧生成回路５からは、高速動作モードのときは基準電圧Ｖｒｅｆ０が出力され、通常動作モードのときは基準電圧Ｖｒｅｆ１が出力され、スタンバイモードのときは基準電圧Ｖｒｅｆ２が出力される。   In response to the designation of the reference voltage switching signal, the reference voltage generation circuit 5 outputs the reference voltage Vref0 in the high speed operation mode, the reference voltage Vref1 in the normal operation mode, and the reference voltage in the standby mode. The voltage Vref2 is output.

このとき、高速動作モードの基準電圧Ｖｒｅｆ０は通常動作モードのときの基準電圧Ｖｒｅｆ０より高いので、高速動作モードのときに内部電源電圧発生回路３および内部電源電圧発生回路４から出力される内部電源電圧ＶＤＤ１および内部電源電圧ＶＤＤ２は、通常動作モードのときよりも高い電圧となる。   At this time, since the reference voltage Vref0 in the high speed operation mode is higher than the reference voltage Vref0 in the normal operation mode, the internal power supply voltage output from the internal power supply voltage generation circuit 3 and the internal power supply voltage generation circuit 4 in the high speed operation mode. VDD1 and internal power supply voltage VDD2 are higher than those in the normal operation mode.

これに対して、スタンバイモードのときは、内部電源電圧発生回路３は、内部電源電圧制御回路２２から出力されるスタンバイモード信号により制御され、内部電源電圧ＶＤＤ１は接地電位になる。   In contrast, in the standby mode, internal power supply voltage generation circuit 3 is controlled by a standby mode signal output from internal power supply voltage control circuit 22, and internal power supply voltage VDD1 becomes the ground potential.

したがって、内部電源電圧ＶＤＤ１が供給される内部回路１の消費電力はゼロになる。   Therefore, the power consumption of the internal circuit 1 to which the internal power supply voltage VDD1 is supplied becomes zero.

一方、内部電源電圧発生回路４は、基準電圧生成回路５から出力される基準電圧に応じて、その出力電圧ＶＤＤ２を変化させる。このとき、スタンバイモード時の基準電圧Ｖｒｅｆ２は通常動作モードのときの基準電圧Ｖｒｅｆ１よりも低いので、内部電源電圧発生回路４から出力される内部電源電圧ＶＤＤ２は、通常動作モードのときよりも低い電圧となる。   On the other hand, the internal power supply voltage generation circuit 4 changes the output voltage VDD2 in accordance with the reference voltage output from the reference voltage generation circuit 5. At this time, since the reference voltage Vref2 in the standby mode is lower than the reference voltage Vref1 in the normal operation mode, the internal power supply voltage VDD2 output from the internal power supply voltage generation circuit 4 is lower than that in the normal operation mode. It becomes.

したがって、内部電源電圧ＶＤＤ２が供給される内部回路２の消費電力は、通常動作モードのときよりも少なくなる。   Therefore, the power consumption of the internal circuit 2 to which the internal power supply voltage VDD2 is supplied is less than that in the normal operation mode.

このようなスタンバイモードを解除するときは、外部端子からスタンバイモード解除信号を入力する。スタンバイモード解除信号は、スタンバイモード時に低電圧が入力される内部回路２に入力されるため、スタンバイモード時でも機能する。   When canceling such a standby mode, a standby mode cancel signal is input from an external terminal. Since the standby mode release signal is input to the internal circuit 2 to which a low voltage is input in the standby mode, it functions even in the standby mode.

スタンバイモード解除信号が入力されると、内部電源電圧制御回路２２は、通常動作用の基準電圧切り替え信号を出力する。これを受けて、基準電圧生成回路５が通常動作モード用の基準電圧Ｖｒｅｆ１を出力し、内部電源電圧ＶＤＤ１および内部電源電圧ＶＤＤ２は通常動作用の電圧に復帰する。   When the standby mode release signal is input, the internal power supply voltage control circuit 22 outputs a reference voltage switching signal for normal operation. In response to this, the reference voltage generation circuit 5 outputs the reference voltage Vref1 for the normal operation mode, and the internal power supply voltage VDD1 and the internal power supply voltage VDD2 return to the voltages for the normal operation.

このような本実施例によれば、半導体集積回路の内部電源電圧を動作モードに応じてさまざまな値に制御することができる。その中で、動作モードからスタンバイモードに切り替わったときに動作モード時に生成されたデータの保持を必要としない内部回路に対しては、スタンバイモード時の電源電圧を接地電位にすることができる。これにより、この内部回路の消費電力をゼロにすることができ、スタンバイモード時の半導体集積回路の消費電力を大幅に減少させることができる。   According to this embodiment, the internal power supply voltage of the semiconductor integrated circuit can be controlled to various values according to the operation mode. Among them, the power supply voltage in the standby mode can be set to the ground potential for the internal circuit that does not need to hold the data generated in the operation mode when the operation mode is switched to the standby mode. Thereby, the power consumption of the internal circuit can be made zero, and the power consumption of the semiconductor integrated circuit in the standby mode can be greatly reduced.

図４は、本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図である。   FIG. 4 is a block diagram showing an example of the configuration of a semiconductor integrated circuit according to the second embodiment of the present invention.

本実施例の半導体集積回路２００は、実施例１の半導体集積回路１００に、さらに、電圧レギュレータ電源Ｖｒｅｇから電圧レギュレータ３１および電圧レギュレータ４１へ供給する電源電圧を低減させる電圧降下回路６を追加したものである。そこで、図４において、実施例１のブロックと同じ機能を有するブロックには図１と同じ符号を付し、ここではその詳細な説明を省略する。   The semiconductor integrated circuit 200 of the present embodiment is obtained by adding a voltage drop circuit 6 for reducing the power supply voltage supplied from the voltage regulator power supply Vreg to the voltage regulator 31 and the voltage regulator 41 to the semiconductor integrated circuit 100 of the first embodiment. It is. Therefore, in FIG. 4, blocks having the same functions as those in the first embodiment are denoted by the same reference numerals as those in FIG. 1, and detailed description thereof is omitted here.

電圧降下回路６は、電圧レギュレータ電源Ｖｒｅｇと電圧レギュレータ３１および電圧レギュレータ４１との間に挿入される抵抗Ｒ６と、抵抗Ｒ６に並列に接続されるスイッチＳＷ６と、を有する。スイッチＳＷ６の開閉は、内部電源電圧制御回路２２から出力されるスタンバイモード信号により制御される。   The voltage drop circuit 6 includes a resistor R6 inserted between the voltage regulator power supply Vreg and the voltage regulator 31 and the voltage regulator 41, and a switch SW6 connected in parallel to the resistor R6. The opening / closing of the switch SW6 is controlled by a standby mode signal output from the internal power supply voltage control circuit 22.

通常の動作モードのときは、スイッチＳＷ６は開いており、電圧レギュレータ３１および電圧レギュレータ４１へは、電圧レギュレータ電源Ｖｒｅｇの電圧がそのまま印加される。   In the normal operation mode, the switch SW6 is open, and the voltage of the voltage regulator power supply Vreg is applied to the voltage regulator 31 and the voltage regulator 41 as they are.

一方、スタンバイモードになり、内部電源電圧制御回路２２からスタンバイモード信号が出力されると、スイッチＳＷ６は閉じ、電圧レギュレータ３１および電圧レギュレータ４１へは、電圧レギュレータ電源Ｖｒｅｇの電圧が抵抗Ｒ６を介して印加される。したがって、抵抗Ｒ６での電圧降下が生じ、電圧レギュレータ３１および電圧レギュレータ４１へは、電圧レギュレータ電源Ｖｒｅｇの電圧よりも低い電圧が印加される。したがって、その分、電圧レギュレータ３１および電圧レギュレータ４１における電力消費が少なくなる。   On the other hand, when the standby mode is entered and a standby mode signal is output from the internal power supply voltage control circuit 22, the switch SW6 is closed, and the voltage regulator power supply Vreg is connected to the voltage regulator 31 and the voltage regulator 41 via the resistor R6. Applied. Therefore, a voltage drop occurs in the resistor R6, and a voltage lower than the voltage of the voltage regulator power supply Vreg is applied to the voltage regulator 31 and the voltage regulator 41. Accordingly, power consumption in the voltage regulator 31 and the voltage regulator 41 is reduced accordingly.

なお、電圧レギュレータ３１の出力電圧ＶＤＤ１および電圧レギュレータ４１の出力電圧ＶＤＤ２の値は、入力電圧の値によって決まるため、電源電圧の降下の影響は受けない。   Note that the values of the output voltage VDD1 of the voltage regulator 31 and the output voltage VDD2 of the voltage regulator 41 are determined by the value of the input voltage, and thus are not affected by the drop in the power supply voltage.

このような本実施例によれば、スタンバイモード時の電圧レギュレータの消費電力を低減させることができるので、スタンバイモード時の半導体集積回路の消費電力をさらに減少させることができる。   According to the present embodiment, since the power consumption of the voltage regulator in the standby mode can be reduced, the power consumption of the semiconductor integrated circuit in the standby mode can be further reduced.

本発明の実施例１に係る半導体集積回路の構成の例を示すブロック図。1 is a block diagram showing an example of the configuration of a semiconductor integrated circuit according to Embodiment 1 of the present invention. 図１に示す基準電圧生成回路の構成の例を示す回路図。FIG. 2 is a circuit diagram illustrating an example of a configuration of a reference voltage generation circuit illustrated in FIG. 1. 実施例１の半導体集積回路における内部電源電圧の制御の様子を示す図。FIG. 3 is a diagram showing how internal power supply voltage is controlled in the semiconductor integrated circuit according to the first embodiment. 本発明の実施例２に係る半導体集積回路の構成の例を示すブロック図。FIG. 6 is a block diagram showing an example of the configuration of a semiconductor integrated circuit according to a second embodiment of the present invention.

符号の説明Explanation of symbols

１、２ 内部回路
３、４ 内部電源電圧発生回路
５ 基準電圧生成回路
６ 電圧降下回路
１１ 論理回路
１２ モード切り替え制御回路
２１ メモリ
２２ 内部電源電圧制御回路
３１、４１ 電圧レギュレータ
Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２、Ｒ５１、Ｒ５２、Ｒ５３、Ｒ６ 抵抗
ＳＷ５１、ＳＷ５２、ＳＷ５３、ＳＷ６ スイッチ 1, 2 Internal circuit 3, 4 Internal power supply voltage generation circuit 5 Reference voltage generation circuit 6 Voltage drop circuit 11 Logic circuit 12 Mode switching control circuit 21 Memory 22 Internal power supply voltage control circuits 31, 41 Voltage regulators R31, R32, R41, R42 , R51, R52, R53, R6 Resistor SW51, SW52, SW53, SW6 switch

Claims (5)

動作モードとスタンバイモードの切り替えが行われる半導体集積回路であって、
動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要としない第１の内部回路と、
動作モードからスタンバイモードに切り替わったときに、動作モード時に生成されたデータの保持を必要とする第２の内部回路と、
前記第１の内部回路へ第１の内部電源電圧を供給する第１の内部電源電圧発生回路と、
前記第２の内部回路へ第２の内部電源電圧を供給する第２の内部電源電圧発生回路と、
を備え、
スタンバイモードのときに、
前記第２の内部電源電圧発生回路は、前記第２の内部電源電圧を動作モード時の電圧よりも低い電圧とし、
前記第１の内部電源電圧発生回路は、前記第１の内部電源電圧を接地電位とする
ことを特徴とする半導体集積回路。 A semiconductor integrated circuit that is switched between an operation mode and a standby mode,
A first internal circuit that does not need to hold data generated in the operation mode when the operation mode is switched to the standby mode;
A second internal circuit that needs to retain data generated during the operation mode when the operation mode is switched to the standby mode;
A first internal power supply voltage generating circuit for supplying a first internal power supply voltage to the first internal circuit;
A second internal power supply voltage generating circuit for supplying a second internal power supply voltage to the second internal circuit;
With
In standby mode,
The second internal power supply voltage generation circuit sets the second internal power supply voltage to a voltage lower than the voltage in the operation mode,
The semiconductor integrated circuit according to claim 1, wherein the first internal power supply voltage generation circuit sets the first internal power supply voltage to a ground potential. 動作モードからスタンバイモードへの切り替えを制御する信号が、前記第１の内部回路から出力され、スタンバイモードから動作モードへの切り替えを制御する信号が、外部端子から前記第２の内部回路へ入力される
ことを特徴とする請求項１に記載の半導体集積回路。 A signal for controlling switching from the operation mode to the standby mode is output from the first internal circuit, and a signal for controlling switching from the standby mode to the operation mode is input from the external terminal to the second internal circuit. The semiconductor integrated circuit according to claim 1. 前記第１の内部電源電圧発生回路は、前記第１の内部電源電圧を生成する第１の電圧レギュレータを有し、
前記第２の内部電源電圧発生回路は、前記第２の内部電源電圧を生成する第２の電圧レギュレータを有し、
前記第１の電圧レギュレータおよび前記第２の電圧レギュレータは、動作モード用、スタンバイモード用に、それぞれ設定された基準電圧をもとに、前記第１の内部電源電圧、前記第２の内部電源電圧をそれぞれ生成する
ことを特徴とする請求項１または２に記載の半導体集積回路。 The first internal power supply voltage generation circuit includes a first voltage regulator that generates the first internal power supply voltage,
The second internal power supply voltage generation circuit includes a second voltage regulator that generates the second internal power supply voltage,
The first voltage regulator and the second voltage regulator are configured to use the first internal power supply voltage and the second internal power supply voltage based on reference voltages set for the operation mode and the standby mode, respectively. The semiconductor integrated circuit according to claim 1, wherein each of the semiconductor integrated circuits is generated. 前記動作モードが、さらに通常動作モードと高速動作モードとに分かれ、
高速動作モードのときに、
前記第１の電圧レギュレータおよび前記第２の電圧レギュレータは、それぞれ、前記第１の内部電源電圧、前記第２の内部電源電圧を、通常動作モード時の電圧よりも高い電圧とする
ことを特徴とする請求項３に記載の半導体集積回路。 The operation mode is further divided into a normal operation mode and a high-speed operation mode,
When in high-speed operation mode
The first voltage regulator and the second voltage regulator respectively set the first internal power supply voltage and the second internal power supply voltage to voltages higher than voltages in a normal operation mode. The semiconductor integrated circuit according to claim 3. スタンバイモードのときに、
前記第１の電圧レギュレータおよび前記第２の電圧レギュレータの電源電圧を、動作モード時の電圧よりも低い電圧とする
ことを特徴とする請求項３または４に記載の半導体集積回路。 In standby mode,
5. The semiconductor integrated circuit according to claim 3, wherein power supply voltages of the first voltage regulator and the second voltage regulator are lower than voltages in an operation mode.
JP2007137844A 2007-05-24 2007-05-24 Semiconductor integrated circuit Pending JP2008294208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007137844A JP2008294208A (en) 2007-05-24 2007-05-24 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007137844A JP2008294208A (en) 2007-05-24 2007-05-24 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2008294208A true JP2008294208A (en) 2008-12-04

Family

ID=40168625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007137844A Pending JP2008294208A (en) 2007-05-24 2007-05-24 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2008294208A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003327A1 (en) * 2009-07-08 2011-01-13 炬力集成电路设计有限公司 Integrated circuit and standby controlling method thereof
CN101984658A (en) * 2010-11-05 2011-03-09 华为终端有限公司 Standby method of electrical appliance and electrical appliance
JP2014103447A (en) * 2012-11-16 2014-06-05 Fujitsu Semiconductor Ltd Interface circuit and semiconductor device
CN104076901A (en) * 2013-03-28 2014-10-01 英业达科技有限公司 Server
JP2015032209A (en) * 2013-08-05 2015-02-16 日置電機株式会社 Constant current generating circuit, constant current generating device, and constant current generating method, and resistance measuring device and resistance measuring method
US9036406B2 (en) 2012-06-12 2015-05-19 Samsung Electronics Co., Ltd. Magneto-resistive memory device including source line voltage generator
WO2022259802A1 (en) * 2021-06-10 2022-12-15 ローム株式会社 Semiconductor device and voltage application method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003327A1 (en) * 2009-07-08 2011-01-13 炬力集成电路设计有限公司 Integrated circuit and standby controlling method thereof
US8415994B2 (en) 2009-07-08 2013-04-09 Artek Microelectronics Co., Ltd. Integrated circuit and standby controlling method thereof
CN101984658A (en) * 2010-11-05 2011-03-09 华为终端有限公司 Standby method of electrical appliance and electrical appliance
US9036406B2 (en) 2012-06-12 2015-05-19 Samsung Electronics Co., Ltd. Magneto-resistive memory device including source line voltage generator
JP2014103447A (en) * 2012-11-16 2014-06-05 Fujitsu Semiconductor Ltd Interface circuit and semiconductor device
CN104076901A (en) * 2013-03-28 2014-10-01 英业达科技有限公司 Server
JP2015032209A (en) * 2013-08-05 2015-02-16 日置電機株式会社 Constant current generating circuit, constant current generating device, and constant current generating method, and resistance measuring device and resistance measuring method
WO2022259802A1 (en) * 2021-06-10 2022-12-15 ローム株式会社 Semiconductor device and voltage application method

Similar Documents

Publication Publication Date Title
US11886234B2 (en) Adaptive voltage converter
JP4774247B2 (en) Voltage regulator
JP2008294208A (en) Semiconductor integrated circuit
US7412613B2 (en) Integrated circuit devices that support dynamic voltage scaling of power supply voltages
US7541786B2 (en) Voltage regulator
JP4889398B2 (en) Constant voltage power circuit
JP2004070805A (en) Semiconductor integrated circuit with controlled internal power source voltage
US7405545B2 (en) Voltage-regulator and power supply having current sharing circuit
KR20070120894A (en) Low voltage detection reset circuit
US7750611B2 (en) Internal voltage controllers including multiple comparators and related smart cards and methods
US9454165B2 (en) Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor
JP2008283850A (en) Power supply circuit and power supply control method
US6326837B1 (en) Data processing circuit having a waiting mode
JP2007014176A (en) Multiple-power supply circuit and multiple-power supply method
US7479767B2 (en) Power supply step-down circuit and semiconductor device
JP2008083850A (en) Regulator circuit
JP2008192083A (en) Low dropout regulator circuit
JP2006338156A (en) Constant voltage power supply circuit and method for controlling operation of the same circuit
JP2010087837A (en) A/d converter
US10739845B2 (en) Apparatus for power consumption reduction in electronic circuitry and associated methods
JP2007517298A (en) Voltage control system
JP5961588B2 (en) Power supply circuit and electronic equipment
KR100968147B1 (en) Internal Voltage Driver Circuit
JP2007151343A (en) Overvoltage protective circuit
JP2008015719A (en) Semiconductor device and operation controlling method for it