JP5961588B2 - Power supply circuit and electronic equipment - Google Patents
Power supply circuit and electronic equipment Download PDFInfo
- Publication number
- JP5961588B2 JP5961588B2 JP2013126299A JP2013126299A JP5961588B2 JP 5961588 B2 JP5961588 B2 JP 5961588B2 JP 2013126299 A JP2013126299 A JP 2013126299A JP 2013126299 A JP2013126299 A JP 2013126299A JP 5961588 B2 JP5961588 B2 JP 5961588B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- error
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧から出力電圧を生成する電源回路及び当該電源回路を備えた電子機器に関し、特に、電源回路を起動する技術に関する。 The present invention relates to a power supply circuit that generates an output voltage from an input voltage and an electronic apparatus including the power supply circuit, and more particularly to a technique for starting a power supply circuit.
従来から、例えば下記特許文献１に記載されているように、外部電源から常時供給される入力電圧を用いて、携帯電話等の負荷に安定した電圧を供給する定電圧回路を複数備える技術が知られている。これらの定電圧回路は、同様の回路構成であるが、回路に含まれるオペアンプに流す電流の大きさの相違によって回路の応答性が異なっている。そして、負荷が動作状態（アクティブモード）であるか待機状態（スリープモード）であるかに応じて、使用する定電圧回路を切り替えることによって、定電圧回路の応答性を向上させるか、定電圧回路で消費する電流を抑制するかを切り替えている。
2. Description of the Related Art Conventionally, as described in, for example,
しかし、上記従来技術では、電源回路（定電圧回路）へは入力電圧が常時供給されている構成であるため、負荷が待機状態であるにも関わらず、少なからず電源回路において電力が消費される虞があり、省エネの観点で改善の余地があった。 However, in the above prior art, since the input voltage is constantly supplied to the power supply circuit (constant voltage circuit), power is consumed in the power supply circuit in spite of the fact that the load is in the standby state. There was a concern, and there was room for improvement in terms of energy saving.
そこで、電源回路を複数設け、負荷毎に、当該各負荷へ出力電圧を供給する電源回路を異ならせ、待機状態の負荷へ出力電圧を供給するための電源回路を停止させ、動作状態の負荷へ出力電圧を供給するための電源回路のみを起動することが考えられる。これにより、待機状態の負荷へ出力電圧を供給するための電源回路の消費電力を削減することができるが、負荷の状態が動作状態に切り替わる度に、当該負荷へ出力電圧を供給するための電源回路を起動して、当該負荷を動作させるのに必要な所定レベルの出力電圧を生成させなければならない。このため、負荷の状態が動作状態に切り替わってから当該負荷へ所定レベルの出力電圧を供給するまでに時間がかかるという問題が生じる。 Therefore, a plurality of power supply circuits are provided, and for each load, the power supply circuit that supplies the output voltage to each load is different, the power supply circuit for supplying the output voltage to the standby load is stopped, and the load is operated. It is conceivable to activate only the power supply circuit for supplying the output voltage. As a result, the power consumption of the power supply circuit for supplying the output voltage to the standby load can be reduced, but the power supply for supplying the output voltage to the load every time the load state is switched to the operating state. The circuit must be activated to generate a predetermined level of output voltage necessary to operate the load. For this reason, there arises a problem that it takes time until the output voltage of a predetermined level is supplied to the load after the load state is switched to the operation state.
本発明は、上記の問題を解決するためになされたもので、入力電圧から出力電圧を生成する電源回路及び当該電源回路を備えた電子機器において、電源回路を起動して所定レベルの出力電圧を生成させるまでに要する時間を低減し、且つ、電源回路における消費電力を抑制することを目的とする。 The present invention has been made to solve the above-described problem. In a power supply circuit that generates an output voltage from an input voltage and an electronic device including the power supply circuit, the power supply circuit is activated to generate an output voltage at a predetermined level. An object is to reduce the time required for generation and to reduce power consumption in a power supply circuit.
本発明による電源回路は、入力電圧から出力電圧を生成する電源回路であって、前記出力電圧と予め定められた基準電圧との電圧差を増幅して誤差電圧を出力する第１誤差増幅部と、前記第１誤差増幅部よりも消費電力が大きく、且つ、前記第１誤差増幅部よりも高速に前記誤差電圧を出力する第２誤差増幅部と、前記第１誤差増幅部又は前記第２誤差増幅部により出力された前記誤差電圧に基づいて、前記基準電圧に基づいて定められたレベルの前記出力電圧を前記入力電圧から生成する電圧生成部と、前記電源回路の起動又は停止を指示する指示信号が入力され、前記電源回路の起動を指示する指示信号が入力された場合、前記出力電圧が所定の第１レベルに到達するまで、前記第２誤差増幅部に前記誤差電圧を出力させ、前記出力電圧が前記第１レベルに到達すると、前記第１誤差増幅部に前記誤差電圧を出力させる切替部と、を備え、前記切替部は、前記電源回路の停止を指示する前記指示信号が入力された場合、前記出力電圧が前記第１レベル以下の第２レベルに低下するまで、前記第２誤差増幅部に前記誤差電圧を出力させ、前記出力電圧が前記第２レベルまで低下すると、前記第１誤差増幅部に前記誤差電圧を出力させ、前記指示信号は、ハイレベル又はローレベルの信号であり、前記電源回路の起動を指示する前記指示信号と前記電源回路の停止を指示する前記指示信号とは互いに異なるレベルを示し、前記切替部は、前記出力電圧が前記第１レベルに到達するまでの間、前記電源回路の停止を指示する前記指示信号と同じレベルを示す信号を出力し、前記出力電圧が前記第１レベルに到達すると、前記電源回路の起動を指示する前記指示信号と同じレベルを示す信号を出力し、その後、前記出力電圧が前記第２レベルまで低下すると、前記電源回路の停止を指示する前記指示信号と同じレベルの信号を出力する比較器と、前記指示信号と前記比較器から出力される信号とが互いに異なるレベルを示す場合に、肯定を示す信号を出力し、前記指示信号と前記比較器から出力される信号とが同じレベルを示す場合に、否定を示す信号を出力するＸＯＲゲートと、前記ＸＯＲゲートから肯定を示す信号が出力されると前記第２誤差増幅部に前記誤差電圧を出力させ、前記ＸＯＲゲートから否定を示す信号が出力されると前記第１誤差増幅部に前記誤差電圧を出力させるスイッチと、を備える。 A power supply circuit according to the present invention is a power supply circuit that generates an output voltage from an input voltage, and a first error amplifier that amplifies a voltage difference between the output voltage and a predetermined reference voltage and outputs an error voltage; A second error amplification unit that consumes more power than the first error amplification unit and outputs the error voltage faster than the first error amplification unit; and the first error amplification unit or the second error amplification unit. Based on the error voltage output by the amplifying unit, a voltage generating unit that generates the output voltage at a level determined based on the reference voltage from the input voltage, and an instruction to start or stop the power supply circuit When a signal is input and an instruction signal instructing activation of the power supply circuit is input, the second error amplification unit outputs the error voltage until the output voltage reaches a predetermined first level. Output voltage Upon reaching the first level, and a switching unit for outputting the error voltage to the first error amplifying section, wherein the switching unit, when the instruction signal instructing the stop of the power supply circuit is inputted, The second error amplification unit outputs the error voltage until the output voltage decreases to a second level equal to or lower than the first level, and when the output voltage decreases to the second level, the first error amplification unit The instruction signal is a high-level or low-level signal, and the instruction signal instructing activation of the power supply circuit and the instruction signal instructing stop of the power supply circuit are different from each other. The switching unit outputs a signal indicating the same level as the instruction signal instructing to stop the power supply circuit until the output voltage reaches the first level, and the output power When the output voltage reaches the first level, a signal indicating the same level as the instruction signal for instructing activation of the power supply circuit is output, and then the power supply circuit is stopped when the output voltage decreases to the second level. A comparator that outputs a signal of the same level as the instruction signal to be instructed, and a signal indicating affirmative when the instruction signal and the signal output from the comparator indicate different levels, and the instruction signal And the signal output from the comparator indicate the same level, an XOR gate that outputs a negative signal and a positive signal from the XOR gate are output to the second error amplifying unit. A switch that outputs an error voltage and causes the first error amplifier to output the error voltage when a signal indicating negative is output from the XOR gate .
この構成によれば、電源回路の起動を指示する指示信号が入力されると、出力電圧が所定の第１レベルに到達するまでの間、第２誤差増幅部によって誤差電圧が出力される。このため、出力電圧が第１レベルに到達するまでの間、第１誤差増幅部によって誤差電圧を出力させる場合に比して、誤差電圧の出力速度を向上することができる。これによって、電源回路の起動を指示する指示信号が入力されてから、電圧生成部によって出力される出力電圧が第１レベルに到達するまでの時間、つまり、電源回路を起動して出力電圧が基準電圧に基づいて定められたレベルに近づいたと考えられるようになるまでに要する時間を、出力電圧が第１レベルに到達するまでの間第１誤差増幅部によって誤差電圧を出力させる場合に比して低減することができる。 According to this configuration, when an instruction signal instructing activation of the power supply circuit is input, an error voltage is output by the second error amplifying unit until the output voltage reaches a predetermined first level. Therefore, the output speed of the error voltage can be improved as compared with the case where the error voltage is output by the first error amplifier until the output voltage reaches the first level. As a result, the time from when the instruction signal instructing activation of the power supply circuit is input until the output voltage output by the voltage generation unit reaches the first level, that is, when the output voltage is activated and the output voltage becomes the reference Compared to the case where the error voltage is output by the first error amplifying unit until the output voltage reaches the first level, the time required to approach the level determined based on the voltage is obtained. Can be reduced.
また、この構成によれば、出力電圧が第１レベルに到達した場合には、第１誤差増幅部によって誤差電圧が出力される。つまり、出力電圧が第１レベルに到達し、出力電圧が基準電圧に基づいて定められたレベルに近づいたと考えられるようになった場合に、第２誤差増幅部に誤差電圧を出力させる場合に比して、電源回路が動作するときの消費電力を低減することができる。このように、本構成によれば、電源回路を起動して所定レベルの出力電圧を生成させるまでに要する時間を低減し、且つ、電源回路における消費電力を抑制することができる。 According to this configuration, when the output voltage reaches the first level, the error voltage is output by the first error amplifying unit. In other words, when the output voltage reaches the first level and the output voltage is considered to have approached a level determined based on the reference voltage, the second error amplification unit outputs an error voltage. Thus, power consumption when the power supply circuit operates can be reduced. Thus, according to this configuration, it is possible to reduce the time required to start the power supply circuit and generate an output voltage of a predetermined level, and to suppress power consumption in the power supply circuit.
この構成によれば、電源回路の停止を指示する指示信号が入力されると、出力電圧が第２レベルに低下するまで、第１誤差増幅部よりも消費電力が大きい第２誤差増幅部によって誤差電圧が出力される。このため、出力電圧が第２レベルに低下するまでの間、第１誤差増幅部によって誤差電圧を出力させる場合に比して、電源回路から供給される出力電圧を低下させる速度を向上することができる。 According to this configuration, when the instruction signal instructing the stop of the power supply circuit is input, the second error amplifying unit that consumes more power than the first error amplifying unit causes the error until the output voltage decreases to the second level. Voltage is output. For this reason, the speed at which the output voltage supplied from the power supply circuit is reduced can be improved as compared with the case where the error voltage is output by the first error amplification unit until the output voltage decreases to the second level. it can.
また、この構成によれば、出力電圧が第２レベルまで低下すると、第２誤差増幅部よりも消費電力が小さい第１誤差増幅部によって誤差電圧が出力される。このため、出力電圧が第２レベルまで低下した場合に、第２誤差増幅部に誤差電圧を出力させるときに比して、電源回路を停止させるときの消費電力を低減することができる。このように、本構成によれば、電源回路を停止して出力電圧を低下させるのに要する時間を低減し、且つ、電源回路における消費電力を抑制することができる。 Further, according to this configuration, when the output voltage decreases to the second level, the error voltage is output by the first error amplification unit that consumes less power than the second error amplification unit. For this reason, when the output voltage is lowered to the second level, it is possible to reduce the power consumption when stopping the power supply circuit as compared with the case where the error voltage is output to the second error amplifier. Thus, according to this configuration, it is possible to reduce the time required to stop the power supply circuit and lower the output voltage, and to suppress power consumption in the power supply circuit.
この構成によれば、切替部が、比較器とＸＯＲゲートとスイッチとを備えた簡素化された構成で構成されているので、低コストで、電源回路を起動して所定レベルの出力電圧を生成させるまでに要する時間を低減し、且つ、電源回路における消費電力を抑制することができる。 According to this configuration, since the switching unit is configured with a simplified configuration including a comparator, an XOR gate, and a switch, the power supply circuit is activated to generate a predetermined level of output voltage at a low cost. It is possible to reduce the time required until the power consumption, and to suppress power consumption in the power supply circuit.
本発明による電子機器は、前記電源回路と、前記電源回路によって生成された前記出力電圧を用いて動作する負荷と、を備える。 The electronic device according to the present invention includes the power supply circuit and a load that operates using the output voltage generated by the power supply circuit.
この構成によれば、前記電源回路を備えた電子機器において、負荷を動作させるべく、電源回路を起動して所定レベルの出力電圧を生成させるまでに要する時間を低減し、且つ、電源回路における消費電力を抑制することができる。 According to this configuration, in an electronic device including the power supply circuit, the time required for starting the power supply circuit to generate a predetermined level of output voltage to operate the load is reduced, and consumption in the power supply circuit is reduced. Electric power can be suppressed.
この発明によれば、入力電圧から出力電圧を生成する電源回路及び当該電源回路を備えた電子機器において、電源回路を起動して所定レベルの出力電圧を生成させるまでに要する時間を低減し、且つ、電源回路における消費電力を抑制することができる。 According to the present invention, in a power supply circuit that generates an output voltage from an input voltage and an electronic device including the power supply circuit, the time required to start the power supply circuit and generate an output voltage of a predetermined level is reduced, and The power consumption in the power supply circuit can be suppressed.
以下、本発明に係る電子機器の一実施形態を図面に基づいて説明する。尚、本実施形態では、電子機器として複写機を例に説明するが、これに限定する趣旨ではなく、電子機器は、例えば、プリンター、ファクシミリ装置、又はスキャナー等の画像処理装置や、これら画像処理装置の機能を兼ね備えた複合機、ゲーム機、携帯電話、及びカーナビゲーション装置であってもよい。 Hereinafter, an embodiment of an electronic apparatus according to the invention will be described with reference to the drawings. In this embodiment, a copying machine is described as an example of an electronic device. However, the electronic device is not limited to this. For example, the electronic device may be an image processing device such as a printer, a facsimile device, or a scanner, or these image processing devices. A multifunction device, a game machine, a mobile phone, and a car navigation device having the functions of the device may be used.
図１は、本発明の電子機器の一実施形態に係る複写機１の電気的構成を示すブロック図である。例えば図１に示すように、複写機１は、電源部１２と、給電スイッチ１１ａ〜１１ｃと、電源回路２ａ〜２ｃと、負荷９ａ〜９ｃと、主制御部１０と、を備えている。
FIG. 1 is a block diagram showing an electrical configuration of a
電源部１２は、不図示のＡＣ／ＤＣコンバーターとメインスイッチとを備え、メインスイッチがオンされた場合に、ＡＣ／ＤＣコンバーターを用いて、商用交流電圧を所定レベルの直流電圧に変換する。電源部１２は、当該変換した直流電圧を、給電スイッチ１１ａ〜１１ｃを介してそれぞれ電源回路２ａ〜２ｃへ供給する。以下、電源部１２から供給される直流電圧を入力電圧Ｖｉｎと示す。
The
給電スイッチ１１ａは、主制御部１０による制御の下、オンオフが切り換えられるスイッチである。給電スイッチ１１ａがオンにされると、電源部１２から電源回路２ａへ入力電圧Ｖｉｎが供給され、給電スイッチ１１ａがオフにされると、電源部１２から電源回路２ａへの入力電圧Ｖｉｎの供給が遮断される。給電スイッチ１１ｂ、１１ｃは、給電スイッチ１１ａと同様の構成であるため、説明を省略する。尚、以下では、給電スイッチ１１ａ〜１１ｃを総称して説明する場合に、給電スイッチ１１と示す。
The power supply switch 11 a is a switch that is turned on and off under the control of the
電源回路２ａは、主制御部１０による制御の下、電源部１２から給電スイッチ１１ａを介して供給される入力電圧Ｖｉｎを用いて、負荷９ａを動作させるのに必要な出力電圧Ｖａを生成する。電源回路２ｂ、２ｃは、電源回路２ａと同様の構成であるため、説明を省略する。尚、負荷９ａには、例えば、画像を用紙に形成する画像形成部が含まれる。負荷９ｂには、例えば、原稿の画像を読み取る画像読取部が含まれる。負荷９ｃには、例えば、複写機１の動作状態を示す情報等の各種情報を表示する、液晶ディスプレイ等の表示部が含まれる。
The
主制御部１０は、例えば、不図示のＤＣＤＣコンバーターと、所定の演算処理を実行する不図示のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）と、所定の制御プログラムが記憶されたＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不図示の不揮発性メモリーと、データを一時的に記憶するための不図示のＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、ユーザーに複写機１の各種操作指示を入力させるための不図示の操作部と、これらの周辺回路等と、を備えている。
The
主制御部１０には、電源部１２のメインスイッチがオンの間は、入力電圧Ｖｉｎが常時供給される。主制御部１０は、不図示のＤＣ／ＤＣコンバーターを備え、ＤＣ／ＤＣコンバーターを用いて入力電圧Ｖｉｎを所定レベルの直流電圧に変換し、当該直流電圧を主制御部１０に備えられた各部に供給する。つまり、主制御部１０に備えられた各部は、電源部１２のメインスイッチがオンの間は、動作可能になっている。
The
主制御部１０は、ＣＰＵが不揮発性メモリー等に記憶された制御プログラムを実行することによって、複写機１の各部の動作を統括して制御する。例えば、主制御部１０は、電源部１２のメインスイッチがオンにされた当初、負荷９ａ〜９ｃを動作可能な状態にする。具体的には、主制御部１０は、電源部１２のメインスイッチがオンにされると、給電スイッチ１１ａをオンにして、入力電圧Ｖｉｎを電源回路２ａへ供給するとともに、電源回路２ａを起動する指示を示すハイレベルのイネーブル信号ＥＮ（指示信号）を電源回路２ａへ出力する。これにより、電源回路２ａが起動して出力電圧Ｖａが生成されるようになると、負荷９ａは動作可能な状態になる。
The
同様に、主制御部１０は、電源部１２のメインスイッチがオンにされると、給電スイッチ１１ｂ、１１ｃをオンにして、入力電圧Ｖｉｎを電源回路２ｂ、２ｃへ供給するとともに、ハイレベルのイネーブル信号ＥＮを電源回路２ｂ、２ｃへ出力する。これにより、電源回路２ｂ、２ｃが起動して出力電圧Ｖｂ、Ｖｃが生成されるようになると、負荷９ｂ、９ｃは、動作可能な状態になる。
Similarly, when the main switch of the
一方、主制御部１０は、複写機１の操作が一定期間行われない場合、例えば、表示部を含む負荷９ｃのみ動作可能な状態にし、画像形成部や画像読取部を含む負荷９ａ、９ｂの動作を停止させて、複写機１の消費電力を低減する。
On the other hand, when the operation of the copying
具体的には、主制御部１０は、複写機１の操作が一定期間行われない場合には、給電スイッチ１１ａをオフにして、入力電圧Ｖｉｎの電源回路２ａへの供給を遮断するとともに、電源回路２ａを停止する指示を示すローレベルのイネーブル信号ＥＮを電源回路２ａへ出力する。これにより、電源回路２ａが停止して出力電圧Ｖａが生成されなくなると、負荷９ａは動作を停止するようになる。
Specifically, when the operation of the
同様に、主制御部１０は、複写機１の操作が一定期間行われない場合には、給電スイッチ１１ｂをオフにして、入力電圧Ｖｉｎの電源回路２ｂへの供給を遮断するとともに、電源回路２ｂを停止する指示を示すローレベルのイネーブル信号ＥＮを電源回路２ｂへ出力する。これにより、電源回路２ｂが停止して出力電圧Ｖｂが生成されなくなると、負荷９ｂは動作を停止するようになる。
Similarly, when the operation of the copying
尚、イネーブル信号ＥＮに基づいて、電源回路２ａ〜２ｃが起動又は停止する動作の詳細については後述する。また、イネーブル信号ＥＮは、上記とは反対に、ハイレベルの場合に各電源回路を停止する指示を示し、ローレベルの場合に各電源回路を起動する指示を示すようにしてもよい。
The details of the operation of starting or stopping the
以下では、電源回路２ａ〜２ｃの詳細について図２を用いて説明する。尚、電源回路２ａ〜２ｃは同様の構成であるため、以下では、電源回路２ａ〜２ｃを総称して説明する場合に、電源回路２と示す。図２は、本発明の電源回路の一実施形態に係る電源回路２を示す回路図である。
Hereinafter, the details of the
図２に示すように、電源回路２は、スイッチトランジスターＳＴ３〜ＳＴ８と、切替部５ａ、５ｂと、分圧抵抗Ｒ１〜Ｒ４と、第１誤差増幅部３ｂと、第２誤差増幅部３ａと、電圧生成部４と、を備えている。
As shown in FIG. 2, the
切替部５ａ、５ｂは、主制御部１０によって出力されたイネーブル信号ＥＮと電源回路２の出力電圧Ｖｏｕｔに基づいて、第１誤差増幅部３ｂ及び電圧生成部４を動作させるか、又は、第２誤差増幅部３ａ及び電圧生成部４を動作させるか、を切り替える。
The switching
具体的には、切替部５ａは、入力電圧ＶｉｎをノードＮ１を端部とする給電線Ｌ１へ供給するか、入力電圧ＶｉｎをノードＮ２を端部とする給電線Ｌ２へ供給するかを切り替えるスイッチ５１ａを備えている。切替部５ｂは、切替部５ａと同様の構成であり、入力電圧ＶｉｎをノードＮ３を端部とする給電線Ｌ３へ供給するか、入力電圧ＶｉｎをノードＮ４を端部とする給電線Ｌ４へ供給するかを切り替えるスイッチ５１ｂを備えている。
Specifically, the
尚、スイッチ５１ａが入力電圧Ｖｉｎの供給先を給電線Ｌ１に切り替える場合、スイッチ５１ｂは、入力電圧Ｖｉｎの供給先を給電線Ｌ３に切り替え、スイッチ５１ａが入力電圧Ｖｉｎの供給先を給電線Ｌ２へ切り替える場合、スイッチ５１ｂは、入力電圧Ｖｉｎの供給先を給電線Ｌ４に切り替えるように構成されている。
When the
スイッチ５１ａによって入力電圧Ｖｉｎの供給先が給電線Ｌ１に切り替えられ、スイッチ５１ｂによって入力電圧Ｖｉｎの供給先が給電線Ｌ３に切り替えられた場合、スイッチトランジスターＳＴ３、ＳＴ４、ＳＴ５がオンになり、第２誤差増幅部３ａと電圧生成部４とが通電状態になる。これによって、第２誤差増幅部３ａ及び電圧生成部４が動作可能になる。反対に、スイッチ５１ａによって入力電圧Ｖｉｎの供給先が給電線Ｌ２に切り換えられ、スイッチ５１ｂによって入力電圧Ｖｉｎの供給先が給電線Ｌ４に切り換えられた場合、スイッチトランジスターＳＴ６、ＳＴ７、ＳＴ８がオンになり、第１誤差増幅部３ｂと電圧生成部４とが通電状態になる。これによって、第１誤差増幅部３ｂ及び電圧生成部４が動作可能になる。
When the supply destination of the input voltage Vin is switched to the power supply line L1 by the
切替部５ａ、５ｂが、イネーブル信号ＥＮと出力電圧Ｖｏｕｔに基づいて、スイッチ５１ａ、５１ｂによって入力電圧Ｖｉｎの供給先を切り替えさせる構成の詳細については後述する。
Details of a configuration in which the
第１誤差増幅部３ｂは、電源回路２の出力電圧Ｖｏｕｔと予め定められた基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅｂを出力する。
The first
具体的には、第１誤差増幅部３ｂは、基準電圧生成回路３１ｂと誤差アンプ３２ｂとを備えている。基準電圧生成回路３１ｂは、入力電圧Ｖｉｎを用いて基準電圧Ｖｒｅｆを生成して誤差アンプ３２ｂへ出力する。誤差アンプ３２ｂは、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１、Ｒ２で分圧した分圧電圧Ｖｄｂと基準電圧Ｖｒｅｆとの電圧差を増幅して、当該増幅した誤差電圧Ｖｅｂを電圧生成部４へ出力する。
Specifically, the
第２誤差増幅部３ａは、第１誤差増幅部３ｂと同様に、電源回路２の出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅａを出力する。
Similar to the first
具体的には、第２誤差増幅部３ａは、基準電圧生成回路３１ａと誤差アンプ３２ａとを備えている。基準電圧生成回路３１ａは、基準電圧生成回路３１ｂと同様の構成であり、入力電圧Ｖｉｎを用いて基準電圧Ｖｒｅｆを生成して誤差アンプ３２ａへ出力する。誤差アンプ３２ａは、出力電圧Ｖｏｕｔを分圧抵抗Ｒ３、Ｒ４で分圧した分圧電圧Ｖｄａと基準電圧Ｖｒｅｆとの電圧差を増幅して、当該増幅した誤差電圧Ｖｅａを電圧生成部４へ出力する。
Specifically, the
また、誤差アンプ３２ａは、誤差アンプ３２ｂよりも消費電力が大きく、且つ、誤差アンプ３２ｂよりも高速に誤差電圧Ｖｅａを出力するように構成されている。つまり、第２誤差増幅部３ａは、第１誤差増幅部３ｂよりも消費電力が大きく、且つ、第１誤差増幅部３ｂよりも高速に誤差電圧Ｖｅａを出力するように構成されている。
Further, the
電圧生成部４は、第１誤差増幅部３ｂにより出力された誤差電圧Ｖｅｂ又は第２誤差増幅部３ａにより出力された誤差電圧Ｖｅａに基づいて、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基づいて定められたレベルとなるように、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する。
The voltage generator 4 determines the output voltage Vout based on the reference voltage Vref based on the error voltage Veb output from the
具体的には、電圧生成部４は、ＰＷＭスイッチング回路４１ａ、４１ｂと、スイッチトランジスターＳＴ１、ＳＴ２と、インダクターＬと、平滑コンデンサーＣと、を備えている。
Specifically, the voltage generating unit 4 includes
ＰＷＭスイッチング回路４１ａは、不図示の発振回路を備えている。当該発振回路は、所定周期のパルス信号を出力する。ＰＷＭスイッチング回路４１ａは、パルス信号がローレベルの間、スイッチトランジスターＳＴ１をオンし、且つ、スイッチトランジスターＳＴ２をオフにする。反対に、ＰＷＭスイッチング回路４１ａは、パルス信号がハイレベルの間、スイッチトランジスターＳＴ１をオフし、且つ、スイッチトランジスターＳＴ２をオンにする。
The
そして、ＰＷＭスイッチング回路４１ａは、分圧電圧Ｖｄａが基準電圧Ｖｒｅｆよりも小さく、つまり、誤差電圧Ｖｄａがマイナス（負）のレベルのときは、発振回路から出力されるパルス信号のローレベルのデューティ比を所定量大きくし、これによって、スイッチトランジスターＳＴ１をオンにし、且つ、スイッチトランジスターＳＴ２をオフにする期間を所定期間長くする。ＰＷＭスイッチング回路４１ａは、これを繰り返して、スイッチトランジスターＳＴ１がオンの間、入力電圧ＶｉｎをインダクターＬ及び平滑コンデンサーＣを介して直流電圧に変換させることによって、出力電圧Ｖｏｕｔのレベルを次第に上昇させる。
The
反対に、ＰＷＭスイッチング回路４１ａは、分圧電圧Ｖｄａが基準電圧Ｖｒｅｆよりも大きく、つまり、誤差電圧Ｖｄａがプラス（正）のレベルのときは、発振回路から出力されるパルス信号のハイレベルのデューティ比を所定量大きくし、これによって、スイッチトランジスターＳＴ１をオフにし、且つ、スイッチトランジスターＳＴ２をオンにする期間を所定期間長くする。ＰＷＭスイッチング回路４１ａは、これを繰り返して、スイッチトランジスターＳＴ１がオフの間、入力電圧ＶｉｎをインダクターＬ及び平滑コンデンサーＣを介して直流電圧に変換させないことによって、出力電圧Ｖｏｕｔのレベルを次第に下降させる。
On the contrary, the
ＰＷＭスイッチング回路４１ｂは、ＰＷＭスイッチング回路４１ａと同様の構成であり、分圧電圧Ｖｄｂが基準電圧Ｖｒｅｆよりも小さく、つまり、誤差電圧Ｖｄｂがマイナスのレベルのときは、発振回路から出力されるパルス信号のローレベルのデューティ比を所定量大きくして、スイッチトランジスターＳＴ１をオンにし、且つ、スイッチトランジスターＳＴ２をオフにする期間を所定期間長くする。ＰＷＭスイッチング回路４１ｂは、これを繰り返して、スイッチトランジスターＳＴ１がオンの間、入力電圧ＶｉｎをインダクターＬ及び平滑コンデンサーＣを介して直流電圧に変換させることによって、出力電圧Ｖｏｕｔのレベルを次第に上昇させる。
The
反対に、ＰＷＭスイッチング回路４１ｂは、分圧電圧Ｖｄｂが基準電圧Ｖｒｅｆよりも大きく、つまり、誤差電圧Ｖｄｂがプラスのレベルのときは、発振回路から出力されるパルス信号のハイレベルのデューティ比を所定量大きくし、これによって、スイッチトランジスターＳＴ１をオフにし、且つ、スイッチトランジスターＳＴ２をオンにする期間を所定期間長くする。ＰＷＭスイッチング回路４１ｂは、これを繰り返して、スイッチトランジスターＳＴ１がオフの間、入力電圧ＶｉｎをインダクターＬ及び平滑コンデンサーＣを介して直流電圧に変換させないことによって、出力電圧Ｖｏｕｔのレベルを次第に下降させる。
On the other hand, the
このように、電圧生成部４は、出力電圧Ｖｏｕｔを第１誤差増幅部３ｂ又は第２誤差増幅部３ａにフィードバックして得られた誤差電圧Ｖｅａ、Ｖｅｂに基づいて、スイッチトランジスターＳＴ１、ＳＴ２、ＳＴ３、ＳＴ４のオンオフのデューティ比を変化させることで、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基づく以下の関係式によって定まるレベルとなるように、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する。
ａ）第１誤差増幅部３ｂが誤差電圧Ｖｅｂを出力する場合
Ｖｏｕｔのレベル＝Ｖｒｅｆのレベル×（Ｒ１の抵抗値＋Ｒ２の抵抗値）／Ｒ２の抵抗値
ｂ）第２誤差増幅部３ａが誤差電圧Ｖｅａを出力する場合
Ｖｏｕｔのレベル＝Ｖｒｅｆのレベル×（Ｒ３の抵抗値＋Ｒ４の抵抗値）／Ｒ４の抵抗値
As described above, the voltage generation unit 4 switches the switch transistors ST1, ST2, and ST3 based on the error voltages Vea and Veb obtained by feeding back the output voltage Vout to the first
a) When the first
次に、切替部５ａ、５ｂが、イネーブル信号ＥＮと出力電圧Ｖｏｕｔに基づいて、スイッチ５１ａ、５１ｂによって入力電圧Ｖｉｎの供給先を切り替えさせる構成の詳細について説明する。図３は、切替部５ａ、５ｂを詳細に示す回路図である。尚、切替部５ａ、５ｂは、同様の構成であるため、以下では、切替部５ａ、５ｂを総称して説明する場合に、切替部５と示す。また、スイッチ５１ａ、５１ｂは、同様の構成であるため、以下では、スイッチ５１ａ、５１ｂを総称して説明する場合に、スイッチ５１と示す。
Next, details of a configuration in which the
図３に示すように、切替部５は、基準閾値生成回路５２と、ヒステリシスコンパレーター５３（比較器）と、ＸＯＲゲート５４と、スイッチ５１と、を備えている。
As illustrated in FIG. 3, the
基準閾値生成回路５２は、入力電圧Ｖｉｎを用いて基準閾値電圧Ｖｔを生成してヒステリシスコンパレーター５３の反転入力端子（図中の「−」）へ出力する。
The reference threshold
ヒステリシスコンパレーター５３は、不図示の抵抗を備え、当該抵抗の抵抗値と基準閾値電圧Ｖｔとに基づいて定まる第１閾値電圧Ｖｔｈ（第１レベル）と第１閾値電圧Ｖｔｈよりも低い第２閾値電圧Ｖｔｌ（第２レベル）とを用いて、電源回路２の出力電圧Ｖｏｕｔと、第１閾値電圧Ｖｔｈ及び第２閾値電圧Ｖｔｌと、を比較する。
The
ヒステリシスコンパレーター５３は、電源回路２への入力電圧Ｖｉｎの供給が開始されることによって電圧生成部４によって出力される出力電圧Ｖｏｕｔが次第に上昇し、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの間は、電源回路２を停止する指示を示すイネーブル信号ＥＮと同じローレベルの信号ＯＬを出力する。そして、ヒステリシスコンパレーター５３は、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達すると、電源回路２を起動する指示を示すイネーブル信号ＥＮと同じハイレベルの信号ＯＬを出力する。その後、ヒステリシスコンパレーター５３は、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌまで低下すると、電源回路２を停止する指示を示すイネーブル信号ＥＮと同じローレベルの信号ＯＬを出力する。
When the supply of the input voltage Vin to the
尚、電源回路２を起動する指示を示すイネーブル信号ＥＮがローレベルを示し、電源回路２を停止する指示を示すイネーブル信号ＥＮがハイレベルを示す場合には、基準閾値生成回路５２が閾値電圧Ｖｔｈをヒステリシスコンパレーター５３の非反転入力端子（図中の「＋」）へ出力するように構成してもよい。
When the enable signal EN indicating an instruction to start the
この場合、ヒステリシスコンパレーター５３は、電源回路２への入力電圧Ｖｉｎの供給が開始されることによって電圧生成部４によって出力される出力電圧Ｖｏｕｔが次第に上昇し、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの間は、電源回路２を停止する指示を示すイネーブル信号ＥＮと同じハイレベルの信号ＯＬを出力し、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達すると、電源回路２を起動する指示を示すイネーブル信号ＥＮと同じローレベルの信号ＯＬを出力する。その後、ヒステリシスコンパレーター５３は、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌに低下すると、電源回路２を停止する指示を示すイネーブル信号ＥＮと同じハイレベルの信号ＯＬを出力する。
In this case, the
ＸＯＲゲート５４は、所謂排他的論理和回路である。ＸＯＲゲート５４は、図中の表に示すように、イネーブル信号ＥＮとヒステリシスコンパレーター５３から出力される信号とが互いに異なるレベルを示す場合、ハイレベルの信号（肯定を示す信号）をスイッチ５１へ出力し、イネーブル信号ＥＮとヒステリシスコンパレーター５３から出力される信号とが互いに同じレベルを示す場合、ローレベルの信号（否定を示す信号）をスイッチ５１へ出力する。
The
スイッチ５１は、ＸＯＲゲート５４からハイレベルの信号が出力されると、入力電圧Ｖｉｎの供給先を給電線Ｌ１、Ｌ３に切り替えて、第２誤差増幅部３ａ及び電圧生成部４を通電状態にし、第２誤差増幅部３ａに誤差電圧Ｖｅａを出力させる。反対に、スイッチ５１は、ＸＯＲゲート５４からローレベルの信号が出力されると、入力電圧Ｖｉｎの供給先を給電線Ｌ２、Ｌ４に切り替えて、第１誤差増幅部３ｂ及び電圧生成部４を通電状態にし、第１誤差増幅部３ｂに誤差電圧Ｖｅｂを出力させる。
When the high-level signal is output from the
以下では、切替部５による入力電圧Ｖｉｎの供給先を切り替える動作について図４を用いて説明する。図４は、切替部５による入力電圧Ｖｉｎの供給先を切り替える動作を示すタイムチャートである。
Below, the operation | movement which switches the supply destination of the input voltage Vin by the
図４に示すように、主制御部１０が給電スイッチ１１をオフにし、電源回路２に電源回路２の停止を示すローレベルのイネーブル信号ＥＮを出力している間（時刻ｔ１になるまでの間）、スイッチ５１は、入力電圧Ｖｉｎの供給先を給電線Ｌ２、Ｌ４に切り替えた状態になっている。
As shown in FIG. 4, the
そして、主制御部１０が給電スイッチ１１をオンにし、電源回路２の起動を示すハイレベルのイネーブル信号ＥＮを出力した時刻ｔ１から、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達する時刻ｔ２までの間は、イネーブル信号ＥＮがハイレベルを示し、ヒステリシスコンパレーター５３によって出力される信号ＯＬがローレベルを示すので、ＸＯＲゲート５４はハイレベルの信号を出力する。つまり、時刻ｔ１から時刻ｔ２までの間、ＸＯＲゲート５４からハイレベルの信号が出力されるので、スイッチ５１は、入力電圧Ｖｉｎの供給先を給電線Ｌ１、Ｌ３に切り替え、第２誤差増幅部３ａ及び電圧生成部４を動作させる。これによって、時刻ｔ１から時刻ｔ２までの間、第１誤差増幅部３ｂ及び電圧生成部４を動作させる場合に比して、高速に誤差電圧Ｖｅａが出力されるようになり、出力電圧Ｖｏｕｔが高速に上昇する。
Then, from time t1 when the
そして、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達すると（時刻ｔ２）、イネーブル信号ＥＮがハイレベルを示し、ヒステリシスコンパレーター５３によって出力される信号ＯＬがハイレベルを示すようになるので、ＸＯＲゲート５４はローレベルの信号を出力するようになる。つまり、時刻ｔ２になると、ＸＯＲゲート５４からローレベルの信号が出力されるので、スイッチ５１は、入力電圧Ｖｉｎの供給先を給電線Ｌ２、Ｌ４に切り替え、第１誤差増幅部３ｂ及び電圧生成部４を動作させる。これによって、時刻ｔ２になり、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基づいて定められたレベルに近づいたと考えられるようになったときに第２誤差増幅部３ａ及び電圧生成部４を動作させる場合に比して、消費電力を少なくして、出力電圧Ｖｏｕｔを出力することができるようになる。
When the output voltage Vout reaches the first threshold voltage Vth (time t2), the enable signal EN indicates a high level, and the signal OL output by the
その後、主制御部１０が給電スイッチ１１をオフにし、電源回路２の停止を示すローレベルのイネーブル信号ＥＮを出力した時刻ｔ３から、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌに低下する時刻ｔ４までの間は、イネーブル信号ＥＮがローレベルを示し、ヒステリシスコンパレーター５３によって出力される信号ＯＬがハイレベルを示すので、ＸＯＲゲート５４はハイレベルの信号を出力する。つまり、時刻ｔ３から時刻ｔ４までの間、ＸＯＲゲート５４からハイレベルの信号が出力されるので、スイッチ５１は、入力電圧Ｖｉｎの供給先を給電線Ｌ１、Ｌ３に切り替え、第２誤差増幅部３ａ及び電圧生成部４を通電状態にする。これによって、時刻ｔ３から時刻ｔ４までの間、第１誤差増幅部３ｂよりも消費電力が大きい第２誤差増幅部３ａが通電状態であるので、第１誤差増幅部３ｂ及び電圧生成部４を通電状態にする場合に比して、出力電圧Ｖｏｕｔが高速に低下する。
Thereafter, from time t3 when the
そして、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌまで低下すると（時刻ｔ４）、イネーブル信号ＥＮがローレベルを示し、ヒステリシスコンパレーター５３によって出力される信号ＯＬがローレベルを示すようになるので、ＸＯＲゲート５４はローレベルの信号を出力するようになる。つまり、時刻ｔ４になると、ＸＯＲゲート５４からローレベルの信号が出力されるので、スイッチ５１は、入力電圧Ｖｉｎの供給先を給電線Ｌ２、Ｌ４に切り替え、第１誤差増幅部３ｂ及び電圧生成部４を通電状態にする。その後、第１誤差増幅部３ｂ及び電圧生成部４が停止し、出力電圧Ｖｏｕｔが出力されなくなる。
When the output voltage Vout decreases to the second threshold voltage Vtl (time t4), the enable signal EN indicates a low level, and the signal OL output by the
このように、上記実施形態の構成によれば、電源回路２の起動を指示するイネーブル信号ＥＮが入力されると、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの間、第２誤差増幅部３ａによって誤差電圧Ｖｅａが出力される。このため、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの間、第１誤差増幅部３ｂによって誤差電圧Ｖｅｂを出力させる場合に比して、誤差電圧の出力速度を向上することができる。これによって、電源回路２の起動を指示するイネーブル信号ＥＮが入力されてから、電圧生成部４によって出力される出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの時間、つまり、電源回路２を起動して出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基づいて定められたレベルに近づいたと考えられるようになるまでに要する時間を、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達するまでの間第１誤差増幅部３ｂによって誤差電圧Ｖｅｂを出力させる場合に比して低減することができる。
As described above, according to the configuration of the above embodiment, when the enable signal EN instructing activation of the
また、上記実施形態の構成によれば、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達した場合には、第１誤差増幅部３ｂによって誤差電圧Ｖｅｂが出力される。つまり、出力電圧Ｖｏｕｔが第１閾値電圧Ｖｔｈに到達し、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆに基づいて定められたレベルに近づいたと考えられるようになった場合に、第２誤差増幅部３ａに誤差電圧Ｖｅａを出力させる場合に比して、電源回路２が動作するときの消費電力を低減することができる。このように、上記実施形態の構成によれば、電源回路２を起動して所定レベルの出力電圧Ｖｏｕｔを生成させるまでに要する時間を低減し、且つ、電源回路２における消費電力を抑制することができる。
Further, according to the configuration of the above embodiment, when the output voltage Vout reaches the first threshold voltage Vth, the error voltage Veb is output by the first
また、上記実施形態の構成によれば、電源回路２の停止を指示するイネーブル信号ＥＮが入力されると、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌに低下するまで、第１誤差増幅部３ｂよりも消費電力が大きい第２誤差増幅部３ａによって誤差電圧Ｖｅａが出力される。このため、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌに低下するまでの間、第１誤差増幅部３ｂによって誤差電圧Ｖｅｂを出力させる場合に比して、電源回路２から供給される出力電圧Ｖｏｕｔを低下させる速度を向上することができる。
Further, according to the configuration of the above embodiment, when the enable signal EN instructing the stop of the
また、上記実施形態の構成によれば、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌまで低下すると、第２誤差増幅部３ａよりも消費電力が小さい第１誤差増幅部３ｂによって誤差電圧Ｖｅｂが出力される。このため、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌまで低下した場合に、第２誤差増幅部３ａに誤差電圧Ｖｅａを出力させるときに比して、電源回路２を停止させるときの消費電力を低減することができる。このように、上記実施形態の構成によれば、電源回路２を停止して出力電圧Ｖｏｕｔを低下させるのに要する時間を低減し、且つ、電源回路２における消費電力を抑制することができる。
Further, according to the configuration of the above embodiment, when the output voltage Vout decreases to the second threshold voltage Vtl, the error voltage Veb is output by the
また上記実施形態の構成によれば、切替部５が、ヒステリシスコンパレーター５３とＸＯＲゲート５４とスイッチ５１とを備えた簡素化された構成で構成されているので、低コストで、電源回路２を起動して所定レベルの出力電圧Ｖｏｕｔを生成させるまでに要する時間を低減し、且つ、電源回路２における消費電力を抑制することができる。
Further, according to the configuration of the above embodiment, the
また、上記実施形態の構成によれば、負荷９ａ〜９ｃを動作させるべく、電源回路２ａ〜２ｃを起動して所定レベルの出力電圧Ｖａ〜Ｖｃを生成させるまでに要する時間を低減し、且つ、電源回路２ａ〜２ｃにおける消費電力を抑制することができる。
Further, according to the configuration of the above embodiment, in order to operate the loads 9a to 9c, the time required to start the
尚、上記実施形態において図１乃至図４に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。 In the above embodiment, the configurations shown in FIGS. 1 to 4 are merely examples, and the present invention is not limited to the embodiment.
例えば、ヒステリシスコンパレーター５３に代えてコンパレーターを用いるように構成し、当該コンパレーターは、出力電圧Ｖｏｕｔが基準閾値電圧Ｖｔ（第１レベル）に到達するまでの間、電源回路２の停止を指示するイネーブル信号ＥＮと同じローレベルの信号ＯＬを出力し、出力電圧Ｖｏｕｔが基準閾値電圧Ｖｔ（第１レベル）に到達すると、電源回路２の起動を指示するイネーブル信号ＥＮと同じハイレベルの信号ＯＬを出力するように構成してもよい。そして、当該コンパレーターは、その後、再び出力電圧Ｖｏｕｔが基準閾値電圧Ｖｔ（第２レベル）に低下すると、電源回路２の停止を指示するイネーブル信号ＥＮと同じローレベルを示す信号を出力するように構成してもよい。つまり、本発明に係る第１レベルと第２レベルとが同じレベルとなるように構成してもよい。
For example, a comparator is used instead of the
また、切替部５は、電源回路２の停止を指示するイネーブル信号ＥＮが入力された場合、出力電圧Ｖｏｕｔが第２閾値電圧Ｖｔｌに低下するまでの間も、第１誤差増幅部３ｂに誤差電圧Ｖｅｂを出力させるように構成してもよい。当該構成は、例えば、スイッチ５１が、ＸＯＲゲート５４からハイレベルの信号が出力された場合であっても、電源回路２の停止を指示するイネーブル信号ＥＮが切替部５に入力されているときは、入力電圧Ｖｉｎの供給先を給電線Ｌ２、Ｌ４に切り替えるように構成することによって実現することができる。
Further, when the enable signal EN instructing the stop of the
１ 複写機（電子機器）
２、２ａ〜２ｃ 電源回路
３ａ 第２誤差増幅部
３ｂ 第１誤差増幅部
４ 電圧生成部
５、５ａ、５ｂ 切替部
９ａ〜９ｃ 負荷
１０ 主制御部
１２ 電源部
３１ａ、３１ｂ 基準電圧生成回路
３２ａ、３２ｂ 誤差アンプ
４１ａ、４１ｂ スイッチング回路
５１、５１ａ、５１ｂ スイッチ
５３ ヒステリシスコンパレーター（比較器）
５４ ＸＯＲゲート
ＥＮ イネーブル信号（指示信号）
ＯＬ 比較器から出力される信号
Ｖｅａ、Ｖｅｂ 誤差電圧
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｔｈ 第１閾値電圧（第１レベル）
Ｖｔｌ 第２閾値電圧（第２レベル）
1 Copying machine (electronic equipment)
2, 2a to 2c
54 XOR gate EN enable signal (instruction signal)
OL Output signal Vea, Veb Error voltage Vin Input voltage Vout Output voltage Vref Reference voltage Vth First threshold voltage (first level)
Vtl Second threshold voltage (second level)
Claims (2)
前記出力電圧と予め定められた基準電圧との電圧差を増幅して誤差電圧を出力する第１誤差増幅部と、
前記第１誤差増幅部よりも消費電力が大きく、且つ、前記第１誤差増幅部よりも高速に前記誤差電圧を出力する第２誤差増幅部と、
前記第１誤差増幅部又は前記第２誤差増幅部により出力された前記誤差電圧に基づいて、前記基準電圧に基づいて定められたレベルの前記出力電圧を前記入力電圧から生成する電圧生成部と、
前記電源回路の起動又は停止を指示する指示信号が入力され、前記電源回路の起動を指示する指示信号が入力された場合、前記出力電圧が所定の第１レベルに到達するまで、前記第２誤差増幅部に前記誤差電圧を出力させ、前記出力電圧が前記第１レベルに到達すると、前記第１誤差増幅部に前記誤差電圧を出力させる切替部と、
を備え、
前記切替部は、前記電源回路の停止を指示する前記指示信号が入力された場合、前記出力電圧が前記第１レベル以下の第２レベルに低下するまで、前記第２誤差増幅部に前記誤差電圧を出力させ、前記出力電圧が前記第２レベルまで低下すると、前記第１誤差増幅部に前記誤差電圧を出力させ、
前記指示信号は、ハイレベル又はローレベルの信号であり、
前記電源回路の起動を指示する前記指示信号と前記電源回路の停止を指示する前記指示信号とは互いに異なるレベルを示し、
前記切替部は、
前記出力電圧が前記第１レベルに到達するまでの間、前記電源回路の停止を指示する前記指示信号と同じレベルを示す信号を出力し、前記出力電圧が前記第１レベルに到達すると、前記電源回路の起動を指示する前記指示信号と同じレベルを示す信号を出力し、その後、前記出力電圧が前記第２レベルまで低下すると、前記電源回路の停止を指示する前記指示信号と同じレベルの信号を出力する比較器と、
前記指示信号と前記比較器から出力される信号とが互いに異なるレベルを示す場合に、肯定を示す信号を出力し、前記指示信号と前記比較器から出力される信号とが同じレベルを示す場合に、否定を示す信号を出力するＸＯＲゲートと、
前記ＸＯＲゲートから肯定を示す信号が出力されると前記第２誤差増幅部に前記誤差電圧を出力させ、前記ＸＯＲゲートから否定を示す信号が出力されると前記第１誤差増幅部に前記誤差電圧を出力させるスイッチと、を備える電源回路。 A power supply circuit that generates an output voltage from an input voltage,
A first error amplifier for amplifying a voltage difference between the output voltage and a predetermined reference voltage and outputting an error voltage;
A second error amplification unit that consumes more power than the first error amplification unit and outputs the error voltage at a higher speed than the first error amplification unit;
A voltage generation unit that generates the output voltage at a level determined based on the reference voltage from the input voltage based on the error voltage output by the first error amplification unit or the second error amplification unit;
When an instruction signal for instructing start or stop of the power supply circuit is input and an instruction signal for instructing start of the power supply circuit is input, the second error is increased until the output voltage reaches a predetermined first level. A switching unit that causes the amplification unit to output the error voltage and causes the first error amplification unit to output the error voltage when the output voltage reaches the first level;
Equipped with a,
When the instruction signal for instructing to stop the power supply circuit is input, the switching unit supplies the error voltage to the second error amplifying unit until the output voltage decreases to a second level that is lower than the first level. When the output voltage decreases to the second level, the error voltage is output to the first error amplification unit,
The instruction signal is a high level or low level signal,
The instruction signal for instructing activation of the power supply circuit and the instruction signal for instructing stop of the power supply circuit indicate different levels,
The switching unit is
Until the output voltage reaches the first level, a signal indicating the same level as the instruction signal for instructing the stop of the power supply circuit is output, and when the output voltage reaches the first level, the power supply A signal indicating the same level as the instruction signal instructing circuit activation is output, and thereafter, when the output voltage decreases to the second level, a signal having the same level as the instruction signal instructing stop of the power supply circuit is output. A comparator to output;
When the instruction signal and the signal output from the comparator indicate different levels, a positive signal is output, and when the instruction signal and the signal output from the comparator indicate the same level An XOR gate that outputs a signal indicating negative;
When a signal indicating affirmation is output from the XOR gate, the error voltage is output to the second error amplifier, and when a signal indicating negative is output from the XOR gate, the error voltage is output to the first error amplifier. And a switch for outputting a power circuit.
前記電源回路によって生成された前記出力電圧を用いて動作する負荷と、
を備える電子機器。 A power circuit according to claim 1 ;
A load that operates using the output voltage generated by the power supply circuit;
Electronic equipment comprising.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013126299A JP5961588B2 (en) | 2013-06-17 | 2013-06-17 | Power supply circuit and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013126299A JP5961588B2 (en) | 2013-06-17 | 2013-06-17 | Power supply circuit and electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015002625A JP2015002625A (en) | 2015-01-05 |
| JP5961588B2 true JP5961588B2 (en) | 2016-08-02 |
Family
ID=52296849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013126299A Expired - Fee Related JP5961588B2 (en) | 2013-06-17 | 2013-06-17 | Power supply circuit and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5961588B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102390908B1 (en) * | 2015-05-12 | 2022-04-27 | 삼성전자주식회사 | Power converting circuit and hysteresis buck converter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312043A (en) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | Voltage regulator |
| JP4333407B2 (en) * | 2004-02-26 | 2009-09-16 | ミツミ電機株式会社 | Power supply |
| JP3905101B2 (en) * | 2004-08-20 | 2007-04-18 | 株式会社半導体理工学研究センター | Variable output power circuit |
| JP4212560B2 (en) * | 2005-01-21 | 2009-01-21 | パナソニック株式会社 | Power circuit |
-
2013
- 2013-06-17 JP JP2013126299A patent/JP5961588B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015002625A (en) | 2015-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4889398B2 (en) | Constant voltage power circuit | |
| JP2004062331A (en) | Dc power supply device | |
| JP5369750B2 (en) | Power supply circuit and operation control method thereof | |
| JP6660238B2 (en) | Bandgap reference circuit and DCDC converter having the same | |
| JP2005168170A (en) | Power supply circuit and its output voltage raising method | |
| JP2006133936A (en) | Power supply device and portable device | |
| JP2006133935A (en) | Power supply device and portable device | |
| JP2007014176A (en) | Multiple-power supply circuit and multiple-power supply method | |
| JP4673350B2 (en) | DC power supply | |
| JP2012050216A (en) | Multi-output power supply unit | |
| JP4619866B2 (en) | Constant voltage power supply circuit and operation control method of constant voltage power supply circuit | |
| KR101477626B1 (en) | Soft start apparatus for dc-dc converter | |
| JP5961588B2 (en) | Power supply circuit and electronic equipment | |
| JP5676340B2 (en) | Voltage regulator | |
| JP2008083850A (en) | Regulator circuit | |
| TWI470416B (en) | Power switch system and method thereof | |
| JP6261304B2 (en) | Discharge device and information processing device | |
| JP5856513B2 (en) | Voltage regulator | |
| JP6352733B2 (en) | Power supply circuit and control method thereof | |
| JP5181959B2 (en) | DC power supply and semiconductor integrated circuit for power control | |
| JP2014057476A (en) | Switching regulator and its control circuit, and electronic apparatus | |
| US10175632B2 (en) | Power supply and image forming apparatus | |
| JP4878871B2 (en) | Power circuit | |
| JP2015061474A (en) | Power control device and electronic apparatus | |
| JP4735033B2 (en) | Control circuit and control method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5961588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |