JP3901143B2 - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP3901143B2 JP3901143B2 JP2003333332A JP2003333332A JP3901143B2 JP 3901143 B2 JP3901143 B2 JP 3901143B2 JP 2003333332 A JP2003333332 A JP 2003333332A JP 2003333332 A JP2003333332 A JP 2003333332A JP 3901143 B2 JP3901143 B2 JP 3901143B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- control signal
- inverter
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
Description
この発明は、インバータ装置に関し、特に空気調和機等に使用されるインバータ装置に関する。 The present invention relates to an inverter device, and more particularly to an inverter device used for an air conditioner or the like.
従来、インバータ装置としては、制御ソフトでハードウェアの構成の違いを認識するためにジャンパーを用いたものがある(例えば、特開２００２−１１５６６５号公報(特許文献１)参照)
ところで、このようなジャンパーを設けたインバータ装置では、ジャンパーの設定を間違った場合に、ハードウェア構成を誤認識したままインバータの制御信号の出力論理を間違って動作させて、インバータの回路素子を破壊してしまうという問題がある。
By the way, in the inverter device provided with such a jumper, when the jumper setting is wrong, the output logic of the inverter control signal is erroneously operated while the hardware configuration is misrecognized, and the inverter circuit element is destroyed. There is a problem of end up.
そこで、この発明の目的は、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別でき、回路素子の破損を確実に防止できるインバータ装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an inverter device that can easily determine the output logic of an inverter control signal without setting a jumper and reliably prevent circuit elements from being damaged.
上記目的を達成するため、この発明のインバータ装置は、インバータ本体と、上記インバータ本体を駆動するインバータ駆動部と、入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記インバータ駆動部に制御信号を出力する制御部とを備え、上記制御部は、入力状態にした上記入出力ポートから入力された電圧に基づいて上記制御信号の出力論理を判別する出力論理判別手段を有することを特徴とする。 In order to achieve the above object, an inverter device according to the present invention includes an inverter main body, an inverter driving unit that drives the inverter main body, and an input / output port that can be switched between an input state and an output state. A control unit that outputs a control signal, and the control unit includes an output logic determination unit that determines an output logic of the control signal based on a voltage input from the input / output port in an input state. And
上記構成のインバータ装置によれば、入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記制御部がインバータ駆動部に制御信号を出力して、その制御信号に基づいてインバータ駆動部がインバータ本体を駆動する。上記制御部の入出力ポートからインバータ駆動部に出力される制御信号のラインは、制御信号がアクティブでないときのレベルを安定させる目的などのために、制御信号の出力論理がアクティブローの場合は抵抗(いわゆるプルアップ抵抗)を介して所定電圧が印加される一方、制御信号の出力論理がアクティブハイの場合は抵抗(いわゆるプルダウン抵抗)を介してグランドに接続されている。そして、上記出力論理判別手段は、入力状態にした入出力ポートから入力された電圧に基づいて出力論理を判別する。すなわち、入出力ポートから入力された電圧がローレベルであるときは、制御信号のラインにプルダウン抵抗を介してグランドが接続されているから、出力論理がアクティブハイであると判別し、入出力ポートから入力された電圧がハイレベルであるときは、制御信号のラインにプルアップ抵抗を介して所定電圧が印加されているから、出力論理がアクティブローであると判別するのである。 According to the inverter device configured as described above, the control unit outputs a control signal to the inverter drive unit using the input / output port that can be switched between the input state and the output state, and the inverter drive unit is operated based on the control signal. Drive the inverter body. The control signal line output from the input / output port of the control unit to the inverter drive unit is a resistor when the output logic of the control signal is active low for the purpose of stabilizing the level when the control signal is not active. While a predetermined voltage is applied via a so-called pull-up resistor, when the output logic of the control signal is active high, it is connected to the ground via a resistor (so-called pull-down resistor). The output logic discrimination means discriminates the output logic based on the voltage input from the input / output port set to the input state. That is, when the voltage input from the input / output port is at low level, the ground is connected to the control signal line via the pull-down resistor, so it is determined that the output logic is active high, and the input / output port When the voltage input from is at a high level, a predetermined voltage is applied to the control signal line via a pull-up resistor, so that the output logic is determined to be active low.
したがって、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別できる。また、予めインバータ駆動部に対する制御信号の出力論理が分かっている場合、その出力論理と出力論理判別手段の判別結果とが一致しないときは、実装間違いなどの異常であるので、制御信号をアクティブにせず、インバータ駆動部を動作させないことによって、回路素子の破損を確実に防止できる。 Therefore, the output logic of the control signal of the inverter can be easily determined without setting a jumper. If the output logic of the control signal to the inverter drive unit is known in advance, if the output logic does not match the discrimination result of the output logic discriminating means, it is an abnormality such as a mounting error, so the control signal is activated. Therefore, the circuit element can be reliably prevented from being damaged by not operating the inverter drive unit.
また、一実施形態のインバータ装置は、上記インバータ駆動部に制御信号を出力する上記入出力ポートが複数であって、上記制御部は、入力状態にした上記複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別する異常判別手段を有することを特徴とする。 The inverter device according to an embodiment includes a plurality of the input / output ports that output control signals to the inverter driving unit, and the control unit receives voltages input from the plurality of input / output ports in the input state. It is characterized by having an abnormality determining means for determining that there is an abnormality when the logic represented by the levels does not match.
上記実施形態のインバータ装置によれば、上記複数の入出力ポートから出力される制御信号の出力論理はすべて同じであるから、複数の入出力ポートから入力された電圧のレベルが表す論理が一致しない場合は、実装間違い等の異常であるから、上記異常判別手段は異常を判別することが可能となる。これにより、１つの入出力ポートの電圧レベルだけでは判断できなかった異常を判別することができる。 According to the inverter device of the above embodiment, the output logics of the control signals output from the plurality of input / output ports are all the same, so the logics represented by the levels of the voltages input from the plurality of input / output ports do not match. In this case, the abnormality determination means can determine the abnormality because it is an abnormality such as a mounting error. Thereby, it is possible to determine an abnormality that cannot be determined only by the voltage level of one input / output port.
また、一実施形態のインバータ装置は、上記出力論理判別手段は、上記入出力ポートから入力された電圧がローレベルであるとき、上記制御信号の出力論理が、ハイレベルで上記インバータ本体のスイッチング素子がオンするアクティブハイであると判別する一方、上記入出力ポートから入力された電圧がハイレベルであるとき、上記制御信号の出力論理が、ローレベルで上記インバータ本体のスイッチング素子がオンするアクティブローであると判別することを特徴とする。 Further, in the inverter device according to one embodiment, the output logic determination means is configured such that when the voltage input from the input / output port is at a low level, the output logic of the control signal is at a high level and the switching element of the inverter body When the voltage input from the input / output port is at a high level, the output logic of the control signal is at a low level, and the active low at which the switching element of the inverter body is turned on. It is characterized by distinguishing.
上記実施形態のインバータ装置によれば、上記入出力ポートから入力された電圧がローレベルであるとき、出力論理判別手段は、入出力ポートから出力される制御信号の出力論理を、ハイレベルでインバータ本体のスイッチング素子がオンするアクティブハイとする。一方、上記入出力ポートから入力された電圧がハイレベルであるとき、出力論理判別手段は、入出力ポートから出力される制御信号の出力論理を、ローレベルでインバータ本体のスイッチング素子がオンするアクティブローとする。 According to the inverter device of the above embodiment, when the voltage input from the input / output port is at a low level, the output logic determination means converts the output logic of the control signal output from the input / output port to a high level. It is assumed that the switching element of the main body is active high. On the other hand, when the voltage input from the input / output port is at a high level, the output logic determination means activates the output logic of the control signal output from the input / output port at a low level so that the switching element of the inverter body is turned on. Let it be low.
また、一実施形態のインバータ装置は、上記制御部は、上記出力論理判別手段が上記制御信号の出力論理がアクティブハイであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をローレベルに設定する一方、上記出力論理判別手段が上記制御信号の出力論理がアクティブローであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をハイレベルに設定する出力設定手段を有することを特徴とする。 In the inverter device according to one embodiment, when the output logic determining unit determines that the output logic of the control signal is active high, the input / output port is in the output state when the control unit determines that the output logic of the control signal is active high. When the control signal output from the port is set to a low level and the output logic determination means determines that the output logic of the control signal is active low, the input / output port is set to the output state when the input / output port is set to the output state. It has an output setting means for setting the control signal output from the port to a high level.
上記実施形態のインバータ装置によれば、上記出力論理判別手段が入出力ポートから出力される制御信号の出力論理がアクティブハイであると判別すると、上記出力設定手段は、入出力ポートを出力状態にするときに上記制御信号をローレベルに設定する。また、上記出力論理判別手段が入出力ポートから出力される制御信号の出力論理がアクティブローであると判別すると、上記出力設定手段は、入出力ポートを出力状態にするときに上記制御信号をハイレベルに設定する。これにより、上記制御部の入出力ポートを制御信号を出力するために出力状態にしたときに、制御信号がアクティブとならず、インバータ駆動部の誤動作を防いで、回路素子の破損を防止できる。 According to the inverter device of the above embodiment, when the output logic determining unit determines that the output logic of the control signal output from the input / output port is active high, the output setting unit sets the input / output port to the output state. The control signal is set to a low level. When the output logic determining means determines that the output logic of the control signal output from the input / output port is active low, the output setting means sets the control signal high when the input / output port is set to the output state. Set to level. As a result, when the input / output port of the control unit is put into an output state for outputting a control signal, the control signal does not become active, the malfunction of the inverter drive unit can be prevented, and the circuit element can be prevented from being damaged.
以上より明らかなように、この発明のインバータ装置によれば、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別することができ、回路素子の破損を確実に防止することができる。 As is clear from the above, according to the inverter device of the present invention, the output logic of the control signal of the inverter can be easily determined without setting a jumper, and damage to the circuit element can be surely prevented.
以下、この発明のインバータ装置を図示の実施の形態により詳細に説明する。 Hereinafter, an inverter device of the present invention will be described in detail with reference to embodiments shown in the drawings.
図１はこの発明の実施の一形態のインバータ装置を用いた空気調和機の要部の構成図であり、１は直流電源Ｅからの直流電圧を交流電圧に変換して、その交流電圧をモータ４に出力するインバータ本体、２は上記インバータ本体１を駆動するインバータ駆動部の一例としてのドライブ回路、３は上記ドライブ回路２に制御信号を出力する制御部である。
FIG. 1 is a configuration diagram of a main part of an air conditioner using an inverter device according to an embodiment of the present invention.
上記制御部３は、マイクロコンピュータと入出力回路などからなり、６つの入出力ポートを有する入出力回路３aと、上記入出力回路３aの入出力ポートの出力論理を判別する出力論理判別手段３bと、上記出力論理判別手段３bの判別結果に基づいて異常を判別する異常判別手段３cと、上記入出力回路３aの入出力ポートを出力状態にするときの出力レベルを設定する出力設定手段３dとを有している。
The control unit 3 includes a microcomputer, an input / output circuit, and the like, and includes an input /
上記インバータ装置を用いた空気調和機において、インバータ本体１の仕様によって、ドライブ回路２に入力される制御信号の出力論理が異なる。詳しくは、上記制御部３の入出力回路３aから出力される制御信号ラインに、プルアップ抵抗Ｒ1を介して所定電圧を接続するもの(制御信号の出力論理がアクティブロー)と、制御信号ラインにプルダウン抵抗Ｒ2を介してグランドに接続するもの(制御信号の出力論理がアクティブハイ)がある。
In the air conditioner using the inverter device, the output logic of the control signal input to the
図２は上記制御部３の動作を説明するためのフローチャートを示している。 FIG. 2 shows a flowchart for explaining the operation of the control unit 3.
以下、図２に従って上記制御部３の電源投入時の処理を説明する。 In the following, the processing when the control unit 3 is turned on will be described with reference to FIG.
まず、電源が投入されると、ステップＳ１で入出力回路３aの入出力ポートを入力状態にする。この場合、制御部３の入出力回路３aは、電源投入時は入出力ポートが入力状態に初期設定されているが、もう一度入力状態に設定している。
First, when the power is turned on, the input / output port of the input /
次に、ステップＳ２に進み、入出力ポートから電圧を読み込む。 Next, it progresses to step S2 and a voltage is read from an input / output port.
次に、ステップＳ３に進み、異常判別手段３cにより入出力ポートの電圧のレベルが一致しているか否かを判別する。すなわち、６つの入出力ポートから入力された電圧のレベルが表す論理(ハイレベルまたはローレベル)がすべてのポートで同一か否かを判別するのである。そして、入出力ポートの電圧のレベルが一致していると判別すると、ステップＳ４に進む。 Next, the process proceeds to step S3, where it is determined by the abnormality determination means 3c whether or not the voltage levels of the input / output ports match. That is, it is determined whether or not the logic (high level or low level) represented by the levels of the voltages input from the six input / output ports is the same for all ports. When it is determined that the voltage levels of the input / output ports match, the process proceeds to step S4.
次に、ステップＳ４で出力論理判別手段３bにより入出力ポートの電圧がハイレベルか否かを判別して、入出力ポートの電圧がハイレベルであると判別すると、ステップＳ５に進み、出力論理判別手段３bにより出力論理をアクティブローとし、出力設定手段３dにより入出力ポートをハイレベルに設定して出力状態にすると、ハイレベルの制御信号が出力され、この処理を終了する。一方、ステップＳ４で入力ポートの電圧がハイレベルでないと判別すると、ステップＳ６に進み、出力論理判別手段３bにより出力論理をアクティブハイとし、出力設定手段３dにより入出力ポートをローレベルに設定して出力状態にすると、ローレベルの制御信号が出力され、この処理を終了する。
Next, in step S4, the output logic determination means 3b determines whether or not the voltage of the input / output port is at a high level. When the output logic is set to active low by the
なお、ステップＳ３で入出力ポートの電圧のレベルが一致していないと判別すると、ステップＳ７に進み、異常判別手段３cにより入出力ポートの読み込みから１msec経過したか否かを判別して、入出力ポートの読み込みから１msec経過したと判別すると、ステップＳ８に進み、異常検出とし、入出力ポートを入力状態のままにして停止する。 If it is determined in step S3 that the voltage level of the input / output port does not match, the process proceeds to step S7, where it is determined whether or not 1 msec has elapsed since the input / output port was read by the abnormality determination means 3c. If it is determined that 1 msec has elapsed since reading the port, the process proceeds to step S8, where an abnormality is detected, and the input / output port is left in the input state and stopped.
一方、ステップＳ７で入出力ポートの読み込みから１msec経過していないと判別すると、ステップＳ２に戻り、ステップＳ３,Ｓ７を繰り返す。 On the other hand, if it is determined in step S7 that 1 msec has not elapsed since reading of the input / output port, the process returns to step S2, and steps S3 and S7 are repeated.
そうして、この電源投入時の処理が終了すると、通常の運転処理を行う。 Then, when the process at the time of power-on is completed, a normal operation process is performed.
このように、上記制御部３の出力論理判別手段３bによって、入出力ポートから入力された電圧がローレベルであるときは出力論理がアクティブハイであると判別する一方、入出力ポートから入力された電圧がハイレベルであるときは出力論理がアクティブローであると判別するので、ジャンパー設定なしにインバータの制御信号の出力論理を容易に判別することができる。また、予めドライブ回路２に対する制御信号の出力論理が分かっている場合、その出力論理と出力論理判別手段３bの判別結果とが一致しないときは、実装間違いなどの異常であるので、制御信号をアクティブにせず、ドライブ回路２を動作させないので、回路素子の破損を確実に防止することができる。
As described above, when the voltage input from the input / output port is at the low level, the output logic determining means 3b of the control unit 3 determines that the output logic is active high while the input logic is input from the input / output port. When the voltage is at a high level, it is determined that the output logic is active low, so that the output logic of the inverter control signal can be easily determined without setting a jumper. If the output logic of the control signal to the
また、上記出力論理判別手段３bの判別結果に基づいて、異常判別手段３cは、入力状態にした複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別することにより、１つの入出力ポートの電圧レベルだけでは判断できなかった実装間違い等の異常を判別することができる。 Further, based on the determination result of the output logic determination means 3b, the abnormality determination means 3c determines that there is an abnormality when the logics represented by the levels of the voltages input from the plurality of input / output ports in the input state do not match. Accordingly, it is possible to determine an abnormality such as a mounting error that cannot be determined only by the voltage level of one input / output port.
また、上記入出力ポートから入力された電圧がローレベルであるとき、出力論理判別手段３bは、制御信号をハイレベルにしたときにインバータ本体１のスイッチング素子がオンするアクティブハイの出力論理であると判別する。一方、上記入出力ポートから入力された電圧がハイレベルであるとき、出力論理判別手段３bは、制御信号をローレベルにしたときにインバータ本体１のスイッチング素子がオンするアクティブローの出力論理であると判別する。
When the voltage input from the input / output port is at a low level, the output logic determination means 3b is an active high output logic that turns on the switching element of the
また、上記出力論理判別手段３bにより判別された制御信号の出力論理(アクティブハイまたはアクティブロー)に応じて、出力設定手段３dは、入出力ポートを出力状態にするときに入出力ポートからドライブ回路２に出力される制御信号がアクティブとならないようにローレベルまたはハイレベルにするので、制御部３の入出力ポートを出力状態にしたときにドライブ回路２の誤動作を防ぐことができ、回路素子の破損をより確実に防止することができる。
Further, the output setting means 3d changes the drive circuit from the input / output port to the output state according to the output logic (active high or active low) determined by the output logic determination means 3b. 2 is set to a low level or a high level so that the control signal output to 2 is not active, the
上記実施の形態では、インバータ装置を用いた空気調和機について説明したが、空気調和機に限らず、他のインバータを用いる装置にこの発明のインバータ装置を適用してもよい。 Although the air conditioner using the inverter device has been described in the above embodiment, the inverter device of the present invention may be applied not only to the air conditioner but also to devices using other inverters.
また、上記実施の形態では、６つの入出力ポートを用いてインバータ駆動部としてのドライブ回路２に制御信号を出力する制御部３を備えたインバータ装置について説明したが、入出力ポートの数はこれに限らず、回路構成に応じて適宜設定すればよい。また、出力論理判別手段により制御信号の出力論理を判別する入出力ポートは、複数の入出力ポートのうちの１つでもよく、２以上であってもよい。
In the above embodiment, the inverter device including the control unit 3 that outputs a control signal to the
１…インバータ本体、
２…ドライブ回路、
３…制御部、
３a…入出力回路、
３b…出力論理判別手段、
３c…異常判別手段、
３d…出力設定手段、
４…モータ、
Ｒ1…プルアップ抵抗、
Ｒ2…プルダウン抵抗。
1 ... Inverter body,
2 ... Drive circuit,
3 ... control part,
3a: I / O circuit,
3b: Output logic discrimination means,
3c: abnormality determination means,
3d: output setting means,
4 ... motor,
R1: Pull-up resistor,
R2: Pull-down resistor.
Claims (4)
上記インバータ本体(１)を駆動するインバータ駆動部(２)と、
入力状態と出力状態を切り換え可能な入出力ポートを用いて、上記インバータ駆動部(２)に制御信号を出力する制御部(３)とを備え、
上記制御部(３)は、入力状態にした上記入出力ポートから入力された電圧に基づいて上記制御信号の出力論理を判別する出力論理判別手段(３b)を有することを特徴とするインバータ装置。 Inverter body (1),
An inverter drive unit (2) for driving the inverter body (1);
A control unit (3) for outputting a control signal to the inverter drive unit (2) using an input / output port capable of switching between an input state and an output state;
The inverter device according to claim 1, wherein the control unit (3) includes output logic determining means (3b) for determining the output logic of the control signal based on the voltage input from the input / output port in the input state.
上記インバータ駆動部(２)に制御信号を出力する上記入出力ポートが複数であって、
上記制御部(３)は、入力状態にした上記複数の入出力ポートから入力された電圧のレベルが表す論理が一致しないときに異常と判別する異常判別手段(３c)を有することを特徴とするインバータ装置。 The inverter device according to claim 1,
A plurality of input / output ports for outputting control signals to the inverter drive unit (2);
The control unit (3) has an abnormality determination means (3c) for determining an abnormality when the logics represented by the levels of voltages input from the plurality of input / output ports in the input state do not match. Inverter device.
上記出力論理判別手段(３b)は、上記入出力ポートから入力された電圧がローレベルであるとき、上記制御信号の出力論理が、ハイレベルで上記インバータ本体(１)のスイッチング素子がオンするアクティブハイであると判別する一方、上記入出力ポートから入力された電圧がハイレベルであるとき、上記制御信号の出力論理が、ローレベルで上記インバータ本体(１)のスイッチング素子がオンするアクティブローであると判別することを特徴とするインバータ装置。 In the inverter device according to claim 1 or 2,
The output logic discriminating means (3b) is an active circuit for turning on the switching element of the inverter body (1) when the output logic of the control signal is at a high level when the voltage inputted from the input / output port is at a low level. On the other hand, when the voltage input from the input / output port is at a high level, the output logic of the control signal is an active low at which the switching element of the inverter body (1) is turned on when the voltage input from the input / output port is at a low level. An inverter device characterized by being identified.
上記制御部(３)は、上記出力論理判別手段(３b)が上記制御信号の出力論理がアクティブハイであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をローレベルに設定する一方、上記出力論理判別手段(３b)が上記制御信号の出力論理がアクティブローであると判別すると、上記入出力ポートを出力状態にするときに上記入出力ポートから出力される制御信号をハイレベルに設定する出力設定手段(３d)を有することを特徴とするインバータ装置。
In the inverter device according to claim 3,
When the output logic determining means (3b) determines that the output logic of the control signal is active high, the control unit (3) outputs the input / output port from the input / output port when the input / output port is set to the output state. When the output logic determining means (3b) determines that the output logic of the control signal is active low, the input / output port is set to the output state when the output logic determining means (3b) determines that the output logic of the control signal is active low. An inverter device comprising output setting means (3d) for setting the control signal output from the high level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333332A JP3901143B2 (en) | 2003-09-25 | 2003-09-25 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003333332A JP3901143B2 (en) | 2003-09-25 | 2003-09-25 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005102418A JP2005102418A (en) | 2005-04-14 |
| JP3901143B2 true JP3901143B2 (en) | 2007-04-04 |
Family
ID=34461367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003333332A Expired - Fee Related JP3901143B2 (en) | 2003-09-25 | 2003-09-25 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3901143B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007028789A (en) * | 2005-07-15 | 2007-02-01 | Fuji Electric Fa Components & Systems Co Ltd | Inverter apparatus |
| JP5059539B2 (en) * | 2007-10-15 | 2012-10-24 | シャープ株式会社 | DC power supply |
| CN102111104A (en) * | 2011-02-21 | 2011-06-29 | 蹇兴亮 | Control-driven circuit of permanent magnet electromagnetic drive device |
| CN115276172A (en) * | 2022-08-12 | 2022-11-01 | 深圳问鼎新能源技术有限公司 | New energy battery management system adaptive to inverter and control method |
-
2003
- 2003-09-25 JP JP2003333332A patent/JP3901143B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005102418A (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000222073A (en) | Adaptive pci slot | |
| JP3901143B2 (en) | Inverter device | |
| CN110995070B (en) | Motor control device and motor device | |
| CN112837719B (en) | Memory device and method for assisting read operation in memory device | |
| US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
| JP7186569B2 (en) | MOTOR DRIVE CONTROL DEVICE, FAN DEVICE, AND MOTOR DRIVE CONTROL METHOD | |
| JP4049050B2 (en) | Drive device | |
| JPH07253830A (en) | Circuit and method for generating reset signal | |
| JP3799471B2 (en) | Microcomputer direction setting method and microcomputer direction setting system | |
| JP2006209876A (en) | Electronic control device | |
| JP2003167649A (en) | Information processor | |
| JP4280058B2 (en) | Interface circuit | |
| KR100344803B1 (en) | Slave IC resetting method in TV system | |
| JPH08147438A (en) | Pc card | |
| JP3262386B2 (en) | Electrical component connection recognition device | |
| JP2003084828A (en) | Load controller | |
| KR20170042242A (en) | Nonvolatile memory device | |
| US7449925B2 (en) | Method for initialization of electronic circuit units, and electric circuit | |
| KR0167431B1 (en) | Resetting control device | |
| KR100264550B1 (en) | Abnormal state detection system and method thereof for power input terminal and voltage regulator of memory | |
| JP3632108B2 (en) | Input state detection circuit | |
| KR100377548B1 (en) | Method for checking normal operation of flash memory | |
| KR100539218B1 (en) | Spindle motor drive starting device and method | |
| JP2002351751A (en) | Port control method | |
| KR960008250Y1 (en) | Circuit for controlling input/output data for controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |