JP4773142B2 - Stage and semiconductor processing apparatus having the same - Google Patents
Stage and semiconductor processing apparatus having the same Download PDFInfo
- Publication number
- JP4773142B2 JP4773142B2 JP2005173703A JP2005173703A JP4773142B2 JP 4773142 B2 JP4773142 B2 JP 4773142B2 JP 2005173703 A JP2005173703 A JP 2005173703A JP 2005173703 A JP2005173703 A JP 2005173703A JP 4773142 B2 JP4773142 B2 JP 4773142B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- wafer
- processing apparatus
- nickel
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、プロセスガスにマイクロ波を照射して生成したプラズマを利用して被処理物の処理に用いる半導体処理装置用部材および半導体処理装置に関する。 The present invention relates to a semiconductor processing apparatus member and a semiconductor processing apparatus used for processing an object to be processed using plasma generated by irradiating a process gas with microwaves.
半導体装置製造用のシリコンウェハや液晶ディスプレイ用ガラス基板といった被処理物を処理するための装置として、マイクロ波プラズマを利用して被処理物のドライエッチング処理やアッシング処理等を施す半導体処理装置がある。この半導体処理装置を用いたプラズマ技術による微細加工、薄膜形成等の表面処理は、例えば半導体装置の高集積化にとって必要不可欠な技術となっている。 As a device for processing an object to be processed such as a silicon wafer for manufacturing a semiconductor device or a glass substrate for a liquid crystal display, there is a semiconductor processing apparatus for performing a dry etching process or an ashing process on the object to be processed using microwave plasma. . Surface processing such as fine processing and thin film formation by plasma technology using this semiconductor processing apparatus has become indispensable for high integration of semiconductor devices, for example.
このような半導体処理装置による薄膜形成は、化学気相成長(CVD法)により行われる。特にプラズマCVD法は、低温下での成膜が可能であるため、近年多用されている。この方法では、原料物質を含むガス(反応ガス)を励起活性化(プラズマ化)させてウェハ上で化学反応を起こさせ、ウェハに薄膜を形成させるものである。 Thin film formation by such a semiconductor processing apparatus is performed by chemical vapor deposition (CVD method). In particular, the plasma CVD method has been widely used in recent years because a film can be formed at a low temperature. In this method, a gas containing a raw material (reaction gas) is excited and activated (plasmaized) to cause a chemical reaction on the wafer to form a thin film on the wafer.
ところで、このような薄膜形成方法においては、ウェハの表面、すなわちデバイス面だけでなく、裏面にも薄膜が形成される。このような場合、ウェハ裏面に形成された薄膜除去を行う必要があり、通常は、ウェハのデバイス面側にレジストを塗布した後、保護膜としてテープ等を貼付することによって、デバイス面側がエッチングされるのを防止し、ウェットエッチングあるいはドライエッチングにより裏面側をエッチングしていた(特許文献1参照)。 By the way, in such a thin film forming method, a thin film is formed not only on the front surface of the wafer, that is, on the device surface but also on the back surface. In such a case, it is necessary to remove the thin film formed on the back surface of the wafer. Normally, after applying a resist on the device surface side of the wafer, the device surface side is etched by applying a tape or the like as a protective film. The back side was etched by wet etching or dry etching (see Patent Document 1).
特にドライエッチングでは、H2ガス等がラジカルを失活させる作用を有することを利用して(特許文献2参照)、ウェハを反転させ、デバイス面側にH2ガスを流して、ウェハ裏面側から回り込んでくるラジカルを失活させることでデバイス面側のエッチングを抑制することも行われていた。 In particular, in dry etching, utilizing the fact that H 2 gas or the like has an action of deactivating radicals (see Patent Document 2), the wafer is inverted, and H 2 gas is allowed to flow on the device surface side from the wafer back side. It has also been carried out to suppress etching on the device surface side by deactivating radicals that come around.
また、上記の方法では、ウェハに成膜するに際して、反応ガスの反応によって生成した生成物は、ウェハだけでなく、半導体処理装置の反応室を構成する、例えば、内壁、断熱材、シャワーノズル、プラズマトラップ、ドーム、電極、サセプタ、ステージ、チャック、フォーカスリング、リッドおよび配管などの部材の表面にも付着し、成膜するとともに、長時間の運転後には微粒子として剥離し、反応室内に飛散してしまう。そこで、この場合も、H2ガス等がラジカルを失活させる効果(特許文献2参照)を利用して、このようなラジカルによる半導体処理装置部材の劣化を防止していた。
しかしながら、上記のようなウェハ裏面のドライエッチングにおいてデバイス面側に保護テープ等を貼付してもウェハと支持部材等の機械的接触により、テープ等が剥がれたり、テープ等とウェハとの間に隙間が生じたりすることから、このようなわずかな隙間からラジカルが浸入し、結果としてデバイス面側がエッチングされてしまうことがある。 However, even when a protective tape or the like is applied to the device surface side in dry etching on the backside of the wafer as described above, the tape or the like may be peeled off due to mechanical contact between the wafer and the support member, or a gap between the tape or the like and the wafer. Therefore, radicals may enter through such a small gap, and as a result, the device surface side may be etched.
また、ウェハをステージ等に直接載置したとしても、ウェハの自重のみでデバイス面をシールしているため、ステージやウェハ自身の歪みからなる微小な隙間からラジカルが浸入してしまう。その結果、デバイス面がエッチングされてしまうことがあった。 Even if the wafer is directly placed on a stage or the like, since the device surface is sealed only by the weight of the wafer, radicals enter through a minute gap formed by distortion of the stage and the wafer itself. As a result, the device surface may be etched.
また、H2等のラジカルを失活させるガスを投入する方法では、反応ガス分解生成物やラジカルの処理室内の内壁等に対する接触を完全に防ぐことはできず、長時間の運転により、結果的には、処理室内の各部材に反応ガス分解生成物が堆積したり、各部材がエッチングされてしまっていた。 In addition, the method of introducing a gas that deactivates radicals such as H 2 cannot completely prevent the reaction gas decomposition products or radicals from contacting the inner wall of the processing chamber, and results in long-term operation. In some cases, a reaction gas decomposition product is deposited on each member in the processing chamber or each member is etched.
本発明は、かかる課題の認識に基づいて提案されたものであり、その目的は、半導体処理装置の部材への反応ガス分解生成物の堆積やエッチングを防止することやウェハのデバイス面における不要なエッチングを防止する半導体処理装置部材およびそれを備えた半導体処理装置を提供することにある。 The present invention has been proposed on the basis of recognition of such a problem, and an object of the present invention is to prevent deposition and etching of reaction gas decomposition products on members of a semiconductor processing apparatus, and to eliminate unnecessary wafer device surfaces. An object of the present invention is to provide a semiconductor processing apparatus member for preventing etching and a semiconductor processing apparatus including the same.
上記の目的を達成するため、請求項1の発明は、真空の処理室を有し、当該処理室に導
入される反応ガスをプラズマにより励起させて被処理物の処理を行う半導体処理装置内に
設けられ、前記被処理物を載置するステージにおいて、前記ステージは、載置面とそれに隣接して設けられた非載置面とを備え、前記非載置面は前記載置面の上方に位置する傾斜面を有し、かつ前記傾斜面の少なくとも一部は、ニッケルを含む材料で覆われ、前記載置面は、ニッケルを含む材料で覆われていないことを特徴とする。
In order to achieve the above object, the invention of claim 1 includes a vacuum processing chamber, and a semiconductor processing apparatus for processing an object to be processed by exciting a reaction gas introduced into the processing chamber with plasma. provided, at stage for placing the object to be treated, the stage comprises a mounting surface and a non-mounting surface disposed adjacent thereto, the non-mounting surface above the placement surface It has an inclined surface located , and at least a part of the inclined surface is covered with a material containing nickel, and the mounting surface is not covered with a material containing nickel.
半導体装置の裏面エッチングを行うような場合に、半導体装置のデバイス面側に保護テープ等を貼付した場合や、ステージに対する半導体装置の自重のみによるシールでは、半導体装置のデバイス面側に生じる隙間からラジカルが浸入し、結果としてデバイス面側がエッチングされてしまう。しかしながら、請求項1記載の発明では、半導体装置周囲のステージをニッケルを含む材料で覆うことにより、このような過剰なラジカルが失活され、デバイス面側に隙間が生じていても、デバイス面側がエッチングされることを防ぐことができる。また、成膜においても過剰なラジカルが失活されて不要な反応ガス分解生成物の堆積を防ぐことができる。 When performing backside etching of a semiconductor device, when a protective tape or the like is applied to the device surface side of the semiconductor device or when the semiconductor device is sealed only by its own weight with respect to the stage, radicals are generated from the gap generated on the device surface side of the semiconductor device. As a result, the device surface side is etched. However, in the invention according to claim 1 , even if such excessive radicals are deactivated by covering the stage around the semiconductor device with a material containing nickel and a gap is formed on the device surface side, the device surface side is Etching can be prevented. Also, in the film formation, excessive radicals are deactivated, and deposition of unnecessary reaction gas decomposition products can be prevented.
請求項2の発明は、半導体処理装置が、請求項1のステージを備えることを特徴とする。
以上のような請求項2の発明は、半導体処理装置の処理室にニッケルを含む材料で覆ったステージを備えることによって、不要な堆積やエッチングに寄与する過剰なラジカルを失活させることができる。これにより、半導体処理装置及びウェハへの反応ガス分解生成物の不要な堆積や不要なエッチングを防止することが可能となる。
According to a second aspect of the present invention, a semiconductor processing apparatus includes the stage according to the first aspect.
According to the second aspect of the present invention, by providing a stage covered with a material containing nickel in the processing chamber of the semiconductor processing apparatus, it is possible to deactivate excess radicals that contribute to unnecessary deposition and etching. Thereby, it is possible to prevent unnecessary deposition and unnecessary etching of reaction gas decomposition products on the semiconductor processing apparatus and the wafer.
以上のような本発明では、半導体処理装置の処理室を構成する各種部材をニッケルを含む材料で覆うことによって過剰なラジカルを失活させることができる。これにより、半導体処理装置の部材やウェハのデバイス面への不要な反応ガス分解生成物の堆積やエッチングを防止することが可能となる。 In the present invention as described above, excessive radicals can be deactivated by covering various members constituting the processing chamber of the semiconductor processing apparatus with a material containing nickel. This makes it possible to prevent unnecessary reactive gas decomposition products from being deposited and etched on the semiconductor processing apparatus member and the device surface of the wafer.
次に、本発明の実施の形態(以下、実施形態と呼ぶ)について、ケミカルドライエッチング装置(CDE装置)を例にとって具体的に説明する。なお、過剰なラジカルを失活させるという観点では、CDE装置もCVD装置も同等であるから、本発明は、いずれの装置にも適用することが可能である。 Next, an embodiment of the present invention (hereinafter referred to as an embodiment) will be specifically described by taking a chemical dry etching apparatus (CDE apparatus) as an example. Since the CDE apparatus and the CVD apparatus are equivalent from the viewpoint of deactivating excessive radicals, the present invention can be applied to any apparatus.
本実施形態の半導体処理装置(以下、単に本装置ともいう)は、図1に示すように内部に処理室2が設けられた真空容器1を備えている。処理室2の内部にはステージ3が設けられており、このステージ3の上にはウェハWが載置されている。なお、ステージ3には図示しない温度調節機構が設けられており、この温度調節機構によってウェハWの温度を制御できるようになっている。また、本実施形態において、ステージ上の被処理物はウェハとしているが、本発明は、例えば、液晶表示装置用のガラス基板等の処理にも用いることができる。
The semiconductor processing apparatus of the present embodiment (hereinafter also simply referred to as “this apparatus”) includes a vacuum container 1 having a processing chamber 2 provided therein as shown in FIG. A
真空容器1の底板4には排気口5が形成されており、この排気口5には、一端が真空ポンプ(図示せず)に接続された排気管6が取り付けられている。また、真空容器1の天板を構成する上蓋7の中央にはガス導入口8が形成されており、このガス導入口8にはフッ素樹脂で形成されたガス導入管9が取り付けられている。
An exhaust port 5 is formed in the bottom plate 4 of the vacuum vessel 1, and an exhaust pipe 6 having one end connected to a vacuum pump (not shown) is attached to the exhaust port 5. Further, a
このガス導入管9にはプラズマ発生室部材10が接続されている。このプラズマ発生室部材10を形成する材料としては誘電体材料が用いられ、例えば、石英(SiO2)、アルミナ(Al2O3)、サファイア、窒化アルミニウム等を使用することができる。
A plasma
また、このプラズマ発生室部材10の他端には封止部材11が取り付けられ、この封止部材11の内部にはガス流路19が形成されている。封止部材11にはガス輸送管18が接続されており、ガス輸送管18の他端にはプラズマ発生室部材10にアッシングガスを供給するガス制御部20が設けられている。
A sealing member 11 is attached to the other end of the plasma
プラズマ発生室部材10の途中にはマイクロ波導波管12を備えたラジカル生成手段、すなわちプラズマ発生装置13がプラズマ発生室部材10を取り囲むようにして設けられており、このプラズマ発生装置13によって取り囲まれたプラズマ発生室部材10の内部にプラズマ発生室14が形成されている。このようにプラズマ発生室14は真空容器1の外部に設置されている。マイクロ波導波管12にはマイクロ波発生器15が接続されている。
In the middle of the plasma
さらに、真空容器1の上蓋7(天板)に設けられたガス導入口8を介して処理室2の内部に導入されたラジカルを、ウェハWの表面全体にわたって均一に供給するために、処理室2の上部にガス貯留室16を形成するようにしてシャワーノズル17が設けられている。そして、シャワーノズル17には多数のガス噴出口が形成されている。
Further, in order to uniformly supply radicals introduced into the processing chamber 2 through the
本実施形態では、上記のような処理室2内に設けられた各部材、すなわち、ガス導入口8、内壁2a、シャワーノズル17、ステージ3、排気口5を、蒸着あるいは電気めっき等の方法でニッケルを含む材料で覆っている。
In the present embodiment, each member provided in the processing chamber 2 as described above, that is, the
ここで、ステージ3をニッケルを含む材料で覆った場合を例にとって説明する。上述のように、CDE装置でウェハWの裏面エッチングを行う場合、デバイス面側に保護テープ等を貼付したとしても、ウェハWとステージ3との機械的接触により、テープが剥がれたり、テープとウェハWとの間に隙間が生じたりすることから、このようなわずかな隙間からラジカルが浸入し、結果としてデバイス面側がエッチングされてしまうこととなる。また、ウェハWをステージ3に直接載置したとしても、ウェハWの自重のみでデバイス面をシールしているため、ステージ3やウェハW自身の歪みからなる微小な隙間からラジカルが浸入してしまい、その結果デバイス面がエッチングされてしまう。
Here, a case where the
そこで、本実施形態においては、図2の拡大図に示すように、リング状のステージ3の表面をニッケルを含む材料で覆う構成とした。ニッケルを含む材料で覆う範囲は、リング状のステージ3表面の広径部3aとテーパ部3bで、ウェハWが直接的に載置される小径部3cにはコーティングを行わない。これは、ウェハWの金属への接触による金属汚染を避けるためで、この部分にはテフロン(登録商標)などによるフッ素樹脂加工を施す。なお、ステージ3の材質は、特に問わないが、アルミにより構成するのが望ましい。また、ニッケルを含む材料の厚さは、特に限定するものではないが、本実施形態では、10〜50ミクロンとしている。
Therefore, in this embodiment, as shown in the enlarged view of FIG. 2, the surface of the ring-
なお、上記のようなステージ3のニッケルを含む材料で覆う部位は、上記のような場合に限定されず、例えばテーパ部3bのみとしても良い。また、テーパ部3bをニッケルを含む材料で覆う場合には、ウェハW近傍まで行えばそれだけ効果は高い。また、図3に示すように、ステージ3上に円周等配位置に分割して設けても良い。この場合、ニッケルを含む材料で覆う面積が小さくなれば、ラジカルの失活度合いも少なくなるので、覆う部分の面積を適宜変更することによりラジカルの失活度合いを調整することもできる。
In addition, the site | part covered with the material containing nickel of the
図4に、図2における形態でステージ3をニッケルで覆った場合と、フッ素樹脂で覆った場合とのウェハWのデバイス面のエッチングレートの比較例を示す。図は、エッチング膜種をSiN(窒化ケイ素)として、ウェハWの端面から中央に向かう距離5mmの地点と3mmの地点におけるデバイス面のエッチングレートの平均と最大値を示したものである。
FIG. 4 shows a comparative example of the etching rate of the device surface of the wafer W when the
これによると、距離5mmの地点では、フッ素樹脂で覆った場合におけるデバイス面のエッチングレートは、平均で0.19nm/min、最大で0.72nm/minであるのに対して、ニッケルで覆った場合には、平均で0.04nm/min、最大で0.12nm/minである。 According to this, at a distance of 5 mm, the etching rate of the device surface when covered with a fluororesin was 0.19 nm / min on average and 0.72 nm / min at the maximum, but covered with nickel In this case, the average is 0.04 nm / min, and the maximum is 0.12 nm / min.
また、距離3mmの地点では、フッ素樹脂で覆った場合では、平均で0.28nm/min、最大で1.32nm/minであるのに対して、ニッケルで覆った場合には、平均で0.06nm/min、最大で0.18nm/minである。 Further, at a distance of 3 mm, the average is 0.28 nm / min and the maximum is 1.32 nm / min when covered with a fluororesin, whereas the average is 0. It is 06 nm / min, and the maximum is 0.18 nm / min.
このように、ステージ3の表面をニッケルで覆うことによって、デバイス面側のエッチング量がかなり低減されることがわかる。
Thus, it can be seen that the etching amount on the device surface side is considerably reduced by covering the surface of the
次に、図5を用いて、本装置におけるステージ3をアルミ無垢、フッ素樹脂であるポリテトラフルオロエチレン(PTFE)、アルマイト及びニッケルで覆った場合のエッチングレートの相違を示す。なお、処理条件は、いずれの場合も、プロセスガスとしてCF4 を400sccm(標準立方センチメートル毎分)、O2 を320sccm、N2 を80sccmとした混合ガスを用い、圧力90Pa(パスカル)、マイクロ波パワー700W(ワット)とした。また、ウェハの直径は300mmである。
Next, FIG. 5 is used to show the difference in etching rate when the
図5に示すように、アルミ無垢、PTFE及びアルマイトによってステージを覆った場合、ウェハWの中央からの距離が145mmを超えるとエッチングレートは急激に上昇する。一方、ニッケルによってステージを覆った場合では、ウェハWの中央からの距離が148mmを超えるまではエッチングレートの変化は緩やかであり、149mmの箇所においても8A/min程度に留まる。 As shown in FIG. 5, when the stage is covered with solid aluminum, PTFE, and anodized, the etching rate rapidly increases when the distance from the center of the wafer W exceeds 145 mm. On the other hand, when the stage is covered with nickel, the change in the etching rate is gentle until the distance from the center of the wafer W exceeds 148 mm, and remains at about 8 A / min even at a position of 149 mm.
このように、ステージ3の表面をニッケルによって覆うことにより、通常ラジカルを失活しやすいと考えられるアルミ無垢やアルマイトよりもさらに失活しやすく、デバイス面側におけるウェハ端部付近のエッチングレートの上昇を抑えることができ、デバイス面側のエッチングを防ぐことができる。
Thus, by covering the surface of the
また、このようなニッケルのラジカルに対する失活特性を用いて、半導体処理装置の処理室を構成する各種部材、すなわち、ガス導入口8、内壁2a、シャワーノズル17、ステージ3、排気口5等をニッケルで覆うことによって、ラジカルを失活させ、処理室内の各部材表面に付着し堆積するとともに微粒子として剥離し、反応室内に飛散してしまうといった不具合を防止することができるようになる。なお、シャワーノズル17のようにラジカルが通過する部材の全面をニッケルで覆うとラジカル失活の度合いが大きくなりすぎるような時は、部分的に被覆することとしてよい。この場合、ニッケルで覆う面積を調整することによりエッチングの均一性やエッチングレートを調整することもできる。
Further, by using such deactivation characteristics of nickel radicals, various members constituting the processing chamber of the semiconductor processing apparatus, that is, the
[他の実施の形態]
なお、本発明は上記実施形態には限定されず、以下に例示するような他の実施形態にも適用が可能である。上記実施形態では、いわゆるケミカルドライエッチング(CDE)型の半導体処理装置について説明したが、本発明のプラズマ処理は、これに限定されることなく、他のプラズマで処理を行う装置にも適用可能である。例えば、図6に示すようなドライエッチングのための、いわゆるダウンフロー型半導体処理装置の処理室内部や、図7に示すようなCVD装置のプラズマ発生室内部にも適用可能である。
[Other embodiments]
In addition, this invention is not limited to the said embodiment, It can apply also to other embodiment which is illustrated below. In the above-described embodiment, a so-called chemical dry etching (CDE) type semiconductor processing apparatus has been described. However, the plasma processing of the present invention is not limited to this, and can be applied to apparatuses that perform processing using other plasmas. is there. For example, the present invention can be applied to a processing chamber inside a so-called downflow type semiconductor processing apparatus for dry etching as shown in FIG. 6 and a plasma generation chamber inside a CVD apparatus as shown in FIG.
また、上記各装置において、ニッケルで覆う部材としては、上記実施形態において示したものに限られず、例えば、ラジカルに接触し得る場所に配置された断熱材、プラズマトラップ、ドーム、電極、サセプタ、チャック、フォーカスリング、リッド又は配管等、上記各装置における公知のあらゆる部材が含まれる。 Further, in each of the above devices, the member covered with nickel is not limited to that shown in the above embodiment, and for example, a heat insulating material, a plasma trap, a dome, an electrode, a susceptor, and a chuck disposed in a place where they can come into contact with radicals Any known member in each of the above devices, such as a focus ring, a lid or a pipe, is included.
また、本実施形態のニッケルを含む材料としては、ニッケル単体のみならず、例えば、各種のニッケル合金、ニッケルとの混合物や組成物を用いることも可能である。 Moreover, as a material containing nickel of this embodiment, it is also possible to use not only nickel alone, but also various nickel alloys, mixtures and compositions with nickel, for example.
また、半導体処理装置を構成する各部材に対して、多孔質めっき処理等によってニッケル又はニッケル合金等を被覆すれば、被覆面の表面積が増しラジカルとの接触面積が増すので、ラジカルの失活をさらに増加させることができるようになる。また、被覆のみならず、例えばニッケル又はニッケル合金等の板状材料と半導体処理装置を構成する各部材に対して、例えば、ネジ止め、溶接、接着等の手段で固着するものとしてもよい。 In addition, if each member constituting the semiconductor processing apparatus is coated with nickel or a nickel alloy by porous plating or the like, the surface area of the coated surface is increased and the contact area with the radical is increased. It can be further increased. Moreover, it is good also as what adheres not only to coating | cover but to plate-shaped materials, such as nickel or a nickel alloy, and each member which comprises a semiconductor processing apparatus, for example by means, such as screwing, welding, adhesion | attachment.
1…真空容器
2…処理室
2a…内壁
3…ステージ
3a…広径部
3b…テーパ部
3c…小径部
4…底板
5…排気口
6…排気管
7…上蓋
8…ガス導入口
9…ガス導入管
10…プラズマ発生室部材
11…封止部材
12…マイクロ波導波管
13…プラズマ発生装置
14…プラズマ発生室
15…マイクロ波発生器
16…ガス貯留室
17…シャワーノズル
18…ガス輸送管
19…ガス流路
20…ガス制御部
W…ウェハ
DESCRIPTION OF SYMBOLS 1 ... Vacuum container 2 ... Processing chamber 2a ...
Claims (2)
処理物の処理を行う半導体処理装置内に設けられ、前記被処理物を載置するステージにお
いて、
前記ステージは、載置面とそれに隣接して設けられた非載置面とを備え、
前記非載置面は前記載置面の上方に位置する傾斜面を有し、かつ前記傾斜面の少なくとも一部は、ニッケルを含む材料で覆われ、
前記載置面は、ニッケルを含む材料で覆われていないことを特徴とするステージ。 In a stage having a vacuum processing chamber, provided in a semiconductor processing apparatus for processing a workpiece by exciting a reaction gas introduced into the processing chamber with plasma, and placing the workpiece,
The stage includes a mounting surface and a non-mounting surface provided adjacent to the mounting surface,
The non-mounting surface has an inclined surface located above the mounting surface, and at least a part of the inclined surface is covered with a material containing nickel,
The stage described above, wherein the mounting surface is not covered with a material containing nickel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173703A JP4773142B2 (en) | 2005-06-14 | 2005-06-14 | Stage and semiconductor processing apparatus having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173703A JP4773142B2 (en) | 2005-06-14 | 2005-06-14 | Stage and semiconductor processing apparatus having the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006351696A JP2006351696A (en) | 2006-12-28 |
JP2006351696A5 JP2006351696A5 (en) | 2008-07-31 |
JP4773142B2 true JP4773142B2 (en) | 2011-09-14 |
Family
ID=37647242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173703A Active JP4773142B2 (en) | 2005-06-14 | 2005-06-14 | Stage and semiconductor processing apparatus having the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4773142B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010004620A1 (en) * | 2008-07-08 | 2010-01-14 | 東京エレクトロン株式会社 | Device and method for removing nitride film |
JP5378902B2 (en) * | 2009-08-04 | 2013-12-25 | 株式会社アルバック | Plasma processing method and plasma processing apparatus for plasma processing apparatus |
KR101586181B1 (en) * | 2013-03-28 | 2016-01-15 | 시바우라 메카트로닉스 가부시끼가이샤 | Carrying stand and plasma processing device |
JP6920309B2 (en) * | 2016-01-13 | 2021-08-18 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | Hydrogen plasma based cleaning process for etching hardware |
US10043674B1 (en) * | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
US10297458B2 (en) * | 2017-08-07 | 2019-05-21 | Applied Materials, Inc. | Process window widening using coated parts in plasma etch processes |
CN113000233B (en) * | 2019-12-18 | 2022-09-02 | 中微半导体设备(上海)股份有限公司 | Plasma reactor and gas nozzle thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106301A (en) * | 1993-09-29 | 1995-04-21 | Shibaura Eng Works Co Ltd | Plasma processing unit |
JP3576828B2 (en) * | 1998-08-31 | 2004-10-13 | 株式会社東芝 | Etching method and substrate processing apparatus |
JP2000299305A (en) * | 1999-04-16 | 2000-10-24 | Toshiba Corp | Plasma treatment system |
JP2000306883A (en) * | 1999-04-19 | 2000-11-02 | Hitachi Ltd | System and method for plasma treatment |
JP2002306957A (en) * | 2001-04-11 | 2002-10-22 | Matsushita Electric Ind Co Ltd | Plasma treating device |
JP4456412B2 (en) * | 2004-05-27 | 2010-04-28 | 株式会社日立製作所 | Plasma processing equipment |
-
2005
- 2005-06-14 JP JP2005173703A patent/JP4773142B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006351696A (en) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7079686B2 (en) | Film formation method and film formation equipment | |
JP4394073B2 (en) | Process gas introduction mechanism and plasma processing apparatus | |
US20210130955A1 (en) | Film forming apparatus and film forming method | |
JP4773142B2 (en) | Stage and semiconductor processing apparatus having the same | |
JP5439771B2 (en) | Deposition equipment | |
JP2003197615A (en) | Plasma treatment apparatus and method for cleaning the same | |
JP2006128485A (en) | Semiconductor processing apparatus | |
US20050279457A1 (en) | Plasma processing apparatus and method, and plasma control unit | |
US20090314435A1 (en) | Plasma processing unit | |
JP3946640B2 (en) | Plasma processing apparatus and plasma processing method | |
TWI755852B (en) | Repulsion mesh and deposition methods | |
US20210142983A1 (en) | Plasma processing apparatus | |
JP2017010993A (en) | Plasma processing method | |
KR20180124773A (en) | Plasma processing apparatus cleaning method | |
JP3326538B2 (en) | Cold wall forming film processing equipment | |
JP6573820B2 (en) | Plasma processing apparatus member and plasma processing apparatus | |
JP2006319042A (en) | Plasma cleaning method and method for forming film | |
JP2006310883A (en) | Plasma processing apparatus and cleaning method thereof | |
JPH0456770A (en) | Method for cleaning plasma cvd device | |
JP5302813B2 (en) | Deposit control cover and plasma processing apparatus | |
JPH0758016A (en) | Film-forming processor | |
JP2006253733A (en) | Plasma processing apparatus and method of cleaning the same | |
JP4754609B2 (en) | Processing apparatus and cleaning method thereof | |
JP2016058536A (en) | Plasma processing apparatus and cleaning method | |
JP3432722B2 (en) | Plasma film forming method and plasma processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110623 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4773142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |