JP4770376B2

JP4770376B2 - Logic setting circuit

Info

Publication number: JP4770376B2
Application number: JP2005291910A
Authority: JP
Inventors: 英男松川
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2005-10-05
Filing date: 2005-10-05
Publication date: 2011-09-14
Anticipated expiration: 2025-10-05
Also published as: JP2007104353A

Description

本発明は、別々のプルアップ抵抗又はプルダウン抵抗にそれぞれ接続された複数の論理設定用スイッチ手段の接続点の電圧を論理回路部に入力する論理設定回路の絶縁不良対策に関するものである。 The present invention relates to an insulation failure countermeasure for a logic setting circuit that inputs voltages at connection points of a plurality of logic setting switch means connected to different pull-up resistors or pull-down resistors to a logic circuit section.

絶縁不良対策に関する先行技術としては、特許文献１がある。図３は、従来の論理設定回路の構成例を示す機能ブロック図である。１は論理設定部であり、複数の論理設定用のスイッチ手段１１，１２，１３，…１ｎよりなる。これらスイッチ手段の一方の端子は共通接続されてグランド電位Ｅに接続されている。これらスイッチ手段の他方の端子は、夫々プルアップ抵抗部２のプルアップ抵抗（抵抗値Ｒ）２１，２２，２３，…２ｎを介して適当な直流電位＋Ｖに接続されている。 As a prior art regarding measures against insulation failure, there is Patent Document 1. FIG. 3 is a functional block diagram showing a configuration example of a conventional logic setting circuit. Reference numeral 1 denotes a logic setting unit, which comprises a plurality of logic setting switch means 11, 12, 13,. One terminal of these switch means is connected in common and connected to the ground potential E. The other terminals of these switch means are connected to an appropriate DC potential + V through pull-up resistors (resistance values R) 21, 22, 23,.

前記各スイッチ手段と各プルアップ抵抗との接続点電圧の信号、Ｖ１，Ｖ２，Ｖ３，…Ｖｎは、論理回路部３に入力され、設定読取回路３１により所定のスレッシュホールド電位と比較されてデジタル信号化される。 Signals of connection points V1, V2, V3,... Vn between the switch means and the pull-up resistors are input to the logic circuit unit 3 and compared with a predetermined threshold potential by the setting reading circuit 31 to be digital. Signaled.

電子回路が実装されるプリント基板では、外気環境（腐食性ガス、結露等）による腐食や、半田工程でのフラックス残渣に発生するクラックが原因となるマイグレーションによる腐食に起因して、端子間の絶縁不良が発生する場合がある。 In printed circuit boards on which electronic circuits are mounted, insulation between terminals is caused by corrosion due to external air environment (corrosive gas, condensation, etc.) or corrosion caused by migration caused by flux residue in the soldering process. Defects may occur.

信頼性を要求される電子機器路では、この絶縁不良に起因する論理誤動作に対して対策する必要がある。電子機器のマイグレーション等の腐食に対する一般的対策としては、
（ａ）耐腐食性の優れた基板材料、マイグレーションの発生を抑止したフラックスの使用。
（ｂ）密閉構造とし、腐食性ガスの進入及び結露を防止する。
の手法が採用されている。 In an electronic equipment path that requires reliability, it is necessary to take measures against a logic malfunction caused by this insulation failure. As a general countermeasure against corrosion such as migration of electronic equipment,
(A) Use of a substrate material having excellent corrosion resistance and a flux that suppresses the occurrence of migration.
(B) Use a sealed structure to prevent the entry and condensation of corrosive gases.
The method is adopted.

特許文献１には、プルアップ抵抗を有する接点入力回路が記載されている。 Patent Document 1 describes a contact input circuit having a pull-up resistor.

特許第２８６３７７５号公報Japanese Patent No. 2863775

従来の論理設定回路では、次のような問題点がある。
（１）前記一般的な対策では、特別な材料の使用、気密性の高い筐体を必要とし、機器の大幅なコストアップの要因となる。 The conventional logic setting circuit has the following problems.
(1) The above-mentioned general measures require the use of special materials and a highly airtight casing, which causes a significant cost increase of the equipment.

（２）このような一般的な対策に代えて、腐食診断回路を設け、絶縁不良による影響が出る前に故障検出して基板を交換する手法もある。しかしながら、従来の論理設定回路は自身に腐食診断機能を備えていないので、新たに高価な診断回路を付加する必要があり、これも大幅なコストアップの要因となる。 (2) In place of such a general countermeasure, there is also a technique in which a corrosion diagnosis circuit is provided to detect a failure and replace the substrate before being affected by an insulation failure. However, since the conventional logic setting circuit itself does not have a corrosion diagnosis function, it is necessary to add a new expensive diagnosis circuit, which also causes a significant cost increase.

本発明は上述した問題点を解決するためになされたものであり、特別の診断回路を付加することなく、絶縁不良を検出することが可能な論理設定回路を実現することを目的としている。 The present invention has been made to solve the above-described problems, and an object thereof is to realize a logic setting circuit capable of detecting an insulation failure without adding a special diagnostic circuit.

このような課題を達成するために、本発明は次の通りの構成になっている。
（１）別々のプルアップ抵抗又はプルダウン抵抗にそれぞれ接続された複数の論理設定用スイッチ手段の接続点の電圧を論理回路部に入力する論理設定回路において、
前記プルアップ抵抗又はプルダウン抵抗を、前記論理設定用スイッチ手段の隣り合う前記接続点間に同一条件で絶縁不良が発生した場合、前記論理回路部において設定される所定のスレッシュホールド電圧を基準とする前記論理設定用スイッチ手段の論理入力値が１ビット変化するように、互いに異なる抵抗値としたことを特徴とする論理設定回路。
In order to achieve such a subject, the present invention has the following configuration.
(1) In a logic setting circuit for inputting voltages at connection points of a plurality of logic setting switch means connected to separate pull-up resistors or pull-down resistors to a logic circuit unit,
When an insulation failure occurs between the connection points adjacent to the logic setting switch means in the pull-up resistor or the pull-down resistor under the same condition, a predetermined threshold voltage set in the logic circuit unit is used as a reference. The logic setting circuit is characterized in that different resistance values are used so that the logic input value of the logic setting switch means changes by 1 bit .

（２）前記論理回路部は、前記１ビットの変化をパリティーエラーとして検出する故障検出回路を備えることを特徴とする（１）に記載の論理設定回路。
( 2 ) The logic setting circuit according to ( 1) , wherein the logic circuit section includes a failure detection circuit that detects the change of the 1 bit as a parity error.

（３）前記プルアップ又はプルダウン抵抗は、前記論理回路部内に形成されていることを特徴とする（１）又は（２）に記載の論理設定回路。
( 3 ) The logic setting circuit according to (1) or (2), wherein the pull-up or pull-down resistor is formed in the logic circuit section.

（４）前記プルアップ又はプルダウン抵抗は、同一抵抗値の抵抗を組み合わせて形成されていることを特徴とする（１）乃至（３）のいずれかに記載の論理設定回路。

( 4 ) The logic setting circuit according to any one of (1) to ( 3) , wherein the pull-up or pull-down resistors are formed by combining resistors having the same resistance value.

以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）腐食による絶縁不良の影響を事前に警報できるので、特別な材料の使用、気密性の高い筐体等の、機器の大幅なコストアップの要因となる一般的な腐食対策を必要としない。 As is apparent from the above description, the present invention has the following effects.
(1) Since the effect of insulation failure due to corrosion can be warned in advance, the use of special materials and a highly airtight casing, etc., do not require general countermeasures against corrosion that cause significant cost increases for equipment. .

（２）論理設定回路自身が備えるプルアップ抵抗又はプルダウン抵抗の抵抗値を工夫することで、コストアップの要因となる高価な診断回路を付加することなく、絶縁不良の診断機能を実現できる。 (2) By devising the resistance value of the pull-up resistor or pull-down resistor included in the logic setting circuit itself, it is possible to realize a diagnosis function for insulation failure without adding an expensive diagnostic circuit that causes an increase in cost.

以下、本発明を図面により詳細に説明する。図１は、本発明を適用した論理設定回路の実施形態を示す機能ブロック図である。図３で説明した従来回路と同一要素には同一符号を付して説明を省略する。以下、本発明の特徴部につき説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a functional block diagram showing an embodiment of a logic setting circuit to which the present invention is applied. The same elements as those of the conventional circuit described with reference to FIG. Hereinafter, the characteristic part of the present invention will be described.

図１において、２００は本発明が適用されたプルアップ抵抗部である。２０１，２０２，２０３，…２０ｎは、夫々スイッチ手段１１，１２，１３，…１ｎに接続されるプルアップ抵抗である。本発明の特徴は、これらプルアップ抵抗の抵抗値Ｒ１，Ｒ２，Ｒ３，…Ｒｎを、Ｒ１≠Ｒ２≠Ｒ３≠…Ｒｎと、互いに異なる値に選定した点にある。 In FIG. 1, reference numeral 200 denotes a pull-up resistor unit to which the present invention is applied. 201n, 202, 203,... 20n are pull-up resistors connected to the switching means 11, 12, 13,. The feature of the present invention is that the resistance values R1, R2, R3,... Rn of these pull-up resistors are selected to be different from each other such that R1 ≠ R2 ≠ R3 ≠ ... Rn.

各プルアップ抵抗の抵抗値をこのように選定することにより、プルアップ抵抗と接続される設定用スイッチ手段の隣り合う接続点間に同一条件で絶縁不良が発生した場合、論理回路部において設定される所定のスレッシュホールド電圧を基準とする論理入力値が１ビット変化することを利用する。 By selecting the resistance value of each pull-up resistor in this way, if an insulation failure occurs under the same conditions between adjacent connection points of the setting switch means connected to the pull-up resistor, it is set in the logic circuit section. The fact that the logical input value with reference to a predetermined threshold voltage changes by 1 bit is used.

３００は本発明が適用された論理回路部であり、従来回路部と同じ設定読取回路３０１に追加して、故障検出回路３０２を備える。この故障検出回路３０２は、前記１ビットの変化をパリティーエラーとして絶縁不良を故障検出する。 Reference numeral 300 denotes a logic circuit unit to which the present invention is applied, and includes a failure detection circuit 302 in addition to the same setting reading circuit 301 as the conventional circuit unit. The failure detection circuit 302 detects an insulation failure by using the change of 1 bit as a parity error.

図２は、絶縁不良による故障検出の具体的例を説明する実施形態を示す機能ブロック図である。この例では、簡単のためにスイッチ手段は１１，１２，１３で３ビットの設定をし、プルアップ抵抗はＲ１，Ｒ２，Ｒ３の３個の場合を示している。これらプルアップ抵抗は、Ｒ１≠Ｒ２≠Ｒ３に選定されている。 FIG. 2 is a functional block diagram showing an embodiment for explaining a specific example of failure detection due to insulation failure. In this example, for simplification, the switch means is set to 3 bits at 11, 12, and 13 and the pull-up resistors are three cases of R1, R2, and R3. These pull-up resistors are selected such that R1 ≠ R2 ≠ R3.

４０１及び４０２は、絶縁不良を表す等価抵抗であり、４０１は信号Ｖ１と信号Ｖ２間に、４０２は信号Ｖ２と信号Ｖ３間に接続され、同一条件で絶縁不良が発生していることを想定してその抵抗値をＲｘで示している。 401 and 402 are equivalent resistances representing insulation failure, 401 is connected between signal V1 and signal V2, 402 is connected between signal V2 and signal V3, and it is assumed that insulation failure has occurred under the same conditions. The resistance value is indicated by Rx.

ここで、論理設定部１のスイッチ手段による設定状態を、１：０：１に、直流電位＋Ｖを３．３Ｖにした場合を想定する。従来は、プルアップ抵抗は同じ抵抗値であり、例えばＲ１＝Ｒ２＝Ｒ３＝２ｋΩであったとする。マイグレーション等による絶縁不良により、信号Ｖ１−信号Ｖ２間および信号Ｖ２−信号Ｖ３間のインピーダンスが低下し、等価抵抗Ｒｘ=１ｋΩで短絡されたとする。 Here, it is assumed that the setting state by the switch means of the logic setting unit 1 is 1: 0: 1 and the DC potential + V is 3.3V. Conventionally, it is assumed that the pull-up resistors have the same resistance value, for example, R1 = R2 = R3 = 2 kΩ. It is assumed that the impedance between the signal V1 and the signal V2 and between the signal V2 and the signal V3 is lowered due to an insulation failure due to migration or the like, and is short-circuited with an equivalent resistance Rx = 1 kΩ.

信号Ｖ２の電位は、０Ｖである。従来回路では、信号Ｖ１の電位は、Ｒ１（２ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．１Ｖとなる。同様に、信号Ｖ３の電位もＲ３（２ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．１Ｖとなる。 The potential of the signal V2 is 0V. In the conventional circuit, the potential of the signal V1 is 1.1 V because it is divided by R1 (2 kΩ) and Rx (1 kΩ). Similarly, the potential of the signal V3 is 1.1 V because it is divided by R3 (2 kΩ) and Rx (1 kΩ).

論理回路部３００内において設定されるスレッシュホールド電圧を１．５Ｖとすると、論理回路部は、正しい論理値Ｖ１：Ｖ２：Ｖ３＝１：０：１に対して、Ｖ１：Ｖ２：Ｖ３＝０：０：０と読み取る。 When the threshold voltage set in the logic circuit unit 300 is 1.5 V, the logic circuit unit has a correct logic value V1: V2: V3 = 1: 0: 1, whereas V1: V2: V3 = 0: Read as 0: 0.

この論理値変化を、広く使用されているパリティチェック手法による故障検出回路３０２により検出する場合、パリティチェックでは、１ビット故障は検出できるが、２ビット故障は検出できない。即ち、プルアップ抵抗を全て同じ抵抗値とする従来回路では、パリティチェック手法による故障検出はできない。 When this logical value change is detected by the failure detection circuit 302 using a widely used parity check technique, the parity check can detect a 1-bit failure but cannot detect a 2-bit failure. That is, in the conventional circuit in which all the pull-up resistors have the same resistance value, failure detection by the parity check method cannot be performed.

そこで、本発明では、隣接するプルアップ抵抗の抵抗値を変え、例えばＲ１＝１kΩ、Ｒ２＝２kΩ、Ｒ３＝３kΩとする。マイグレーション等による絶縁不良により、信号Ｖ１−信号Ｖ２間および信号Ｖ２−信号Ｖ３間のインピーダンスが低下し、Ｒｘ=１ｋΩで接続されたとする。 Therefore, in the present invention, the resistance values of adjacent pull-up resistors are changed, for example, R1 = 1 kΩ, R2 = 2 kΩ, and R3 = 3 kΩ. It is assumed that the impedance between the signal V1 and the signal V2 and between the signal V2 and the signal V3 is lowered due to insulation failure due to migration or the like, and the connection is made at Rx = 1 kΩ.

信号Ｖ１の電位は、Ｒ１（１ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．６５Ｖとなる。同様に、信号Ｖ３の電位もＲ３（３ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、０．８２５Ｖとなる。 The potential of the signal V1 is 1.65 V because it is divided by R1 (1 kΩ) and Rx (1 kΩ). Similarly, since the potential of the signal V3 is also divided by R3 (3 kΩ) and Rx (1 kΩ), it becomes 0.825 V.

論理回路部３００内において設定されるスレッシュホールド電圧を１．５Ｖとすると、論理回路部は、正しい論理値Ｖ１：Ｖ２：Ｖ３＝１：０：１に対して、Ｖ１：Ｖ２：Ｖ３＝１：０：０と読み取る。 Assuming that the threshold voltage set in the logic circuit unit 300 is 1.5 V, the logic circuit unit has a correct logic value V1: V2: V3 = 1: 0: 1, whereas V1: V2: V3 = 1: Read as 0: 0.

この論理値変化を、パリティチェック手法を用いた故障検出回路３０２により検出する場合、正しい論理値に対して１ビット変化しているので、パリティーエラーとして故障検出することが可能となる。 When this logical value change is detected by the failure detection circuit 302 using the parity check method, since 1 bit is changed with respect to the correct logical value, it is possible to detect a failure as a parity error.

以上説明した実施形態では、プルアップ抵抗を論理部回路部３００の外部回路に記述したが、ＡＳＩＣのような論理回路部の中に値の異なるプルアップ抵抗群を具備した形態でも良い。値の異なる抵抗を実現する場合、同じ値の複数の抵抗を並列または直列に接続した形態であってもよい。 In the embodiment described above, the pull-up resistor is described in the external circuit of the logic unit circuit unit 300. However, the logic circuit unit such as an ASIC may include a group of pull-up resistors having different values. When realizing resistors having different values, a plurality of resistors having the same value may be connected in parallel or in series.

実施形態では、設定スイッチ手段の共通接続点をグランド電位Ｅに接続とし、抵抗群を直流電位＋Ｖに接続するプルアップの形態を示したが、設定スイッチ手段の共通接続点を直流電位＋Ｖに接続し、抵抗群をグランド電位Ｅに接続するプルダウンの形態であってもよい。 In the embodiment, the pull-up form is shown in which the common connection point of the setting switch means is connected to the ground potential E, and the resistor group is connected to the DC potential + V. However, the common connection point of the setting switch means is connected to the DC potential + V. However, a pull-down configuration in which the resistor group is connected to the ground potential E may be used.

実施形態では、論理設定を行う設定スイッチ手段を機械的な接点の形態で示しているが、半導体で実現される電子的なスイッチ手段であってもよい。 In the embodiment, the setting switch means for performing the logic setting is shown in the form of a mechanical contact, but it may be an electronic switch means realized by a semiconductor.

本発明を適用した論理設定回路の実施形態を示す機能ブロック図である。It is a functional block diagram showing an embodiment of a logic setting circuit to which the present invention is applied. 絶縁不良による故障検出の具体的例を説明する実施形態を示す機能ブロック図である。It is a functional block diagram which shows embodiment which demonstrates the specific example of the failure detection by an insulation failure. 従来の論理設定回路の構成例を示す機能ブロック図である。It is a functional block diagram which shows the structural example of the conventional logic setting circuit.

Explanation of symbols

１論理設定部
１１，１２，１３，…１ｎスイッチ手段
２００プルアップ抵抗部
２０１，２０２，２０３，…２０ｎプルアップ抵抗
３００論理回路部
３０１設定読取回路
３０２故障検出回路

DESCRIPTION OF SYMBOLS 1 Logic setting part 11, 12, 13, ... 1n Switch means 200 Pull-up resistance part 201,202,203, ... 20n Pull-up resistance 300 Logic circuit part 301 Setting reading circuit 302 Failure detection circuit

Claims

In the logic setting circuit for inputting the voltages at the connection points of a plurality of logic setting switch means connected to different pull-up resistors or pull-down resistors to the logic circuit section,
When an insulation failure occurs between the connection points adjacent to the logic setting switch means in the pull-up resistor or the pull-down resistor under the same condition, a predetermined threshold voltage set in the logic circuit unit is used as a reference. The logic setting circuit is characterized in that different resistance values are used so that the logic input value of the logic setting switch means changes by 1 bit .

The logic setting circuit according to claim 1 , wherein the logic circuit unit includes a failure detection circuit that detects a change in the 1 bit as a parity error.

The pull-up or pull-down resistor, logic setting circuit according to claim 1 or 2, characterized in that it is formed in the logic circuit portion.

The pull-up or pull-down resistor, logic setting circuit according to any one of claims 1 to 3, characterized in that it is formed by combining a resistor of the same resistance value.