JP4763386B2 - Ｍｉｍｏフェージングシミュレータ - Google Patents

Description

本発明は、MIMOフェージングシミュレータに関するものである。

無線通信において、複数の送受信アンテナを用いて信号伝送を行うMIMO(マルチインプット・マルチアウトプット)が注目されている。MIMOでは、複数の送信アンテナ間で相関のない信号を送信することで信号の空間多重を行い、また、複数の受信アンテナを用いて受信機においてそれらを分離することで高い伝送レートを実現できる。また、時空間符号化によって送信アンテナ間で相関のある信号を送信し、ダイバーシチ利得を向上させることで高信頼な伝送を実現することもできる。

MIMOにおける様々な伝送方式を評価するためには、無線伝搬環境をモデル化したチャネルモデルが必要となる。IEEE802.11nによる無線LANの標準化においてもMIMO化の検討が行われており、伝送方式を評価するためのチャネルモデルがすでに非特許文献１で提案されている。

MIMO伝送方式を評価する方法としては、まず、チャネルモデルに基づいて計算機シミュレーションを行う。次に、送信機と受信機の試作を行い、実際にRF信号またはIF信号により室内伝送実験系において評価を行う。その際、実際の伝搬路を模擬するのがフェージングシミュレータである。すなわち、フェージングシミュレータは、RF、或いはIFアナログ入出力でチャネルモデルを実現したものである。MIMO用のフェージングシミュレータも非特許文献１に記載されているチャネルモデルに基づいて作成することができるが、いくつかの問題点が考えられる。

まず、MIMOフェージングシミュレータでは、MIMOに伴ってアナログ入力回路（ダウンコンバータ）及びアナログ出力回路（アップコンバータ）が複数となるため、それらの回路特性のばらつきや回路による歪により設定した通りのチャネルモデルを実現することができない。さらに、MIMOフェージングシミュレータにより歪が増えてしまうので、出力SNRが低下するなどの問題がある。非特許文献１ではこれらの解決法を明示していない。

また、非特許文献１ではオムニアンテナのみを想定しているが、実際には様々なアンテナの使用が考えられるので、非特許文献１に基づいたMIMOフェージングシミュレータではこれらのアンテナに対応できないという問題がある。

これらの問題を解決した高精度なMIMOフェージングシミュレータは今まで提案されていない。
V. Erceg他、「TGn Channel Models」IEEE 802.11-03/940r4、2004年5月。

従来のMIMOフェージングシミュレータでは、以下のような問題点がある。
１．複数のアナログ入出力回路における回路特性のばらつきや回路による歪により設定した通りのチャネルモデルを実現できない。
２．アンテナ指向性及び素子間結合係数を考慮に入れることができないので、オムニアンテナ以外のアンテナを使用した場合のMIMOチャネルを高精度に実現できない。
以上の点を考慮すると、アナログ入出力回路における回路特性のばらつきや回路による歪を補償でき、アンテナ指向性及び素子間結合係数を考慮に入れてチャネル係数を生成できるMIMOフェージングシミュレータは存在しない。

本発明は、このような課題に鑑みてなされたものであり、複数のRF、或いはIFのアナログ入出力回路、すなわち、ダウンコンバータ及びアップコンバータにおける回路特性のばらつきや回路による歪を校正でき、さらに、アンテナ指向性及び素子間結合係数を用いてMIMOチャネルの相関係数を導出して、それを用いてチャネル係数を生成することができる高精度なMIMOフェージングシミュレータを提供することを目的とする。

本発明によれば、Ｍ個の入力端子とＮ個の出力端子を有し、Ｍ個の送信アンテナとＮ個の受信アンテナ間の伝送路特性をシミュレートするMIMOフェージングシミュレータは、
上記Ｍ個の入力端子からの入力信号を複素ベースバンド入力信号に変換するＭ個のダウンコンバータと、Ｍは正の整数であり、
上記複素ベースバンド入力信号に対し、上記ダウンコンバータが生成した歪の補償を行って校正後入力信号として出力するＭ個の入力校正回路と、
上記Ｍ個の入力校正回路からの上記校正後入力信号が与えられ、Ｍ入力−Ｎ出力間にＭＮ個のチャネルをそれぞれＪタップの有限インパルス応答フィルタ、以下FIRフィルタと呼ぶ、で形成するチャネル形成回路と、Ｎ、Ｊは正の整数であり、
ＭＮ個の上記FIRフィルタにそれぞれのチャネルの特性をシミュレートするＪ個のチャネル係数を与えるチャネル係数生成器と、
上記チャネル形成回路のＮ個の出力が与えられ、それぞれ歪補償を行って複素ベースバンド信号である校正後出力信号として出力するＮ個の出力校正回路と、
上記Ｎ個の出力校正回路の校正後出力信号をそれぞれアップコンバートして上記Ｎ個の出力端子に出力するＮ個のアップコンバータ、
とを含み、上記チャネル係数生成器は、上記Ｍ個の送信アンテナとＮ個の受信アンテナのアンテナ指向性および素子間結合係数を含んだアンテナ・空間相関係数に基づいてそれぞれ上記Ｊ個のチャネル係数を生成して上記ＭＮ個のFIRフィルタに対し設定し、上記Ｎ個の出力校正回路は上記チャネル形成回路のＮ個の出力に対し、上記Ｎ個のアップコンバータが生成する歪をそれぞれ補償するよう処理を行って上記校正後出力信号を生成し、
上記チャネル係数生成器は、
複素ガウス乱数を生成するMNJ個の複素ガウス乱数生成器と、
上記複素ガウス乱数に対し設定したドップラースペクトルと成るように重み付け係数を畳み込み演算するMNJ個のドップラーフィルタと、
上記アンテナ指向性及び上記素子間結合係数を用いてアンテナ・空間相関係数を生成して出力するアンテナ・空間相関係数生成器と、
上記ドップラーチャネル係数に上記アンテナ・空間相関係数を乗算して相関チャネル係数を生成するJ個のアンテナ・空間相関係数乗算器と、
上記相関チャネル係数に対し、設定した電力遅延プロファイルに基づいてパス振幅を乗算するMNJ個のパス電力乗算器と、
上記パス電力乗算器の出力に設定した見通し成分と蛍光灯によるチャネル変動成分を加算するMNJ個の見通し成分加算器および蛍光灯加算器と、
その加算結果に伝搬及びシャドウィングによる減衰係数を乗算して乗算結果を補間前チャネル係数として出力するMNJ個のパスロス乗算器と、
上記補間前チャネル係数に対して補間を行ってMN組の上記Ｊ個のチャネル係数を出力するMNJ個の補間器と、
を含むように構成されている。

この発明のMIMOフェージングシミュレータによれば、入力校正回路、或いは出力校正回路を用いることで、M個のダウンコンバータ、或いはN個のアップコンバータ間の回路特性のばらつきを補償でき、さらに、アンテナ指向性に基づいてMIMOチャネルの相関係数を導出して、それを用いてチャネル係数を生成することで、実環境に近いフェージング伝送路を模擬できる。

以下、本発明を実施するための最良の形態について図面を参照して説明する。

まず、MIMOフェージングシミュレータに係るこの発明を実施するための最良の形態について説明する。MIMOフェージングシミュレータの構成を図１に示す。この発明のMIMOフェージングシミュレータは、送信側のＭ個のアンテナ（図示せず）と受信側のＮ個のアンテナ（図示せず）との間に形成されるＭ×Ｎチャネルの伝送路をシミュレートする。Ｍ，Ｎは１以上の整数である。従って、Ｍ個の入力端子１₁〜１_Mは送信側のＭ個の送信アンテナに対応し、出力端子１５₁〜１５_Nは受信側のＮ個の受信アンテナに対応する。
図１に示されるように、本発明に係るMIMOフェージングシミュレータは、M個の入力端子１₁〜１_Mに接続されたM個のダウンコンバータ２₁〜２_Mと、M個のアナログ・ディジタル変換器（以下、ADCと呼ぶ）３₁〜３_Mと、M個の入力校正回路４₁〜４_Mと、チャネル形成回路５と、チャネル係数生成器７と、 N個の加算器８₁〜８_Nと、N個の雑音生成器９₁〜９_Nと、N個の出力校正回路１０₁〜１０_Nと、N個のディジタル・アナログ変換器（以下、DACと呼ぶ）１１₁〜１１_Nと、N個のアップコンバータ１２₁〜１２_Nと、Ｎ個の出力端子１５₁〜１５_Nに接続されたＮ個の可変減衰器１３₁〜１３_Nから構成される。
チャネル形成回路５はＭ入力−Ｎ出力間にＭＮ個のチャネルを形成する回路であり、各入力端子１_m(m=1, 2, …, M)に対応して設けられたＮ個のチャネルの伝送特性を規定するＮ個のFIRフィルタ５_m1〜５_mNと、各出力端子１５_n(n=1, 2, …, N)に対応して設けられたＭ入力加算器６_nとから構成されている。

MIMOフェージングシミュレータは、入力端子１₁〜１_Mから入力されたRF、或いはIFのアナログ入力信号に対して、ダウンコンバータ２₁〜２_Mを用いて周波数変換及び直交復調を行って複素ベースバンド入力信号に変換し、さらに、ADC３₁〜３_Mを用いてサンプリングすることでディジタル信号である入力信号に変換する。

各入力校正回路４₁〜４_Mは同様の構成であり、図２に入力校正回路４_mを示すように入力歪補償回路４Ａと歪学習回路４Ｂとから構成され、後述するように入力信号に対して歪補償を行い、校正後入力信号を出力する。各入力校正回路４_mからの校正後入力信号はチャネル形成回路５内のＮ個のチャネルをシミュレートするＮ個のFIRフィルタ５_m1〜５_mNに分配され、それぞれチャネル係数生成器７により設定された伝送路特性の影響が与えられる。各入力端子１_mに対応するＮ個のFIRフィルタ５_m1〜５_mNのうちのｎ番目のFIRフィルタ５_mnの出力が出力端子１５_nに対応するＭ入力加算器６_nに与えられ、従って、各Ｍ入力加算器６_nはＭ個のFIRフィルタ５_1n〜５_Mnの出力を加算する。

受信側のｎ番目の受信アンテナに対応するＭ入力加算器６_nの出力は加算器８_nで雑音生成器９_nから与えられた雑音が加算され、加算結果は出力校正回路１０_nに与えられる。各出力校正回路１０_nは、図３に示すように出力歪補償回路１０Ａと、トレーニング信号生成回路１０Ｂと、信号選択スイッチ１０Ｃとから構成され、後述するように出力校正回路１０_nの入力信号に対しアップコンバータ１２_nが生成する歪を補償する校正後出力信号を生成する。DAC１１_nは、校正後出力信号をアナログ信号である複素ベースバンド出力信号に変換する。アップコンバータ１２_nは、複素ベースバンド出力信号を直交変調及び周波数変換によりRF、或いはIFに変換し、更に、可変減衰器１３_nは後述するチャネル係数生成器７のパスロス乗算器により設定するパスロスに合わせて出力信号レベルが最適なダイナミックレンジとなるようアップコンバータ１２_nの出力を減衰させ、出力端子１５_nよりアナログ出力信号を出力する。N個の校正後出力信号に対してそれぞれこれらの処理が行われる。

以下、より詳細に主要部の説明を行う。
入力校正回路４_m(m=1, 2, …, M)の構成を図２に示す。入力校正回路４_mは、歪補償回路４Ａと歪学習回路４Ｂから構成される。ｍ番目のダウンコンバータ２_mの入力信号をs^t _mとし、ダウンコンバータ２_mのDCオフセットを表す2次元のベクトルをa^d _mとし、IQインバランスおよびチャネル間偏差を表す２行２列の行列をD_mとすると、ダウコンバータ２_mの出力、従ってADC３_mの出力s^bb _mは次式で表される。

歪学習回路４Ｂでは、以下の３つのステップによりダウンコンバータ２_mのDCオフセットを表す2次元のベクトルa^d _mとIQインバランスおよびチャネル間偏差を表す２行２列の行列D_mを求める。
(a) 第１のステップとして基準信号発生器（図示せず）を入力端子１_mに接続する。
(b) 第２のステップとして基準信号発生器の出力をオフにした状態、即ちs^t _m=0の状態でADC３_mの出力信号

を観測し、式(1) におけるDCオフセットを表すベクトルa^d _mを推定する。

(c) 第３のステップとして基準信号発生器より予め決められた校正用のトレーニング信号

を入力してADC３_mの出力s^bb _mを測定し、式(1) によりIQインバランスおよびチャネル間偏差を表す行列D_mを推定する。
入力歪補償回路４Ａでは以下の式(3) によりADC３_mの出力信号s^bb _mに対してDCオフセットとIQインバランスおよびチャネル間偏差D_mの補償を行い、校正後入力信号

を出力する。
ここでは基準信号発生器を入力端子１_mに接続したが、図３に示した出力校正回路１０_nのトレーニング信号生成回路１０Ｂにおいて出力歪補償を行ったトレーニング信号を生成し、信号選択スイッチ１０Ｃをトレーニング信号生成回路１０Ｂ側に切り替え、出力端子１５_nを入力端子１_mに結線することによっても同様の校正を行うことができる。

チャネル係数生成器７は、チャネル係数を生成して出力する。チャネル係数生成器７の詳細について後述する。チャネル形成回路５のJタップFIRフィルタ５_mnは、m(m=1, 2, …, M)番目の入力端子１_mから入力された信号に対してチャネル係数を畳み込み、n(n=1, 2, …, N)番目の出力端子１５_nに出力する。さらに、このFIRフィルタ５_mn用のチャネル係数をh_mn,j(t_k)(j=1, 2, …, J)とする。ここで、t_kはサンプリング時刻であり、サンプリング間隔Δtの整数倍である。FIRフィルタ５_mnは、m番目の入力校正回路４の出力である校正後入力信号s_m(t_k)を入力し、重み付け係数としてチャネル係数h_mn,j(t_k)を用いて、チャネル信号s_mn(t_k)を生成する。このとき、チャネル信号s_mn(t_k)は

となる。さらに、M入力加算器６_nは、s_mn(t_k)をmに関してM個加算してn番目の出力端子１５_nから出力されるチャネル受信信号y_n(t_k)を生成する。チャネル受信信号y_n(t_k)は

となる。

雑音生成器９_nは、雑音として平均が0で、分散が設定値となる複素ガウス乱数w_n(t_k)を生成する。さらに、加算器８_nは、チャネル受信信号y_n(t_k)と、雑音w_n(t_k)とを加算して出力信号
r_n(t_k)=y_n(t_k)+w_n(t_k) (6)
を出力する。

出力校正回路１０_nは、図３に示したように出力歪補償回路１０Ａと、トレーニング信号生成回路１０Ｂと、信号選択スイッチ１０Ｃから構成され、出力信号に対して歪補償を行い、校正後出力信号を出力する。n番目のアップコンバータ１２_nのDCオフセットを表す2次元ベクトルをa^u _nとし、IQインバランスおよびチャネル間偏差を表す２行２列の行列をM_nとし、トレーニング信号生成回路１０Ｂが生成するトレーニング信号をr^t _nとし、アップコンバータ１２_nの出力信号をs_nとすると、出力信号s_nは
s_n=M_nr^t _n+M_na^u _n (7)
と表される。そこで、歪学習を行う場合は、入力校正回路４_mの歪学習回路４Ｂを使って、以下の４つのステップによりアップコンバータ１２_nのM_nとa^u _nを求める。

(a) 第１のステップとして、信号選択スイッチ１０Ｃをトレーニング信号生成回路１０Ｂ側に切り替え、出力端子１５_nを入力端子１_mに結線する。
(b) 第２のステップとしてトレーニング信号生成回路１０Ｂの出力をオフにした状態、即ちr^t _n=0の状態で、歪学習回路４Ｂにより校正後入力信号s_mを観測する。ダウンコンバータ２_mの歪は入力歪補償回路４Ａにより補償されているのでs_m=s_nである。従って、式(7)によりDCオフセットを表すベクトルa^u _nとIQインバランスおよびチャネル間偏差を表す行列M_nの積を推定することができる。

(c) 第３のステップとしてトレーニング信号生成回路１０Ｂにより予め決められた校正用のトレーニング信号

を出力し、その状態で歪学習回路４Ｂにより校正後入力信号s_mを観測して式(7) によりIQインバランスおよびチャネル間偏差を表す行列M_nを推定する。
(d) 第４のステップとして、第２のステップで推定したM_na^u _nと第３のステップで推定したM_nからDCオフセットを表すベクトルa^u _nを求める。得られたM_nとa^u _nは出力校正回路１０_nの出力歪補償回路１０Ａに与えられる。
出力歪補償回路１０Ａでは以下の式(9) により加算器８_nの出力信号ベクトル

に対してDCオフセットとIQインバランスおよびチャネル間偏差の補償を行い、校正後出力信号

を出力する。

ここでは出力端子１５_nを入力端子１_mに結線し、歪学習回路４ＢでDCオフセットとIQインバランスおよびチャネル間偏差を学習したが、出力端子１５_nに信号解析器を接続して信号の解析を行うことによっても同様の校正を行うことができる。

以上のことから、本発明を実施するための最良の形態によれば、入力校正回路及び出力校正回路を用いることで、M個のダウンコンバータ及びN個のアップコンバータ間のIQインバランス及びDCオフセット等による歪や回路特性のばらつきを補償でき、設定した通りの高精度なMIMOチャネルを実現できる。

次に、チャネル係数生成器７の構成例を図４に示す。図４に示すように、本発明に係るチャネル係数生成器７は、第１〜第Ｊパス成分生成器14₁〜14_Jとアンテナ空間相関係数生成器１４Ｋとから構成されている。Ｊは１以上の整数である。第１パス成分生成器１４₁は、 MN個の複素ガウス乱数生成器14A₁〜14A_MNと、MN個のドップラーフィルタ14B₁〜14B_MNと、アンテナ・空間相関係数乗算器１４Ｃと、MN個のパス電力乗算器14D₁〜14D_MNと、MN個の見通し成分加算器14E₁〜14E_MNと、MN個の蛍光灯成分加算器14F₁〜14F_MNと、MN個のパスロス乗算器14G₁〜14G_MNと、MN個の補間器14H₁〜14H_MNとから構成されている。他のパス成分生成器１４₂〜１４_Jも同様の構成である。

各パス成分生成器１４_jは、複素ガウス乱数生成器14A₁〜14A_MNを用いて複素ガウス乱数を生成し、さらに、ドップラーフィルタ14B₁〜14B_MNを用いて設定したドップラースペクトラムとなるようにフィルタ処理を行う。この処理はFIRフィルタ、或いは、無限インパルス応答(IIR)フィルタにより複素ガウス乱数に対して重み付け係数を畳み込むことで実現される。チャネルが生成される時刻t_hにおいて、MN個の複素ガウス乱数生成器14A₁〜14A_MNとドップラーフィルタ14B₁〜14B_MNが、それぞれこれらの処理を行う。各複素ガウス乱数生成器14A₁〜14A_MNは、互いに独立な乱数を発生させる。

アンテナ・空間相関係数生成器１４Ｋは、Ｍ個の送信アンテナとＮ個の受信アンテナに対し予め決めたアンテナ指向性及び電力角度スペクトラムを用いて、MN行MN列のアンテナ・空間相関係数行列Rを生成する。アンテナ指向性を含めた送信のM次元アレー応答ベクトルをa_t(φ_t)、受信のN次元アレー応答ベクトルをa_r(φ_r)とする。ただし、φ_tとφ_rは、送信アンテナからの放射方向と受信アンテナへの到来方向である。このとき、アンテナ指向性を考慮した送信のM行M列のアンテナ・空間相関係数行列R_tと受信のN行N列のアンテナ・空間相関係数行列R_rは、放射方向の電力角度スペクトラムP_t(φ_t)と到来方向の電力角度スペクトラムP_r(φ_r)を用いて、

となる。さらに、送信と受信アンテナの素子間結合を表す係数行列をそれぞれM行M列のQ_t、N行N列のQ_rとすると、アンテナ・空間相関係数行列Rは、

となり、アンテナ指向性、電力角度スペクトラム、素子間結合、アレイ応答ベクトルを設定することで、アンテナ・空間相関係数を計算できる。Rは、パス毎に電力角度スペクトラムを設定することで、パス毎に異なったものを生成することも可能である。

第jパス成分生成器１４_jにおけるアンテナ・空間相関係数乗算器１４Ｃは、ドップラーチャネル係数u_mn,j(t_h)にアンテナ・空間相関係数を乗算し、相関チャネル係数g_mn,j(t_h)を生成する。いま、ドップラーチャネル係数を要素に持つMN次元のドップラーチャネル係数ベクトルをu_j(t_h)とすると、相関チャネル係数を要素に持つMN次元の相関チャネル係数ベクトルg_j(t_h)は、アンテナ・空間相関係数生成器１４Ｋの出力Rを用いて

となる。

パス電力乗算器14D_mn,j、見通し成分加算器14E_mn,j、蛍光灯加算器14F_mn,j、パスロス乗算器14G_mn,jは、相関チャネル係数g_mn,j(t_h)に対して、設定した電力遅延プロファイルに基づいて相関チャネル係数にパス振幅を乗算し、見通し成分及び蛍光灯によるチャネル変動成分を加算し、さらに、伝搬及びシャドウィングによる減衰係数を乗算して、補間前チャネル係数h_mn,j(t_h)を生成する。その際、減衰係数は設定したい減衰量を可変減衰器１５_nでも実現することを考慮して量子化雑音が大きくならないように最適に調整する。

補間器14H_mn,jは、時刻t_hに生成される補間前チャネル係数h_mn,j(t_h)に対して補間を行って、サンプリング時刻t_kのチャネル係数h_mn,j(t_k)を生成する。

以上のことから、本発明を実施するための最良の形態によれば、チャネル係数生成器においてアンテナ指向性及び電力角度スペクトラムに基づいたアンテナ・空間相関係数を用いてチャネル係数を生成することで、アンテナ指向性を考慮に入れたMIMOチャネルのフェージング伝送路を模擬できる。

図５はMIMOフェージングシミュレータに係る他の実施例を示す。図５の構成は、図１の構成において各入力校正回路４_mとFIRフィルタ５_m1〜５_mNとの間に歪付加回路１６_mが挿入されている点を除けば図１の構成と同じなので重複説明は省略する。入力校正回路４_m及び出力校正回路１０_nによって、ダウンコンバータ２_m及びアップコンバータ１２_nによる歪は補償されるため、MIMOフェージングシミュレータを通すことで歪が増えることはない。しかしながら、送信機で発生する歪等の影響を、本発明であるMIMOフェージングシミュレータで検証できるようにするため、歪付加回路１６₁〜１６_Mを用いる。入力校正回路４_mの出力である校正後入力信号は、歪付加回路１６_mに入力され、設定した関数に基づいた歪を付加され、歪付加入力信号として出力される。歪付加入力信号は、校正後入力信号の代わりにFIRフィルタ５_m1〜５_mNに入力され、以降の処理は全て同じとなる。

以上のことから、本発明を実施するための最良の形態によれば、歪付加回路を用いて入力信号に対して設定した関数に基づいた歪を付加することにより、任意の歪による影響をMIMOフェージングシミュレータにより検証できる。

なお、上述した各発明を実施するための最良の形態に限らず、本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。

本発明によるMIMOフェージングシミュレータの機能構成を示すブロック図。 図１における入力校正回路４_mの機能構成を示すブロック図。 図１における出力校正回路１０nの機能構成を示すブロック図。 図１におけるチャネル係数生成器７の機能構成を示すブロック図。 この発明によるMIMOフェージングシミュレータの他の構成例を示すブロック図。

符号の説明

１₁〜１_M：入力端子、２₁〜２_M：ダウンコンバータ、３₁〜３_M：ADC、４₁〜４_M：入力校正回路、５：チャネル形成回路：５₁₁〜５_MN：JタップFIRフィルタ、６₁〜６_N：M入力加算器、７：チャネル係数生成器、８₁〜８_N：加算器、９₁〜９_N：雑音生成器、１０₁〜１０_N：出力校正回路、１１₁〜１１_N：DAC、１２₁〜１２_N：アップコンバータ、１３₁〜１３_N：可変減衰器、１５₁〜１５_N：出力端子、１４₁〜１４_J：パス成分生成器、14A₁〜14A_MN：複素ガウス乱数生成器、14B₁〜14B_MN：ドップラーフィルタ、１４Ｃ：アンテナ・空間相関係数乗算器、１４Ｋ：アンテナ・空間相関係数生成器、14D₁〜14D_MN：パス電力乗算器、14E₁〜14E_MN：見通し成分加算器、14F₁〜14F_MN：蛍光灯成分加算器、14G₁〜14G_MN：パスロス乗算器、14H₁〜14H_MN：補間器、１６₁〜１６_M：歪付加回路

Claims (4)

1. Ｍ個の入力端子とＮ個の出力端子を有し、Ｍ個の送信アンテナとＮ個の受信アンテナ間の伝送路特性をシミュレートするMIMOフェージングシミュレータにおいて、
   上記Ｍ個の入力端子からの入力信号を複素ベースバンド入力信号に変換するＭ個のダウンコンバータと、Ｍは正の整数であり、
   上記複素ベースバンド入力信号に対し、上記ダウンコンバータが生成した歪の補償を行って校正後入力信号として出力するＭ個の入力校正回路と、
   上記Ｍ個の入力校正回路からの上記校正後入力信号が与えられ、Ｍ入力−Ｎ出力間にＭＮ個のチャネルをそれぞれＪタップの有限インパルス応答フィルタ、以下FIRフィルタと呼ぶ、で形成するチャネル形成回路と、Ｎ、Ｊは正の整数であり、
   ＭＮ個の上記FIRフィルタにそれぞれのチャネルの特性をシミュレートするＪ個のチャネル係数を与えるチャネル係数生成器と、
   上記チャネル形成回路のＮ個の出力が与えられ、それぞれ歪補償を行って複素ベースバンド信号である校正後出力信号として出力するＮ個の出力校正回路と、
   上記Ｎ個の出力校正回路の校正後出力信号をそれぞれアップコンバートして上記Ｎ個の出力端子に出力するＮ個のアップコンバータと、
   を含み、
   上記チャネル係数生成器は、上記Ｍ個の送信アンテナとＮ個の受信アンテナのアンテナ指向性および素子間結合係数を含んだアンテナ・空間相関係数に基づいてそれぞれ上記Ｊ個のチャネル係数を生成して上記ＭＮ個のFIRフィルタに対し設定し、上記Ｎ個の出力校正回路は上記チャネル形成回路のＮ個の出力に対し、上記Ｎ個のアップコンバータが生成する歪をそれぞれ補償するよう処理を行って上記校正後出力信号を生成し、
   上記チャネル係数生成器は、
   複素ガウス乱数を生成するMNJ個の複素ガウス乱数生成器と、
   上記複素ガウス乱数に対し設定したドップラースペクトルと成るように重み付け係数を畳み込み演算するMNJ個のドップラーフィルタと、
   上記アンテナ指向性及び上記素子間結合係数を用いてアンテナ・空間相関係数を生成して出力するアンテナ・空間相関係数生成器と、
   上記ドップラーチャネル係数に上記アンテナ・空間相関係数を乗算して相関チャネル係数を生成するJ個のアンテナ・空間相関係数乗算器と、
   上記相関チャネル係数に対し、設定した電力遅延プロファイルに基づいてパス振幅を乗算するMNJ個のパス電力乗算器と、
   上記パス電力乗算器の出力に設定した見通し成分と蛍光灯によるチャネル変動成分を加算するMNJ個の見通し成分加算器および蛍光灯加算器と、
   その加算結果に伝搬及びシャドウィングによる減衰係数を乗算して乗算結果を補間前チャネル係数として出力するMNJ個のパスロス乗算器と、
   上記補間前チャネル係数に対して補間を行ってMN組の上記Ｊ個のチャネル係数を出力するMNJ個の補間器と、
   を含む、
   ことを特徴とするMIMOフェージングシミュレータ。
2. 請求項１記載のMIMOフェージングシミュレータにおいて、
   Ｍ個の上記ダウンコンバータの出力をそれぞれディジタル信号に変換してＭ個の上記入力校正回路に与えるM個のアナログ・ディジタルコンバータと、
   それぞれ雑音を発生するN個の雑音生成器と、
   上記Ｎ個の雑音発生器からの雑音をそれぞれ上記チャネル形成回路のN個の出力に加算して加算結果をＮ個の上記出力校正回路にそれぞれ入力するＮ個の加算器と、
   Ｎ個の上記出力校正回路からの上記校正後出力信号をアナログ信号に変換してＮ個の上記アップコンバータにそれぞれ与えるN個のディジタル・アナログコンバータと、
   N個の上記アップコンバータの出力のレベルをそれぞれ調整して出力するＮ個の可変減衰器、
   とを更に含むことを特徴とするMIMOフェージングシミュレータ。
3. 請求項１記載のMIMOフェージングシミュレータにおいて、各上記入力校正回路は、学習により対応する上記ダウンコンバータのＤＣオフセットとＩＱインバランスを推定する歪学習回路と、上記推定したＤＣオフセットとＩＱインバランスを補償するよう上記ダウンコンバータからの信号を処理して上記校正後入力信号を生成する入力歪補償回路とを含むことを特徴とするMIMOフェージングシミュレータ。
4. 請求項３記載のMIMOフェージングシミュレータにおいて、各上記出力校正回路は既知のトレーニング信号を生成するトレーニング信号生成回路と、上記チャネル形成回路の対応する出力信号を処理して上記校正後出力信号を生成する出力歪補償回路とを含み、歪学習時に上記トレーニング信号生成回路のトレーニング信号を上記Ｎ個の出力端子の対応する１つから上記Ｍ個の入力端子の任意の１つに入力して上記アップコンバータのＤＣオフセットとＩＱインバランスを上記入力校正回路の上記歪学習回路を使って学習により推定し、上記出力歪補償回路は、推定した上記アップコンバータのＤＣオフセットとＩＱインバランスに基づいて上記チャネル形成回路の対応する出力信号を処理して上記校正後出力信号を生成することを特徴とするMIMOフェージングシミュレータ。

Images