JP4758506B2 - クロック同期方法 - Google Patents

クロック同期方法 Download PDF

Info

Publication number
JP4758506B2
JP4758506B2 JP2009510770A JP2009510770A JP4758506B2 JP 4758506 B2 JP4758506 B2 JP 4758506B2 JP 2009510770 A JP2009510770 A JP 2009510770A JP 2009510770 A JP2009510770 A JP 2009510770A JP 4758506 B2 JP4758506 B2 JP 4758506B2
Authority
JP
Japan
Prior art keywords
clock
pll circuit
sink device
frequency
source device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009510770A
Other languages
English (en)
Other versions
JPWO2008129816A1 (ja
Inventor
明浩 竜田
誠 船引
裕司 大植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009510770A priority Critical patent/JP4758506B2/ja
Publication of JPWO2008129816A1 publication Critical patent/JPWO2008129816A1/ja
Application granted granted Critical
Publication of JP4758506B2 publication Critical patent/JP4758506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、映像及び音声機器（以下、ＡＶ機器という。）間で映像及び音声データ（以下、ＡＶデータという。）を伝送する通信システム及びそのためのクロック同期方法に関する。特に、非圧縮映像データや音声データをパケット伝送する通信システム及びそのためのクロック同期方法に関する。
ＡＶデータをパケット化し、パケットの中に基準時計の校正情報（タイムスタンプ）を挿入して伝送するＭＰＥＧ２システム規格（ＩＳＯ／ＩＥＣ１３８１８−１）が制定されている。このＭＰＥＧ２システム規格のトランスポートストリームではＰＣＲ（Ｐｒｏｇｒａｍ Ｃｌｏｃｋ Ｒｅｆｅｒｅｎｃｅ）といった基準時計の校正情報を伝送する。
図１２は従来技術に係るクロック同期方法を用いた通信システムの構成を示すブロック図であり、特に、トランスポートストリームのクロック同期方法を示す。以下図面を参照しながら、トランスポートストリームのクロック同期方法の動作について説明する。図１２において、当該通信システムは、通信回線７０を介して接続された送信機器７１及び受信機器７４を備えて構成され、送信機器７３はＰＣＲカウンタ７３を備え、受信機器７４はＰＣＲパケット検出部７５とクロック同期部７６とを備える。
以上説明したように構成されたトランスポートストリームのクロック同期方法を用いた通信システムの構成及び動作について以下に説明する。
送信機器７１は、ビデオパケットやオーディオパケットなどに加え、ＰＣＲパケットを周期的に生成して通信回線７０を介して受信機器７４に対して送信する。ＰＣＲパケットは、送信クロック７２を計数するＰＣＲカウンタ７３の計数値（以下、ＰＣＲ値という。）が設定されたパケットである。受信機器７４は、送信機器７１が送信したパケットに含まれるＰＣＲパケットを、ＰＣＲパケット検出部７５で検出し、クロック同期部７６にＰＣＲ値を出力する。クロック同期部７６は、位相同期ループ回路（以下、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路という。）を含み構成され、上記ＰＣＲパケット検出部７５のＰＣＲ値と、受信クロック７７によって計数したＰＣＲ値を比較し、両者の差異が小さくなるように受信クロック７７を制御する。このようなクロック同期方法を用いて、受信機器７４は送信機器７１と同期したクロック信号を得ることができる。
なお、クロック同期回路については、例えば特許文献１や特許文献２に示されている。
特開２００４−２４８１２３号公報。 特開２０００−１０１５６０号公報。
しかしながら、上記ＰＣＲを用いたトランスポートストリームのクロック同期方法では、送信クロック７２と受信クロック７７は固定のクロック周波数（２７ＭＨｚ）を有し、非圧縮ビデオの画素データのクロックのように、テレビの画面サイズや表示する画質などによってクロック周波数が数十ＭＨｚから数百ＭＨｚまで広範囲に変化する場合については、クロック周波数に応じてクロック同期部７６のＰＬＬ回路で使用する電圧制御水晶発振器（以下、ＶＣＸＯという。）を交換しなければならないといった課題を有していた。また、ＶＣＸＯの代わりに電圧制御発振器（以下、ＶＣＯという。）を使用した場合は、タイムスタンプの送出タイミングをクロック周波数が高くなるほど頻繁にしなければならないといった課題を有していた。
本発明の目的は以上の問題点を解決し、ＡＶ機器間などの電子機器間でＡＶデータをパケット伝送する通信システムにおいて、非圧縮映像データ内の画素データのクロックや音声データ内のオーディオのクロックのように周波数が変化する場合であっても、電子機器間でクロック同期をとることができる通信システム及びそのためのクロック同期方法を提供することにある。
第１の発明に係る通信システムは、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて所定の第１の分周パラメータで固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする。
上記通信システムにおいて、上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
また、上記通信システムにおいて、上記第１のＰＬＬ回路は、
上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に所定の第１の乗数を乗算して乗算結果の信号を出力する第１の乗算手段と、
上記第１の乗算手段から出力される乗算結果の信号と、第２の乗算手段から出力される乗算結果の信号との差分値を計算して、差分値を示す差分信号を出力する減算手段と、
上記減算手段から出力される差分信号を平滑化して出力するフィルタ手段と、
上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換するＤ／Ａ変換手段と、
上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力する電圧制御水晶発振器と、
上記電圧制御水晶発振器から出力される基準クロックＣＬＫｒｅｆを計数し計数値の信号を出力する受信カウンタと、
上記受信カウンタから出力される計数値の信号に所定の第２の乗数を乗算して乗算結果の信号を上記減算手段に出力する第２の乗算手段とを備えたことを特徴とする。
さらに、上記通信システムにおいて、上記第２のＰＬＬ回路は、
入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力する第１の分周器と、
上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力する位相比較器と、
上記位相比較器から出力される誤差信号を平滑化して出力する低域通過フィルタと、
上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力する電圧制御発振器と、
上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力する第２の分周器とを備えたことを特徴とする。
第２の発明に係る通信システムは、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
上記ソース機器は、オーディオデータの基準クロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記音声パケットＰａｕｄｉｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記音声パケットＰａｕｄｉｏを受信し、上記音声パケットＰａｕｄｉｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
上記通信システムにおいて、上記ソース機器は、オーディオデータのクロック周波数情報Ｆａｕｄｉｏを上記シンク機器に送信し、
上記シンク機器は、上記オーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
第３の発明に係る通信システムは、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第３のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
第４の発明に係る通信システムは、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを第１の送信カウンタを用いて計数し、オーディオデータの基準クロックＣＬＫａｕｄｉｏを第２の送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記第１の送信カウンタの計数値Ｃｓｏｕｒｃｅ１（ｔ）及び上記第２の送信カウンタの計数値Ｃｓｏｕｒｃｅ２（ｔ）をそれぞれタイムスタンプ値として上記各混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部から上記タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及び上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆ１に基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第４のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、第３のＰＬＬ回路を用いてＣＬＫｒｅｆ２に基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
第５の発明に係るクロック同期方法は、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて所定の第１の分周パラメータで固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする。
上記クロック同期方法において、上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
また、上記クロック同期方法において、上記第１のＰＬＬ回路は、
第１の乗算手段を用いて、上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に所定の第１の乗数を乗算して乗算結果の信号を出力し、
減算手段を用いて、上記第１の乗算手段からの乗算結果の信号と、第２の乗算手段から出力される乗算結果の信号との差分値を計算して、差分値を示す差分信号を出力し、
フィルタ手段を用いて、上記減算手段から出力される差分信号を平滑化して出力し、
Ｄ／Ａ変換手段を用いて、上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換し、
電圧制御水晶発振器を用いて、上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力し、
受信カウンタを用いて、上記電圧制御水晶発振器から出力される基準クロックＣＬＫｒｅｆを計数し計数値の信号を出力し、
上記第２の乗算手段を用いて、上記受信カウンタから出力される計数値の信号に所定の第２の乗数を乗算して乗算結果の信号を上記減算手段に出力することを特徴とする。
さらに、上記クロック同期方法において、上記第２のＰＬＬ回路は、
第１の分周器を用いて、入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力し、
位相比較器を用いて、上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力し、
低域通過フィルタを用いて、上記位相比較器から出力される誤差信号を平滑化して出力し、
電圧制御発振器を用いて、上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力し、
上記第２の分周器を用いて、上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力することを特徴とする。
第６の発明に係るクロック同期方法は、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
上記ソース機器は、オーディオデータの基準クロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記音声パケットＰａｕｄｉｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記音声パケットＰａｕｄｉｏを受信し、上記音声パケットＰａｕｄｉｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
上記クロック同期方法において、上記ソース機器は、オーディオデータのクロック周波数情報Ｆａｕｄｉｏを上記シンク機器に送信し、
上記シンク機器は、上記オーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
第７の発明に係るクロック同期方法は、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第３のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
第８の発明に係るクロック同期方法は、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを用いて第１の送信カウンタを計数し、オーディオデータの基準クロックＣＬＫａｕｄｉｏを用いて第２の送信カウンタを計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記第１の送信カウンタの計数値Ｃｓｏｕｒｃｅ１（ｔ）及び上記第２の送信カウンタの計数値Ｃｓｏｕｒｃｅ２（ｔ）をそれぞれタイムスタンプ値として上記各混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部から上記タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及び上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆ１に基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第４のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、第３のＰＬＬ回路を用いてＣＬＫｒｅｆ２に基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする。
第９の発明に係るクロック通信システムは、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）及び第２のＰＬＬ回路によって生成された画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、上記第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする。
上記通信システムにおいて、上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
また、上記通信システムにおいて、上記第１のＰＬＬ回路は、
上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）と、受信カウンタから出力される信号との差分値を計算して、差分値を示す差分信号を出力する減算手段と、
上記減算手段から出力される差分信号を平滑化して出力するフィルタ手段と、
上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換するＤ／Ａ変換手段と、
上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力する電圧制御水晶発振器と、
入力される画素データのクロックＣＬＫｐｉｘｅｌを計数し計数値の信号を出力する受信カウンタとを備えたことを特徴とする。
さらに、上記通信システムにおいて、上記第２のＰＬＬ回路は、
入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力する第１の分周器と、
上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力する位相比較器と、
上記位相比較器から出力される誤差信号を平滑化して出力する低域通過フィルタと、
上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力する電圧制御発振器と、
上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力する第２の分周器とを備えたことを特徴とする。
第１０の発明に係るクロック同期方法は、通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）及び第２のＰＬＬ回路によって生成された画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、上記第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする。
上記クロック同期方法において、上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする。
また、上記クロック同期方法において、上記第１のＰＬＬ回路は、
減算手段を用いて、上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）と、受信カウンタから出力される信号との差分値を計算して、差分値を示す差分信号を出力し、
フィルタ手段を用いて、上記減算手段から出力される差分信号を平滑化して出力し、
Ｄ／Ａ変換手段を用いて、上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換し、
電圧制御水晶発振器を用いて、上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力し、
受信カウンタを用いて、入力される画素データのクロックＣＬＫｐｉｘｅｌを計数し計数値の信号を出力し、
上記受信カウンタから出力される計数値の信号を上記減算手段に出力することを特徴とする。
さらに、上記クロック同期方法において、上記第２のＰＬＬ回路は、
第１の分周器を用いて、入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力し、
位相比較器を用いて、上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力し、
低域通過フィルタを用いて、上記位相比較器から出力される誤差信号を平滑化して出力し、
電圧制御発振器を用いて、上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力し、
上記第２の分周器を用いて、上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力することを特徴とする。
本発明に係る通信システムとそのためのクロック同期方法によれば、ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、上記シンク機器は映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成する。上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、上記シンク機器は画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて上記第１のＰＬＬ回路及び上記第２のＰＬＬ回路の分周パラメータを設定するとともに、画素データのクロックＣＬＫｐｉｘｅｌによってタイムスタンプを生成することで、クロック周波数の可変を容易に実現することができる。また、上記第１のＰＬＬ回路に例えばＶＣＸＯを、及び上記第２のＰＬＬ回路にＶＣＯをそれぞれ使用し、上記第１のＰＬＬ回路及び上記第２のＰＬＬ回路の分周パラメータをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定した通信システム及びそのためのクロック同期方法を提供することができる。
本発明の第１の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 図１のＰＬＬ回路１３の構成を示すブロック図である。 図１のＰＬＬ回路１４の構成を示すブロック図である。 本発明の第２の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 本発明の第３の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 本発明の第４の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 本発明の第５の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 図７のＰＬＬ回路１３Ａの構成を示すブロック図である。 本発明の第６の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 本発明の第７の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 本発明の第８の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。 従来技術に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
第１の実施形態．
図１は本発明の第１の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図であり、図２は図１のＰＬＬ回路１３の構成を示すブロック図であり、図３は図１のＰＬＬ回路１４の構成を示すブロック図である。
本発明の第１の実施形態によれば、ソース機器１とシンク機器１１とが例えば無線通信回線（有線通信回線であってもよい。）である通信回線７を介して接続されてなる通信システムにおいて、ソース機器１は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタ２を用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器１１に送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）を映像パケットＰｖｉｄｅｏのヘッダ部に付加して送信し、シンク機器１１は映像パケットＰｖｉｄｅｏのヘッダ部から送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３は送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１の画素データのクロックＣＬＫｐｉｘｅｌを再生し、ソース機器１の送信コントローラ４は画素データのクロック周波数情報Ｆｐｉｘｅｌを通信回線７を介してシンク機器１１に送信し、シンク機器１１の受信コントローラ１５は画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいてＰＬＬ回路１３，１４の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定することを特徴とする。また、画素データのクロックＣＬＫｐｉｘｅｌによってタイムスタンプを生成することで、クロック周波数の可変を容易に実現し、また、ＰＬＬ回路１３にＶＣＸＯを及びＰＬＬ回路１４にＶＣＯをそれぞれ使用し、ＰＬＬ回路１３，１４の分周パラメータＡ，Ｂ，Ｍ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌの周波数に応じて設定することにより、ソース機器１の画素データと同期したクロックをシンク機器１１で生成することを実現したことを特徴としている。
図１において、ソース機器１は、送信カウンタ２と、パケット生成回路３と、レジスタ３ｒと、送信コントローラ４と、例えばＤＶＤプレイヤなどの映像再生装置５と、データ信号送信回路６とを備えて構成される。一方、シンク機器１１は、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３，１４と、受信コントローラ１５と、制御信号発生器２０ｓを含む映像データ処理回路２０と、データ信号受信回路１６と、映像データを再生するディスプレイ１７とを備えて構成される。
以上説明したように構成されたクロック同期方法を用いた通信システムの構成及び動作について、以下図１乃至図３を用いて説明する。
まず、ソース機器１の動作について説明する。図１において、ソース機器１は、例えば映像再生装置５からの画素データのクロックＣＬＫｐｉｘｅｌ（例えば、水平ライン当りの画素数２２００×水平ライン数１１２５×フィールド周波数６０Ｈｚ＝１４８．５ＭＨｚの周波数を有する。）を送信カウンタ２を用いて計数する。送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）は、レジスタ３ｒに出力される。レジスタ３ｒは、パケット生成回路３からのロード命令に応答して、計数値Ｃｓｏｕｒｃｅ（ｔ）をパケット生成回路３に出力する。次いで、送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）は、パケット生成回路３において、タイムスタンプ値として映像データパケットＰｖｉｄｅｏがデータ信号送信回路６からシンク機器１１に送出されるタイミング毎にパケットＰｖｉｄｅｏのヘッダ部に付加される。パケット生成回路３は、映像再生装置５からの映像データ及び送信コントローラ４からの画素データのクロック周波数の情報Ｆｐｉｘｅｌを含む映像データパケットＰｖｉｄｅｏのデータ信号を生成して、データ信号送信回路６及び通信回線７を介してシンク機器１１のデータ信号受信回路１６に送信する。
次に、シンク機器１１の動作について説明する。データ信号受信回路１６は、ソース機器１から送信されたパケットＰｖｉｄｅｏを含むデータ信号を受信し、パケットＰｖｉｄｅｏをパケット処理回路１２に出力する。パケット処理回路１２は、ソース機器１から送信されたパケットＰｖｉｄｅｏのヘッダに付加されたタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を取り出し、レジスタ１２ｒにセット命令を送信した後に当該タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）をレジスタ１２ｒに出力する。レジスタ１２ｒは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を、ＰＬＬ回路１３に出力する。また、パケット処理回路１２は映像データを多重分離して映像データ処理回路２０に出力する。映像データ処理回路２０の制御信号発生器２０ｓは、ＰＬＬ回路１４からの画素データのクロックに基づいて、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生してディスプレイ１７に出力する。映像データ処理回路２０は、入力される映像データに対して、ＰＬＬ回路１４からの画素データのクロックに基づいて所定のパケット復号処理等を実行することにより映像信号に変換した後、ディスプレイ１７に出力してその画像を表示させる。
図２において、ＰＬＬ回路１３は、減算器２１と、フィルタ２２と、Ｄ／Ａ変換器２３と、ＶＣＸＯ２４と、受信カウンタ２５と、乗算器２６，２７とを備えて構成され、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて基準クロックＣＬＫｒｅｆを生成する。ここで、ＰＬＬ回路１３は以下のように動作する。
図２において、まず、ソース機器１が出力するタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）は乗算器２６に入力され、乗算器２６はＣｓｏｕｒｃｅ（ｔ）を所定の乗数Ａで乗算し、乗算結果のデータを減算器２１に出力する。減算器２１は乗算器２６と乗算器２７からそれぞれ入力されるデータの差分値Ｄ（ｔ）を計算してフィルタ２２に出力する。フィルタ２２は例えばＬＰＦにてなり、上記差分値Ｄ（ｔ）を平滑化し、平滑化したデータＤａｖ（ｔ）をＤ／Ａ変換器２３に出力する。Ｄ／Ａ変換器２３は平滑化したデータＤａｖ（ｔ）をアナログ電圧に変換してＶＣＸＯ２４の発振周波数を制御する。ＶＣＸＯ２４は基準クロックＣＬＫｒｅｆ（例えば２７ＭＨｚの周波数を有する。）を受信カウンタ２５に出力する。受信カウンタ２５は基準クロックＣＬＫｒｅｆを用いて計数し、その計数値Ｃｃｏｕｎｔ（ｔ）を乗算器２７に出力する。乗算器２７は計数値Ｃｃｏｕｎｔ（ｔ）を所定の乗数Ｂで乗算し、乗算結果のデータを減算器２１に出力する。
ここで、乗算器２６の乗数Ａと乗算器２７の乗数Ｂとの比は、映像データの画素データのクロックＣＬＫｐｉｘｅｌの周波数ｆ（ＣＬＫｐｉｘｅｌ）と、ＶＣＸＯ２４の基準クロックＣＬＫｒｅｆの周波数ｆ（ＣＬＫｒｅｆ）との比Ｒ＝ｆ（ＣＬＫｒｅｆ）／ｆ（ＣＬＫｐｉｘｅｌ）（例えば、２７ＭＨｚ／１４８．５ＭＨｚ＝１／５．５）に等しく、Ｒ＜１の場合はＡ＝Ｒ、Ｂ＝１に設定し、Ｒ＞１の場合はＡ＝１、Ｂ＝１／Ｒに設定し、またＲ＝１の場合はＡ＝Ｂ＝１に設定する。以上説明したように構成することにより、ＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）と受信カウンタ２５の出力データＣｃｏｕｎｔ（ｔ）が一致するようにＶＣＸＯ２４の出力信号である基準クロックＣＬＫｒｅｆの発振周波数を制御し、基準クロックＣＬＫｒｅｆをＰＬＬ回路１４に出力する。
図３において、ＰＬＬ回路１４は、分周器３１，３２と、位相比較器３３と、低域通過フィルタ（以下、ＬＰＦという。）３４と、ＶＣＯ３５と、カウンタ３６とを備えて構成され、ＰＬＬ回路１３からの基準クロックＣＬＫｒｅｆに基づいて、映像データの画素データのクロックＣＬＫｐｉｘｅｌを生成して出力する。以下、ＰＬＬ回路１４の動作について説明する。
図３において、まず、ＰＬＬ回路１３のＶＣＸＯ２４から出力される基準クロックＣＬＫｒｅｆは分周器３１に入力される。分周器３１は基準クロックＣＬＫｒｅｆを分周比Ｎで分周し、分周クロックＣＬＫｒｅｆ／Ｎを位相比較器３３に出力する。位相比較器３３は分周クロックＣＬＫｒｅｆ／Ｎの位相と、分周器３２から入力される分周クロックの位相とを位相比較し、その位相比較結果を示す誤差信号をＬＰＦ３４に出力する。ＬＰＦ３４は、誤差信号を平滑化して、平滑した誤差信号をＶＣＯ３５に出力してＶＣＯ３５の発振周波数を制御する。ＶＣＯ３５は、映像データの画素データのクロックＣＬＫｐｉｘｅｌを生成して分周器３２に出力する。分周器３２は、画素データのクロックＣＬＫｐｉｘｅｌを分周比Ｍで分周し、分周クロックＣＬＫｐｉｘｅｌ／Ｍを位相比較器３３に出力する。
ここで、ＰＬＬ回路１４の分周器３１の分周比Ｎと分周器３２の分周比Ｍとの比Ｎ／Ｍは、画素データのクロックＣＬＫｐｉｘｅｌの周波数ｆ（ＣＬＫｐｉｘｅｌ）と、ＶＣＸＯ２４の基準クロックＣＬＫｒｅｆの周波数ｆ（ＣＬＫｒｅｆ）との比Ｒ＝ｆ（ＣＬＫｒｅｆ）／ｆ（ＣＬＫｐｉｘｅｌ）（例えば２７ＭＨｚ／１４８．５ＭＨｚ＝１／５．５）と同じである。以上説明したように構成されたＰＬＬ回路１４は、分周器３１が出力する分周クロックＣＬＫｒｅｆ／Ｎの周波数及び位相と、分周器３２が出力する分周クロックＣＬＫｐｉｘｅｌ／Ｍの周波数及び位相がそれぞれ一致するように、ＶＣＯ３５の出力発振信号である画素データのクロックＣＬＫｐｉｘｅｌの周波数を制御する。
最後に、ＰＬＬ回路１３とＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎの設定方法について説明する。ソース機器１の送信コントローラ４は画素データのクロック周波数の情報Ｆｐｉｘｅｌを含むパケットをデータ信号送信回路６及び通信回路７を介してシンク機器１１に送信する。シンク機器１１のデータ信号受信回路１６は画素データのクロック周波数の情報Ｆｐｉｘｅｌを含むパケットを受信して、パケット処理回路１２を介して受信コントローラ１５に出力する。受信コントローラ１５は画素データのクロック周波数の情報Ｆｐｉｘｅｌの値に基づいて、ＰＬＬ回路１３の乗算器２６の乗数Ａと、乗算器２７の乗数Ｂと、ＰＬＬ回路１４の分周器３１の分周比Ｎと、分周器３２の分周比Ｍとをそれぞれ設定する。
以上説明したように構成された本実施形態によれば、ソース機器１は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器１１に送出するタイミングにおける送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）を映像パケットＰｖｉｄｅｏのヘッダ部に付加して送信し、シンク機器１１は映像パケットＰｖｉｄｅｏのヘッダ部から送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３は送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１の画素データのクロックＣＬＫｐｉｘｅｌを再生し、ソース機器１の送信コントローラ４は画素データのクロック周波数情報Ｆｐｉｘｅｌをシンク機器１１に送信し、シンク機器１１の受信コントローラ１５は画素データのクロック周波数の情報Ｆｐｉｘｅｌに基づいてＰＬＬ回路１３及びＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定することができる。また、画素データのクロックＣＬＫｐｉｘｅｌによってタイムスタンプを生成することで、クロック周波数の可変を容易に実現できる。さらに、ＰＬＬ回路１３にＶＣＸＯ２４及びＰＬＬ回路１４にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１３及びＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
第２の実施形態．
図４は本発明の第２の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図４において、ソース機器１Ａは、送信カウンタ２と、パケット生成回路３と、レジスタ３ｒと、送信コントローラ４Ａと、例えばＣＤプレイヤなどの音声再生装置５Ａと、データ信号送信回路６とを備えて構成される。一方、シンク機器１１Ａは、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３，１４と、受信コントローラ１５Ａと、データ信号受信回路１６と、音声データ処理回路２０Ａと、音声データを再生するスピーカ１７Ａとを備えて構成される。
図４の第２の実施形態に係る通信システムは、図１の第１の実施形態に係る通信システムに比較して以下の点が異なる。
（１）ソース機器１Ａにおいて、オーディオデータの基準クロックＣＬＫａｕｄｉｏを送信カウンタ２を用いて計数すること。
（２）ソース機器１Ａにおいて、パケット生成回路３は音声再生装置５Ａからの音声データをオーディオデータの基準クロックＣＬＫａｕｄｉｏを用いて音声パケットにパケット化して、データ信号送信回路６からシンク機器１１Ａに送信すること。
（３）シンク機器１１Ａにおいて、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを再生すること。
（４）ソース機器１Ａの送信コントローラ４はオーディオデータのクロック周波数の情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ａに送信すること。
（５）シンク機器１１Ａの受信コントローラ１５は、パケット処理回路１２により分離抽出されるオーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１３及びＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定すること。
以下、図４に示す本実施形態に係るクロック同期方法を用いた通信システムの構成及び動作について説明する。
図４において、まず、ソース機器１Ａは、例えば音声再生装置５Ａからの音声データ内のオーディオデータのマスタクロックＣＬＫａｕｄｉｏ（例えば、サンプル周波数９６ｋＨｚ×１２８＝１２．２８８ＭＨｚの周波数を有する。）を送信カウンタ２を用いて計数する。送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）は、レジスタ３ｒに出力される。レジスタ３ｒは、パケット生成回路３からのロード命令に応答して、計数値Ｃｓｏｕｒｃｅ（ｔ）をパケット生成回路３に出力する。次いで、送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）はタイムスタンプ値として、パケット生成回路３において、音声パケットＰａｕｄｉｏがソース機器１からシンク機器１１に送出されるタイミング毎に、音声再生装置５Ａからの音声データを含む音声パケットＰａｕｄｉｏのヘッダ部に付加された後、データ信号送信回路６により当該音声パケットＰａｕｄｉｏを含むデータ信号が通信回線７を介してシンク機器１１Ａのデータ信号受信回路１６に送信される。
シンク機器１１Ａのデータ信号受信回路１６はソース機器１Ａから送信された音声パケットＰａｕｄｉｏを受信してパケット処理回路１２に出力する。パケット処理回路１２はソース機器１Ａから送信されたパケットＰａｕｄｉｏのヘッダに付加されたタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を取り出し、レジスタ１２ｒにセット命令を送信した後に当該タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）をレジスタ１２ｒに出力する。レジスタ１２ｒは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を、ＰＬＬ回路１３の乗算器２６（図２参照）に出力する。また、パケット処理回路１２は音声データを多重分離して音声データ処理回路２０Ａに出力し、音声データ処理回路２０Ａは、入力される音声データに対して、ＰＬＬ回路１４からのオーディオデータのクロックに基づいて所定のパケット復号処理等を実行することにより音声信号に変換した後、スピーカ１７Ａに出力してその音声を出力する。
図２において、ＰＬＬ回路１３は、第１の実施形態と同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて基準クロックＣＬＫｒｅｆを発生してＰＬＬ回路１４の分周器３１に出力する。ここで、乗算器２６の乗数Ａと、乗算器２７の乗数Ｂは、オーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数ｆ（ＣＬＫａｕｄｉｏ）と、ＶＣＸＯ２４の基準クロックＣＬＫｒｅｆの周波数ｆ（ＣＬＫｒｅｆ）との比Ｒ＝ｆ（ＣＬＫｒｅｆ）／ｆ（ＣＬＫａｕｄｉｏ）（例えば２７ＭＨｚ／１２．２８８ＭＨｚ）に等しく、Ｒ＜１の場合はＡ＝Ｒ、Ｂ＝１に設定し、Ｒ＞１の場合はＡ＝１、Ｂ＝１／Ｒに設定し、またＲ＝１の場合はＡ＝Ｂ＝１に設定することで、ＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）と、受信カウンタ２５の出力データＣｃｏｕｎｔ（ｔ）が一致するようにＶＣＸＯ２４の出力信号である基準クロックＣＬＫｒｅｆの周波数を制御し、基準クロックＣＬＫｒｅｆをＰＬＬ回路１４に出力する。
図３において、ＰＬＬ回路１４は、第１の実施形態と同様に動作し、ＰＬＬ回路１３からの基準クロックＣＬＫｒｅｆに基づいて、オーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生して出力する。ここで、ＰＬＬ回路１４の分周器３１の分周比Ｎと、分周器３２の分周比Ｍとの比Ｎ／Ｍは、オーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数ｆ（ＣＬＫａｕｄｉｏ）と、ＶＣＸＯ２４の基準クロックＣＬＫｒｅｆの周波数ｆ（ＣＬＫｒｅｆ）との比Ｒ＝ｆ（ＣＬＫｒｅｆ）／ｆ（ＣＬＫａｕｄｉｏ）（例えば２７ＭＨｚ／１２．２８８ＭＨｚ）と同じである。ＰＬＬ回路１４は分周器３１が出力する分周クロックＣＬＫｒｅｆ／Ｎの周波数及び位相と、分周器３２が出力する分周クロックＣＬＫａｕｄｉｏ／Ｍの周波数及び位相がそれぞれ一致するように、ＶＣＯ３５の出力信号であるオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数を制御する。
最後に、ＰＬＬ回路１３とＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎの設定方法について以下に説明する。ソース機器１Ａの送信コントローラ４Ａは、オーディオデータのクロック周波数の情報Ｆａｕｄｉｏを含むパケットをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ａに送信する。シンク機器１１Ａのデータ信号受信回路１６は、オーディオデータのクロック周波数の情報Ｆａｕｄｉｏを含むパケットを受信して受信コントローラ１５Ａに出力し、受信コントローラ１５はオーディオデータのクロック周波数の情報Ｆａｕｄｉｏの値に基づいてＰＬＬ回路１３の乗算器２６の乗数Ａ及び乗算器２７の乗数Ｂと、ＰＬＬ回路１４の分周器３１の分周比Ｎ及び分周器３２の分周比Ｍをそれぞれ設定する。
以上説明したように、本実施形態によれば、ソース機器１Ａは、オーディオデータのマスタクロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器１１Ａに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）を音声パケットＰａｕｄｉｏのヘッダ部に付加して送信し、シンク機器１１Ａは音声パケットＰａｕｄｉｏのヘッダ部からＣｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３はＣｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１ＡのオーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生し、ソース機器１Ａの送信コントローラはオーディオデータのマスタクロック周波数情報Ｆａｕｄｉｏをシンク機器１１Ａに送信し、シンク機器１１Ａの受信コントローラ１５Ａはオーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１３及びＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定し、さらに、オーディオデータのマスタクロックＣＬＫｐｉｘｅｌに基づいてタイムスタンプを生成することで、クロック周波数の可変を容易に実現することができる。また、ＰＬＬ回路１３にＶＣＸＯ２４及びＰＬＬ回路１４にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１３及びＰＬＬ回路１４の分周パラメータＡ，Ｂ，Ｍ，ＮをそれぞれオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システム提供することができる。
第３の実施形態．
図５は本発明の第３の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図５において、ソース機器１Ｂは、送信カウンタ２と、パケット生成回路３と、レジスタ３ｒと、送信コントローラ４Ｂと、例えばＤＶＤプレイヤなどの映像音声再生装置５Ｂと、データ信号送信回路６とを備えて構成される。一方、シンク機器１１Ｂは、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３，１４，１８と、受信コントローラ１５Ｂと、データ信号受信回路１６と、制御信号発生器２０ｓを含む映像音声データ処理回路２０Ｂと、映像データ及び音声データを再生するスピーカ付きディスプレイ１７Ｂとを備えて構成される。
第３の実施形態に係る通信システムは、図１の実施形態に係る通信システムに比較して以下の点が異なる。
（１）ソース機器１Ｂのパケット生成回路３は、映像音声再生装置５Ｂからの映像データ及び音声データを含む映像音声データを、送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいてパケット化し、生成した映像音声パケットをデータ信号送信回路６を介してシンク機器１１Ｂに送信すること。
（２）ＰＬＬ回路１３からの基準クロックＣＬＫｒｅｆに基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを再生するＰＬＬ回路１８をさらに備えたこと。
（３）ソース機器１Ｂの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのクロック周波数情報Ｆａｕｄｉｏをデータ信号送信回路６を介してシンク機器１１Ｂに送信すること。
（４）シンク機器１１Ｂの受信コントローラ１５Ｂは、データ信号受信回路１６により受信された後パケット処理回路１２により抽出された、画素データのクロック周波数の情報Ｆｐｉｘｅｌと、オーディオデータのクロック周波数の情報Ｆａｕｄｉｏとから、ＰＬＬ回路１３，１４，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定すること。
以下、第３の実施形態に係るクロック同期方法を用いた通信システムの構成及び動作について説明する。
図５において、ソース機器１Ｂは、例えば映像音声再生装置５Ｂからの映像データ内の画素データのクロックＣＬＫｐｉｘｅｌ（例えば、水平ライン当りの画素数２２００×水平ライン数１１２５×フィールド周波数６０Ｈｚ＝１４８．５ＭＨｚ）を用いて送信カウンタ２を計数する。送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）は、レジスタ３ｒに出力される。レジスタ３ｒは、パケット生成回路３からのロード命令に応答して、計数値Ｃｓｏｕｒｃｅ（ｔ）をパケット生成回路３に出力する。次いで、送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）はタイムスタンプ値として、映像データ及び音声データの混在パケットＰａｖがソース機器１Ｂのデータ信号送信回路６からシンク機器１１Ｂに送出されるタイミング毎にパケットＰｖｉｄｅｏのヘッダ部に付加された後、当該パケットＰｖｉｄｅｏを含むデータ信号はデータ信号送信回路６から通信回線７を介してシンク機器１１Ｂのデータ信号受信回路１６に送信される。
次いで、シンク機器１１Ｂのパケット処理回路１２は、ソース機器１Ｂから送信された後データ信号受信回路１６により受信されたパケットＰａｖのヘッダに付加されたタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を取り出し、レジスタ１２ｒにセット命令を送信した後にタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）をレジスタ１２ｒに出力する。レジスタ１２ｒは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を、ＰＬＬ回路１３に出力する。また、パケット処理回路１２は映像データ及び音声データを多重分離して映像音声データ処理回路２０Ｂに出力する。映像音声データ処理回路２０Ｂの制御信号発生器２０ｓは、ＰＬＬ回路１４からの画素データのクロックに基づいて、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生してディスプレイ１７に出力する。映像音声データ処理回路２０Ｂは、入力される映像データ及び音声データに対して、ＰＬＬ回路１４，１８からの画素データのクロック及びオーディオデータのクロックに基づいて所定のパケット復号処理等を実行することにより映像信号及び音声信号に変換した後、スピーカ付きディスプレイ１７Ｂに出力してその画像を表示させるとともに、その音声を出力する。
ＰＬＬ回路１３は、第１の実施形態と同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて基準クロックＣＬＫｒｅｆを生成してＰＬＬ回路１４，１８に出力する。ＰＬＬ回路１４は、第１の実施形態と同様に動作し、基準クロックＣＬＫｒｅｆに基づいて画素データのクロックＣＬＫｐｉｘｅｌを生成して出力する。さらに、ＰＬＬ回路１８はＰＬＬ回路１４と同様に構成され、同様に動作し、ＰＬＬ回路１３からの基準クロックＣＬＫｒｅｆに基づいてオーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生して出力する。
ソース機器１Ｂの送信コントローラ４Ｂは、画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏをパケット生成回路３に出力し、パケット生成回路３はそれらの情報を含むパケットを生成して、データ信号送信回路６を介してシンク機器１１Ｂのデータ信号受信回路１６に送信する。シンク機器１１Ｂのデータ信号受信回路１６は画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏを含むパケットを受信してパケット処理回路１２を介して受信コントローラ１５Ｂに出力する。受信コントローラ１５Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌの値に基づいてＰＬＬ回路１３の乗算器２６の乗数Ａ及び乗算器２７の乗数Ｂと、ＰＬＬ回路１４の分周器３１の分周比Ｎ及び分周器３２の分周比Ｍをそれぞれ設定する。また、受信コントローラ１５Ｂはオーディオデータのクロック周波数の情報Ｆａｕｄｉｏの値に基づいてＰＬＬ回路１８の分周器３１の分周比Ｎと分周器３２の分周比Ｍをそれぞれ設定する。
以上説明したように、本実施形態によれば、ソース機器１Ｂは、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタ２を用いて計数し、映像データ及び音声データの混在パケットＰａｖをシンク機器１１Ｂに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）をパケットＰａｖのヘッダ部に付加して送信し、シンク機器１１Ｂは映像データ及び音声データの混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１Ｂの画素データのクロックＣＬＫｐｉｘｅｌを再生して出力し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆに基づいてソース機器１ＢのオーディオデータのクロックＣＬＫａｕｄｉｏを再生して出力し、また、ソース機器１Ｂの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのマスタクロックの周波数情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｂに送信し、シンク機器１１Ｂの受信コントローラ１５Ｂは受信した画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１３，１４，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定し、また、画素データのクロックＣＬＫｐｉｘｅｌに基づいてタイムスタンプ値を生成することでクロック周波数の可変を容易に実現し、さらに、ＰＬＬ回路１３にＶＣＸＯ２４及びＰＬＬ回路１４，１８にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１３，１４，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏの双方を同時に数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
第４の実施形態．
図６は本発明の第４の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図６において、ソース機器１Ｃは、送信カウンタ２，２Ａと、パケット生成回路３と、レジスタ３ｒａ、３ｒｂと、送信コントローラ４Ｂと、例えばＤＶＤプレイヤなどの映像音声再生装置５Ｂと、データ信号送信回路６とを備えて構成される。一方、シンク機器１１Ｃは、パケット処理回路１２と、レジスタ１２ｒａ，１２ｒｂと、ＰＬＬ回路１３，１４，１８，１９と、受信コントローラ１５Ｂと、データ信号受信回路１６と、制御信号発生器２０ｓを含む映像音声データ処理回路２０Ｂと、映像データ及び音声データを再生するスピーカ付きディスプレイ１７Ｂとを備えて構成される。
第４の実施形態に係る通信システムは、図１の実施形態に係る通信システムに比較して以下の点が異なる。
（１）ソース機器１Ｃにおいて、画素データのクロックＣＬＫｐｉｘｅｌを用いて送信カウンタ２を計数し、オーディオデータのクロックＣＬＫａｕｄｉｏを用いて送信カウンタ２Ａを計数すること。
（２）ソース機器１Ｃのパケット生成回路３は、送信カウンタ２の計数値Ｃｓｏｕｒｃｅ１（ｔ）と送信カウンタ２Ａの計数値Ｃｓｏｕｒｃｅ２（ｔ）をそれぞれタイムスタンプ値として各映像音声パケットのヘッダ部に加えてデータ信号送信回路６を介してシンク機器１１Ｃに送信すること。なお、好ましくは、タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）とタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）は交互に各映像音声パケットのヘッダ部に加える。
（３）シンク機器１１ＣのＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）から基準クロックＣＬＫｒｅｆ１を生成し、ＰＬＬ回路１９はタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）から基準クロックＣＬＫｒｅｆ２を生成すること。
（４）シンク機器１１ＣのＰＬＬ回路１４は基準クロックＣＬＫｒｅｆ１に基づいて画素データのクロックＣＬＫｐｉｘｅｌを再生し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆ２に基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを再生すること。
（５）ソース機器１Ｃの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのクロック周波数情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｃに送信し、シンク機器１１Ｃの受信コントローラ１５Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１３，１４，１９，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定すること。
以下、第４の実施形態に係るクロック同期方法を用いた通信システムの構成及び動作について説明する。
図６において、ソース機器１Ｃは、例えば映像音声再生装置５Ｂからの映像データ内の画素データのクロックＣＬＫｐｉｘｅｌ（例えば、水平ライン当りの画素数２２００×水平ライン数１１２５×フィールド周波数６０Ｈｚ＝１４８．５ＭＨｚ）を送信カウンタ８２を用いて計数する。送信カウンタ２の計数値Ｃｓｏｕｒｃｅ１（ｔ）は、レジスタ３ｒａに出力される。レジスタ３ｒａは、パケット生成回路３からのロード命令に応答して、計数値Ｃｓｏｕｒｃｅ１（ｔ）をパケット生成回路３に出力する。また、オーディオデータのマスタクロックＣＬＫａｕｄｉｏ（例えば、サンプル周波数９６ｋＨｚ×１２８＝１２．２８８ＭＨｚ）を送信カウンタ２Ａを用いて計数する。送信カウンタ２Ａの計数値Ｃｓｏｕｒｃｅ２（ｔ）は、レジスタ３ｒｂに出力される。レジスタ３ｒｂは、パケット生成回路３からのロード命令に応答して、計数値Ｃｓｏｕｒｃｅ２（ｔ）をパケット生成回路３に出力する。送信カウンタ２の計数値Ｃｓｏｕｒｃｅ１（ｔ）及び送信カウンタ２Ａの計数値Ｃｓｏｕｒｃｅ２（ｔ）はタイムスタンプ値として映像データと音声データの混在パケットＰａｖは、パケット生成回路３により、ソース機器１Ｃからシンク機器１１Ｃに送出されるタイミング毎にどちらか一方の計数値が例えば交互に映像データ及び音声データの混在パケットＰａｖのヘッダ部に付加された後、当該混在パケットを含むデータ信号がデータ信号送信回路６から通信回線７を介してシンク機器１１Ｃのデータ信号受信回路１６に出力される。
次いで、シンク機器１１Ｃのデータ信号受信回路１６は受信したデータ信号内のパケットＰａｖをパケット処理回路１２に出力し、パケット処理回路１２は、ソース機器１Ｃから送信されたパケットＰａｖのヘッダに付加されたタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）を取り出し、レジスタ１２ｒａにセット命令を送信した後に当該タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）をレジスタ１２ｒａに出力する。レジスタ１２ｒａは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）を、ＰＬＬ回路１３に出力する。また、パケット処理回路１２は、タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を取り出し、レジスタ１２ｒｂにセット命令を送信した後に当該タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）をレジスタ１２ｒａｂに出力する。レジスタ１２ｒｂは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を、ＰＬＬ回路１９に出力する。さらに、パケット処理回路１２は、映像データ及び音声データを多重分離して映像音声データ処理回路２０Ｂに出力する。映像音声データ処理回路２０Ｂの制御信号発生器２０ｓは、ＰＬＬ回路１４からの画素データのクロックに基づいて、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生してディスプレイ１７に出力する。映像音声データ処理回路２０Ｂは、入力される映像データ及び音声データに対して、ＰＬＬ回路１４，１８からの画素データのクロック及びオーディオデータのクロックに基づいて所定のパケット復号処理等を実行することにより映像信号及び音声信号に変換した後、スピーカ付きディスプレイ１７Ｂに出力してその画像を表示させるとともに、その音声を出力する。
各ＰＬＬ回路１３，１９はそれぞれ、図２のＰＬＬ回路１３と同様に構成されて同様に動作し、ＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）に基づいて基準クロックＣＬＫｒｅｆ１を発生してＰＬＬ回路１４に出力し、ＰＬＬ回路１９はタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて基準クロックＣＬＫｒｅｆ２を発生してＰＬＬ回路１８に出力する。各ＰＬＬ回路１４，１８はそれぞれ図３のＰＬＬ回路１４と同様に構成されて同様に動作し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆ１に基づいて画素データのクロックＣＬＫｐｉｘｅｌを再生して出力し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆ２に基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを再生して出力する。
さらに、ソース機器１Ｃの送信コントローラ４Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏを含むパケットをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｃに送信する。シンク機器１１Ｃのデータ信号受信回路１６は画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏを含むパケットを受信し、パケット処理回路１２はそのパケットの中から画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏ抽出して受信コントローラ１５Ｂに出力する。受信コントローラ１５Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌの値に基づいてＰＬＬ回路１３の乗算器２６の乗数Ａ及び乗算器２７の乗数Ｂと、ＰＬＬ回路１４の分周器３１の分周比Ｎ及び分周器３２の分周比Ｍとをそれぞれ設定する。また、受信コントローラ１５Ｂはオーディオデータのクロック周波数の情報Ｆａｕｄｉｏの値に基づいてＰＬＬ回路１９の乗算器２６の乗数Ａ及び乗算器２７の乗数Ｂと、ＰＬＬ回路１８の分周器３１の分周比Ｎ及び分周器３２の分周比Ｍをそれぞれ設定する。
以上説明したように、本実施形態によれば、ソース機器１Ｃは、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタ２を用いて計数し、オーディオデータのマスタクロックＣＬＫａｕｄｉｏを送信カウンタ２Ａを用いて計数し、映像データ及び音声データの混在パケットＰａｖをシンク機器１１Ｃに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ１（ｔ）及び送信カウンタ２Ａの計数値Ｃｓｏｕｒｃｅ２（ｔ）のうちのいずれか一方を混在パケットＰａｖのヘッダ部に付加してシンク機器１１Ｃに送信し、シンク機器１１Ｃは映像データ及び音声データの混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及びタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出してそれぞれ、レジスタ１２ａ，１２ｂを介してＰＬＬ回路１３，１９に出力し、ＰＬＬ回路１３はタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、ＰＬＬ回路１９はタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆ１に基づいてソース機器１Ｃの画素データのクロックＣＬＫｐｉｘｅｌを再生して出力し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆ２に基づいてソース機器１１ＣのオーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生して出力し、また、ソース機器１１Ｃの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのマスタクロックの周波数情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｃに送信し、シンク機器１１Ｃの受信コントローラ１５Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１３，１４，１９，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎを設定し、さらに、画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏに基づいてタイムスタンプ値を生成することで、クロック周波数の可変を容易に実現できる。また、ＰＬＬ回路１３，１９にＶＣＸＯ２４及びＰＬＬ回路１４，１８にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１３，１４，１９，１８の分周パラメータＡ，Ｂ，Ｍ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏが非同期の場合であっても、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
第５の実施形態．
図７は、本発明の第５の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図であり、図８は、図７のＰＬＬ回路１３Ａの構成を示すブロック図である。
図７の通信システムは、図１の第１の実施形態に係るソース機器１と、シンク機器１１Ｄとを備えて構成される。ここで、シンク機器１１Ｄは、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３Ａ，１４と、受信コントローラ１５と、制御信号発生器２０ｓを含む映像データ処理回路２０と、データ信号受信回路１６と、映像データを再生するディスプレイ１７とを備えて構成される。
第５の実施形態に係る通信システムは、図１の第１の実施形態に係る通信システムに比較して、以下の点が異なる。
（１）ＰＬＬ回路１３に代えて、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆを生成するＰＬＬ回路１３Ａを備えたこと。
シンク機器１１Ｄの動作について説明する。データ信号受信回路１６は、ソース機器１から送信されたパケットＰｖｉｄｅｏを含むデータ信号を受信し、パケットＰｖｉｄｅｏをパケット処理回路１２に出力する。パケット処理回路１２は、ソース機器１から送信されたパケットＰｖｉｄｅｏのヘッダに付加されたタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を取り出し、レジスタ１２ｒにセット命令を送信した後に当該タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）をレジスタ１２ｒに出力する。レジスタ１２ｒは、パケット処理回路１２からのタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を、ＰＬＬ回路１３Ａに出力する。また、パケット処理回路１２は映像データを多重分離して映像データ処理回路２０に出力する。映像データ処理回路２０の制御信号発生器２０ｓは、ＰＬＬ回路１４からの画素データのクロックに基づいて、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを発生してディスプレイ１７に出力する。映像データ処理回路２０は、入力される映像データに対して、ＰＬＬ回路１４からの画素データのクロックに基づいて所定のパケット復号処理等を実行することにより映像信号に変換した後、ディスプレイ１７に出力してその画像を表示させる。
図８において、ＰＬＬ回路１３Ａは、減算器２１と、フィルタ２２と、Ｄ／Ａ変換器２３と、ＶＣＸＯ２４と、受信カウンタ２５とを備えて構成され、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆを生成する。ここで、ＰＬＬ回路１３Ａは以下のように動作する。
図８において、まず、ソース機器１が出力するタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）は減算器２１に入力される。減算器２１は、受信カウンタ２５のデータとタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）の差分値Ｄ（ｔ）を計算してフィルタ２２に出力する。フィルタ２２は例えばＬＰＦにてなり、上記差分値Ｄ（ｔ）を平滑化し、平滑化したデータＤａｖ（ｔ）をＤ／Ａ変換器２３に出力する。Ｄ／Ａ変換器２３は平滑化したデータＤａｖ（ｔ）をアナログ電圧に変換してＶＣＸＯ２４の発振周波数を制御する。ＶＣＸＯ２４は基準クロックＣＬＫｒｅｆ（例えば２７ＭＨｚの周波数を有する。）をＰＬＬ回路１４に出力する。受信カウンタ２５はＰＬＬ回路１４から入力される画素データのクロックＣＬＫｐｉｘｅｌを用いて計数し、その計数値Ｃｃｏｕｎｔ（ｔ）を減算器２１に出力する。
また、ＰＬＬ回路１４は、第１の実施形態と同様に動作し、基準クロックＣＬＫｒｅｆに基づいて画素データのクロックＣＬＫｐｉｘｅｌを生成して出力する。さらに、受信コントローラ１５は、第１の実施形態と同様に、画素データのクロック周波数の情報Ｆｐｉｘｅｌに基づいて、ＰＬＬ回路１４の分周パラメータＭ，Ｎを設定する。
以上説明したように構成された本実施形態によれば、ソース機器１は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器１１Ｄに送出するタイミングにおける送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）を映像パケットＰｖｉｄｅｏのヘッダ部に付加して送信し、シンク機器１１Ｄは映像パケットＰｖｉｄｅｏのヘッダ部から送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３Ａは送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１の画素データのクロックＣＬＫｐｉｘｅｌを再生し、ソース機器１の送信コントローラ４は画素データのクロック周波数情報Ｆｐｉｘｅｌをシンク機器１１Ｄに送信し、シンク機器１１Ｄの受信コントローラ１５は画素データのクロック周波数の情報Ｆｐｉｘｅｌに基づいてＰＬＬ回路１４の分周パラメータＭ，Ｎを設定することができる。また、画素データのクロックＣＬＫｐｉｘｅｌによってタイムスタンプを生成することで、クロック周波数の可変を容易に実現できる。さらに、ＰＬＬ回路１３ＡにＶＣＸＯ２４及びＰＬＬ回路１４にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１４の分周パラメータＭ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
第６の実施形態．
図９は、本発明の第６の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図９の通信システムは、図４の第２の実施形態に係るソース機器１Ａと、シンク機器１１Ｅとを備えて構成される。ここで、シンク機器１１Ｅは、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３Ａ，１４と、受信コントローラ１５Ａと、音声データ処理回路２０Ａと、データ信号受信回路１６と、音声データを再生するスピーカ１７Ａとを備えて構成される。
第６の実施形態に係る通信システムは、図４の第２の実施形態に係る通信システムに比較して、以下の点が異なる。
（１）ＰＬＬ回路１３に代えて、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からのオーディオデータのクロックＣＬＫａｕｄｉｏに基づいて基準クロックＣＬＫｒｅｆを生成するＰＬＬ回路１３Ａを備えたこと。
図２において、ＰＬＬ回路１３Ａは、第５の実施形態と同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からのオーディオデータのクロックＣＬＫａｕｄｉｏに基づいて基準クロックＣＬＫｒｅｆを発生してＰＬＬ回路１４の分周器３１に出力する。また、ＰＬＬ回路１４は、第２の実施形態と同様に動作し、基準クロックＣＬＫｒｅｆに基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを生成して出力する。さらに、受信コントローラ１５Ａは、第２の実施形態と同様に、オーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて、ＰＬＬ回路１４の分周パラメータＭ，Ｎを設定する。
以上説明したように、本実施形態によれば、ソース機器１Ａは、オーディオデータのマスタクロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器１１Ｅに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）を音声パケットＰａｕｄｉｏのヘッダ部に付加して送信し、シンク機器１１Ｅは音声パケットＰａｕｄｉｏのヘッダ部からＣｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３ＡはＣｓｏｕｒｃｅ（ｔ）及びＰＬＬ回路１４からのオーディオデータのマスタクロックＣＬＫａｕｄｉｏに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１ＡのオーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生し、ソース機器１Ａの送信コントローラはオーディオデータのマスタクロック周波数情報Ｆａｕｄｉｏをシンク機器１１Ｅに送信し、シンク機器１１Ｅの受信コントローラ１５Ａはオーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１４の分周パラメータＭ，Ｎを設定し、さらに、オーディオデータのマスタクロックＣＬＫｐｉｘｅｌに基づいてタイムスタンプを生成することで、クロック周波数の可変を容易に実現することができる。また、ＰＬＬ回路１３ＡにＶＣＸＯ２４及びＰＬＬ回路１４にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１４の分周パラメータＭ，ＮをそれぞれオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システム提供することができる。
第７の実施形態．
図１０は、本発明の第７の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図１０の通信システムは、図５の第３の実施形態に係るソース機器１Ｂと、シンク機器１１Ｆとを備えて構成される。ここで、シンク機器１１Ｆは、パケット処理回路１２と、レジスタ１２ｒと、ＰＬＬ回路１３Ａ，１４，１８と、受信コントローラ１５Ｂと、データ信号受信回路１６と、制御信号発生器２０ｓを含む映像音声データ処理回路２０Ｂと、映像データ及び音声データを再生するスピーカ付きディスプレイ１７Ｂとを備えて構成される。
第７の実施形態に係る通信システムは、図５の第３の実施形態に係る通信システムに比較して、以下の点が異なる。
（１）ＰＬＬ回路１３に代えて、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆを生成するＰＬＬ回路１３Ａを備えたこと。
図１０において、ＰＬＬ回路１３Ａは、第５の実施形態と同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆを発生してＰＬＬ回路１４及びＰＬＬ回路１８に出力する。ＰＬＬ回路１４は、第３の実施形態と同様に動作し、基準クロックＣＬＫｒｅｆに基づいて画素データのクロックＣＬＫｐｉｘｅｌを生成して出力する。また、ＰＬＬ回路１８は、第３の実施形態と同様に動作し、基準クロックＣＬＫｒｅｆに基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを生成して出力する。さらに、受信コントローラ１５Ｂは、第３の実施形態と同様に、画素データのクロック周波数の情報Ｆｐｉｘｅｌ及びオーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて、ＰＬＬ回路１４，１８の分周パラメータＭ，Ｎを設定する。
以上説明したように、本実施形態によれば、ソース機器１Ｂは、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタ２を用いて計数し、映像データ及び音声データの混在パケットＰａｖをシンク機器１１Ｆに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ（ｔ）をパケットＰａｖのヘッダ部に付加して送信し、シンク機器１１Ｆは映像データ及び音声データの混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、ＰＬＬ回路１３Ａはタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）及びＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆに基づいてソース機器１Ｂの画素データのクロックＣＬＫｐｉｘｅｌを再生して出力し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆに基づいてソース機器１ＢのオーディオデータのクロックＣＬＫａｕｄｉｏを再生して出力し、また、ソース機器１Ｂの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのマスタクロックの周波数情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｆに送信し、シンク機器１１Ｆの受信コントローラ１５Ｂは受信した画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１４，１８の分周パラメータＭ，Ｎを設定し、また、画素データのクロックＣＬＫｐｉｘｅｌに基づいてタイムスタンプ値を生成することでクロック周波数の可変を容易に実現し、さらに、ＰＬＬ回路１３ＡにＶＣＸＯ２４及びＰＬＬ回路１４，１８にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１４，１８の分周パラメータＭ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏの双方を同時に数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
第８の実施形態．
図１１は、本発明の第８の実施形態に係るクロック同期方法を用いた通信システムの構成を示すブロック図である。図１１の通信システムは、図６の第４の実施形態に係るソース機器１Ｃと、シンク機器１１Ｇとを備えて構成される。図１１において、シンク機器１１Ｇは、パケット処理回路１２と、レジスタ１２ｒａ，１２ｒｂと、ＰＬＬ回路１３Ａ，１４，１８，１９Ａと、受信コントローラ１５Ｂと、データ信号受信回路１６と、制御信号発生器２０ｓを含む映像音声データ処理回路２０Ｂと、映像データ及び音声データを再生するスピーカ付きディスプレイ１７Ｂとを備えて構成される。
第８の実施形態に係る通信システムは、図６の第４の実施形態に係る通信システムに比較して、以下の点が異なる。
（１）ＰＬＬ回路１３に代えて、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆ１を生成するＰＬＬ回路１３Ａを備えたこと。
（２）ＰＬＬ回路１９に代えて、入力されるタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）とＰＬＬ回路１８からのオーディオデータのクロックＣＬＫａｕｄｉｏに基づいて基準クロックＣＬＫｒｅｆ２を生成するＰＬＬ回路１９Ａを備えたこと。
図１１において、ＰＬＬ回路１３Ａは、第５の実施形態のＰＬＬ回路１３Ａと同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）とＰＬＬ回路１４からの画素データのクロックＣＬＫｐｉｘｅｌに基づいて基準クロックＣＬＫｒｅｆ１を発生してＰＬＬ回路１４に出力する。ＰＬＬ回路１４は、第４の実施形態のＰＬＬ回路１４と同様に動作し、基準クロックＣＬＫｒｅｆ１に基づいて画素データのクロックＣＬＫｐｉｘｅｌを生成して出力する。また、ＰＬＬ回路１９Ａは、第５の実施形態のＰＬＬ回路１３Ａと同様に動作し、タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）とＰＬＬ回路１８からのオーディオデータのクロックＣＬＫａｕｄｉｏに基づいて基準クロックＣＬＫｒｅｆ２を発生してＰＬＬ回路１８に出力する。ＰＬＬ回路１９は、第４の実施形態のＰＬＬ回路１９と同様に動作し、基準クロックＣＬＫｒｅｆ２に基づいてオーディオデータのクロックＣＬＫａｕｄｉｏを生成して出力する。さらに、受信コントローラ１５Ｂは、第４の実施形態と同様に、画素データのクロック周波数の情報Ｆｐｉｘｅｌ及びオーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて、ＰＬＬ回路１４，１８の分周パラメータＭ，Ｎを設定する。
以上説明したように、本実施形態によれば、ソース機器１Ｃは、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタ２を用いて計数し、オーディオデータのマスタクロックＣＬＫａｕｄｉｏを送信カウンタ２Ａを用いて計数し、映像データ及び音声データの混在パケットＰａｖをシンク機器１１Ｇに送出するタイミングにおける送信カウンタ２の計数値Ｃｓｏｕｒｃｅ１（ｔ）及び送信カウンタ２Ａの計数値Ｃｓｏｕｒｃｅ２（ｔ）のうちのいずれか一方を混在パケットＰａｖのヘッダ部に付加してシンク機器１１Ｇに送信し、シンク機器１１Ｇは映像データ及び音声データの混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及びタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出してそれぞれ、レジスタ１２ａ，１２ｂを介してＰＬＬ回路１３Ａ，１９Ａに出力し、ＰＬＬ回路１３Ａはタイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、ＰＬＬ回路１９Ａはタイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、ＰＬＬ回路１４は基準クロックＣＬＫｒｅｆ１に基づいてソース機器１Ｃの画素データのクロックＣＬＫｐｉｘｅｌを再生して出力し、ＰＬＬ回路１８は基準クロックＣＬＫｒｅｆ２に基づいてソース機器１１ＧのオーディオデータのマスタクロックＣＬＫａｕｄｉｏを再生して出力し、また、ソース機器１１Ｇの送信コントローラ４Ｂは画素データのクロック周波数情報Ｆｐｉｘｅｌとオーディオデータのマスタクロックの周波数情報Ｆａｕｄｉｏをパケット生成回路３及びデータ信号送信回路６を介してシンク機器１１Ｇに送信し、シンク機器１１Ｇの受信コントローラ１５Ｂは画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏに基づいてＰＬＬ回路１４，１８の分周パラメータＭ，Ｎを設定し、さらに、画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏに基づいてタイムスタンプ値を生成することで、クロック周波数の可変を容易に実現できる。また、ＰＬＬ回路１３Ａ，１９ＡにＶＣＸＯ２４及びＰＬＬ回路１４，１８にＶＣＯ３５をそれぞれ使用し、ＰＬＬ回路１４，１８の分周パラメータＭ，Ｎをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌとオーディオデータのマスタクロックＣＬＫａｕｄｉｏの周波数に応じて設定することで、画素データのクロック周波数の情報Ｆｐｉｘｅｌとオーディオデータのマスタクロック周波数の情報Ｆａｕｄｉｏが非同期の場合であっても、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定したクロック同期方法を用いた通信システムを提供することができる。
以上の実施形態において、ＰＬＬ回路１３，１９は、図２に示すように、減算器２１とフィルタ２２とＤ／Ａ変換器２３とＶＣＸＯ２４と受信カウンタ２５と乗算器２７，２７とを備えて構成されているが、本発明はこれに限らず、ＶＣＸＯを含む他の構成を有するＰＬＬ回路であってもよい。
以上の実施形態において、ＰＬＬ回路１４，１８は、図３に示すように、分周器３１，３２と位相比較器３３とＬＰＦ３４とＶＣＯ３５とカウンタ３６とを備えて構成されているが、本発明はこれに限らず、ＶＣＯを含む他の構成を有するＰＬＬ回路であってもよい。
以上詳述したように、本発明に係る通信システムとそのためのクロック同期方法によれば、ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、上記シンク機器は映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成する。上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、上記シンク機器は画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて上記第１のＰＬＬ回路及び上記第２のＰＬＬ回路の分周パラメータを設定するとともに、画素データのクロックＣＬＫｐｉｘｅｌによってタイムスタンプを生成することで、クロック周波数の可変を容易に実現することができる。また、上記第１のＰＬＬ回路に例えばＶＣＸＯを、及び上記第２のＰＬＬ回路にＶＣＯをそれぞれ使用し、上記第１のＰＬＬ回路及び上記第２のＰＬＬ回路の分周パラメータをそれぞれ画素データのクロックＣＬＫｐｉｘｅｌの周波数に応じて設定することで、数十ＭＨｚから数百ＭＨｚの広範囲に変化するクロック周波数に対してジッタの少ない安定した通信システム及びそのためのクロック同期方法を提供することができる。従って、例えば本発明を、上記ソース機器から上記シンク機器に非圧縮のビデオデータをパケット伝送する際のクロック同期方法に利用できる。
１，１Ａ，１Ｂ，１Ｃ…ソース機器、
２，２Ａ…送信カウンタ、
３…パケット生成回路、
３ｒ，３ｒａ，３ｒｂ，１２ｒ，１２ｒａ，１２ｒｂ…レジスタ、
４，４Ａ…送信コントローラ、
５…映像再生装置、
５Ａ…音声再生装置、
５Ｂ…映像音声再生装置、
６…データ信号送信回路、
７…通信回線、
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ，１１Ｅ，１１Ｆ，１１Ｇ…シンク機器、
１２…パケット処理回路、
１３，１３Ａ，１４，１８，１９，１９Ａ…ＰＬＬ回路、
１５，１５Ａ，１５Ｂ…受信コントローラ、
１６…データ信号受信回路、
１７…ディスプレイ、
１７Ａ…スピーカ、
１７Ｂ…スピーカ付きディスプレイ、
２０…映像データ処理回路、
２０Ａ…音声データ処理回路、
２０Ｂ…映像音声データ処理回路、
２０ｓ…制御信号発生器、
２１…減算器、
２２…フィルタ、
２３…Ｄ／Ａ変換器、
２４…電圧制御水晶発振器（ＶＣＸＯ）、
２５…受信カウンタ、
２６…乗算器、
３１，３２…分周器、
３３…位相比較器
３４…低域通過フィルタ（ＬＰＦ）、
３５…電圧制御発振器（ＶＣＯ）、
３６…カウンタ。

Claims (24)

  1. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて所定の第１の分周パラメータで固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする通信システム。
  2. 上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
    上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項１記載の通信システム。
  3. 上記第１のＰＬＬ回路は、
    上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に所定の第１の乗数を乗算して乗算結果の信号を出力する第１の乗算手段と、
    上記第１の乗算手段から出力される乗算結果の信号と、第２の乗算手段から出力される乗算結果の信号との差分値を計算して、差分値を示す差分信号を出力する減算手段と、
    上記減算手段から出力される差分信号を平滑化して出力するフィルタ手段と、
    上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換するＤ／Ａ変換手段と、
    上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力する電圧制御水晶発振器と、
    上記電圧制御水晶発振器から出力される基準クロックＣＬＫｒｅｆを計数し計数値の信号を出力する受信カウンタと、
    上記受信カウンタから出力される計数値の信号に所定の第２の乗数を乗算して乗算結果の信号を上記減算手段に出力する第２の乗算手段とを備えたことを特徴とする請求項１又は２記載の通信システム。
  4. 上記第２のＰＬＬ回路は、
    入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力する第１の分周器と、
    上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力する位相比較器と、
    上記位相比較器から出力される誤差信号を平滑化して出力する低域通過フィルタと、
    上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力する電圧制御発振器と、
    上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力する第２の分周器とを備えたことを特徴とする請求項１乃至３のうちのいずれか１つに記載の通信システム。
  5. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
    上記ソース機器は、オーディオデータの基準クロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記音声パケットＰａｕｄｉｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記音声パケットＰａｕｄｉｏを受信し、上記音声パケットＰａｕｄｉｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする通信システム。
  6. 上記ソース機器は、オーディオデータのクロック周波数情報Ｆａｕｄｉｏを上記シンク機器に送信し、
    上記シンク機器は、上記オーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項５記載の通信システム。
  7. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第３のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする通信システム。
  8. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを第１の送信カウンタを用いて計数し、オーディオデータの基準クロックＣＬＫａｕｄｉｏを第２の送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記第１の送信カウンタの計数値Ｃｓｏｕｒｃｅ１（ｔ）及び上記第２の送信カウンタの計数値Ｃｓｏｕｒｃｅ２（ｔ）をそれぞれタイムスタンプ値として上記各混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部から上記タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及び上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆ１に基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第４のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、第３のＰＬＬ回路を用いてＣＬＫｒｅｆ２に基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とする通信システム。
  9. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に基づいて所定の第１の分周パラメータで固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とするクロック同期方法。
  10. 上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
    上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項９記載のクロック同期方法。
  11. 上記第１のＰＬＬ回路は、
    第１の乗算手段を用いて、上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）に所定の第１の乗数を乗算して乗算結果の信号を出力し、
    減算手段を用いて、上記第１の乗算手段からの乗算結果の信号と、第２の乗算手段から出力される乗算結果の信号との差分値を計算して、差分値を示す差分信号を出力し、
    フィルタ手段を用いて、上記減算手段から出力される差分信号を平滑化して出力し、
    Ｄ／Ａ変換手段を用いて、上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換し、
    電圧制御水晶発振器を用いて、上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力し、
    受信カウンタを用いて、上記電圧制御水晶発振器から出力される基準クロックＣＬＫｒｅｆを計数し計数値の信号を出力し、
    上記第２の乗算手段を用いて、上記受信カウンタから出力される計数値の信号に所定の第２の乗数を乗算して乗算結果の信号を上記減算手段に出力することを特徴とする請求項９又は１０記載のクロック同期方法。
  12. 上記第２のＰＬＬ回路は、
    第１の分周器を用いて、入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力し、
    位相比較器を用いて、上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力し、
    低域通過フィルタを用いて、上記位相比較器から出力される誤差信号を平滑化して出力し、
    電圧制御発振器を用いて、上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力し、
    上記第２の分周器を用いて、上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力することを特徴とする請求項９乃至１１のうちのいずれか１つに記載のクロック同期方法。
  13. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
    上記ソース機器は、オーディオデータの基準クロックＣＬＫａｕｄｉｏを送信カウンタを用いて計数し、音声パケットＰａｕｄｉｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記音声パケットＰａｕｄｉｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記音声パケットＰａｕｄｉｏを受信し、上記音声パケットＰａｕｄｉｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とするクロック同期方法。
  14. 上記ソース機器は、オーディオデータのクロック周波数情報Ｆａｕｄｉｏを上記シンク機器に送信し、
    上記シンク機器は、上記オーディオデータのクロック周波数の情報Ｆａｕｄｉｏに基づいて上記第１のＰＬＬ回路の第１の分周パラメータ及び上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項１３記載のクロック同期方法。
  15. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いてタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆを生成し、第２のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第３のＰＬＬ回路を用いて基準クロックＣＬＫｒｅｆに基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とするクロック同期方法。
  16. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを用いて第１の送信カウンタを計数し、オーディオデータの基準クロックＣＬＫａｕｄｉｏを用いて第２の送信カウンタを計数し、映像データ及び音声データの混在パケットＰａｖを上記シンク機器に送出するタイミングにおける上記第１の送信カウンタの計数値Ｃｓｏｕｒｃｅ１（ｔ）及び上記第２の送信カウンタの計数値Ｃｓｏｕｒｃｅ２（ｔ）をそれぞれタイムスタンプ値として上記各混在パケットＰａｖのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は上記混在パケットＰａｖを受信し、上記混在パケットＰａｖのヘッダ部から上記タイムスタンプ値Ｃｓｏｕｒｃｅ１（ｔ）及び上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ１を生成し、第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆ１に基づいて上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成し、第４のＰＬＬ回路を用いて上記タイムスタンプ値Ｃｓｏｕｒｃｅ２（ｔ）に基づいて固定の基準クロックＣＬＫｒｅｆ２を生成し、第３のＰＬＬ回路を用いてＣＬＫｒｅｆ２に基づいて上記ソース機器のオーディオデータの基準クロックＣＬＫａｕｄｉｏを生成することを特徴とするクロック同期方法。
  17. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムにおいて、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）及び第２のＰＬＬ回路によって生成された画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、上記第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とする通信システム。
  18. 上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
    上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項１７記載の通信システム。
  19. 上記第１のＰＬＬ回路は、
    上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）と、受信カウンタから出力される信号との差分値を計算して、差分値を示す差分信号を出力する減算手段と、
    上記減算手段から出力される差分信号を平滑化して出力するフィルタ手段と、
    上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換するＤ／Ａ変換手段と、
    上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力する電圧制御水晶発振器と、
    入力される画素データのクロックＣＬＫｐｉｘｅｌを計数し計数値の信号を出力する受信カウンタとを備えたことを特徴とする請求項１７又は１８記載の通信システム。
  20. 上記第２のＰＬＬ回路は、
    入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力する第１の分周器と、
    上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力する位相比較器と、
    上記位相比較器から出力される誤差信号を平滑化して出力する低域通過フィルタと、
    上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力する電圧制御発振器と、
    上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力する第２の分周器とを備えたことを特徴とする請求項１７乃至１９のうちのいずれか１つに記載の通信システム。
  21. 通信回線を介して互いに接続されたソース機器とシンク機器とを備えた通信システムのためのクロック同期方法において、
    上記ソース機器は、画素データのクロックＣＬＫｐｉｘｅｌを送信カウンタを用いて計数し、映像パケットＰｖｉｄｅｏをシンク機器に送出するタイミングにおける上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）をタイムスタンプ値として上記映像パケットＰｖｉｄｅｏのヘッダ部に付加して上記シンク機器に送信し、
    上記シンク機器は、上記映像パケットＰｖｉｄｅｏを受信し、上記映像パケットＰｖｉｄｅｏのヘッダ部からタイムスタンプ値Ｃｓｏｕｒｃｅ（ｔ）を抽出し、第１のＰＬＬ回路を用いて上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）及び第２のＰＬＬ回路によって生成された画素データのクロックＣＬＫｐｉｘｅｌに基づいて固定の基準クロックＣＬＫｒｅｆを生成し、上記第２のＰＬＬ回路を用いて上記基準クロックＣＬＫｒｅｆに基づいて所定の第２の分周パラメータで上記ソース機器の画素データのクロックＣＬＫｐｉｘｅｌを生成することを特徴とするクロック同期方法。
  22. 上記ソース機器は、画素データのクロック周波数情報Ｆｐｉｘｅｌを上記シンク機器に送信し、
    上記シンク機器は、上記画素データのクロック周波数情報Ｆｐｉｘｅｌに基づいて、上記第２のＰＬＬ回路の第２の分周パラメータを設定することを特徴とする請求項２１記載のクロック同期方法。
  23. 上記第１のＰＬＬ回路は、
    減算手段を用いて、上記送信カウンタの計数値Ｃｓｏｕｒｃｅ（ｔ）と、受信カウンタから出力される信号との差分値を計算して、差分値を示す差分信号を出力し、
    フィルタ手段を用いて、上記減算手段から出力される差分信号を平滑化して出力し、
    Ｄ／Ａ変換手段を用いて、上記フィルタ手段から出力される平滑化された差分信号をアナログ信号にＤ／Ａ変換し、
    電圧制御水晶発振器を用いて、上記Ｄ／Ａ変換手段から出力されるアナログ信号によって制御され、基準クロックＣＬＫｒｅｆを発生して出力し、
    受信カウンタを用いて、入力される画素データのクロックＣＬＫｐｉｘｅｌを計数し計数値の信号を出力し、
    上記受信カウンタから出力される計数値の信号を上記減算手段に出力することを特徴とする請求項２１又は２２記載のクロック同期方法。
  24. 上記第２のＰＬＬ回路は、
    第１の分周器を用いて、入力される基準クロックＣＬＫｒｅｆを所定の第１の分周比で分周して第１の分周クロックを出力し、
    位相比較器を用いて、上記第１の分周器から出力される第１の分周クロックの位相と、第２の分周器から出力される第２の分周クロックの位相とを位相比較し、位相比較結果の誤差信号を出力し、
    低域通過フィルタを用いて、上記位相比較器から出力される誤差信号を平滑化して出力し、
    電圧制御発振器を用いて、上記低域通過フィルタから出力される平滑化された誤差信号によって制御され、発振信号を発生して画素データのクロックＣＬＫｐｉｘｅｌとして出力し、
    上記第２の分周器を用いて、上記電圧制御発振器から出力される画素データのクロックＣＬＫｐｉｘｅｌを所定の第２の分周比で分周して第２の分周クロックを出力することを特徴とする請求項２１乃至２３のうちのいずれか１つに記載のクロック同期方法。
JP2009510770A 2007-03-28 2008-03-24 クロック同期方法 Active JP4758506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009510770A JP4758506B2 (ja) 2007-03-28 2008-03-24 クロック同期方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007083654 2007-03-28
JP2007083654 2007-03-28
JP2009510770A JP4758506B2 (ja) 2007-03-28 2008-03-24 クロック同期方法
PCT/JP2008/000690 WO2008129816A1 (ja) 2007-03-28 2008-03-24 クロック同期方法

Publications (2)

Publication Number Publication Date
JPWO2008129816A1 JPWO2008129816A1 (ja) 2010-07-22
JP4758506B2 true JP4758506B2 (ja) 2011-08-31

Family

ID=39875349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510770A Active JP4758506B2 (ja) 2007-03-28 2008-03-24 クロック同期方法

Country Status (3)

Country Link
US (1) US8447003B2 (ja)
JP (1) JP4758506B2 (ja)
WO (1) WO2008129816A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458556B2 (ja) * 2008-11-27 2014-04-02 ソニー株式会社 タイミング調整回路、固体撮像素子、およびカメラシステム
JP5508819B2 (ja) * 2009-11-13 2014-06-04 オリンパス株式会社 受信装置
US8228102B1 (en) * 2010-03-03 2012-07-24 Altera Corporation Phase-locked loop architecture and clock distribution system
US20120182473A1 (en) 2011-01-14 2012-07-19 Gyudong Kim Mechanism for clock recovery for streaming content being communicated over a packetized communication network
GB2492749B (en) * 2011-07-04 2013-11-20 Canon Kk Receiving video data
US9250646B2 (en) * 2012-12-19 2016-02-02 Intel Corporation Clock recovery using remote arrival timestamps
US10129839B2 (en) * 2014-12-05 2018-11-13 Qualcomm Incorporated Techniques for synchronizing timing of wireless streaming transmissions to multiple sink devices
US20190089472A1 (en) * 2017-09-18 2019-03-21 Qualcomm Incorporated Audio synchronization over wlan
US11457266B2 (en) * 2019-07-18 2022-09-27 Realtek Semiconductor Corporation Method for synchronizing audio and video and related apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288880A (ja) * 1995-04-14 1996-11-01 Toshiba Corp Ｐｌｌ回路及び方式
JPH1041812A (ja) * 1996-07-25 1998-02-13 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH1117532A (ja) * 1997-06-20 1999-01-22 Fujitsu Ltd ディジタルｐｌｌ回路およびｍｐｅｇデコーダ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970558B2 (ja) * 1996-10-25 1999-11-02 日本電気株式会社 オーディオ／ビデオ／コンピュータグラフィクス同期再生合成方式及び方法
JP2000101560A (ja) 1998-09-24 2000-04-07 Sumitomo Electric Ind Ltd クロック同期回路及び伝送装置
JP4062807B2 (ja) 1999-01-14 2008-03-19 ヤマハ株式会社 データクロック生成装置および記憶媒体
US6636575B1 (en) 1999-08-05 2003-10-21 Koninklijke Philips Electronics N.V. Cascading PLL units for achieving rapid synchronization between digital communications systems
WO2002015449A2 (en) * 2000-08-17 2002-02-21 Broadcom Corporation Method and system for transmitting isochronous voice in a wireless network
US7079591B2 (en) 2001-08-01 2006-07-18 Radiodetection Limited Method and system for recovering information from a magnetic field signal usable for locating an underground object
JP2004248123A (ja) 2003-02-17 2004-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
US7418011B2 (en) * 2004-02-10 2008-08-26 General Instrument Corporation Method and system for multiplexing DOCSIS data into an MPEG transport stream
KR100526189B1 (ko) * 2004-02-14 2005-11-03 삼성전자주식회사 트랜스코딩 전후에 타이밍 파라미터를 일정하게유지시키는 트랜스코딩 시스템 및 방법
KR101168612B1 (ko) * 2005-10-11 2012-07-30 삼성전자주식회사 디지털 방송수신기의 동기장치 및 방법
JP4189422B2 (ja) * 2006-11-14 2008-12-03 株式会社東芝 放送ｔｓ配信システム、このシステムに用いられる放送ｔｓ配信装置、ユーザ端末装置及び配信方法
US8063986B2 (en) * 2007-06-04 2011-11-22 Himax Technologies Limited Audio clock regenerator with precisely tracking mechanism

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288880A (ja) * 1995-04-14 1996-11-01 Toshiba Corp Ｐｌｌ回路及び方式
JPH1041812A (ja) * 1996-07-25 1998-02-13 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JPH1117532A (ja) * 1997-06-20 1999-01-22 Fujitsu Ltd ディジタルｐｌｌ回路およびｍｐｅｇデコーダ

Also Published As

Publication number Publication date
WO2008129816A1 (ja) 2008-10-30
US20100061406A1 (en) 2010-03-11
JPWO2008129816A1 (ja) 2010-07-22
US8447003B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP4758506B2 (ja) クロック同期方法
US8441575B2 (en) Audio clock regenerator with precise parameter transformer
EP0716547B1 (en) Audio/video synchronizer
JP4625863B2 (ja) 送信装置および送受信装置
US20160366431A1 (en) Video decoding device and video decoding method
WO2014188960A1 (ja) 送信装置、送信方法、受信装置および受信方法
JP2007124044A (ja) 基準クロック再生回路及びデータ受信装置
TW508945B (en) Multichannel display data generating apparatus, medium, and informational set
US10231007B2 (en) Transmission device, transmitting method, reception device, and receiving method
JP2014510426A (ja) パケット通信ネットワークを介して伝送されるコンテンツをストリーミングするためのクロックリカバリ機構
JP5254376B2 (ja) 再生装置
JP2010154418A (ja) 無線映像伝送方法及び装置
JPWO2009125573A1 (ja) 送信装置および受信装置
JP2008118345A (ja) 情報処理装置の制御方法
CN108650541A (zh) 实现不同设备同步播放视频的方法和系统
TW201433152A (zh) 一種無動態時戳之時脈產生機制，以提供於共享頻道中傳送媒體串流
JP6318953B2 (ja) 送信装置、送信方法、受信装置および受信方法
EP1667447B1 (en) Data conversion system
JP5270288B2 (ja) 送信装置
JP2001197048A (ja) マルチストリーム再生装置
JP2009188897A (ja) 通信システム
JP4023350B2 (ja) ネットワーク接続機器及びこれに用いるタイムスタンプ処理方法
Miroll et al. Reverse genlock for synchronous tiled display walls with Smart Internet Displays
US20100067531A1 (en) Apparatus and method for controlling independent clock domains to perform synchronous operations in an asynchronous network
US20060008011A1 (en) Method for synchronizing video signals

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250