JP4758257B2 - 導波路形成装置、ピン構造および高周波回路 - Google Patents

導波路形成装置、ピン構造および高周波回路 Download PDF

Info

Publication number
JP4758257B2
JP4758257B2 JP2006064482A JP2006064482A JP4758257B2 JP 4758257 B2 JP4758257 B2 JP 4758257B2 JP 2006064482 A JP2006064482 A JP 2006064482A JP 2006064482 A JP2006064482 A JP 2006064482A JP 4758257 B2 JP4758257 B2 JP 4758257B2
Authority
JP
Japan
Prior art keywords
waveguide
forming
circuit
frequency
wall portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006064482A
Other languages
English (en)
Other versions
JP2007243697A (ja
Inventor
弘志 内村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006064482A priority Critical patent/JP4758257B2/ja
Priority to CN200780008455.6A priority patent/CN101401253B/zh
Priority to US12/282,321 priority patent/US7876180B2/en
Priority to PCT/JP2007/054593 priority patent/WO2007102591A1/ja
Publication of JP2007243697A publication Critical patent/JP2007243697A/ja
Application granted granted Critical
Publication of JP4758257B2 publication Critical patent/JP4758257B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、導波路形成装置、ピン構造および高周波回路に関し、たとえばアンテナ、フィルタ回路などの高周波回路部品に好適に適用される技術に関する。
近年ソフトウェア無線の研究が盛んに行われている(特許文献1〜5参照)。たとえば携帯端末の既存のソフトウェアを入れ替えてコンフィグレーションを変えることで、該携帯端末をカーナビゲーション装置、地上波のテレジ受信端末など、マルチモードに変え得る。このソフトウェア無線の技術を具現化するために、フィールドプログラマブルゲートアレー(略称FPGA)の大規模化、デジタルシグナルプロセッサー(略称DSP)の高速化、リコンフィギュラブルプロセッサー(略称RCP)の実用化、A/D(アナログ/デジタル)・D/A(デジタル/アナログ)コンバーターの高速化、データ転送インターフェースの高速化の進歩が大きく貢献している(たとえば非特許文献1,2参照)。
ソフトウェア無線の実用化に関しては、特にFPGAの寄与するところが大きく、その核となる技術となっている。しかし、FPGAはデジタル化された信号をプロクラマブルな回路により処理自体を自在に変えることで、様々な変復調処理に対応できるようにしたものであり、その前提として、無線部に関しては広帯域であることが要求されている。
しかし、これに必要な広帯域アンテナや、フィルタの中心周波数および通過帯域のプログラムブル化は困難であるため、フィルタバンクを用意して必要に応じて複数のフィルタを切替える必要がある。またダイレクトコンバージョン方式なども検討されている(非特許文献1,2参照)。
特許第3686736号公報 特許第3439973号公報 特許第3517097号公報 特開平11−284409号公報 特許第3420474号公報 沖テクニカルレビュー 2005年10月/第204号Vol.72 No.4 P80-85 信学技報 IE ICE Technical Report ED2005-116,OME2005-42(2005-09) P45-50
従来技術では、無線部つまりアンテナ、フィルタなどの高周波回路部品に関しては、通過帯域が限定されているかまたは数種類搭載して選択的に用いられる。通過帯域が限定されている無線部については、マルチモードに変え得るソフトウェア無線を実現できない。高周波回路部品を数種類搭載して選択的に用いる無線部については、高周波回路部品の構造が大形化および複雑化するので、汎用性に欠ける。
ダイレクトコンバージョン方式を適用する技術では、次のような問題がある。送信側では、信号処理部から送られたデジタル信号をアナログ信号に変換し、その信号を広帯域にわたって所望の無線周波数へアップコンバートする機能が必要である。受信側では、周波数変換部において、高いレベルの信号が所望の帯域内に複数入力された場合、ダイナミックレンジが低下する問題、およびミキサの非直線ひずみが発生する問題がある。
本発明の目的は、回路部の最適化を図ることができ、汎用性の高い導波路形成装置、ピン構造および高周波回路を提供することである。
本発明は、導波路を形成するための導波路形状を可逆的に変更可能な回路形成部と、
該回路形成部の導波路形状を所期情報に基づいて変更するように制御する制御手段とを具備することを特徴とする導波路形成装置である。
また本発明は、前記回路形成部は、離隔して配設される一対の導電体層と、導電体層と協働して導波路を形成し得る複数の可動体とを含み、
前記各可動体は、前記導波路の壁部の一部分を成す壁部形成状態と、壁部非形成状態とにわたって変位可能に構成されることを特徴とする。
また本発明は、前記各可動体を前記壁部形成状態と前記壁部非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする。
また本発明は、前記制御手段は、前記回路形成部をパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか1つの導波路形状に変更するように制御することを特徴とする。
また本発明は、離隔して配設される複数の導電体層と協働して導波路の壁部を形成し得るピン構造であって、前記壁部を成す壁部形成状態と壁部非形成状態とにわたって変位可能に構成されることを特徴とするピン構造である。
本発明によれば、制御手段は、回路形成部の導波路形状を所期情報に基づいて変更するので、回路形成部を自在にかつ簡単に変更することができる。複数種類の高周波回路部品を選択的に用いる従来技術に比べて、構造の簡単化および回路形成部の最適化を図ることが可能となる。したがって汎用性の高い導波路形成装置を実現することができる。
また本発明によれば、一対の導電体層と複数の可動体とで協働して導波路を形成し得る。各可動体を壁部形成状態と壁部非形成状態とにわたって変位させることで、回路形成部を自在にかつ簡単に変更することが可能となる。
また本発明によれば、制御手段は、駆動源を駆動制御することで、各可動体を壁部形成状態と壁部非形成状態とにわたって変位駆動する。このように導波路形状を変更することができる。
また本発明によれば、回路形成部はパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか1つの導波路形状に変更される。このように導波路形成装置の汎用性を高めることができる。
また本発明によれば、ピン構造は、離隔して配設される複数の導電体層と協働して導波路の壁部を形成し得る。つまりピン構造は壁部形成状態に変位させることで、該ピン構造を導波路の壁部とすることができる。回路形成部の最適化を図ることが可能となるピン構造を実現することができる。
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。本実施形態に係る可変高周波回路は、アンテナ、導波管、パワーデバイダ、カプラ、フィルタ回路などの複数の高周波回路部品に適用される。以下の説明は、可変高周波回路の制御方法の説明および、制御ピンのピン構造の説明をも含む。
図1は、本発明の第1の実施形態に係る可変高周波回路形成部3を表す斜視図である。図2は、制御ピン2の駆動部の要部を、ピン出退方向を含む仮想一平面で切断してみた断面図である。図3は、第1の実施形態に係る可変高周波回路1の電気的構成を表すブロック図である。第1の実施形態に係る可変高周波回路1を、「第1高周波回路1」と称す。第1高周波回路1は、回路形成部としての可変高周波回路形成部3と、制御手段としての高周波回路制御部4とを含む。可変高周波回路形成部3は、導波路を形成するための導波路形状を変更可能な回路形成部である。高周波回路制御部4は、回路形成部の導波路形状を所期情報に基づいて変更するように制御する。先ず可変高周波回路形成部3について説明する。
可変高周波回路形成部3は、可変高周波回路部5と、複数の制御ピン2(可動体に相当する)とを有する。可変高周波回路部5は、第1および第2導電体層6,7を含む。第1および第2導電体層6,7は、導波管のいわゆるH面(H−Plane)を成す一対の導電体層であり、所定小距離δ1離隔して平行に配設されている。これら導電体層6,7はたとえば平面視矩形状に形成されている。第1および第2導電体層6,7の厚み方向をZ方向と定義し、第1導電体層6の一辺に平行な方向をX方向と定義する。XおよびZ方向に直交する第1導電体層6の他辺に平行な方向をY方向と定義する。図1において、X,Y,Z方向をそれぞれ矢符X,Y,Zで表記する。X方向およびY方向を含む仮想一平面を、「XY平面」と称す。第1高周波回路1またはその一部をZ方向に見ることを、「平面視」と称す。
第2導電体層7には、制御ピン2を変位させるための複数の貫通孔7aが形成され、これら複数の貫通孔7aは、第2導電体層7のXY平面に沿って、X方向一定間隔おきでかつY方向一定間隔おきに配設されている。制御ピン2と貫通孔7aとが一対一に対応するように構成されている。第2導電体層7の各貫通孔7aは、後述する制御ピン2の形状に対応するように矩形孔形状に形成されている。ただし各貫通孔7aは各制御ピン2に対し、制御ピン2を円滑に変位可能にルーズに形成されている。
複数の制御ピン2は、第1および第2導電体層6,7と協働して導波路を形成し得るものである。各制御ピン2は、導波管のいわゆるE面(E−Plane)の一部分を成すダウン状態と、アップ状態とにわたって変位可能に構成されている。前記ダウン状態(図2、Z1参照)とは、導波路の壁部の一部分を成すZ方向一方に下降した壁部形成状態と同義であり、前記アップ状態(図2、Z2参照)とは、導波路の壁部を成さないZ方向他方に上昇した壁部非形成状態と同義である。各制御ピン2は導体から成り、Z方向に延びる四角柱に形成されている。各制御ピン2のZ方向長さは、第1導電体層6,第2導電体層7間の距離δ1よりも所定小距離長くなるように形成されている。前記ダウン状態において、各制御ピン2の長手方向一端部2aは第1導電体層6に当接し、かつ該制御ピン2の長手方向他端部2bが第2導電体層7の一表面部からやや突出する。前記アップ状態において、各制御ピン2の長手方向一端部2aは第1導電体層6から離隔するとともに第2導電体層7のたとえば一表面に面一状になる。ただし必ずしも面一状に限定されるものではない。
ところで導波管において、金属壁に、導波路を伝播する電磁波の波長の1/2未満の孔が開いていても、この孔から電磁波が漏れて伝播することはない。換言すれば、XまたはY方向に隣接する制御ピン2同士の距離δ2であって、隣り合う制御ピン2の横断面の中心間距離δ2を、波長の1/2未満に規定することで、XまたはY方向に隣り合う制御ピン2の間隔は、中心間距離δ2から各制御ピン2のXまたはY方向の厚み分減じた値となる。つまり隣り合う制御ピン2の間隔も当然に波長の1/2未満となる。これによって、導波管から電磁波が漏れて伝播することを確実に防止することができる。この性質を利用して、第1導電体層6、第2導電体層7およびダウン状態の複数の制御ピン2で囲まれた領域で導波管を形成し得る。しかも制御ピン2の状態をアップ状態にするかダウン状態にするかで、形成する導波管構造を自在に形成または変形可能になっている(後述する)。
本実施形態では、各制御ピン2を四角柱に形成しているが四角柱だけに限定されるものではなく、円柱または四角柱以外の多角柱、具体的には三角柱、五角柱などに形成することも可能である。可変高周波回路において、複数の制御ピン2を複数種類の多角柱で構成することも可能であり、円柱および多角柱で構成してもよい。制御ピンを円柱で構成するほうが、角柱で構成するよりも導波管の曲線を形成しやすく多種多様な構造に対応することができ、汎用性を高めることができる。各制御ピン2のアップ状態において、各制御ピン2の長手方向一端部2aを第2導電体層7の一表面に面一状にする、換言すれば、各制御ピン2の長手方向一端部2aが第2導電体層7の貫通孔7aに蓋をして閉塞状態を実現し得るので、導体部での伝送損失を極力小さくすることができる。
本実施形態では、第1導電体層6、第2導電体層7およびダウン状態の複数の制御ピン2で囲まれた導波管の内部には、空気が介在しているが、必ずしもこの形態に限定されるものではない。第1導電体層6と第2導電体層7との間に、図示外の誘電体を挿入してもよい。該誘電体には、制御ピン2の配設位置に対応する複数の孔が形成され、制御ピン2の変位を妨げないようになっている。この誘電体を挿入した場合には、第1導電体層6と第2導電体層7とを誘電体でもって保持するとともに、遮断周波数は小さく遮断波長は長くすることができるので、空気を介在させたときの遮断周波数と同じ遮断周波数となるように形成すると、可変高周波回路形成部3の小形化を図ることができる。第1および第2導電体層6,7を誘電体で保持することで、導波管内部に空気を介在させる形態に比べて、可変高周波回路形成部3の剛性強度を高めることができる。該剛性強度を高めることで、制御ピン2を円滑に変位させることができる。制御ピン2の間隔が波長の1/2未満となるので、導波管から電磁波が漏れて伝播することを確実に防止することができる。
高周波回路制御部4について説明する。高周波回路制御部4は、回路パターン情報記憶部8と制御ピン駆動部9とを含み、これらは電気的に接続されている。回路パターン情報記憶部8には、導波路を形成するための導波路形状の情報、つまりパターン情報が格納される。当該第1高周波回路1に有線または無線などを通して送られるパターン情報PDは、回路パターン情報記憶部8に一旦格納される。その情報を再現するように、回路パターン情報記憶部8は制御ピン駆動部9に信号を送る。制御ピン駆動部9は、駆動源としてのポンプモータ、流体圧シリンダ10、配管11および図示外の制御弁(配管等と称す)を含み、これらは配管接続されている。第2導電体層7には、流体圧シリンダ10のシリンダ本体10Aが固着されている。
流体圧シリンダ10は、前記シリンダ本体10Aと、制御ピン2の長手方向他端部2bに一体的に固着されるピストン12とを備えている。この流体圧シリンダ10の作動流体はたとえばガスまたはオイルが適用される。作動流体としてガスを適用した場合には、オイルを適用する場合に比べて第1高周波回路1の軽量化を図ることができ、該第1高周波回路1を含む機器の携帯性向上を図ることができる。回路パターン情報記憶部8から制御ピン駆動部9に送られる信号に基づいて、駆動源から配管等を介してシリンダ本体10内に作動流体を注入することで、シリンダ本体10A内に正圧をかけてピストン12つまり制御ピン2をアップ状態からダウン状態に押し出す。
逆に前記信号に基づいて、シリンダ本体10A内の作動流体を吸引することで、シリンダ本体10A内に負圧をかけて制御ピン2をダウン状態からアップ状態に変位する構造になっている。その結果、各制御ピン2がアップ状態またはダウン状態となり、変更された高周波回路が形成される。この高周波回路に入力される高周波信号(略称RF信号:
Radio Frequency信号)は、可変高周波回路部5でたとえばフィルタ処理などがされた後出力される。ただし前記フィルタ処理に限定されるものではない。
本実施形態では、シリンダ本体10A内に負圧をかけて制御ピン2をアップ状態に変位しているが、この形態に限定されるものではない。たとえばシリンダ本体10A内にかける作動流体の圧力を開放すると、ダウン状態からアップ状態に制御ピン2を変位させるコイルばねから成る付勢手段を設けてもよい。ただし該コイルばねは、たとえば合成樹脂などの非金属によって形成する必要がある。この場合には、シリンダ本体10A内に負圧をかける本実施形態よりも、制御ピン2を迅速に変位させることができる。仮に配管途中などに作動流体の漏れがあったとしても、制御ピン2を確実にかつ迅速に変位させることが可能となる。
図4は、制御ピン2の駆動部構造を部分的に変更した変更形態に係り、駆動部の要部を、ピン出退方向を含む仮想平面で切断してみた断面図である。図2の実施形態では、流体圧シリンダ10を用いて各制御ピン2をアップ状態またはダウン状態に制御しているが、図4に示す実施形態では各制御ピンを電磁気的に制御することも可能である。つまり制御ピン駆動部は、駆動源としてのバッテリ13、スイッチング手段14、Z方向の軸線まわりに巻回されたコイル体15、および磁性体で形成される各制御ピン2Aを含む。第2導電体層7にコイル体15が固着され、このコイル体15にバッテリ13およびスイッチング手段14が電気的に接続されている。
各制御ピン2Aは、たとえばニッケル金属のような電気伝導性を有する磁性体で形成され、磁気化されている。該制御ピン2Aは、磁気を発生するコイル体15をガイドとしてZ方向一方または他方に変位可能に構成されている。前記制御ピン駆動部に送られる信号に基づいて、高周波回路制御部4のたとえば中央演算処理装置(略称CPU:Central
Processing Unit)はスイッチング手段14のオン/オフを制御する。たとえばある制御ピン2Aに対応するスイッチング手段14をオンからオフに切換え制御することで、この制御ピン2Aをアップ状態からダウン状態に変位する。逆に前記信号に基づいて、スイッチング手段14をオフからオンに切換え制御することで、この制御ピン2Aをダウン状態からアップ状態に変位し得る。
本変更形態によれば、電磁気的に制御ピン2Aを制御し得るので、流体圧シリンダ10を用いて制御ピン2を制御する前述の実施形態に比べて、高周波回路の構造変更に要する時間短縮を図ることができる。つまり電磁気的に制御ピン2Aを制御し得るので、既存の高周波回路に基づいて構造変更を容易に実施することができる。駆動源としてポンプモータではなくバッテリ13を適用することができるので、本実施形態のものより携帯性およびメンテナンス性に優れる。その他本実施形態と同様の効果を奏する。各制御ピン2を、モータおよび該モータ軸固着のカム、前述の付勢手段などを用いてアップ状態とダウン状態とにわたって変位可能に制御することも可能である。この場合にも、前記変更形態と同様の効果を奏する。
図5は、回路パターンを表す平面図であり、図5(a)は、第2ポートPt2および第3ポートPt3に電力が等分配される回路パターンを表す平面図、図5(b)は、導波管のE面を形成する制御ピン郡を複数列設ける回路パターンを表す平面図、図5(c)は、第2ポートPt2および第3ポートPt3への電力の分配比がずれた回路パターンを表す平面図である。
制御ピン2(2A)は、X方向およびY方向に一定間隔おきに配設され、白抜きの四角は前記E面を形成しないアップ状態の制御ピン2(2A)を、黒四角は導波管のE面を形成するダウン状態の制御ピン2(2A)を表している。図5(a)は、等分岐の処理を行うように制御ピン2(2A)を配置するものである。この図5(a)に示す導波路形状である回路パターンはたとえばデフォルトで規定されている。第1ポートPt1から入力された高周波信号は第2および第3ポートPt2,Pt3に電力が等分配される。図5(a)に示す等分岐の処理を行うパターン情報は、回路パターン情報記憶部8に格納されている。操作者の操作指令によって、回路パターン情報記憶部8は制御ピン駆動部9に信号を送り、制御ピン駆動部9は駆動源を駆動制御する。これによってシリンダ本体10A内に正圧または負圧がかかり、制御ピン2(2A)をアップ状態またはダウン状態に変位し、図5(a)に示す回路パターンを得る。
このような導波路の場合、伝送損失をより少なくするために、たとえば図5(b)に示すように、導波管のE面を形成する制御ピン2(2A)群をXおよびY方向に一列ではなく、複数列設けることも可能である。この低伝送損失用パターン情報も、回路パターン情報記憶部8に格納されている。すなわち操作者の操作指令によって、回路パターン情報記憶部8は制御ピン駆動部9に信号を送り、制御ピン駆動部9は前記低伝送損失用パターン情報に基づいて駆動源を駆動制御する。これによって、導波管のE面を形成する制御ピン2群をXおよびY方向に複数列設けた図5(b)に示す回路パターンを得る。このように導波管のE面つまり壁部の厚みを大きくすることで、伝送損失を極力小さくすることができる。
図5(c)に示すように、図5(a)の示す回路パターンから、結合窓KMの部分をX方向にずらした構造にすることも可能である。このように結合窓KMをずらすことによって、電力の分配比がずれ、いわゆるパワーデバイダを形成することができる。該パワーデバイダを実現するパワーデバイダ用パターン情報も、回路パターン情報記憶部8に格納されている。操作者の操作指令によって、回路パターン情報記憶部8は制御ピン駆動部9に信号を送り、制御ピン駆動部9は前記パワーデバイダ用パターン情報に基づいて駆動源を駆動制御する。これによって、図5(c)に示すパワーデバイダを得る。
図5の例では、1つの分岐構造しかないが、可変高周波回路をXY方向に大きくして多数の分岐構造を形成しアンテナの給電回路とすることで、その先に結合されたアンテナ素子への給電比率を自在に変化することができるので、放射パターンを自由に変化させることができる。このような導波管構造の場合、導波管幅を変えることによって管内波長を変えることができるので、同じ導波管長さであってもポートから出力される位相も変化させることができる。その結果、電子的なビームスキャンアンテナを形成することも可能となる。
図6は、回路パターンを表す平面図であり、図6(a)は、直線的な導波管構造の回路パターンを表す平面図、図6(b)は、フィルタ機能を持たせた回路パターンを表す平面図である。本実施形態では、たとえばデフォルトで格納される図6(a)に示す回路パターンから、操作者の操作指令によって、フィルタ機能を持たせた回路パターン(フィルタ回路)に変化させることができる。たとえば導波管上流側における第1ポートPt1付近部のY方向寸法を幅狭くし、導波管下流側における第2ポートPt2付近部のY方向寸法を幅狭くする。これとともに導波管の長手方向中間付近部のY方向寸法をさらに幅狭くする。予め定める制御ピン2(2A)をアップ状態またはダウン状態に変位することで、フィルタ回路を容易にかつ迅速に実現することができる。予め定める制御ピン2(2A)をアップ状態またはダウン状態に変位させることで、この回路パターンは自在に変化することができるので、そのフィルタ機能の中心周波数特性および通過帯域までも自在に変更することができる。
図7は、回路パターンを表す平面図であり、図7(a)は、直線的な二本の導波管構造が接している構造の回路パターンを表す平面図、図7(b)は、第1ポートPt1から入力され第2ポートPt2から出力される高周波信号の一部がカップリングして第4ポートPt4へも出力される構造の回路パターンを表す平面図である。図7(a)の導波路用パターン情報は、回路パターン情報記憶部8に格納され、図7(b)のカプラ用パターン情報も、回路パターン情報記憶部8に格納されている。操作者の操作指令によって、壁部を兼用する複数の制御ピン2(2A)の一部がアップ状態またはダウン状態に変位することで、図7(a)に示す回路パターンと、図7(b)に示す回路パターンとにわたって容易にかつ迅速に切換え得る。
図8は、回路パターンを表す平面図であり、図8(a)は、第1ポートPt1から入力された高周波信号がスロット16から放射される回路パターンを表す平面図、図8(b)は、第1ポートPt1から入力された高周波信号がスロット17から放射される回路パターンを表す平面図である。本実施形態に係る第1高周波回路1をアンテナに適用することも可能である。
第1導電体層6には、垂直偏波アンテナを実現するための第1スロット16、および水平偏波アンテナを実現するための第2スロット17が形成されている。これら第1および第2スロット16,17は、予め同じ大きさに形成されている。第1スロット16はX方向に沿って配設され、第2スロット17はY方向に沿って配設され、第1スロット16の長手方向と第2スロット17の長手方向とが直交するように配設されている。ただし第1スロット16の長手方向一端部と第2スロット17の幅方向一側部とは所定小距離離隔して配設されている。
図8(a)に示す例では、X方向に沿って配設される第1スロット16だけが、第1,第2導電体層6,7およびダウン状態の複数の制御ピン2(2A)に囲繞される形態となっている。該形態を実現するパターン情報は、予め回路パターン情報記憶部8に格納されている。操作者による操作指令によって、複数の制御ピン2(2A)をアップ状態またはダウン状態に変位することで、当該回路パターンを得る。第1ポートPt1から入力された高周波信号は、X方向一方でかつY方向一方に導かれ第1スロット16から放射される。このときアンテナから、Z方向の電磁波が放射される。この偏波は図面垂直方向の電界(垂直偏波)となる。
図8(b)に示す例では、Y方向に沿って配設される第2スロット17だけが、第1,第2導電体層6,7およびダウン状態の複数の制御ピン2(2A)に囲繞される形態となっている。該形態を実現するパターン情報は、予め回路パターン情報記憶部8に格納されている。操作者による操作指令によって、複数の制御ピン2(2A)をアップ状態またはダウン状態にすることで、当該回路パターンを得る。第1ポートPt1から入力された高周波信号は、X方向他方でかつY方向一方に導かれ第2スロット17から放射される。このときアンテナから放射される電磁波は、図8(a)の場合と比べて周波数に変化がないが、偏波は図面水平方向の電界(水平偏波)となる。
このように放射素子となるスロット16,17を、第1導電体層6に予め形成しておくことによって、アンテナから放射される偏波を選択的に切替えることができる。本例では、第1および第2スロット16,17を同一サイズとしたが、必ずしも同一サイズに限定されるものではない。放射される周波数特性はスロットの大きさに依存するので、予めスロットのサイズを所望の周波数に合致するものにしておくことで、放射(受信)する周波数を選択的に切替えることができる。このような汎用性の高い高周波回路を実現することができる。
図9は、回路パターンを表す平面図であり、図9(a)は、第1ポートPt1から入力された高周波信号が円形状に囲まれた領域S1で共振を起こし、アンテナ開口部Ahから放射される回路パターンを表す平面図、図9(b)は、周波数特性を低周波側へ変化させた回路パターンを表す平面図である。本例では、第1導電体層6に平面視円形状のアンテナ開口部Ahが予め形成されている。
図9(a)に示す回路パターンは、共振器形アンテナを実現する形態である。第1ポートPt1から入力された高周波信号は、複数の制御ピン2(2A)によって円形状に囲まれた領域S1で共振を起こし、アンテナ開口部Ahから放射される。このときの共振周波数は、アンテナの開口部面積と、複数の制御ピン2(2A)によって円形状または多角形状に囲まれた部分に依存する。したがって、図9(b)に示すように、ダウン状態の制御ピン2(2A)によって円形状または多角形状に囲まれた領域S2の面積を、図9(a)に示す領域S1の面積より大きくすることによって、アンテナ開口部Ahから放射される周波数特性は、低周波数側へとシフトする。逆に、アンテナ開口部Ahから放射される周波数特性を、低周波数側から高周波数側へシフトさせることも可能である。以上説明したように、制御ピン2(2A)のダウン状態またはアップ状態の制御状態を変化させることによって、周波数特性を変化させることが可能となる。
以上説明した第1高周波回路1によれば、高周波回路制御部4は、可変高周波回路形成部3の導波路形状をパターン情報(所期情報に相当)に基づいて変更するので、可変高周波回路形成部3を自在にかつ簡単に変更することができる。複数種類の高周波回路部品を選択的に用いる従来技術に比べて、構造の簡単化および可変高周波回路形成部3の最適化を図ることが可能となる。したがって汎用性の高い高周波回路を実現することができる。
第1高周波回路1によれば、第1および第2導電体層6,7と、複数の制御ピン2(2A)とで協働して導波路を形成し得る。各制御ピン2(2A)をダウン状態とアップ状態とにわたって変位させることで、可変高周波回路形成部3を自在にかつ簡単に変更することが可能となる。可変高周波回路形成部3は、パワーデバイダ、フィルタ回路およびカプラの少なくともいずれか1つの導波路形状に変更される。このように第1高周波回路1の汎用性を高めることができる。
高周波回路制御部4は、制御ピン2(2A)の変位位置を制御することで、一方のスロット16から垂直偏波を放射する状態と、他方のスロット17から水平偏波を放射する状態とにわたって切換えることができる。つまり第1および第2導電体層6,7と、複数の制御ピン2(2A)とによって、垂直偏波アンテナと水平偏波アンテナとを自在に切換えることができる。
図10は、第2の実施形態に係る可変高周波回路1Aの電気的構成を表すブロック図である。第2の実施形態に係る可変高周波回路1Aを、「第2高周波回路1A」と称す。第2高周波回路1Aは、回路形成部としての第2可変高周波回路形成部3Aと、制御手段としての第2高周波回路制御部4Aとを含む。第2可変高周波回路形成部3Aは、第2可変高周波回路部5Aと、複数の制御ピン2(2A)とを有する。第2可変高周波回路部5Aには、該第2可変高周波回路部5Aで処理された高周波信号を検出するための特性検出ポート18が形成されている。該特性検出ポート18から出力される高周波信号の一部を、後述するRF特性測定部19(RF:Radio Frequency)に入力する。
第2高周波回路制御部4Aは、RF特性測定部19と、回路パターン生成部20と、回路パターン情報記憶部8と、制御ピン駆動部9とを含み、これらは電気的に接続されている。前記特性検出ポート18から出力される(最終的に出力される)高周波信号を、RF特性測定部19に入力する。ここで、所望のRF信号が出力されているか否か判断すべく測定する。この測定結果を表す情報を回路パターン生成部20に送り、該回路パターン生成部20は、第2可変高周波回路部5Aで処理された高周波信号が所望の特性が得られるように処理されているか否かを判断し、それを修正する機能を有する。
回路パターン生成部20は記憶手段としてのメモリ21を備え、このメモリ21には、所望の特性が得られるように処理されているか否かを判断する判断基準となる基準データが格納されている。メモリ21には、測定結果を表す情報が一時的に記憶され、この情報と基準データとが比較に供される。その情報は、回路パターン情報記憶部8に一旦格納される。その情報を再現するように、回路パターン情報記憶部8は制御ピン駆動部9に信号を送る。このように第2可変高周波回路部5Aで処理されるべき高周波信号を簡単にかつ確実に修正することが可能となる。このフィードバック制御を繰り返し実行することで、第2可変高周波回路部5Aで所期高周波信号を出力し得る。
たとえば図7(b)に示すカプラ構造を、測定したい機能ブロックの出力信号付近に形成しておき、主信号を大きく乱さない程度に分波させて、特性検出ポート18に出力させることも可能である。これによって、必要な機能ブロックだけを測定することができる。したがって全ての機能ブロックを測定する場合に比べて、CPUなどの処理負荷を軽減することができる。その他第1高周波回路1と同様の作用、効果を奏する。
図11は、回路パターン生成部20での処理フローを表すフローチャートである。図10も参照しつつ説明する。特に記載しない限り、本処理の制御主体は回路パターン生成部20である。たとえば第2高周波回路1Aの図示外の主電源を投入する条件で本処理フローが開始する。開始後ステップa1に移行し、初期の導波路形状である初期パターンを設定する。次にステップa2に移行して、特性検出パターンを設定する。次にステップa3に移行して、基準データと検出されたデータとを比較するため、第1ポートPt1、第2ポートPt2、第3ポートPt3の特性検出が終了したか否かを判断する。「否」との判断でステップa2に戻る。
前記特性検出が終了したとの判断で、ステップa4に移行する。このステップa4において、測定結果の中心周波数と、メモリ21に格納される基準データとを比較し、該中心周波数でよいか否かを判断する。「否」との判断でステップa5に移行し、ステップa4における比較結果に基づいて、回路パターン情報記憶部8を介して制御ピン駆動部9に信号を送り、導波路幅を調整する。その後ステップa2に戻る。ステップa4において、前記中心周波数でよいとの判断で、ステップa6に移行する。
ここで測定結果の分配比率と、メモリ21に格納される基準データとを比較し、該分配比率でよいか否かを判断する。「否」との判断でステップa7に移行し、ステップa6における比較結果に基づいて、回路パターン情報記憶部8を介して制御ピン駆動部9に信号を送り、結合窓KMを調整する(図5参照)。その後ステップa2に戻る。ステップa6において前記分配比率でよいとの判断で、ステップa8に移行する。ステップa8では、測定結果の反射と、メモリ21に格納される基準データとを比較し、該反射でよいか否かを判断する。「否」との判断でステップa9に移行し、ステップa8における比較結果に基づいて、回路パターン情報記憶部8を介して制御ピン駆動部9に信号を送り、図5(c)の二点鎖線に覆われる領域の反射制御ピン2Hのダウン状態本数を変更することで調整する。その後ステップa2に戻る。ステップa8で該反射でよいとの判断で、本フローを終了する。
以上説明したように、ステップa4,a6,a8の各ステップにおいて、測定結果である情報と基準データとを比較する。測定結果が当該回路パターンの条件を満たさないつまりNGであると判断されると、それぞれステップa5,a7,a9の各ステップにおいて調整したうえでステップa2に戻る。このようなフィードバック制御を繰り返し実行することで、第2可変高周波回路部5Aで所期高周波信号を高精度に出力することができる。
本実施形態では、第2導電体層7のXY平面全体に複数の制御ピン2(2A)が配設されるが、第2導電体層7のXY平面のうちの要部だけに複数の制御ピン2(2A)を配設することも可能である。この場合には、可変高周波回路形成部の構造を簡単化できるうえ、制御ピンを変位させる制御系を簡単化できる。制御ピンを変位させるための貫通孔を、第1および第2導電体層に形成する場合もある。この場合には、シリンダ本体の一部で第1および第2導電体層を保持することができ、高周波回路の剛性強度を高めることができる。シリンダ本体の一部で第1および第2導電体層を保持する場合には、シリンダ本体は誘電体である必要があり、形成された導波管内には、該シリンダ本体およびオイルまたはガスが部分的に介在するので、誘電体導波管を実現することができる。第1導電体層に複数の貫通孔を形成する分、第1導電体層の軽量化を図ることが可能となる。
導波路形成装置を、前述したアンテナ、フィルタ回路などの高周波回路部品以外の高周波回路部品にも適用し得る。本実施形態では、導波路形成装置を高周波回路に適用しているが、低周波回路に適用することも可能である。この場合、構造の簡単化および可変低周波回路形成部の最適化を図ることが可能となる。したがって汎用性の高い低周波回路を実現できる。本発明の実施の他の形態として、たとえばユーザの要求に応じて、複数の制御ピンをアップ状態またはダウン状態に制御して以後全制御ピンを変位不可能に固着した所望の高周波回路を提供する場合もある。この場合には、複数種類の高周波回路部品を準備しておく必要がなく、それ故、高周波回路の汎用性を高めることができる。その他、本発明の趣旨を逸脱しない範囲において種々の変更を付加した形態で実施することも可能である。
本発明の第1の実施形態に係る可変高周波回路形成部3を表す斜視図である。 制御ピン2の駆動部の要部を、ピン出退方向を含む仮想一平面で切断してみた断面図である。 第1の実施形態に係る可変高周波回路1の電気的構成を表すブロック図である。 制御ピン2の駆動部構造を部分的に変更した変更形態に係り、駆動部の要部を、ピン出退方向を含む仮想平面で切断してみた断面図である。 回路パターンを表す平面図であり、図5(a)は、第2ポートPt2および第3ポートPt3に電力が等分配される回路パターンを表す平面図、図5(b)は、導波管のE面を形成する制御ピン郡を複数列設ける回路パターンを表す平面図、図5(c)は、第2ポートPt2および第3ポートPt3への電力の分配比がずれた回路パターンを表す平面図である。 回路パターンを表す平面図であり、図6(a)は、直線的な導波管構造の回路パターンを表す平面図、図6(b)は、フィルタ機能を持たせた回路パターンを表す平面図である。 回路パターンを表す平面図であり、図7(a)は、直線的な二本の導波管構造が接している構造の回路パターンを表す平面図、図7(b)は、第1ポートPt1から入力された高周波信号の一部がカップリングして第4ポートPt4へ出力される構造の回路パターンを表す平面図である。 回路パターンを表す平面図であり、図8(a)は、第1ポートPt1から入力された高周波信号がスロット16から放射される回路パターンを表す平面図、図8(b)は、第1ポートPt1から入力された高周波信号がスロット17から放射される回路パターンを表す平面図である。 回路パターンを表す平面図であり、図9(a)は、第1ポートPt1から入力された高周波信号が円形状に囲まれた領域S1で共振を起こし、アンテナ開口部Ahから放射される回路パターンを表す平面図、図9(b)は、周波数特性を低周波側へ変化させた回路パターンを表す平面図である。 第2の実施形態に係る可変高周波回路1Aの電気的構成を表すブロック図である。 回路パターン生成部20での処理フローを表すフローチャートである。
符号の説明
1,1A 第1高周波回路,第2高周波回路
2,2A 制御ピン
3 可変高周波回路形成部
4 高周波回路制御部
5 可変高周波回路部
6 第1導電体層
7 第2導電体層
8 回路パターン情報記憶部
9 制御ピン駆動部
16 第1スロット
17 第2スロット

Claims (5)

  1. 導波路を形成するための導波路形状を可逆的に変更可能な回路形成部と、
    該回路形成部の導波路形状を所期情報に基づいて変更するように制御する制御手段とを具備することを特徴とする導波路形成装置。
  2. 前記回路形成部は、離隔して配設される一対の導電体層と、導電体層と協働して導波路を形成し得る複数の可動体とを含み、
    前記各可動体は、前記導波路の壁部の一部分を成す壁部形成状態と、壁部非形成状態とにわたって変位可能に構成されることを特徴とする請求項1記載の導波路形成装置。
  3. 前記各可動体を前記壁部形成状態と前記壁部非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする請求項2記載の導波路形成装置。
  4. 前記制御手段は、前記回路形成部をパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか1つの導波路形状に変更するように制御することを特徴とする請求項1〜3のいずれか1つに記載の導波路形成装置。
  5. 離隔して配設される複数の導電体層と協働して導波路の壁部を形成し得るピン構造であって、前記壁部を成す壁部形成状態と壁部非形成状態とにわたって変位可能に構成されることを特徴とするピン構造。
JP2006064482A 2006-03-09 2006-03-09 導波路形成装置、ピン構造および高周波回路 Expired - Fee Related JP4758257B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006064482A JP4758257B2 (ja) 2006-03-09 2006-03-09 導波路形成装置、ピン構造および高周波回路
CN200780008455.6A CN101401253B (zh) 2006-03-09 2007-03-08 波导路形成装置、电介质线路形成装置
US12/282,321 US7876180B2 (en) 2006-03-09 2007-03-08 Waveguide forming apparatus, dielectric waveguide forming apparatus, pin structure, and high frequency circuit
PCT/JP2007/054593 WO2007102591A1 (ja) 2006-03-09 2007-03-08 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064482A JP4758257B2 (ja) 2006-03-09 2006-03-09 導波路形成装置、ピン構造および高周波回路

Publications (2)

Publication Number Publication Date
JP2007243697A JP2007243697A (ja) 2007-09-20
JP4758257B2 true JP4758257B2 (ja) 2011-08-24

Family

ID=38588766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064482A Expired - Fee Related JP4758257B2 (ja) 2006-03-09 2006-03-09 導波路形成装置、ピン構造および高周波回路

Country Status (2)

Country Link
JP (1) JP4758257B2 (ja)
CN (1) CN101401253B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758300B2 (ja) * 2006-03-30 2011-08-24 京セラ株式会社 誘電体線路形成装置、ピン構造および高周波回路
FR2982999B1 (fr) * 2011-11-21 2014-07-04 Thales Sa Antenne mobile directive a commutation de polarisation
CN107408747B (zh) * 2015-01-19 2020-01-17 加普韦夫斯公司 通过模具成形实现的微波或毫米波rf部件
CN207456563U (zh) * 2017-11-08 2018-06-05 北京古大仪表有限公司 用于物位测量的高频模块及应用该高频模块的雷达物位计
JP7111113B2 (ja) * 2018-01-15 2022-08-02 Agc株式会社 フィルタ
JP6652670B1 (ja) * 2019-03-14 2020-02-26 株式会社フジクラ フィルタ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226104A (ja) * 1988-07-15 1990-01-29 Kokusai Electric Co Ltd 同軸型誘電体共振器の共振周波数調整方法
CA2423008A1 (en) * 2000-09-22 2002-03-28 Desmond R. Lim Methods of altering the resonance of waveguide micro-resonators
JP3996880B2 (ja) * 2003-07-29 2007-10-24 京セラ株式会社 導波管分岐構造

Also Published As

Publication number Publication date
CN101401253B (zh) 2013-03-13
JP2007243697A (ja) 2007-09-20
CN101401253A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
WO2007102591A1 (ja) 導波路形成装置、誘電体線路形成装置、ピン構造および高周波回路
JP4758257B2 (ja) 導波路形成装置、ピン構造および高周波回路
US10622702B2 (en) Mobile terminal and antenna of mobile terminal
AU2013316216B2 (en) Antenna using liquid metal and electronic device employing the same
US7944404B2 (en) Circular polarized helical radiation element and its array antenna operable in TX/RX band
Boccia et al. Performance improvement for a varactor-loaded reflectarray element
US20130049894A1 (en) Multi-mode filter
Deng et al. TCM-based bezel antenna design with small ground clearance for mobile terminals
US20200161735A1 (en) Method of producing waveguide-to-coaxial adapter array, method of producing antenna array, and method of producing waveguiding device
CN1677749B (zh) 宽带/多波段圆形阵列天线
JP3932767B2 (ja) アレイアンテナ
CN105006634A (zh) 双层平面调相装置
US6888505B2 (en) Microelectromechanical switch (MEMS) antenna array
TWI784709B (zh) 用於測試天線陣列之近場測試裝置及其相關的近場測試網格與方法
US20150061941A1 (en) Antenna related features of a mobile phone or computing device
CN114899589A (zh) 具有双重调制特性的超表面天线和可编程阵列天线系统
JP2008205588A (ja) アレーアンテナ
US11955711B2 (en) Redirecting structure for electromagnetic waves
JP4758300B2 (ja) 誘電体線路形成装置、ピン構造および高周波回路
Koenen et al. A self-aligning cylindrical sliding short plunger for millimeter-wave rectangular waveguides and its application in a reflection-type phase shifter
JP4829173B2 (ja) 高周波回路形成装置
CN106299713A (zh) 用于产生射频oam波束的hw‑siw环形谐振腔结构天线及复用器
JP2009260878A (ja) T分岐導波管
US6239749B1 (en) Fast-wave resonant antenna with stratified grounding planes
JP5825069B2 (ja) アンテナ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees