JP4757695B2

JP4757695B2 - 検査用チップ型電子部品及び実装状態検査方法

Info

Publication number: JP4757695B2
Application number: JP2006112299A
Authority: JP
Inventors: 泰介安彦; 淳増田; 正明富樫; 高千葉
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2006-04-14
Filing date: 2006-04-14
Publication date: 2011-08-24
Anticipated expiration: 2026-04-14
Also published as: JP2007287864A; US7391219B2; US20070242405A1

Description

本発明は、検査用チップ型電子部品及び実装状態検査方法に関する。

積層型電子部品として、積層された複数の絶縁体層と、絶縁体層を挟んで対向するように配された複数の内部電極とを有するコンデンサ素体と、コンデンサ素体の外表面上に配置された４つ以上の端子電極とを備える各種の積層型コンデンサが知られている（例えば、特許文献１〜３参照）。特許文献１に記載された積層型コンデンサでは、対向する内部電極が、それぞれ異なる複数の端子電極に接続されている。特許文献２に記載された積層型コンデンサでは、対向する内部電極それぞれが、該内部電極に対応する一つの外部電極にのみ接続されている。特許文献３に記載された積層型コンデンサでは、対向する内部電極が、それぞれ異なる一対の端子電極に接続されている。
特開２０００−２０８３６１号公報特開２００１−２８４１７１号公報特開２００５−０４４８７１号公報

ところで、積層型電子部品を基板にはんだ付け等により実装する場合、積層型電子部品には熱衝撃が加わる。通常、積層型電子部品の素体はセラミックスにて構成される。したがって、熱衝撃が加わった場合、積層型電子部品においては、端子電極が素体に比べて収縮し易い。この収縮応力は、端子電極の縁部周辺に集中し、当該端子電極の縁部周辺から素体にクラックが発生する、あるいは、積層型電子部品と基板との接続箇所（例えば、はんだフィレット等）にクラックが発生する懼れがある。また、積層型電子部品が基板に実装された後、周囲の温度が急激に変化した場合に、素体、端子電極、はんだ及び基板、各々の熱膨張係数差により応力吸収が不十分となり、同様に、素体や上記接続箇所等にクラックが発生する懼れがある。このようにクラックが発生すると、積層型電子部品や上記接続箇所が断線することとなる。このため、積層型電子部品及び該積層型電子部品の実装に関しては、耐熱衝撃性が要求される。

積層型電子部品と基板との接続箇所や積層型電子部品における断線の発生の有無といった、積層型電子部品の基板への実装状態を検査する検査方法として、接続箇所や積層型電子部品を外観検査あるいは断面検査することが行われている。しかしながら、外観検査では、接続箇所や積層型電子部品にクラックが発生しているか否かを外観上で検査するが、積層型電子部品や実装箇所の内部で発生しているクラック等の断線の状態を確認することはできない。一方、断面検査では、接続箇所や積層型電子部品を切断して、その断面を研磨し、クラックが発生しているか否かを検査するが、検査箇所が切断した箇所に限られるため、切断した箇所以外でのクラック等の断線の状態を確認することができない。

積層型電子部品の電気的特性を測定することによっても、断線の状態を検査することができる。積層型コンデンサの場合、静電容量（Ｃ）、誘電正接（ｔａｎ δ）、絶縁抵抗（ＩＲ）などを測定することによっても、断線の状態を検査することができる。しかしながら、クラックが発生しているものの、部分的に電気的に接続された状態である場合には、上述したような電気的特性に基づいて断線の状態を適切に検査することは困難である。また、積層型コンデンサの場合、静電容量（Ｃ）、誘電正接（ｔａｎ δ）、絶縁抵抗（ＩＲ）といった電気的特性は、極性が異なる端子電極間でしか測定することができない。

本発明は、実装状態を適切且つ簡易に検査することが可能な検査用チップ型電子部品及び実装状態検査方法を提供することを課題とする。

本発明に係る検査用チップ型電子部品は、積層された複数の絶縁体層と、絶縁体層を挟んで対向するように配された複数の内部電極と、を有する素体と、素体の外表面上に配置された４つ以上の端子電極と、を備え、複数の内部電極それぞれが、４つ以上の端子電極のうち少なくとも１つの同じ端子電極と接続されていると共に、該少なくとも１つの同じ端子電極以外のいずれかの端子電極に接続されていることを特徴とする。

本発明に係る実装状態検査方法は、上記検査用チップ型電子部品を用意し、検査用チップ型電子部品を基板に実装し、基板に実装された検査用チップ型電子部品の各端子電極と基板との接続箇所のうちいずれか二つの接続箇所間の直流抵抗を測定し、測定された直流抵抗の値に基づいて、上記接続箇所間における断線状態を判定することを特徴とする。

本発明に係る検査用チップ型電子部品は、４つ以上の端子電極すべてが短絡した状態となっている。この検査用チップ型電子部品を基板に実装した状態で、各端子電極と基板との接続箇所のうちいずれか二つの接続箇所間における直流抵抗を測定すると、該直流抵抗は上記接続箇所間における断線状態を反映した値となる。すなわち、断線状態が、クラックやはんだ付け不良が発生しているものの、部分的に電気的に接続された状態である場合、クラックやはんだ付け不良が発生せずに適正に電気的に接続された状態に比して、直流抵抗は大きくなる。また、上記検査用チップ型電子部品は、４つ以上の端子電極すべてが短絡した状態となっているので、全ての接続箇所のうち任意の接続箇所間において直流抵抗が測定でき、断線が発生している位置の特定も可能となる。これらの結果、本発明に係る検査用チップ型電子部品並びに実装状態検査方法においては、実装状態を適切且つ簡易に検査することができる。

好ましくは、複数の内部電極それぞれが、４つ以上の端子電極すべてと接続されている。

好ましくは、複数の内部電極それぞれが、絶縁体層を挟んで互いに対向する導体部分と、当該導体部分から引き出されて端子電極に接続される導体部分とを含んでいる。

本発明に係る実装状態検査方法は、積層体と該積層体の外表面に配置された複数の端子電極と該複数の端子電極のうち対応する端子電極に接続されると共に積層体内に配置された複数の内部導体とを有する積層型電子部品の基板への実装状態を検査する検査方法であって、積層体と該積層体の外表面に配置される積層型電子部品の端子電極と同数の端子電極と該端子電極の全てと接続されると共に積層型電子部品の複数の内部導体を積層体の積層方向から投影した形状を内部導体パターンとして有する複数の内部導体とを有する検査用チップ型電子部品を用意し、検査用チップ型電子部品を基板に実装し、基板に実装された検査用チップ型電子部品の各端子電極と基板との接続箇所のうちいずれか二つの接続箇所間の直流抵抗を測定し、測定された直流抵抗の値に基づいて、接続箇所間における断線状態を判定することを特徴とする。

本発明に係る実装状態検査方法では、用意される検査用チップ型電子部品が複数の端子電極すべてが短絡した状態となっている。この検査用チップ型電子部品を基板に実装した状態で、各端子電極と基板との接続箇所のうちいずれか二つの接続箇所間における直流抵抗を測定すると、該直流抵抗は上記接続箇所間における断線状態を反映した値となる。すなわち、断線状態が、クラックやはんだ付け不良が発生しているものの、部分的に電気的に接続された状態である場合、クラックやはんだ付け不良が発生せずに適正に電気的に接続された状態に比して、直流抵抗は大きくなる。また、上記検査用チップ型電子部品は、複数の端子電極すべてが短絡した状態となっているので、全ての接続箇所のうち任意の接続箇所間において直流抵抗が測定でき、断線が発生している位置の特定も可能となる。これらの結果、本発明に係る検査用チップ型電子部品並びに実装状態検査方法においては、実装状態を適切且つ簡易に検査することができる。

本発明によれば、実装状態を適切且つ簡易に検査することが可能な検査用チップ型電子部品及び実装状態検査方法を提供することができる。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

まず、図１〜図３に基づいて、本実施形態に係る検査用チップ型電子部品の構成について説明する。図１は、本実施形態に係る検査用チップ型電子部品の斜視図である。図２は、本実施形態に係る検査用チップ型電子部品に含まれる素体の分解斜視図である。図３は、本実施形態に係る検査用チップ型電子部品の断面構成を説明するための模式図である。

検査用チップ型電子部品ＴＣは、図１に示すように、略直方体形状をした素体１と、素体１の外表面に配置された第１〜第８の端子電極１１〜１８とを備える。素体１は、相対向する第１及び第２の主面２，３と、相対向する第１及び第２の端面４，５と、相対向する第１および第２の側面６，７とを含んでいる。第１及び第２の端面４，５と第１及び第２の側面６，７とは、第１の主面２と第２の主面３との間を連結するように伸びている。

素体１の第１の側面６には、第１〜第４の端子電極１１〜１４が配置されている。素体１の第２の側面７には、第５〜第８の端子電極１５〜１８が配置されている。第１〜第８の端子電極１１〜１８は、例えば、導電性金属粉末及びガラスフリットを含む導電性ペーストを素体１の外表面の付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた電極の上にめっき層が形成されることもある。

素体１は、図２に示されるように、積層された複数の絶縁体層２１と、複数の内部電極２３とを有している。各絶縁体層２１は、第１及び第２の主面２，３に平行な方向に伸びている。素体１では、第１の主面２と第２の主面３とが対向する方向は、複数の絶縁体層２１の積層方向とされる。複数の内部電極２３は、互いに絶縁体層２１を挟んで対向するように配されている。

各絶縁体層２１は、たとえば誘電体セラミックを含むセラミックグリーンシートの焼結体から構成される。実際の検査用チップ型電子部品ＴＣでは、各絶縁体層２１は、絶縁体層２１の間の境界が視認できない程度に一体化されている。各内部電極２３は、導電性ペーストの焼結体から構成される。

各内部電極２３は、第１の導体部分２５と、複数の第２の導体部分２７とを含んでいる。本実施形態においては、第２の導体部分２７の数は、第１〜第８の端子電極１１〜１８に対応して、８つに設定されている。第１の導体部分２５は、絶縁体層２１の積層方向に隣り合う他の内部電極２３の第１の導体部分２５と絶縁体層２１を挟んで互いに対向している。各第２の導体部分２７は、第１の導体部分２５から第１の側面６あるいは第２の側面７まで引き出されており、第１〜第８の端子電極１１〜１８に電気的且つ物理的に接続されている。

各内部電極２３は、図３に示されるように、第１〜第８の端子電極１１〜１８に電気的に接続されている。これにより、第１〜第８の端子電極１１〜１８は、内部電極２３を通して電気的に接続されることとなり、検査用チップ型電子部品ＴＣでは、第１〜第８の端子電極１１〜１８すべてが短絡した状態となる。

続いて、上述した検査用チップ型電子部品ＴＣを用いた実装状態判定方法について説明する。

まず、検査用チップ型電子部品ＴＣを用意する。この検査用チップ型電子部品ＴＣは、積層型コンデンサ、例えば特許文献１に記載された８端子型の積層型コンデンサあるいは同じく特許文献２に記載された８端子の積層型コンデンサに対応した検査用チップ型電子部品である。

検査用チップ型電子部品ＴＣは、特許文献１及び２に記載された８端子の積層型コンデンサのいずれに対しても、以下の構成を備えることとなる。検査用チップ型電子部品ＴＣは、特許文献１及び２に記載された８端子の積層型コンデンサの８つの端子電極と同数の端子電極（第１〜第８の端子電極１１〜１８）を有する。検査用チップ型電子部品ＴＣの内部電極２３は、特許文献１及び２に記載された８端子の積層型コンデンサの複数の内部電極を複数の誘電体層の積層方向から投影した形状を内部電極パターンとして有する。

次に、用意した検査用チップ型電子部品ＴＣを８端子型の積層型コンデンサの代わりに基板Ｓに実装する（図４参照）。ここでは、検査用チップ型電子部品ＴＣは、リフローはんだ付け工程を経て、第１〜第８の端子電極１１〜１８がそれぞれ基板Ｓの対応する電極パッドＥＰ上に半田付けされて表面実装される。

次に、熱衝撃試験を行う。この熱衝撃試験では、基板Ｓに実装した検査用チップ型電子部品ＴＣに対して下記（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを１０００回繰り返す。すなわち、１つの熱処理サイクルは、（ｉ）基板及び検査用チップ型電子部品ＴＣを、素体１の温度が−５５℃となる温度条件のもとで３０分保持する工程、（ｉｉ）上記保持時間の１０％の時間（３分）以内に素体１の温度を１２５℃まで昇温する工程、（ｉｉｉ）素体１の温度が１２５℃となる温度条件のもとで３０分保持する工程、（ｉｖ）上記保持時間の１０％の時間（３分）以内に素体１の温度を−５５℃まで降温する工程とからなる。

次に、基板Ｓに実装された検査用チップ型電子部品ＴＣの第１〜第８の端子電極１１〜１８と基板Ｓとの接続箇所のうち任意の二つの接続箇所を選び、該二つの接続箇所間の直流抵抗を測定する。本実施形態では、上記接続箇所が８箇所であるので、第１の端子電極１１と基板Ｓとの接続箇所と第２の端子電極１２と基板Ｓとの接続箇所との間、第１の端子電極１１と基板Ｓとの接続箇所と第３の端子電極１３と基板Ｓとの接続箇所との間、…、第６の端子電極１６と基板Ｓとの接続箇所と第８の端子電極１８と基板Ｓとの接続箇所との間、及び、第７の端子電極１７と基板Ｓとの接続箇所と第８の端子電極１８と基板Ｓとの接続箇所との間の、２８の測定箇所が存在することとなる。

次に、測定された直流抵抗の値に基づいて、該直流抵抗を測定した接続箇所間における断線状態を判定する。断線状態を判定する手法として、例えば、以下のものが考えられる。

一つの判定手法は、直流抵抗の測定値を予め定められた閾値と比較して、断線状態を判定する手法である。測定値が閾値よりも大きい場合、測定した接続箇所間の電流経路上のどこかにクラックが発生している、あるいは、実装時にはんだ付け不良が発生しているといった事象により電流経路が断線していると判断する。上記閾値は、例えば、検査用チップ型電子部品ＴＣを基板Ｓに適正に実装されたことを確認した上で、いずれか二つの接続箇所間の直流抵抗を測定し、得られた測定値とすることができる。

他の判定手法は、各測定箇所における測定値を比較し、他の測定箇所の測定値に比して大きな測定値を示す測定箇所に対応する接続箇所間の電流経路上のどこかにクラックが発生している、あるいは、実装時にはんだ付け不良が発生しているといった事象により電流経路が断線していると判断する。

以上のように、本実施形態では、用意される検査用チップ型電子部品ＴＣが第１〜第８の端子電極１１〜１８すべてが短絡した状態となっている。この検査用チップ型電子部品ＴＣを基板Ｓに実装した状態で、各端子電極１１〜１８と基板Ｓとの接続箇所のうちいずれか二つの接続箇所間における直流抵抗を測定すると、該直流抵抗は上記接続箇所間における断線状態を反映した値となる。すなわち、断線状態が、クラックやはんだ付け不良が発生しているものの、部分的に電気的に接続された状態である場合、クラックが発生せずに適正に電気的に接続された状態に比して、直流抵抗は大きくなる。また、上記検査用チップ型電子部品ＴＣは、第１〜第８の端子電極１１〜１８すべてが短絡した状態となっているので、全ての接続箇所のうち任意の接続箇所間において直流抵抗が測定でき、断線が発生している位置の特定も可能となる。これらの結果、本実施形態においては、検査用チップ型電子部品ＴＣを用いて、該検査用チップ型電子部品ＴＣの実装状態を適切且つ簡易に検査することができる。

本実施形態では、検査用チップ型電子部品ＴＣが、特許文献１及び２に記載された８端子の積層型コンデンサと同様な構成を有する素体１を備えている。すなわち、素体１が、誘電体材料からなる絶縁体層２１と内部電極２３との積層構造となっている。このため、熱衝撃試験の際に、特許文献１及び２に記載された８端子の積層型コンデンサに対して熱衝撃試験を実施する場合と、実験条件を揃えることができ、再現性に極めて優れた熱衝撃試験を行うことができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

上述した実施形態では、各内部電極２３は、第１〜第８の端子電極１１〜１８すべてに対応した第２の導体部分２７を含んでおり、第１〜第８の端子電極１１〜１８すべてに接続されているが、この構成に限られない。各内部電極２３は、第１〜第８の端子電極１１〜１８のうち少なくとも１つの同じ端子電極と接続されていると共に、該少なくとも１つの同じ端子電極以外のいずれかの端子電極に接続されていればよい。このように、各内部電極２３が、第１〜第８の端子電極１１〜１８のうち少なくとも１つの同じ端子電極と接続されていることで、第１〜第８の端子電極１１〜１８すべてが短絡した状態となる。

検査用チップ型電子部品ＴＣが備える端子電極の数は、上述した実施形態における８つに限られることなく、４つ以上であればよい。例えば、特許文献３に記載された３端子貫通型コンデンサに対応した検査用チップ型電子部品として、端子電極の数を４つとしてもよい。この場合でも、各内部電極２３が４つの端子電極すべてに接続されていてもよい。また、各内部電極２３が、４つの端子電極のうち少なくとも１つの同じ端子電極と接続されていると共に該少なくとも１つの同じ端子電極以外のいずれかの端子電極に接続されていればよい。

検査用チップ型電子部品ＴＣが備える端子電極は、第１及び第２の側面６，７だけでなく、第１及び第２の端面４，５に配置されていてもよい。

具体的には、検査用チップ型電子部品ＴＣは、図５〜図１３に示されるように、素体１と、素体１の外表面上に配置された４つ以上の端子電極１９と、複数の内部電極２３（図５〜図１３においては、１つの内部電極２３のみを図示）を備えるように構成できる。

ところで、本実施形態に係る検査用チップ型電子部品ＴＣでは、すべての端子電極が短絡した状態にあるので、検査用チップ型電子部品ＴＣを実装する基板Ｓにおける断線状態や基板Ｓに実装された他の電子部品の機能不良も検査することができる。この場合、図１４に示されるように、基板Ｓ（多層基板）の所望の位置に複数の測定用電極３０を設け、複数の測定用電極３０のうちいずれか２つの測定用電極３０間の直流抵抗を測定し、その測定値に基づいて断線状態を判定することができる。また、検査用チップ型電子部品ＴＣの基板Ｓへのはんだ付け不良による断線も検知できる。図１４において、（ａ）は、基板Ｓ内の配線に断線がなく且つ検査用チップ型電子部品ＴＣが適切にはんだ付けされた状態を示し、（ｂ）は、基板Ｓ内の配線に断線（図中、ＢＷにて示される箇所）があり且つ一つの検査用チップ型電子部品ＴＣの一つの端子電極のはんだ付けが不良（図中、ＤＳにて示される箇所）である状態を示している。なお、基板の断線状態を検査する場合、基本的には、すべて検査用チップ型電子部品ＴＣを実装することが好ましいが、基板の回路構成によっては、検査用チップ型電子部品ＴＣと積層型コンデンサとを実装してもよい。この場合、実装される検査用チップ型電子部品ＴＣの数は、１個以上であればよい。

本発明は、上述した積層型コンデンサに対応する検査用チップ型電子部品及び実装状態検査方法のみならず、積層型チップバリスタ、積層型インダクタ、又は積層型フィルタ等の積層型電子部品に対応する検査用チップ型電子部品及び実装状態検査方法に適用できる。

本実施形態に係る検査用チップ型電子部品の斜視図である。本実施形態に係る検査用チップ型電子部品に含まれる素体の分解斜視図である。本実施形態に係る検査用チップ型電子部品の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品を基板に実装した状態を示す斜視図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品の変形例の断面構成を説明するための模式図である。本実施形態に係る検査用チップ型電子部品を基板に実装した状態を示す模式図である。

符号の説明

１…素体、６…第１の側面、７…第２の側面、１１〜１８…第１〜第８の端子電極、１９…端子電極、２１…絶縁体層、２３…内部電極、２５…第１の導体部分、２７…第２の導体部分、Ｓ…基板、ＴＣ…検査用チップ型電子部品。

Claims

積層体と該積層体の外表面に配置された４つ以上の端子電極と該４つ以上の端子電極のうち対応する端子電極に接続されると共に前記積層体内に配置された複数の内部電極とを有する積層型コンデンサの代わりに基板に実装し、前記基板との接続箇所のうちいずれか二つの接続箇所を選ぶ全ての組合せにおいて該接続箇所間の直流抵抗を測定し、測定された直流抵抗の値に基づいて、前記接続箇所間における断線状態を判定する実装状態検査方法に用いる検査用チップ型電子部品であって、
積層された複数の絶縁体層と、前記絶縁体層を挟んで対向するように配された複数の内部電極と、を有する素体と、
前記素体の外表面上に配置され且つ前記積層型コンデンサの端子電極と同数である４つ以上の端子電極と、を備え、
前記複数の内部電極それぞれが、前記４つ以上の端子電極すべてと接続されていると共に、前記絶縁体層を挟んで互いに対向する導体部分と該導体部分から引き出されて前記端子電極に接続される導体部分とを含み且つ前記積層型コンデンサの前記複数の内部電極を前記積層体の積層方向から投影した形状を有していることを特徴とする検査用チップ型電子部品。
積層体と該積層体の外表面に配置された４つ以上の端子電極と該４つ以上の端子電極のうち対応する端子電極に接続されると共に前記積層体内に配置された複数の内部電極とを有する積層型コンデンサの基板への実装状態を検査する検査方法であって、
複数の絶縁体層が積層された積層体と、該積層体の外表面に配置される前記積層型コンデンサの前記端子電極と同数の端子電極と、該端子電極の全てと接続されると共に、前記絶縁体層を挟んで互いに対向する導体部分と当該導体部分から引き出されて前記端子電極に接続される導体部分とを含み且つ前記積層型コンデンサの前記複数の内部電極を前記積層体の積層方向から投影した形状を内部電極パターンとして有する複数の内部電極と、を有する検査用チップ型電子部品を用意し、
前記検査用チップ型電子部品を前記基板に実装し、
前記基板に実装された前記検査用チップ型電子部品の前記各端子電極と前記基板との接続箇所のうちいずれか二つの接続箇所を選ぶ全ての組合せにおいて該接続箇所間の直流抵抗を測定し、
測定された直流抵抗の値に基づいて、前記接続箇所間における断線状態を判定することを特徴とする実装状態検査方法。