JP4757108B2 - 半導体集積回路及びその電力低減方法 - Google Patents

Description

本発明は、閾値電圧の異なるトランジスタで構成され、電源電圧及び基板バイアス電圧が供給される半導体集積回路及びその電力低減方法に関する。

従来、相補形金属酸化膜半導体（ＣＭＯＳ）構成の半導体集積回路（ＬＳＩ）の消費電力は、トランジスタのオン・オフ動作に伴う負荷容量の充放電電流（スイッチング電流）によるものが支配的であった。しかし近年、半導体集積回路の微細化の進展や高集積化に伴い、スイッチング電流だけでなく、トランジスタの漏れ電流（リーク電流）による電力消費も顕在化し問題となっている。リーク電流に起因する電力はトランジスタのオン・オフ動作の頻度によらず、半導体集積回路が通電状態であればリーク電流の大きさに応じて消費されるという特徴を持つ。

図９は、半導体集積回路の消費電力の主要因を説明するための等価回路図である。図９に示すように、半導体集積回路は、ｐ型トランジスタ５３とｎ型トランジスタ５５とで構成されたインバータ回路５１として表すことができる。ｐ型トランジスタ５３及びｎ型トランジスタ５５のゲート端子は互いに接続されている。ｐ型トランジスタ５３のソース端子は電源電圧Ｖ_ＤＤが印加される電源ライン６１に接続され、ドレイン端子はｎ型トランジスタ５５のドレイン端子に接続されている。ｎ型トランジスタ５５のソース端子は基準電圧Ｖ_ＳＳに維持されている基準電圧ライン６３に接続されている。ｐ型トランジスタ５３及びｎ型トランジスタのドレイン端子が接続された接続点と、基準電圧ライン６３との間には負荷容量５７が接続されている。

インバータ回路５１の動作周波数をｆとし、負荷容量５７の容量値をＣとすると、インバータ回路５１のオン・オフ動作に伴う負荷容量５７のスイッチング電流Ｉ_ｓｗは以下の式（１）のように表すことができる。

Ｉ_ｓｗ＝Ｃ×Ｖ_ＤＤ×ｆ ・・・（１）

また、半導体集積回路のリーク電流をＩ_ｌｅａｋとすると、半導体集積回路の消費電力Ｐの主要因は、スイッチング電流Ｉ_ｓｗによる消費電力とリーク電流Ｉ_ｌｅａｋによる消費電力との和となり、以下の式（２）のように表すことができる。

Ｐ＝Ｉ_ｓｗ×Ｖ_ＤＤ＋Ｉ_ｌｅａｋ×Ｖ_ＤＤ ・・・（２）

半導体集積回路の消費電力を低減する既知の手法として、閾値電圧（Ｖ_ＴＨ）の異なるトランジスタを混在して設計する方法や、半導体集積回路の実動作時に電源電圧や基板バイアス電圧を制御する方法が知られている。一般的に、閾値電圧の低いトランジスタは高速に動作するがリーク電流が多く、閾値電圧の高いトランジスタはリーク電流は小さいが動作速度が比較的遅い。このトランジスタの特徴を利用して、半導体集積回路の速度性能を律束する高速伝送パス上には閾値電圧の低いトランジスタを用い、それ以外の伝送パスには閾値電圧の高いトランジスタを用いることで、設計によって半導体集積回路の電力を低減する方法が知られている。これにより、半導体集積回路は高速動作が可能になると共に、リーク電流による電力の削減も実現できる。

実際の動作における半導体集積回路の電力低減方法として、特許文献１には、検出されたリーク電流のデータからリーク電流を最小にする印加電圧データを抽出し、リーク電流を制御することで、半導体集積回路のリーク電流による消費電力を動的に低減することが開示されている。また、実際の動作における半導体集積回路の電力低減方法として、特許文献２には、半導体集積回路の動作速度を検出して基板バイアス電圧を制御する構成が開示されている。

また、非特許文献１には、実際の動作における半導体集積回路の他の電力低減方法が開示されている。非特許文献１には、閾値電圧が同一のトランジスタで構成されている半導体集積回路においては、速度性能保持という条件下で半導体集積回路の電源電圧（Ｖ_ＤＤ）と基板バイアス電圧（Ｖ_ＢＢ）とを変化させると、消費電力が最小になる時のスイッチング電流とリーク電流との比が温度及び動作率によらずほぼ一定値（規定値）になることが開示されている。なお、当該規定値は半導体集積回路のテクノロジ等に依存し、後程示す式（３）によって表すことができる。

図１０は、速度性能保持という条件下での半導体集積回路のオン電流と消費電力との関係を示している。横軸は、半導体集積回路を構成するトランジスタのオン電流Ｉ_ｏｎを線形表示し、縦軸は、半導体集積回路の消費電力Ｐを対数表示している。図１０の図中に示す曲線Ｐは、式（２）によって求められた半導体集積回路の消費電力Ｐを示し、破線の直線Ｐ_ｌｅａｋは半導体集積回路のリーク電流に基づく消費電力Ｐ_ｌｅａｋ（＝Ｉ_ｌｅａｋ×Ｖ_ＤＤ）を示し、一点鎖線の直線Ｐ_ｓｗは半導体集積回路のスイッチング電流に基づく消費電力Ｐ_ｓｗ（＝Ｉ_ｓｗ×Ｖ_ＤＤ）を示している。図１０に示すように、オン電流Ｉ_ｏｎが増加すると消費電力Ｐ_ｌｅａｋが単調に増加するのに対し、オン電流Ｉ_ｏｎが増加すれば電源電圧（Ｖ_ＤＤ）を下げても速度性能一定の条件を満たすことが出来るため、速度性能一定の条件を満たすように電源電圧を下げることにより消費電力Ｐ_ｓｗは単調に減少する。このため、両電力Ｐ_ｌｅａｋ、Ｐ_ｓｗを合計した半導体集積回路の消費電力Ｐは、消費電力Ｐ_ｌｅａｋと消費電力Ｐ_ｓｗとの和のオン電流Ｉ_ｏｎに関する導関数が０となるオン電流Ｉ_ｏｎ近傍において最小値Ｐ_ｍｉｎになる。

このような半導体集積回路の特性を利用した電力最適化の方法として、非特許文献２には、半導体集積回路上にスイッチング電流及びリーク電流を測定（モニタ）するモニタ回路を用意し、その電流比を元に電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを制御する方法が開示されている。
特開２００５−１９７４１１号公報 特開２００１−１５６２６１号公報 Ａｕｔｏｍａｔｉｃ Ａｄｊｕｓｔｍｅｎｔ ｏｆ Ｔｈｒｅｓｈｏｌｄ ＆ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅｓ ｆｏｒ Ｍｉｎｉｍｕｍ Ｐｏｗｅｒ Ｃｏｎｓｕｍｐｔｉｏｎ ｉｎ ＣＭＯＳ Ｄｉｇｉｔａｌ Ｃｉｒｃｕｉｔｓ （１９９４ ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｌｏｗ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ， ｐｐ７８−７９） Ｍｏｎｉｔｏｒｉｎｇ ｓｃｈｅｍｅ ｆｏｒ ｍｉｎｉｍｉｚｉｎｇ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ｂｙ ｍｅａｎｓ ｏｆ ｓｕｐｐｌｙ ａｎｄ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ ｉｎ ａｃｔｉｖｅ ａｎｄ ｓｔａｎｄｂｙ ｍｏｄｅｓ （２００５ ＩＥＥＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｃｉｒｃｕｉｔ， ｐｐ３０８−３１１）

閾値電圧の異なるトランジスタを混在させ、高速伝送パスに低閾値電圧のトランジスタ（以下、低閾値トランジスタという）を用い、低速伝送パスに高閾値電圧のトランジスタ（以下、高閾値トランジスタという）を用いる手法では、回路の動作を保障するために、高速動作を想定するすべての伝送パスに低閾値トランジスタが使用されるように設計しなければならない。従って、実動作時の入力データや動作モードによっては、信号伝播しない伝送パスが存在し、その伝送パス上の低閾値トランジスタは動作していないにもかかわらず多量のリーク電流に基づく電力（以下、リーク電力という）を消費してしまう。つまり、この手法では、半導体集積回路の実行時に、入力データや動作モードに応じて動的にリーク電流による消費電力を最適に低減することができないという問題がある。

特許文献１に開示された手法は、リーク電流による消費電力を動的に最適化（低減）することは可能であるが、一定の速度性能を満たす範囲でスイッチング電流による消費電力を最適化することができない。特許文献２に開示された手法は、閾値電圧の異なるトランジスタで構成される半導体集積回路（以下、多閾値トランジスタ構成の半導体集積回路という）において、速度性能一定に維持したまま消費電力を最適化することができない。非特許文献１に開示された手法では、多閾値トランジスタ構成の半導体集積回路においては、回路機能モジュールのスイッチング電流とモニタ回路のリーク電流との比が回路機能モジュールのスイッチング電流及びリーク電流の比と一致しない。従って、単一の閾値電圧のトランジスタで構成された半導体集積回路と同じ手法を用いて、スイッチング電流とリーク電流との比が規定値となるように電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを動的に制御しても、多閾値トランジスタで構成された半導体集積回路の消費電力は最適化できないという問題がある。

本発明の目的は、閾値電圧の異なるトランジスタを有し、速度性能を維持した上で消費電力を最小にすることができる半導体集積回路及びその電力低減方法を提供することにある。

上記目的は、低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールと、前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を保持する定数保持回路と、前記回路機能モジュールの動作時のスイッチング電流を算出するスイッチング電流算出回路と、前記混在比及び前記複数の特定定数に基づいてリーク電流を算出するリーク電流算出モジュールと、前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御する制御モジュールと、前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力する可変電圧源とを有することを特徴とする半導体集積回路によって達成される。

また、上記目的は、低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールを備えた半導体集積回路の電力低減方法において、前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を入力して保持し、前記回路機能モジュールの動作時のスイッチング電流を算出し、前記混在比及び前記複数の特定定数に基づいてリーク電流を算出し、前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御し、前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力することを特徴とする半導体集積回路の電力低減方法によって達成される。

本発明によれば、閾値電圧の異なるトランジスタを有し、速度性能を維持した上で消費電力を最小にすることができる半導体集積回路が実現できる。

〔第１の実施の形態〕
本発明の第１の実施の形態による半導体集積回路及びその電力低減方法について図１乃至図６を用いて説明する。まず、本実施の形態による半導体集積回路の概略の構成について図１乃至４を用いて説明する。図１は、本実施の形態による半導体集積回路１の概略構成を示すブロック図である。図１に示すように、半導体集積回路１は、低閾値電圧の低閾値トランジスタと、当該低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成され、少なくとも１つのデータ処理機能を有するメイン回路（回路機能モジュール）１３と、メイン回路１３を構成する低閾値トランジスタ及び高閾値トランジスタの混在比ｘ_０及び複数の特定定数α、β、ａ、ｂを保持する定数保持回路７と、メイン回路１３の動作時のスイッチング電流Ｉ_ｓｗを算出するスイッチング電流算出回路１１と、メイン回路１３とは分離して備えられ、混在比ｘ_０及び特定定数α、β、ａ、ｂに基づいてリーク電流Ｉ_ｌｅａｋを算出するリーク電流算出モジュール９と、リーク電流算出モジュール９で算出されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}とスイッチング電流算出回路１１で算出されたスイッチング電流Ｉ_ｓｗとの比の値と、特定定数α、βで表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を制御する制御モジュール１５と、当該電圧値とほぼ等しい電圧値の電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを出力する可変電圧源５とを有している。

メイン回路１３は、動作保障するために、高速動作を想定する全ての伝送パスには低閾値トランジスタが配置され、それ以外の伝送パスには高閾値トランジスタが配置されている。メイン回路１３の低閾値トランジスタ及び高閾値トランジスタの混在比は、例えば低閾値トランジスタの総数：高閾値トランジスタの総数＝１：ｘ_０になっている。メイン回路１３の低閾値トランジスタ及び高閾値トランジスタのそれぞれの総数は半導体集積回路１の設計完了時に決定されるため、混在比ｘ_０は容易に求められる。ただし、本発明の実施において、混在比ｘ_０の決定は、低閾値トランジスタ及び高閾値トランジスタのそれぞれの総数を用いる算出方法に限定されない。トランジスタのサイズが略同一である場合には、低閾値トランジスタ及び高閾値トランジスタのそれぞれの総面積に基づいて、混在比ｘ_０を決定することもできる。

定数保持回路７は、メイン回路１３を構成する低閾値トランジスタ及び高閾値トランジスタの混在比ｘ_０及び特定定数α、β、ａ、ｂを保持している。定数保持回路７は、例えば混在比ｘ_０の保持用のフューズを有し、当該フューズを溶断して混在比ｘ_０が保持される。所定の定数をフューズの溶断によって保持する方法は既知の技術である。また、定数保持回路７は、例えば特定定数α、β、ａ、ｂを保持する不揮発性メモリを有している。特定定数α、β、ａ、ｂは、例えば回路シミュレーション、デバイスシミュレーション、もしくは出荷前試験により求められ、半導体集積回路１の出荷前試験終了後に入力される。

図２は、リーク電流算出モジュール９の概略構成を示すブロック図である。図２に示すように、リーク電流算出モジュール９は、低閾値トランジスタで構成され、低閾値トランジスタのリーク電流（以下、低閾値リーク電流という）Ｉ_ｍｌＬを測定する低閾値リーク電流測定回路２１と、高閾値トランジスタで構成され、高閾値トランジスタのリーク電流（以下、高閾値リーク電流という）Ｉ_ｍｌＨを測定する高閾値リーク電流測定回路２３とを有している。また、リーク電流算出モジュール９は、可変電圧源５（図２では不図示）から出力された基板バイアス電圧Ｖ_ＢＢの変動値に対する低閾値トランジスタ及び高閾値トランジスタのそれぞれのオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’を格納するオン電流変動量格納回路２５と、制御モジュール１５（図２では不図示）から出力された基板バイアス電圧Ｖ_ＢＢの制御電圧値に基づいてオン電流変動量格納回路２５から読出されたオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’の比Ｉ_Ｈ’／Ｉ_Ｌ’を算出するオン電流変動量の比の算出回路２７と、混在比ｘ_０、特定定数α、β、ａ、ｂ及び基板バイアス電圧Ｖ_ＢＢの変動値に対応するオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’に基づいて、リーク電流算出モジュール９内の例えば低閾値リーク電流Ｉ_ｍｌＬ対する高閾値リーク電流Ｉ_ｍｌＨの電流混在比ｘ_ｍを算出する電流混在比算出回路２９とを有している。さらに、リーク電流算出モジュール９は、高閾値リーク電流Ｉ_ｍｌＨに電流混在比ｘ_ｍを乗ずる演算回路１９と、低閾値リーク電流Ｉ_ｍｌＬと、電流混在比ｘ_ｍが加重された高閾値リーク電流Ｉ_ｍｌＨとに基づいてリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を算出するリーク電流算出回路１７とを有している。

低閾値リーク電流測定回路２１内には、低閾値トランジスタのリーク電流測定用トランジスタが備えられ、高閾値リーク電流測定回路２３内には、高閾値トランジスタのリーク電流測定用トランジスタが備えられている。例えば同数のリーク電流測定用トランジスタが低閾値リーク電流測定回路２１及び高閾値リーク電流測定回路２３内にそれぞれ備えられている。低閾値リーク電流Ｉ_ｍｌＬ及び高閾値リーク電流Ｉ_ｍｌＨは個別に測定できるようになっている。

オン電流変動量格納回路２５は、例えば基板バイアス電圧Ｖ_ＢＢに対する各閾値トランジスタのオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’の依存特性を格納する不揮発性メモリを有している。基板バイアス電圧Ｖ_ＢＢに対する各閾値トランジスタのオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’の依存特性は、例えばシミュレーションや出荷前試験により求められる。さらに、オン電流変動量格納回路２５は、制御モジュール１５から出力された基板バイアス電圧Ｖ_ＢＢの制御電圧値に対応したオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’をオン電流変動量の比の算出回路２７に出力するようになっている。オン電流変動量の比の算出回路２７はオン電流変動量格納回路２５から出力されたオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’を用いてオン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’を演算する演算器を有している。オン電流変動量格納回路２５とオン電流変動量の比の算出回路２７とでオン電流変動量の比の出力回路が構成される。

オン電流変動量格納回路２５は、オン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’を個別に格納せずにオン電流比変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’を格納してもよい。この場合、オン電流変動量の比の算出回路２７は演算機能を有さずに、オン電流変動量格納回路２５から出力されたオン電流の変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’を電流混在比算出回路２９に出力できる機能を有していればよい。

電流混在比算出回路２９は、例えば定数保持回路７（図２では不図示）から出力された特定定数α、β及び混在比ｘ_０とオン電流変動量の比の算出回路２７から出力されたオン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’とを用いて電流混在比ｘ_ｍを算出する数値演算器を有している。電流混在比ｘ_ｍの算出方法については後程詳細に説明する。

演算回路１９は、高閾値リーク電流測定回路２３の高閾値リーク電流Ｉ_ｍｌＨに電流混在比ｘ_ｍを乗ずることが可能な数値乗算器を有している。リーク電流算出回路１７は、四則演算可能な数値演算器を有している。リーク電流算出回路１７は、電流混在比ｘ_ｍが加重された高閾値リーク電流Ｉ_ｍｌＨと低閾値リーク電流Ｉ_ｍｌＬとが加算されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を制御モジュール１５に出力するようになっている。

図１及び図２に示すように、スイッチング電流算出回路１１には、低閾値リーク電流測定回路２１で測定された低閾値リーク電流Ｉ_ｍｌＬ及び高閾値リーク電流測定回路２３で測定された高閾値リーク電流Ｉ_ｍｌＨが入力される。スイッチング電流算出回路１１は、メイン回路１３の低閾値トランジスタ及び高閾値トランジスタのそれぞれの総数と、低閾値リーク電流測定回路２１及び高閾値リーク電流測定回路２３内のリーク電流測定用トランジスタのそれぞれの総数を保持している。各トランジスタの総数は、例えばフューズの溶断によって保持されている。スイッチング電流算出回路１１は、メイン回路１３の低閾値トランジスタ数と低閾値リーク電流測定回路２１の低閾値トランジスタ数との比を低閾値リーク電流Ｉ_ｍｌＬに乗じて得た値と、メイン回路１３の高閾値トランジスタ数と高閾値リーク電流測定回路２３の高閾値トランジスタ数との比を高閾値リーク電流Ｉ_ｍｌＨに乗じて得た値とを加算してメイン回路１３のリーク電流（以下、メインリーク電流という）を算出する機能を有している。さらに、スイッチング電流算出回路１１は可変電圧源５が供給している電流からメインリーク電流を減じてメイン回路１３のスイッチング電流Ｉ_ｓｗを算出する機能を有している。

制御モジュール１５には、定数保持回路７に保持され特定定数α、βと、リーク電流算出モジュール９で算出されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}と、スイッチング電流算出回路１１で算出されたメイン回路１３のスイッチング電流Ｉ_ｓｗとが入力される。図３は、制御モジュール１５の概略構成を示すブロック図である。図３に示すように、制御モジュール１５は、スイッチング電流Ｉ_ｓｗとリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}との電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}を算出する電流比算出回路３１と、特定定数α、βによって表される規定値Ｓｖと電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}とを比較する規定値比較回路３３とを有している。また、制御モジュール１５は、規定値比較回路３３の比較結果に基づいて可変電圧源５の電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を更新するために用いる電圧指示値を制御する可変電圧源制御回路３５を有している。さらに、制御モジュール１５は、可変電圧源制御回路３５から出力された電圧指示値に基づいて電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電位を更新すると共に、更新された当該電位を保持する電位保持回路３７を有している。

後程詳細に説明するが、半導体集積回路１は、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}と規定値Ｓｖとが等しい場合に速度性能を維持した上で消費電力を最小にすることができる。このため、制御モジュール１５は、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}と規定値Ｓｖとを比較して、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}と規定値Ｓｖとが等しくなるように可変電圧源５を制御する。

電流比算出回路３１は、例えば数値演算器を有し、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}を算出することができる。規定値比較回路３３は、例えば数値演算器及び比較器を有している。当該数値演算器は、特定定数α、βを用いて規定値Ｓｖを演算する機能を有している。当該比較器は、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}と規定値Ｓｖとを比較して、その比較結果を出力する機能を有している。規定値Ｓｖは以下の式（３）のように表すことができる。

Ｓｖ＝（β−α）／２α ・・・（３）

図４は、可変電圧源制御回路３５の機能の一例を示している。図４の最左欄は、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}と規定値Ｓｖとの関係が示され、中央の欄には、電源電圧Ｖ_ＤＤの電圧指示値が示され、最右欄には、基板バイアス電圧Ｖ_ＢＢの電圧指示値が示されている。

図４に示すように、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖと等しい場合には、可変電圧源制御回路３５は電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電位を現状の値に保持するための電圧指示値を電位保持回路３７に出力する。電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖより大きい場合には、電源電圧Ｖ_ＤＤを現状の電位より下降させ、基板バイアス電圧Ｖ_ＢＢの電位を現状の値より上昇させるために、可変電圧源制御回路３５は、例えば電源電圧Ｖ_ＤＤを０．１Ｖ下降させる電圧指示値ＤＩｖと、基板バイアス電圧Ｖ_ＢＢを０．１Ｖ上昇させる電圧指示値ＢＩｖとを電位保持回路３７に出力する。電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖより小さい場合には、電源電圧Ｖ_ＤＤを現状の電位より上昇させ、基板バイアス電圧Ｖ_ＢＢの電位を現状の値より下降させるために、可変電圧源制御回路３５は、例えば電源電圧Ｖ_ＤＤを０．１Ｖ上昇させる電圧指示値ＤＩｖと、基板バイアス電圧Ｖ_ＢＢを０．１Ｖ下降させる電圧指示値ＢＩｖとを電位保持回路３７に出力する。電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電位を更新するための電圧指示値（図４では、０．１Ｖ）は、例えば半導体集積回路１の外部より値の設定できる不揮発性メモリに記憶される。電圧指示値は、例えば半導体集積回路１の出荷試験時に設定される。

図３に戻って、電位保持回路３７は、例えば電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を保持する不揮発性メモリを有している。当該不揮発性メモリは電源投入時に規定の値に初期化することができ、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値は電源投入時に所定値に初期化される。電位保持回路３７は、可変電圧源制御回路３５から出力された電圧指示値ＤＩｖ、ＢＩｖに基づいて電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電位を更新して更新後の電位を不揮発性メモリに記憶する。さらに電位保持回路３７は、既存の通信手段（プロトコル）で更新後の電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を可変電圧源５（図３では不図示）に出力し、更新後の基板バイアス電圧Ｖ_ＢＢを制御電圧値としてリーク電流算出モジュール９（図３では不図示）に出力する。

さらに、電位保持回路３７は、記憶できる電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧範囲が限定されており、半導体集積回路１内の素子の破壊を防止できるようになっている。例えば、半導体集積回路１で許容される電源電圧Ｖ_ＤＤの最大値が３Ｖと仮定する。ここで、電位保持回路３７に電源電圧Ｖ_ＤＤを０．１Ｖ上昇させる電圧指示値が入力されたとしても、すでに電位保持回路３７に３Ｖの電源電圧Ｖ_ＤＤが保持されている場合には、電源電圧Ｖ_ＤＤの電圧値を更新せずに、３Ｖの値を可変電圧源５に出力する。このように、電位保持回路３７で記憶できる電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧範囲を限定することにより、可変電圧源５は許容範囲外の電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを出力することがなくなるので、半導体集積回路１の破損を防止できる。

図１に示すように、可変電圧源５は、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを可変して、制御モジュール１５から出力された電圧値とほぼ等しい電圧値の電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを半導体集積回路１内の各回路７、１１、１３及び各モジュール９、１５に出力するようになっている。

次に、本実施の形態による半導体集積回路の電力低減方法の基本原理について説明する。メイン回路における高閾値トランジスタ及び低閾値トランジスタのそれぞれのオン電流をＩ_Ｈ 、Ｉ_Ｌ と表す。一般的に速度律束となる伝送パスは低閾値トランジスタで構成されることから、速度性能を維持する最低の電源電圧Ｖは、低閾値トランジスタのオン電流Ｉ_Ｌから次の式（４）のように表すことができる。

高閾値トランジスタ及び低閾値トランジスタの動作周波数をｆとし、高閾値トランジスタ及び低閾値トランジスタのそれぞれの負荷容量の容量値をＣ_Ｈ、Ｃ_Ｌとすると、高閾値トランジスタ及び低閾値トランジスタのそれぞれのスイッチング電流Ｉ_ｓｗＨ 、Ｉ_ｓｗＬ は、以下の式（５）及び式（６）のように表すことができる。なお、動作周波数ｆ及び容量値Ｃ_Ｈ、Ｃ_Ｌは定数である。

同様に、高閾値トランジスタ及び低閾値トランジスタのそれぞれのリーク電流Ｉ_{ｌｅａｋＨ}、Ｉ_{ｌｅａｋＬ}は、それぞれのオン電流Ｉ_Ｈ 、Ｉ_Ｌを用いて、以下の式（７）及び式（８）のように表すことができる。

一般的に、メイン回路の消費電力Ｐはスイッチング電流Ｉ_ｓｗによる消費電力とリーク電流Ｉ_ｌｅａｋによる消費電力との和であることから、メイン回路の消費電力Ｐは、次の式（９）のように記述できる。

メイン回路を構成する高閾値トランジスタと低閾値トランジスタとの混在比をｘ_０：１ とすると、式（４）に示す速度性能を維持する最低の電源電圧Ｖを印加した際のメイン回路の消費電力Ｐは、式（４）乃至式（９）を用いて、次の式（１０）のように展開することができる。

オン電流Ｉ_Ｈ 、Ｉ_Ｌは基板バイアス電圧Ｖ_ＢＢの関数である。また、図１０に示すように、消費電力Ｐがオン電流、すなわち基板バイアス電圧Ｖ_ＢＢに対して最小となるのはｄＰ／ｄＶ_ＢＢ＝０の時なので、式（１０）をＶ_ＢＢで微分すると、以下の式（１１）が成立する。なお、式（１１）において、Ｉ_Ｈ’＝ｄＩ_Ｈ ／ｄＶ_ＢＢ 及びＩ_Ｌ’＝ｄＩ_Ｌ ／ｄＶ_ＢＢとする。

リーク電流算出モジュール内（例えば低閾値リーク電流測定回路及び高閾値リーク電流測定回路）の高閾値リーク電流及び低閾値リーク電流の電流混在比をｘ_ｍ：１とする。高閾値トランジスタ及び低閾値トランジスタの基板バイアス電圧Ｖ_ＢＢ変動値に対するそれぞれのオン電流の変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’を用いて、電流混在比ｘ_ｍを以下の式（１２）のように設定する。

このとき、リーク電流算出モジュール内のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}は、以下の式（１３）のように表すことができる。

式（１１）に式（１２）を代入すると、以下の式（１４）が得られる。

式（１４）に式（５）、式（６）及び式（１３）を代入し、通常、Ｉ_Ｌ’≠０であるため、以下の式（１５）が得られる。

式（１５）の左辺のカッコ内はメイン回路のスイッチング電流Ｉ_ｓｗを表している。従って、メイン回路のスイッチング電流Ｉ_ｓｗとリーク電流算出モジュール内のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}との間には、以下の式（１６）が成立する。

式（１６）の右辺は規定値Ｓｖを表している。式（１２）に示す電流混在比ｘ_ｍを設定することにより、式（１６）に示すように、スイッチング電流Ｉ_ｓｗとリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}との比が規定値Ｓｖと等しくなる。規定値Ｓｖは半導体集積回路の速度性能を維持したまま消費電力Ｐの最小化を達成する定数である。従って、電流比Ｉ_ｓｗ／Ｉ_ｌｅａｋが規定値Ｓｖと等しくなるように電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを制御することにより、半導体集積回路は速度性能を維持したまま消費電力Ｐの最小化を図ることができる。

ここで、特定定数α、β、ａ、ｂについて説明する。一般的にトランジスタのリーク電流Ｉ_ｌｅａｋは閾値電圧Ｖ_ＴＨが低くなると指数関数的に増加することが知られている。また、トランジスタのオン電流Ｉ_ｏｎは閾値電圧Ｖ_ＴＨが低くなると増加するので、トランジスタは電源電圧Ｖ_ＤＤを下げても所定の動作周波数を保持できる。このように、閾値電圧Ｖ_ＴＨが低くなると電源電圧Ｖ_ＤＤを下げることができるので、トランジスタのスイッチング電流Ｉ_ｓｗは指数関数的に減少する。

一方、一般的にトランジスタのリーク電流Ｉ_ｌｅａｋは閾値電圧Ｖ_ＴＨが高くなると指数関数的に減少することが知られている。また、トランジスタのオン電流Ｉ_ｏｎは閾値電圧Ｖ_ＴＨが高くなると減少するので、トランジスタは電源電圧Ｖ_ＤＤを高くしなければ所定の動作周波数を保持できなくなる。このように、閾値電圧Ｖ_ＴＨが高くなると電源電圧Ｖ_ＤＤを高くしなければならないので、トランジスタのスイッチング電流Ｉ_ｓｗは指数関数的に増加する。

トランジスタのオン電流Ｉ_ｏｎは、以下の式（１７）のように表すことができる。

Ｉ_ｏｎ＝Ｉ_０×（Ｖ_ＤＤ−Ｖ_ＴＨ）^ｐ ・・・（１７）

ここで、Ｉ_０は定数である。ｐは半導体集積回路のテクノロジによって決定される定数であり、半導体集積回路が微細化された現行のテクノロジでは１〜２程度の値となる。なお、半導体理論においては、当該ｐは定数として扱われる。

リーク電流Ｉ_ｌｅａｋは、トランジスタのゲート幅をＷとすると、以下の式（１８）のように表すことができる。

Ｉ_ｌｅａｋ ∝ Ｗ×ｅｘｐ（−Ｖ_ＴＨ／Ｓ） ・・・（１８）
ここで、Ｓは、Ｓファクタであり、常温であれば一定値となる。

式（１７）を式（１８）に代入し、実使用上問題ない範囲であるため閾値電圧Ｖ_ＴＨをオン電流Ｉ_ｏｎに近似し、且つフィッティングパラメータとして特定定数β、ｂを用いると、リーク電流Ｉ_ｌｅａｋは上記の式（７）及び式（８）のように表すことができる。

ところで、トランジスタが一定の動作周波数を保持するという条件の下でのオン電流Ｉ_ｏｎによる電力と、同条件下でのスイッチング電流Ｉ_ｓｗによる電力との関係は、解析的には導出できない。このため、スイッチング電流による電力（スイッチング電力）Ｐ_ｓｗ（＝Ｉ_ｓｗ×Ｖ_ＤＤ）は、想定される使用範囲では、シミュレーションによる計算結果を元に以下の式（１９）のように近似される。

Ｐ_ｓｗ＝ａ’×ｅｘｐ（−α×Ｉ_ｏｎ） ・・・（１９）

ここで、特定定数αは、半導体集積回路のテクノロジで決まる値である。特定定数ａ’は、半導体集積回路に用いられたトランジスタ数量や負荷容量に対する係数及びスイッチング確率などが含まれ、回路設計に依存する値である。さらに、特定定数α、ａ’は、スイッチング電力Ｐ_ｓｗを式（１９）のように近似するためのフィッティングパラメータとしての役割も担っている。

本実施の形態では、特定定数α、β、ａ、ｂを高閾値トランジスタ及び低閾値トランジスタで共通化することが望ましい。このため、式（５）及び式（６）では、式（１９）の特定定数ａ’とは異なり、負荷容量及び動作周波数が含まれていない特定定数ａが用いられている。

このように、特定定数α、βは半導体集積回路に採用されたテクノロジに依存する定数である。従って、式（３）に示すように、特定定数α、βによって表される規定値Ｓｖも半導体集積回路に採用されたテクノロジに依存する定数となる。リーク電流算出モジュール内の高閾値トランジスタ及び低閾値トランジスタのリーク電流の電流混在比ｘ_ｍは、特定定数α、βと、メイン回路の混在比ｘ_０と、基板バイアス電圧Ｖ_ＢＢ変動値に対する各閾値トランジスタのオン電流の変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’とを用いて常に式（１２）に示すように設定される。規定値Ｓｖは半導体集積回路の速度性能を維持したまま消費電力Ｐの最小化を達成する定数なので、電流混在比ｘ_ｍが導入されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}と、スイッチング電流Ｉ_ｓｗとの比が規定値Ｓｖ（一定値）となるように電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを制御することで、メイン回路の速度性能を維持したまま消費電力Ｐを最小化することができる。

以上説明したように、本実施の形態によれば、閾値電圧の異なるトランジスタが混在する半導体集積回路１は、各閾値電圧のトランジスタ毎のリーク電流を適切な係数（電流混在比ｘ_ｍ）を元に逐一算出できるリーク電流算出モジュール９を有している。このため、半導体集積回路１は、メイン回路１３のスイッチング電流Ｉ_ｓｗと、リーク電流算出モジュール９で算出されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}との比が規定値Ｓｖと等しくなるように電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを制御することができる。これにより、多閾値（マルチＶ_ＴＨ）トランジスタ構成の半導体集積回路１において、速度性能を維持しながらスイッチング電流Ｉ_ｓｗだけでなくリーク電流Ｉ_ｌｅａｋによる消費電力も最適に低減できる。

次に、本実施の形態による半導体集積回路の電力低減方法について図１乃至図６を用いて説明する。図５は、図１に示す半導体集積回路１の電力低減方法のフローチャートである。図５に示すように、まず、半導体集積回路１を初期設定する（ステップＳ１）。ステップＳ１において、メイン回路１３を構成する低閾値トランジスタ及び高閾値トランジスタの混在比１：ｘ_０と、特定定数α、β、ａ、ｂとが入力されて定数保持回路７に保持される（図１参照）。さらに、基板バイアス電圧Ｖ_ＢＢの変動値に対する低閾値トランジスタ及び高閾値トランジスタのオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’が入力されてオン電流変動量格納回路２５に格納される（図２参照）。次に、メイン回路１３動作時のスイッチング電流Ｉ_ｓｗを算出する（ステップＳ２）。上述したように、スイッチング電流Ｉ_ｓｗは、可変電圧源５が供給している電流からメインリーク電流を減じて算出される。

次に、メイン回路１３とは分離して備えられたリーク電流算出モジュール９のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}が算出される（ステップＳ３）。図６は、図５に示すリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}の算出処理（ステップＳ３）のフローチャートである。図２及び図６に示すように、まず、低閾値トランジスタ（低閾値Ｔｒ）で構成された低閾値リーク電流測定回路２１の低閾値リーク電流Ｉ_ｍｌＬと、高閾値トランジスタ（高閾値Ｔｒ）で構成された高閾値リーク電流測定回路２３の高閾値リーク電流Ｉ_ｍｌＨとを測定する（ステップＳ１１）。次に、制御モジュール１５から出力された制御電圧値に対応したオン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’をオン電流変動量格納回路２５から読出し、オン電流の変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’を演算する（ステップＳ１２）。ステップＳ１２において、オン電流の変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’はオン電流変動量の比の算出回路２７で演算される（図２参照）。

次に、ステップＳ１２で演算されたオン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’と、混在比ｘ_０と、特定定数α、βとに基づいて、リーク電流算出モジュール９内の低閾値ドランジスタの低閾値リーク電流Ｉ_ｍｌＬに対する高閾値トランジスタの高閾値リーク電流Ｉ_ｍｌＨの電流混在比ｘ_ｍを算出する（ステップＳ１３）。ステップＳ１３において、電流混在比ｘ_ｍは、式（１２）により求められる。

次に、電流混在比ｘ_ｍを加重した高閾値測定リーク電流Ｉ_ｍｌＨと、低閾値測定リーク電流Ｉ_ｍｌＬとを加算してリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を算出する（ステップＳ１４）。こうして、リーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}の算出処理が終了する。

図５に戻って、次に、ステップＳ３で算出されたリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}と、ステップＳ２で算出されたスイッチング電流Ｉ_ｓｗとの電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}の値と、特定定数α、βで表され、速度性能を維持した上で消費電力が最小となる規定値Ｓｖとを比較する（ステップＳ４）。規定値Ｓｖは、式（３）により求められる。

次に、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖと等しければ、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢのそれぞれの電圧値を現状のまま維持するための電圧指示値ＤＩｖ、ＢＩｖを生成し、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を制御する（ステップＳ５）。また、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖより大きければ、電源電圧Ｖ_ＤＤを０．１Ｖ下降させ、基板バイアス電圧Ｖ_ＢＢを０．１Ｖ上昇させるための電圧指示値ＤＩｖ、ＢＩｖを生成し、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を制御する（ステップＳ６）。さらに、電流比Ｉ_ｓｗ／Ｉ_{ｌｅａｋ−ｍｏｎ}が規定値Ｓｖより小さければ、電源電圧Ｖ_ＤＤを０．１Ｖ上昇させ、基板バイアス電圧Ｖ_ＢＢを０．１Ｖ下降させるための電圧指示値ＤＩｖ、ＢＩｖを生成し、電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢの電圧値を制御する（ステップＳ７）。ステップＳ４乃至Ｓ７は、図３に示す制御モジュール１５で処理される。

次に、可変電圧源５はステップＳ５乃至Ｓ７で制御された電圧値が出力されるように調整されて電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢを各回路７、１１、１３及び各モジュール９、１５に出力する（ステップＳ８）。こうして、半導体集積回路１の電力低減方法は終了する。本実施の形態の半導体集積回路１は、上記ステップＳ２からステップＳ８までの処理を繰り返し行うことにより、半導体集積回路１の動作中、常にメイン回路１３の速度性能を維持しながらスイッチング電流Ｉ_ｓｗだけでなくリーク電流Ｉ_ｌｅａｋによる消費電力も最適に低減できる。

〔第２の実施の形態〕
本発明の第２の実施の形態による半導体集積回路及びその電力低減方法について図７を用いて説明する。本実施の形態による半導体集積回路は、リーク電流算出モジュールの構成が上記第１の実施の形態による半導体集積回路１と異なる点に特徴を有している。本実施の形態による半導体集積回路の全体の概略構成は、上記第１の実施の形態による半導体集積回路１と同様であるため説明は省略する。

図７は、本実施の形態による半導体集積回路のリーク電流算出モジュール３９の概略構成を示すブロック図である。なお、以下の説明において、図２に示したリーク電流算出モジュール１０の構成要素及び同一の作用機能を奏する構成要素には同一の符号を付してその説明は省略する。図７に示すように、リーク電流算出モジュール３９は、低閾値リーク電流測定回路２１、高閾値リーク電流測定回路２３、演算回路１９及びリーク電流算出回路１７に変えて、例えばｎ個のリーク電流モニタ回路ＭＣ１〜ＭＣｎと選択回路４１とを有している。リーク電流モニタ回路ＭＣ１〜ＭＣｎは、例えば電流混在比ｘ_ｍ＝１〜ｎでのリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}となるように、低閾値トランジスタ及び高閾値トランジスタの混在比を変えてそれぞれ構成されている。例えば、リーク電流モニタ回路ＭＣ１は高閾値トランジスタ：低閾値トランジスタ＝１：ｎとなるように構成され、リーク電流モニタ回路ＭＣｎは高閾値トランジスタ：低閾値トランジスタ＝ｎ：１となるように構成されている。リーク電流モニタ回路ＭＣ１〜ＭＣｎのそれぞれのリーク電流は選択回路４１に入力されている。選択回路４１は、上記第１の実施の形態と同様の方法により電流混在比算出回路２９で算出された電流混在比ｘ_ｍに基づいてリーク電流モニタ回路ＭＣ１〜ＭＣｎを選択するようになっている。リーク電流算出モジュール３９は選択回路４１で選択されたリーク電流モニタ回路ＭＣ１〜ＭＣｎのリーク電流をリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}として制御モジュール１５（図７では不図示）に出力する。

例えば、電流混在比算出回路２９で算出された電流混在比ｘ_ｍが１の場合には、選択回路４１はリーク電流モニタ回路ＭＣ１を選択する。リーク電流算出モジュール３９はリーク電流モニタ回路ＭＣ１のリーク電流をリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}として制御モジュール１５に出力する。電流混在比算出回路２９で算出された電流混在比ｘ_ｍがリーク電流モニタ回路ＭＣ１〜ＭＣｎで想定された電流混在比ｘ_ｍと一致しない場合には、選択回路４１は算出された値に最も近い電流混在比ｘ_ｍのリーク電流モニタ回路ＭＣ１〜ＭＣｎを選択するようになっている。

以上説明したように、本実施の形態による半導体集積回路によれば、リーク電流算出モジュール３９は、電流混在比ｘ_ｍに基づいてリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を出力することができるので、上記第１の実施の形態と同様の効果が得られる。

次に、本実施の形態による半導体集積回路の電力低減方法について説明する。本実施の形態による半導体集積回路の電力低減方法は、上記第１の実施の形態とほぼ同様であるため、異なるステップのみ簡述する。まず、上記第１の実施の形態と同様に、ステップ１からステップＳ１３まで処理される（図５及び図６参照）。次いで、図６に示すステップ１４に変えて、ステップ１３において算出された電流混在比ｘ_ｍに基づいて、図７に示すリーク電流モニタ回路ＭＣ１〜ＮＭｎのいずれか１つのリーク電流がリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}として選択される。その後、上記第１の実施の形態と同様に、図５に示すステップＳ４からステップＳ８まで処理されて、可変電圧源５から出力される電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢが制御される。

以上説明したように、本実施の形態によれば、半導体集積回路は電流混在比ｘ_ｍを算出できるリーク電流算出モジュール３９を有している。リーク電流算出モジュール３９は算出された電流混在比ｘ_ｍに基づくリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を出力することができるので、上記第１の実施の形態と同様の効果が得られる。

〔第３の実施の形態〕
本発明の第３の実施の形態による半導体集積回路及びその電力低減方法について図８を用いて説明する。上記第１及び第２の実施の形態では、半導体集積回路は、２種類の閾値電圧のトランジスタで構成されている。これに対し、本実施の形態では、半導体集積回路は、３種類の閾値電圧のトランジスタで構成されている点に特徴を有している。本実施の形態による半導体集積回路は、低閾値電圧と高閾値電圧との間の閾値電圧の中閾値トランジスタをさらに有し、高閾値トランジスタ、中閾値トランジスタ及び低閾値トランジスタで構成されている。本実施の形態では、メイン回路の低閾値トランジスタ、中閾値トランジスタ及び高閾値トランジスタの混在比は、例えば低閾値トランジスタ：高閾値トランジスタ：中閾値トランジスタ＝１：ｘ_０：ｘ_１になっている。本実施の形態による半導体集積回路の全体の概略構成は、図１に示す上記第１の実施の形態による半導体集積回路１と同様であるため説明は省略する。

図８は、本実施の形態による半導体集積回路のリーク電流算出モジュール１０の概略構成を示すブロック図である。なお、以下の説明において、図２に示したリーク電流算出モジュール１０の構成要素及び同一の作用機能を奏する構成要素には同一の符号を付してその説明は省略する。図８に示すように、リーク電流算出モジュール１０は、低閾値リーク電流測定回路２１と、高閾値リーク電流測定回路２３と、中閾値トランジスタで構成され、中閾値トランジスタのリーク電流（以下、中閾値リーク電流という）Ｉ_ｍｌＭを測定する中閾値リーク電流測定回路２４と、オン電流変動量格納回路２５と、オン電流変動量の比の算出回路２７と、電流混在比算出回路２９とを有している。低閾値リーク電流測定回路２１、高閾値リーク電流測定回路２３及び中閾値リーク電流測定回路２４内には、例えば同数のリーク電流測定用トランジスタがそれぞれ備えられている。当該リーク電流測定用トランジスタのリーク電流を測定することにより、低閾値トランジスタ、高閾値トランジスタ及び中閾値トランジスタのそれぞれのリーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＨ、Ｉ_ｍｌＭが個別に測定できるようになっている。

オン電流変動量格納回路２５には、オン電流の変動量Ｉ_Ｌ’、Ｉ_Ｈ’に加え、可変電圧源５（図２では不図示）から出力された基板バイアス電圧Ｖ_ＢＢの変動値に対する中閾値トランジスタのオン電流の変動量Ｉ_Ｍ’も格納される。オン電流変動量算出回路２７では、オン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’に加え、制御モジュール１５から出力された基板バイアス電圧Ｖ_ＢＢの制御電圧値に基づいてオン電流変動量格納回路２５から読出されたオン電流の変動量Ｉ_Ｍ’、Ｉ_Ｌ’のオン電流変動量の比Ｉ_Ｍ’／Ｉ_Ｌ’も算出される。電流混在比算出回路２９では、混在比ｘ_０、特定定数α、β、ａ、ｂ及びオン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’に基づいて、リーク電流算出モジュール１０内の低閾値リーク電流Ｉ_ｍｌＬに対する高閾値リーク電流Ｉ_ｍｌＨの電流混在比ｘ_ｍ０と、混在比ｘ_１、特定定数α、β、ａ、ｂ及びオン電流変動量の比Ｉ_Ｍ’／Ｉ_Ｌ’に基づいて、リーク電流算出モジュール１０内の低閾値リーク電流Ｉ_ｍｌＬに対する中閾値リーク電流Ｉ_ｍｌＭの電流混在比ｘ_ｍ１とが算出される。

さらに、リーク電流算出モジュール１０は、高閾値リーク電流測定回路２３の高閾値リーク電流Ｉ_ｍｌＨに電流混在比ｘ_ｍ０を乗ずる演算回路１９と、中閾値リーク電流測定回路２４の中閾値リーク電流Ｉ_ｍｌＭに電流混在比ｘ_ｍ１を乗ずる演算回路２０と、電流混在比ｘ_ｍ０が加重された高閾値リーク電流Ｉ_ｍｌＨと、電流混在比ｘ_ｍ１が加重された中閾値リーク電流Ｉ_ｍｌＭと、低閾値リーク電流測定回路２１の低閾値リーク電流_ｍｌＬとに基づいてリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を算出するリーク電流算出回路１７とを有している。演算回路２０は、中閾値リーク電流Ｉ_ｍｌＭに電流混在比ｘ_ｍ１を乗ずることが可能な数値乗算器を有している。

本実施の形態では、スイッチング電流算出回路１１には、低閾値リーク電流測定回路２１、中閾値リーク電流測定回路２４及び高閾値リーク電流測定回路２３で測定された各リーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＭ、Ｉ_ｍｌＨがそれぞれ入力される。スイッチング電流算出回路１１は、メイン回路１３の低閾値トランジスタ、中閾値トランジスタ及び高閾値トランジスタのそれぞれの総数と、低閾値リーク電流測定回路２１、中閾値リーク電流測定回路２４及び高閾値リーク電流測定回路２３内のリーク電流測定用トランジスタのそれぞれの総数とを保持している。各トランジスタの総数は、例えばフューズの溶断によって保持されている。また、スイッチング電流算出回路１１は、上記第１の実施の形態と同様の方法を用いて各トランジスタのリーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＭ、Ｉ_ｍｌＨに基づくメイン回路１３のメインリーク電流を算出する。スイッチング電流算出回路１１は、可変電圧源５が供給している電流から当該メインリーク電流を減じてメイン回路１３のスイッチング電流Ｉ_ｓｗを算出するようになっている。

次に、本実施の形態による半導体集積回路の電力低減方法の基本原理について説明する。高閾値トランジスタ、中閾値トランジスタ及び低閾値トランジスタの動作周波数をｆとし、高閾値トランジスタ、中閾値トランジスタ及び低閾値トランジスタのそれぞれの負荷容量の容量値をＣ_Ｈ、Ｃ_Ｍ、Ｃ_Ｌとすると、高閾値トランジスタ及び低閾値トランジスタのそれぞれのスイッチング電流Ｉ_ｓｗＨ 、Ｉ_ｓｗＬ は、式（５）及び式（６）のように表すことができ、中閾値トランジスタのスイッチング電流Ｉ_ｓｗＭは以下の式（２０）のように表すことができる。

高閾値トランジスタ及び低閾値トランジスタのそれぞれのリーク電流Ｉ_{ｌｅａｋＨ} 、Ｉ_{ｌｅａｋＬ}は、式（７）及び式（８）のように表すことができ、中閾値トランジスタのそれぞれのリーク電流Ｉ_{ｌｅａｋＭ}は、オン電流Ｉ_Ｍを用いて、以下の式（２１）のように表すことができる。

メイン回路を構成する高閾値トランジスタ、中閾値トランジスタ及び低閾値トランジスタの混在比をｘ_０：ｘ_１：１とすると、式（４）に示す速度性能を維持する最低の電源電圧Ｖを印加した際のメイン回路の消費電力Ｐは、式（４）乃至式（９）、式（２０）及び式（２１）を用いて、次の式（２２）のように展開することができる。

消費電力Ｐが基板バイアス電圧Ｖ_ＢＢに対して最小となるのはｄＰ／ｄＶ_ＢＢ＝０の時なので、式（２２）をＶ_ＢＢで微分すると、以下の式（２３）が成立する。なお、式（２３）において、Ｉ_Ｈ’＝ｄＩ_Ｈ／ｄＶ_ＢＢ、Ｉ_Ｍ’＝ｄＩ_Ｍ／ｄＶ_ＢＢ及びＩ_Ｌ’＝ｄＩ_Ｌ／ｄＶ_ＢＢとする。

リーク電流算出モジュール内（例えば低閾値リーク電流測定回路、中閾値リーク電流測定回路及び高閾値リーク電流測定回路）の高閾値トランジスタ、中閾値トランジスタ及び低閾値トランジスタのリーク電流の電流混在比をｘ_ｍ０：ｘ_ｍ１：１とすると、電流混在比ｘ_ｍ０及び電流混在比ｘ_ｍ１は以下の式（２４）及び式（２５）のように設定される。

このとき、リーク電流算出モジュール内のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}は、以下の式（２６）のように表すことができる。

式（２３）に式（２４）及び式（２５）を代入すると、以下の式（２７）が得られる。

式（２７）に式（５）、式（６）、式（２０）及び式（２６）を代入し、通常、Ｉ_Ｌ’≠０であるため、以下の式（２８）が得られる。

式（２８）の左辺のカッコ内は、メイン回路のスイッチング電流Ｉ_ｓｗを表しているので、半導体集積回路が３種類の閾値電圧のトランジスタで構成されていても、リーク電流算出モジュール内のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}とメイン回路のスイッチング電流Ｉ_ｓｗとの間には、上記の式（１６）が成立する。

以上説明したように、本実施の形態によれば、３種類の閾値電圧のトランジスタが混在した半導体集積回路は、各閾値電圧のトランジスタ毎のリーク電流を適切な係数（電流混在比ｘ_ｍ０及び電流混在比ｘ_ｍ１）を元に逐一算出できるリーク電流算出モジュール１０を有している。このため、本実施の形態による半導体集積回路は、上記第１の実施の形態の半導体集積回路１と同様の効果が得られる。

次に、本実施の形態による半導体集積回路の電力低減方法について説明する。本実施の形態による半導体集積回路の電力低減方法は、上記第１の実施の形態とほぼ同様であるため、異なるステップのみ簡述する。まず、図５に示すステップＳ１において、メイン回路１３を構成する各トランジスタの混在比ｘ_０、ｘ_１と、特定定数α、β、ａ、ｂ等が保持される。次に、ステップＳ２において、各トランジスタの総数及び各リーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＭ、Ｉ_ｍｌＨを用いてメイン回路１３のスイッチング電流Ｉ_ｓｗが算出される。

次に、図６のステップＳ１１において、各トランジスタのリーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＭ、Ｉ_ｍｌＨが測定される。次に、ステップＳ１２において、オン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’及びオン電流変動量の比Ｉ_Ｍ’／Ｉ_Ｌ’が算出される。次に、ステップＳ１３において、電流混在比ｘ_ｍ０及び電流混在比ｘ_ｍ１が算出される。次に、ステップＳ１４において、各リーク電流Ｉ_ｍｌＬ、Ｉ_ｍｌＭ、Ｉ_ｍｌＨ及び電流混在比ｘ_ｍ０、ｘ_ｍ１に基づいてリーク電流算出モジュール１０内のリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}が算出される。その後、上記第１の実施の形態と同様に、図５に示すステップＳ４からステップＳ８まで処理されて、可変電圧源５から出力される電源電圧Ｖ_ＤＤ及び基板バイアス電圧Ｖ_ＢＢが制御される。

以上説明したように、本実施の形態によれば、半導体集積回路は電流混在比ｘ_ｍ０及び電流混在比ｘ_ｍ１を算出できるリーク電流算出モジュール１０を有している。リーク電流算出モジュール１０は算出された電流混在比ｘ_ｍ０、ｘ_ｍ１に基づくリーク電流Ｉ_{ｌｅａｋ−ｍｏｎ}を出力することができるので、上記第１の実施の形態と同様の効果が得られる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記第３の実施の形態では、半導体集積回路は３種類の閾値電圧のトランジスタを有しているが、本発明はこれに限られない。例えば、半導体集積回路は４種類以上の閾値電圧のトランジスタを有していてもよい。メイン回路を構成する混在比や基板バイアス電圧に対するオン電流等のパラメータを閾値電圧の異なるトランジスタ毎に設定することにより、低閾値トランジスタに対する各閾値電圧のトランジスタの電流混在比を式（２４）及び式（２５）を用いてそれぞれ算出することができる。また、閾値電圧の異なるトランジスタ毎にリーク電流を測定し、式（２６）に示すように、測定されたリーク電流と算出された電流混在比とを用いてリーク電流_{ｌｅａｋ−ｍｏｎ}を算出できる。従って、半導体集積回路は４種類以上の閾値電圧のトランジスタを有していても、メイン回路の速度性能を維持しながらスイッチング電流Ｉ_ｓｗだけでなくリーク電流Ｉ_ｌｅａｋによる消費電力も最適に低減できる。

上記第１乃至第３の実施の形態では、リーク電流算出回路１７、電流混在比算出回路２９及び電流比算出回路３１は数値演算器を有し、演算回路１９、２０は数値乗算器を有し、規定値比較回路３３は数値演算器及び比較器を有しているが、本発明はこれに限られない。例えば、半導体集積回路は、数値演算器、数値乗算器及び比較器に代えて、マイクロプロセッサ回路及びプログラム格納メモリを搭載し、これらを用いてプログラム上で所定の演算処理を実行しても、上記第１乃至第３の実施の形態と同様の効果が得られる。

上記第１乃至第３の実施の形態では、制御モジュール１５から出力された基板バイアス電圧Ｖ_ＢＢの制御電圧値に基づいて、オン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’及びオン電流変動量の比Ｉ_Ｍ’／Ｉ_Ｌ’が算出されているが、本発明はこれに限られない。例えば、制御モジュール１５から出力された電源電圧Ｖ_ＤＤの制御電圧値又は基板バイアス電圧Ｖ_ＢＢ及び電源電圧Ｖ_ＤＤのそれぞれの制御電圧値に基づいて、オン電流変動量の比Ｉ_Ｈ’／Ｉ_Ｌ’及びオン電流変動量の比Ｉ_Ｍ’／Ｉ_Ｌ’が算出しても、上記第１乃至第３の実施の形態と同様の効果が得られる。

以上説明した本実施の形態による半導体集積回路及びその電力低減方法は、以下のようにまとめられる。
（付記１）
低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールと、
前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を保持する定数保持回路と、
前記回路機能モジュールの動作時のスイッチング電流を算出するスイッチング電流算出回路と、
前記混在比及び前記複数の特定定数に基づいてリーク電流を算出するリーク電流算出モジュールと、
前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御する制御モジュールと、
前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力する可変電圧源と
を有することを特徴とする半導体集積回路。
（付記２）
付記１記載の半導体集積回路において、
前記リーク電流算出モジュールは、
前記低閾値トランジスタで構成され、前記低閾値トランジスタの低閾値リーク電流を測定する低閾値リーク電流測定回路と、
前記高閾値トランジスタで構成され、前記高閾値トランジスタの高閾値リーク電流を測定する高閾値リーク電流測定回路と、
前記低閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量の比を出力するオン電流変動量の比の出力回路と、
前記混在比、前記複数の特定定数及び前記オン電流に基づいて、前記リーク電流算出モジュール内の前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出する電流混在比算出回路と、
前記低閾値リーク電流及び前記高閾値リーク電流と、前記電流混在比とに基づいて前記リーク電流を算出するリーク電流算出回路と
を有することを特徴とする半導体集積回路。
（付記３）
付記２記載の半導体集積回路において、
前記低閾値トランジスタの前記混在比に対する前記高閾値トランジスタの前記混在比をｘ_０とし、前記複数の特定定数をα、β、ａ及びｂとし、前記低閾値トランジスタの前記オン電流変動量をＩ_ｏｎｌ’とし、前記高閾値トランジスタの前記オン電流変動量をＩ_ｏｎｈ’とし、前記電流混在比をｘ_ｍとし、前記低閾値リーク電流をＩ_{ｌｅａｋｌ}とし、前記高閾値リーク電流をＩ_{ｌｅａｋｈ}とし、前記リーク電流をＩ_{ｌｅａｋ−ｍｏｎ}とすると、
前記電流混在比及び前記リーク電流は、
ｘ_ｍ＝｛β×（Ｉ_ｏｎｈ’／Ｉ_ｏｎｌ’）−α｝×ｘ_０／（β−α）
及び
Ｉ_{ｌｅａｋ−ｍｏｎ}＝ｘ_ｍ×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｈ}）＋ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｌ}）
として表されること
を特徴とする半導体集積回路。
（付記４）
付記１記載の半導体集積回路において、
前記回路機能モジュール及び前記リーク電流算出モジュールは、前記低閾値電圧と前記高閾値電圧との間の閾値電圧の中閾値トランジスタをさらに有することを
を特徴とする半導体集積回路。
（付記５）
付記４記載の半導体集積回路において、
前記リーク電流算出モジュールは、
前記低閾値トランジスタで構成され、前記低閾値トランジスタの低閾値リーク電流を測定する低閾値リーク電流測定回路と、
前記中閾値トランジスタで構成され、前記中閾値トランジスタの中閾値リーク電流を測定する中閾値リーク電流測定回路と、
前記高閾値トランジスタで構成され、前記高閾値トランジスタの高閾値リーク電流を測定する高閾値リーク電流測定回路と、
前記低閾値トランジスタ、前記中閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量の比を出力するオン電流変動量の比の出力回路と、
前記混在比、前記複数の特定定数及び前記オン電流の変動量に基づいて、前記リーク電流変動量の比の算出モジュール内の前記低閾値リーク電流に対する前記中閾値リーク電流の電流混在比及び前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出する電流混在比算出回路と、
前記低閾値リーク電流、前記中閾値リーク電流及び前記高閾値リーク電流と、２つの前記電流混在比とに基づいて前記リーク電流を算出するリーク電流算出回路と
を有することを特徴とする半導体集積回路。
（付記６）
付記５記載の半導体集積回路において、
前記低閾値トランジスタの前記混在比に対する前記高閾値トランジスタの前記混在比をｘ_０とし、前記低閾値トランジスタの前記混在比に対する前記中閾値トランジスタの前記混在比をｘ_１とし、前記複数の特定定数をα、β、ａ及びｂとし、前記低閾値トランジスタの前記オン電流変動量をＩ_ｏｎｌ’とし、前記中閾値トランジスタの前記オン電流変動量をＩ_ｏｎｍ’とし、前記高閾値トランジスタの前記オン電流変動量をＩ_ｏｎｈ’とし、前記低閾値リーク電流に対する前記高閾値リーク電流の前記電流混在比をｘ_ｍ０とし、前記低閾値リーク電流に対する前記中閾値リーク電流の前記電流混在比をｘ_ｍ１とし、前記低閾値リーク電流をＩ_{ｌｅａｋｌ}とし、前記中閾値リーク電流をＩ_{ｌｅａｋｍ}とし、前記高閾値リーク電流をＩ_{ｌｅａｋｈ}とし、前記リーク電流をＩ_{ｌｅａｋ−ｍｏｎ}とすると、
前記高閾値トランジスタの前記電流混在比、前記中閾値トランジスタの前記電流混在比及び前記リーク電流は、
ｘ_ｍ０＝｛β×（Ｉ_ｏｎｈ’／Ｉ_ｏｎｌ’）−α｝×ｘ_０／（β−α）、
ｘ_ｍ１＝｛β×（Ｉ_ｏｎｍ’／Ｉ_ｏｎｌ’）−α｝×ｘ_１／（β−α）
及び
Ｉ_{ｌｅａｋ−ｍｏｎ}＝ｘ_ｍ０×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｈ}）＋ｘ_ｍ１×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｍ}）＋ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｌ}）
として表されること
を特徴とする半導体集積回路。
（付記７）
低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールを備えた半導体集積回路の電力低減方法において、
前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を入力して保持し、
前記回路機能モジュールの動作時のスイッチング電流を算出し、
前記混在比及び前記複数の特定定数に基づいてリーク電流を算出し、
前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御し、
前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力すること
を特徴とする半導体集積回路の電力低減方法。
（付記８）
付記７記載の半導体集積回路の電力低減方法において、
前記低閾値トランジスタの低閾値リーク電流を測定し、
前記高閾値トランジスタの高閾値リーク電流を測定し、
前記低閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量、前記混在比及び前記複数の特定定数に基づいて、前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出し、
前記低閾値リーク電流及び前記高閾値リーク電流と、前記電流混在比とに基づいて前記リーク電流を算出すること
を特徴とする半導体集積回路の電力低減方法。
（付記９）
付記８記載の半導体集積回路の電力低減方法において、
前記低閾値トランジスタの前記混在比に対する前記高閾値トランジスタの前記混在比をｘ_０とし、前記複数の特定定数をα、β、ａ及びｂとし、前記低閾値トランジスタの前記オン電流変動量をＩ_ｏｎｌ’とし、前記高閾値トランジスタの前記オン電流変動量をＩ_ｏｎｈ’とし、前記電流混在比をｘ_ｍとし、前記低閾値リーク電流をＩ_{ｌｅａｋｌ}とし、前記高閾値リーク電流をＩ_{ｌｅａｋｈ}とし、前記リーク電流をＩ_{ｌｅａｋ−ｍｏｎ}とすると、
前記電流混在比及び前記リーク電流は、
ｘ_ｍ＝｛β×（Ｉ_ｏｎｈ’／Ｉ_ｏｎｌ’）−α｝×ｘ_０／（β−α）
及び
Ｉ_{ｌｅａｋ−ｍｏｎ}＝ｘ_ｍ×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｈ}）＋ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｌ}）
として表されること
を特徴とする半導体集積回路の電力低減方法。
（付記１０）
付記７記載の半導体集積回路の電力低減方法において、
前記低閾値電圧と前記高閾値電圧との間の閾値電圧の中閾値トランジスタの混在比をさらに入力して保持することを
を特徴とする半導体集積回路の電力低減方法。
（付記１１）
付記１０記載の半導体集積回路の電力低減方法において、
前記低閾値トランジスタの低閾値リーク電流を測定し、
前記中閾値トランジスタの中閾値リーク電流を測定し、
前記高閾値トランジスタの高閾値リーク電流を測定し、
前記低閾値トランジスタ、前記中閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量、前記混在比及び前記複数の特定定数に基づいて、前記低閾値リーク電流に対する前記中閾値リーク電流の電流混在比及び前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出し、
前記低閾値リーク電流、前記中閾値リーク電流及び前記高閾値リーク電流と、２つの前記電流混在比とに基づいて前記リーク電流を算出すること
を特徴とする半導体集積回路の電力低減方法。
（付記１２）
付記１１記載の半導体集積回路の電力低減方法において、
前記低閾値トランジスタの前記混在比に対する前記高閾値トランジスタの前記混在比をｘ_０とし、前記低閾値トランジスタの前記混在比に対する前記中閾値トランジスタの前記混在比をｘ_１とし、前記複数の特定定数をα、β、ａ及びｂとし、前記低閾値トランジスタの前記オン電流変動量をＩ_ｏｎｌ’とし、前記中閾値トランジスタの前記オン電流変動量をＩ_ｏｎｍ’とし、前記高閾値トランジスタの前記オン電流変動量をＩ_ｏｎｈ’とし、前記低閾値リーク電流に対する前記高閾値リーク電流の前記電流混在比をｘ_ｍ０とし、前記低閾値リーク電流に対する前記中閾値リーク電流の前記電流混在比をｘ_ｍ１とし、前記低閾値リーク電流をＩ_{ｌｅａｋｌ}とし、前記中閾値リーク電流をＩ_{ｌｅａｋｍ}とし、前記高閾値リーク電流をＩ_{ｌｅａｋｈ}とし、前記リーク電流をＩ_{ｌｅａｋ−ｍｏｎ}とすると、
前記高閾値トランジスタの前記電流混在比、前記中閾値トランジスタの前記電流混在比及び前記リーク電流は、
ｘ_ｍ０＝｛β×（Ｉ_ｏｎｈ’／Ｉ_ｏｎｌ’）−α｝×ｘ_０／（β−α）、
ｘ_ｍ１＝｛β×（Ｉ_ｏｎｍ’／Ｉ_ｏｎｌ’）−α｝×ｘ_１／（β−α）
及び
Ｉ_{ｌｅａｋ−ｍｏｎ}＝ｘ_ｍ０×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｈ}）＋ｘ_ｍ１×ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｍ}）＋ｂ×ｅｘｐ（β×Ｉ_{ｌｅａｋｌ}）
として表されること
を特徴とする半導体集積回路の電力低減方法。

本発明の第１の実施の形態による半導体集積回路１の概略構成を示すブロック図である。 本発明の第１の実施の形態による半導体集積回路１に備えられたリーク電流算出モジュール９の概略構成を示すブロック図である。 本発明の第１の実施の形態による半導体集積回路１に備えられた制御モジュール１５の概略構成を示すブロック図である。 本発明の第１の実施の形態による半導体集積回路１に備えられた可変電圧源制御回路３５の機能の一例を示す図である。 本発明の第１の実施の形態による半導体集積回路１の電力低減方法を示すフローチャートである。 本発明の第１の実施の形態による半導体集積回路１の電力低減方法であって、図５に示すリーク電流_{Ｉｌｅａｋ−ｍｏｎ}の算出処理（ステップＳ３）のフローチャートである。 本発明の第２の実施の形態による半導体集積回路に備えられたリーク電流算出モジュール３９の概略構成を示すブロック図である。 本発明の第３の実施の形態による半導体集積回路に備えられたリーク電流算出モジュール１０の概略構成を示すブロック図である。 従来の半導体集積回路の消費電力の主要因を説明するための等価回路図である。 速度性能保持という条件下での従来の半導体集積回路のオン電流と消費電力との関係を示すグラフである。

符号の説明

１ 半導体集積回路
５ 可変電圧源
７ 定数保持回路
９、１０、３９ リーク電流算出モジュール
１１ スイッチング電流算出回路
１３ メイン回路
１５ 制御モジュール
１７ リーク電流算出回路
１９、２０ 演算回路
２１ 低閾値リーク電流測定回路
２３ 高閾値リーク電流測定回路
２４ 中閾値リーク電流測定回路
２５ オン電流変動量格納回路
２７ オン電流変動量の比の算出回路
２９ 電流混在比算出回路
３１ 電流比算出回路
３３ 規定値比較回路
３５ 可変電圧源制御回路
３７ 電位保持回路
４１ 選択回路
５１ インバータ回路
５３ ｐ型トランジスタ
５５ ｎ型トランジスタ
５７ 負荷容量
６１ 電源ライン
６３ 基準電圧ライン
ＭＣ１〜ＭＣｎ リーク電流モニタ回路

Claims (5)

1. 低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールと、
   前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を保持する定数保持回路と、
   前記回路機能モジュールの動作時のスイッチング電流を算出するスイッチング電流算出回路と、
   前記混在比及び前記複数の特定定数に基づいてリーク電流を算出するリーク電流算出モジュールと、
   前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御する制御モジュールと、
   前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力する可変電圧源と
   を有することを特徴とする半導体集積回路。
2. 請求項１記載の半導体集積回路において、
   前記リーク電流算出モジュールは、
   前記低閾値トランジスタで構成され、前記低閾値トランジスタの低閾値リーク電流を測定する低閾値リーク電流測定回路と、
   前記高閾値トランジスタで構成され、前記高閾値トランジスタの高閾値リーク電流を測定する高閾値リーク電流測定回路と、
   前記低閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量の比を出力するオン電流変動量の比の出力回路と、
   前記混在比、前記複数の特定定数及び前記オン電流に基づいて、前記リーク電流算出モジュール内の前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出する電流混在比算出回路と、
   前記低閾値リーク電流及び前記高閾値リーク電流と、前記電流混在比とに基づいて前記リーク電流を算出するリーク電流算出回路と
   を有することを特徴とする半導体集積回路。
3. 請求項１記載の半導体集積回路において、
   前記回路機能モジュール及び前記リーク電流算出モジュールは、前記低閾値電圧と前記高閾値電圧との間の閾値電圧の中閾値トランジスタをさらに有することを特徴とする半導体集積回路。
4. 請求項３記載の半導体集積回路において、
   前記リーク電流算出モジュールは、
   前記低閾値トランジスタで構成され、前記低閾値トランジスタの低閾値リーク電流を測定する低閾値リーク電流測定回路と、
   前記中閾値トランジスタで構成され、前記中閾値トランジスタの中閾値リーク電流を測定する中閾値リーク電流測定回路と、
   前記高閾値トランジスタで構成され、前記高閾値トランジスタの高閾値リーク電流を測定する高閾値リーク電流測定回路と、
   前記低閾値トランジスタ、前記中閾値トランジスタ及び前記高閾値トランジスタの前記基板バイアス電圧の変動値に対するそれぞれのオン電流変動量の比を出力するオン電流変動量の比の出力回路と、
   前記混在比、前記複数の特定定数及び前記オン電流変動量の比に基づいて、前記リーク電流変動量の比の算出モジュール内の前記低閾値リーク電流に対する前記中閾値リーク電流の電流混在比及び前記低閾値リーク電流に対する前記高閾値リーク電流の電流混在比を算出する電流混在比算出回路と、
   前記低閾値リーク電流、前記中閾値リーク電流及び前記高閾値リーク電流と、２つの前記電流混在比とに基づいて前記リーク電流を算出するリーク電流算出回路と
   を有することを特徴とする半導体集積回路。
5. 低閾値電圧の低閾値トランジスタと、前記低閾値トランジスタより閾値電圧の高い高閾値トランジスタとで構成されるデータ処理機能を有する回路機能モジュールを備えた半導体集積回路の電力低減方法において、
   前記低閾値トランジスタ及び前記高閾値トランジスタの混在比及び複数の特定定数を入力して保持し、
   前記回路機能モジュールの動作時のスイッチング電流を算出し、
   前記混在比及び前記複数の特定定数に基づいてリーク電流を算出し、
   前記リーク電流と前記スイッチング電流との比の値と、前記複数の特定定数で表され、速度性能を維持した上で消費電力が最小となる規定値との比較結果に基づいて、電源電圧及び基板バイアス電圧の電圧値を制御し、
   前記電圧値とほぼ等しい電圧値の前記電源電圧及び前記基板バイアス電圧を出力すること
   を特徴とする半導体集積回路の電力低減方法。

Images