JP4755205B2

JP4755205B2 - 光変調器の駆動回路

Info

Publication number: JP4755205B2
Application number: JP2007556770A
Authority: JP
Inventors: 智夫 ▲高▼原; 剛司星田; 久雄中島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2006-02-03
Filing date: 2006-02-03
Publication date: 2011-08-24
Anticipated expiration: 2026-02-03
Also published as: US8705981B2; US20080297270A1; JPWO2007088636A1; WO2007088636A1

Description

本発明は、光変調器を駆動する駆動回路に係わり、特に、ＤＱＰＳＫ光変調器を駆動する駆動回路に係わる。

光伝送システムにおいて信号を伝送するための技術の１つとして位相変調が広く実用化されている。位相変調では、送信データに応じて搬送波の位相を制御することにより、データが伝送される。例えば、４値位相シフトキーイング（ＱＰＳＫ：Quadrature Phase Shift Keying）変調では、２ビットのデータから構成される各シンボル「００」「１０」「１１」「０１」に対して、「θ」「θ＋π／２」「θ＋π」「θ＋３π／２」が割り当てられる。ここで、「θ」は任意の位相である。そして、受信装置は、受信信号の位相を検出することにより、送信データを再生する。

また、ＱＰＳＫ方式の受信器を比較的容易に実現する技術として、差動４値位相シフトキーイング（ＤＱＰＳＫ：Differential QPSK）が知られている。ＤＱＰＳＫ変調においては、連続する２つのシンボル間の差分に対して対応する位相（０、π／２、π、３π／２）が割り当てられる。したがって、受信装置は、連続する２つのシンボル間の位相差を検出することにより、送信データを再生することができる。

図１は、一般的なＤＱＰＳＫ送信器の構成を示す図である。ここでは、動作原理を説明するために必要な構成のみを示す。
ＤＱＰＳＫ光変調器１０は、マッハツェンダ変調器であり、光源１が生成する連続（ＣＷ：Continuous Wave）光が与えられる。このＣＷ光は、光スプリッタにより分岐されて１対のアーム（アーム１１、１２）に導かれる。アーム（Ｉアーム）１１には、位相変調器１３が設けられ、アーム（Ｑアーム）１２には、位相変調器１４および位相器１５が設けられている。位相変調器１３、１４は、それぞれ、マッハツェンダ変調器である。位相器１５は、アーム１１、１２間に位相差π／２（π／２＋２ｎπ（ｎは、整数））を与える。

駆動信号生成部２は、ＤＱＰＳＫプリコーダを用いて送信データを符号化することにより、１組の駆動信号Data１、X_Data１、および１組の駆動信号Data２、X_Data２を生成する。なお、駆動信号X_Data１は、駆動信号Data１の反転信号であり、駆動信号X_Data２は、駆動信号Data２の反転信号である。駆動信号Data１、X_Data１は、ドライバ回路２１ａ、２１ｂにより増幅された後、差動信号として位相変調器１３に与えられる。同様に、駆動信号Data２、X_Data２は、ドライバ回路２２ａ、２２ｂにより増幅された後、差動信号として位相変調器１４に与えられる。すなわち、位相変調回路１３は、１組の駆動信号Data１、X_Data１により駆動され、位相変調器１４は、１組の駆動信号Data２、X_Data２により駆動される。そして、位相変調器１３、１４から出力される１組の光信号を結合することにより、ＤＱＰＳＫ信号が生成される。

図２は、ＤＱＰＳＫ送信器の動作を説明する図である。ここでは、連続光の位相をゼロとする。
位相変調器１３から出力される光信号の位相は、駆動信号Data１、X_Data１に応じて「０」または「π」になる。一方、アーム１２には、位相シフト量π／２の位相器１５が設けられている。よって、位相変調器１４から出力される光信号の位相は、駆動信号Data２、X_Data２に従って「π／２」または「３π／２」になる。そうすると、２ビットの情報を持つ各シンボル（００、１０、１１、０１）に対して、「π／４」「３π／４」「５π／４」または「７π／４」が割り当てられることになる。そして、受信装置は、連続する２つのシンボル間の位相差を検出することにより、送信データを再生する。

なお、ＤＱＰＳＫ光送信器の構成および動作については、例えば、特許文献１に詳しく記載されている。
特表２００４−５１６７４３号公報

上記構成のＤＱＰＳＫ送信器において、Ｉアーム、Ｑアームの光信号の強度がアンバランスになると、図３に示すように、それらを結合することにより得られるＤＱＰＳＫ光信号の位相が不適切になる。そうすると、受信装置において光信号の位相を誤検出する可能性が高くなり、通信品質が劣化する。この問題の一因は、変調器（図１に示す例では、位相変調器１３、１４）の製造ばらつきである。

通信品質を高めるためには、上記問題を解決すべきであるが、ＤＱＰＳＫは未だ開発途上の技術であり、具体的な提案は少ない。

本発明は、ＤＱＰＳＫまたはＱＰＳＫを利用した通信の品質を向上を図ることを目的とする。
本発明の駆動回路は、第１の位相変調要素により得られる第１の光信号および第２の位相変調要素により得られる第２の光信号を結合して位相変調光信号を生成する位相変調器のために、前記第１の位相変調要素を駆動するための第１の駆動信号および前記第２の位相変調要素を駆動するための第２の駆動信号を用いて前記位相変調器を駆動する。この駆動回路は、クロック信号を利用して前記第１の駆動信号を再生する第１の再生回路と、前記第１の再生回路により再生された第１の駆動信号を減衰させる減衰器と、前記減衰器において発生する前記第１の駆動信号ついての遅延を補償する時間だけ前記クロック信号を遅延させる遅延手段と、前記遅延手段により遅延させられたクロック信号を利用して前記第２の駆動信号を再生する第２の再生回路、を有する。

上記構成の駆動回路においては、減衰器の減衰量を適切に選択することにより、第１の駆動信号と第２の駆動信号の振幅のアンバランスに起因する信号の劣化が回避される。
また、第１の駆動信号は、減衰器により遅延が発生する。一方、第２の駆動信号を再生する第２の再生回路に与えられるクロック信号は、遅延手段により遅延させられる。ここで、遅延手段による遅延は、減衰器において発生する遅延を補償する。よって、第１および第２の駆動信号間のタイミングを一致させることができる。

このように、本発明によれば、駆動信号の振幅調整およびタイミング調整を同時に行うことが出来るので、光変調器を用いて通信の品質が向上する。

一般的なＤＱＰＳＫ送信器の構成を示す図である。ＤＱＰＳＫ送信器の動作を説明する図である。従来技術の問題点を説明する図である。駆動信号を調整する機能を持った駆動回路の例（その１）である。駆動信号を調整する機能を持った駆動回路の例（その２）である。駆動信号を調整する機能を持った駆動回路の例（その３）である。Ｉ／Ｑ間スキュー差とペナルティとの関係についてのシミュレーション結果の一例である。差動間スキュー差とペナルティとの関係についてのシミュレーション結果の一例である。駆動信号の振幅の誤差の影響を示すシミュレーション結果の一例である。第１の実施形態の駆動回路を含む光送信器の要部を示す図である。減衰器の実施例である。第１の実施形態の駆動回路の動作を説明するタイミングチャートである。第１の実施形態の変形例である。第２の実施形態の駆動回路を含む光送信器の要部を示す図である。第２の実施形態の変形例である。第３の実施形態の駆動回路を含む光送信器の要部を示す図である。第３の実施形態の変形例である。駆動回路上の各素子の定数を決定するための調整系の構成を示す図である。駆動回路の各素子の定数を決定する初期調整手順を示すフローチャートである。

本発明の実施形態について図面を参照しながら説明する。なお、以下の説明では、光送信器として図１を参照しながら説明したＤＱＰＳＫ光送信器を取り上げる。ただし、本発明は、ＤＱＰＳＫに限定されるものではなく、ＱＰＳＫにもそのまま適用可能である。

図１に示すＤＱＰＳＫ光送信器において、通信品質を改善するため（特に、位相変調器１３、１４の特性のばらつきを補償するため）の１つの方策としては、ＤＱＰＳＫ光変調器ごとに駆動信号の振幅等を個々に調整する方法が考えられる。そして、駆動信号を調整する単純な方法としては、下記の３つが考えられる。

方法１：図４に示すように、位相変調器１３に与える駆動信号を増幅するドライバ回路（２１ａ、２１ｂ）のバイアス条件および位相変調器１４に与える駆動信号を増幅するドライバ回路（２２ａ、２２ｂ）のバイアス条件を個別に調整する。すなわち、Ｉアーム側のドライバ回路およびＱアーム側のドライバ回路の利得を互いに独立して制御する。この構成によれば、位相変調器１３、１４の特性の差を補償するように、駆動信号の振幅を個別に調整することができる。

ただし、ドライバ回路の動作条件（特に、バイアス条件）が異なると、そのドライバ回路における遅延時間も異なってくる。このため、Ｉアーム側の駆動信号とＱアーム側の駆動信号との間のタイミング差（以下、Ｉ／Ｑ間スキュー差）が許容範囲を超えてしまうおそれがある。また、ドライバ回路の動作条件が異なると、特定の回路素子において経年劣化が進むことになる。

方法２：図５に示すように、Ｉアーム側またはＱアーム側の一方に駆動信号を減衰させるための減衰器（ＡＴＴ）を設ける。図５に示す例では、ドライバ回路と位相変調器１４との間に減衰器３１が設けられている。この構成によれば、ＩアームおよびＱアームの光信号の強度が互いに一致するように位相変調器１４に与えるべき駆動信号の振幅を調整できる。しかし、Ｉアーム側またはＱアーム側の一方に減衰器を設けると、Ｉ／Ｑ間スキュー差が許容範囲を超えてしまうおそれがある。

方法３：図６に示すように、Ｉアーム側またはＱアーム側の双方に駆動信号を減衰させるための減衰器（ＡＴＴ１、ＡＴＴ２）を設ける。図６に示す例では、ドライバ回路と位相変調器１３との間に減衰器３２が設けられ、ドライバ回路と位相変調器１４との間に減衰器３３が設けられている。しかし、減衰器３２、３３の減衰量を互いに異ならせる必要がある場合、それらの遅延時間を互いに一致させることは容易でない。すなわち、この構成であっても、Ｉ／Ｑ間スキュー差が許容範囲を超えてしまうおそれがある。

図７は、Ｉ／Ｑ間スキュー差とペナルティとの関係についてのシミュレーション結果の一例である。このシミュレーションでは、送信データの速度が４０Ｇbps（２０Ｇbaud/s）であるものとして計算している。また、許容可能な信号劣化損失（すなわち、Ｑペナルティ）は、０．５dBとする。そうすると、Ｉ／Ｑ間スキュー差は、８ピコ秒以下に抑える必要がある。

なお、図６に示す構成において、減衰器３２、３３の減衰量が、例えば、３dB、６dBであるものとする。この場合、市販のKコネクタ型減衰器でこれらの減衰器を実現すると、Ｉアーム／Ｑアーム間で３ピコ秒以上の遅延差が生じてしまう。この遅延差は、許容Ｉ／Ｑ間スキュー差が８ピコ秒であるものとすると、無視できないものとなる。

図８は、差動間スキュー差とペナルティとの関係についてのシミュレーション結果の一例である。ここで、差動間スキュー差とは、差動信号を構成する２つの駆動信号（たとえば、図１に示す駆動信号Data１、X_Data１）間のタイミング差を意味する。そして、このシミュレーションによれば、許容可能な信号劣化損失を０．５dBとすると、差動間スキュー差を５ピコ秒以下に抑える必要がある。

図９は、駆動信号の振幅の誤差の影響を示すシミュレーション結果の一例である。図９において、特性Ａは、駆動信号の振幅が調整されていない場合のペナルティ、特性Ｂは、１組の駆動信号の平均振幅が調整された場合のペナルティ、特性Ｃは、１組の駆動信号のそれぞれについて振幅が調整された場合のペナルティを示している。このシミュレーションは、駆動信号の振幅を調整しなければ、光変調器の消光比（Extinction Ratio）が低い領域において、ペナルティが大きくなることを示している。

このように、信号劣化損失を抑えて通信品質の向上を図るためには、駆動信号の振幅を適切に調整すること、及び、駆動信号のタイミングを適切に調整すること、の双方を満たすことが望ましい。そして、本発明に係る駆動回路は、上記２つの調整機能を提供する。

＜第１の実施形態＞
図１０は、本発明の第１の実施形態の駆動回路を含む光送信器の要部を示す図である。図１０において、光源１、駆動信号生成部２、ＤＱＰＳＫ光変調器１０、ドライバ回路２１ａ、２１ｂ、２２ａ、２２ｂは、図１を参照しながら説明した通りである。すなわち、駆動信号生成部２は、ＦＥＣエンコーダおよびＤＱＰＳＫプリコーダ等を備え、差動信号を構成する１組の駆動信号Data１、X_Data１、及び、差動信号を構成する１組の駆動信号Data２、X_Data２を生成する。駆動信号Data１、X_Data１は位相変調器１３に与えられ、駆動信号Data２、X_Data２は位相変調器１３に与えられる。そして、ＤＱＰＳＫ光変調器１０は、駆動信号の組合せ（００、１０、１１、０１）に応じて変調されたＤＱＰＳＫ光信号を生成する。なお、第１の実施形態の駆動回路は、再生回路４１、４４、減衰器４３ａ、４３ｂ、４６、ドライバ２１ａ、２１ｂ、２２ａ、２２ｂ、４２、４５を含んで構成される。

再生回路４１は、例えば、Ｄフリップフロップ回路であり、ドライバ回路４２を介して与えられるクロック信号のタイミングで駆動信号Data１、X_Data１を再生する。すなわち、再生回路４１は、駆動信号Data１、X_Data１に対してリタイミング回路として動作する。再生回路４１により再生された駆動信号Data１、X_Data１は、ドライバ回路２１ａ、２１ｂを介して減衰器４３ａ、４３ｂへ送られる。減衰器４３ａ、４３ｂは、互いに同じ素子であり、その減衰量は「ＡＴＴ１」である。そして、減衰器４３ａ、４３ｂにより振幅が調整された駆動信号Data１、X_Data１は、位相変調器１３に与えられる。

再生回路４４は、例えば、Ｄフリップフロップ回路であり、ドライバ回路４５および減衰器４６を介して与えられるクロック信号のタイミングで駆動信号Data２、X_Data２を再生する。すなわち、再生回路４４は、駆動信号Data２、X_Data２に対してリタイミング回路として動作する。ここで、減衰器４６は、減衰器４３ａ、４３ｂと同じ素子である。すなわち、減衰器４６によってクロック信号に対して発生する遅延時間は、減衰器４３ａ、４３ｂによって駆動信号Data１、X_Data１に対して発生する遅延時間と同じである。そして、再生回路４４により再生された駆動信号Data２、X_Data２は、ドライバ回路２２ａ、２２ｂを介して位相変調器１４に与えられる。

図１１は、減衰器の実施例である。各減衰器（４３ａ、４３ｂ、４６）は、特に限定されるものではないが、この実施例では、不平衡π型減衰器であり、３個の抵抗要素を備える。端子Ｔ１、Ｔ２は入力／出力端子であり、端子Ｔ３、Ｔ４は接地される。そして、３個の抵抗要素の抵抗値を適切に設定することにより、所望の減衰量が得られる。

上記構成の駆動回路は、減衰器を設けていない状態において、下記の条件を満たすように設計されている。なお、これらの条件は、後述する第２の実施形態においても満たされるものとする。
条件１：駆動信号生成部２から再生回路４１への駆動信号Data１、X_Data１の伝搬時間と、駆動信号生成部２から再生回路４４への駆動信号Data２、X_Data２の伝搬時間とは、互いに同じである。
条件２：駆動信号生成部２から再生回路４１へのクロック信号の伝搬時間と、駆動信号生成部２から再生回路４４へのクロック信号の伝搬時間とは、互いに同じである。
条件３：再生回路４１から位相変調器１３への駆動信号Data１、X_Data１の伝搬時間と、再生回路４４から位相変調器１４への駆動信号Data２、X_Data２の伝搬時間とは、互いに同じである。

図１２は、第１の実施形態の駆動回路の動作を説明するタイミングチャートである。ここでは、駆動信号Data１および駆動信号Data２のタイミングを調整する動作を示し、駆動信号X_Data１および駆動信号X_Data２については省略する。また、上記３つの条件が満たされているので、ドライバ回路において発生する遅延および信号線上で発生する伝搬遅延は、考えないものとする。

図１２において、駆動信号生成部２は、駆動信号Data１（Ａ）、Data２（Ｂ）を生成する。この例では、シンボル＃１は「１１」であり、シンボル＃２は「００」であり、シンボル＃３は「０１」である。また、駆動信号生成部２は、クロック信号（Ｃ）を出力する。

再生回路４１は、クロック信号（Ｃ）の立上りエッジを利用して駆動信号Data１を再生する。この実施例では、時刻Ｔ１において、駆動信号Data１の＃１番目のデータが再生されている。これにより、駆動信号Data１（Ｅ）が得られる。そして、再生回路４１から出力される駆動信号Data１（Ｅ）は、減衰器４３ａを通過する。これにより、振幅が調整された駆動信号Data１（Ｆ）が得られる。このとき、減衰器４３ａにおいて遅延Δｔ１が発生する。

再生回路４４は、クロック信号（Ｄ）の立上りエッジを利用して駆動信号Data２を再生する。ただし、駆動信号生成部２と再生回路４４との間には、減衰器４６が設けられている。そして、クロック信号が減衰器４６を通過する際に、遅延Δｔ２が発生する。したがって、再生回路４４は、時刻Ｔ１からΔｔ２だけ経過した時刻Ｔ２において、駆動信号Data２の＃１番目のデータを再生する。これにより、駆動信号Data２（Ｇ）が得られる。

ここで、減衰器４３ａおよび減衰器４６は互いに同じ素子であり、その遅延時間も同じである。すなわち、遅延Δｔ１および遅延Δｔ２は互いに同じである。したがって、位相変調器１３に印加される駆動信号Data１（Ｆ）のタイミングと、位相変調器１４に印加される駆動信号Data２（Ｇ）のタイミングとは、互いに一致している。すなわち、Ｉ／Ｑ間スキュー差は抑制される（あるいは、減衰器に起因するＩ／Ｑ間スキュー差は発生しない）。

なお、上記構成においては減衰器４６が設けられているので、再生回路４４に与えられるクロック信号は、再生回路４１に与えられるクロック信号と比べて減衰している。しかし、再生回路にとってクロック信号の振幅は重要ではない。すなわち、クロック信号が減衰していても、再生回路４４がそのクロック信号のエッジを検出できる程度の振幅を有していれば、再生回路４４の動作に問題は発生しない。

また、駆動信号X_Data１および駆動信号X_Data２は、それぞれ駆動信号Data１および駆動信号Data２の反転信号である。したがって、駆動信号X_Data１および駆動信号X_Data２も、互いに同じタイミングで対応する位相変調器に与えられる。

上記構成の駆動回路において、減衰器４３ａ、４３ｂの減衰量は、例えば、位相変調器１３に与えられる駆動信号の差動電圧と位相変調器１４に与えられる駆動信号の差動電圧とが互いに一致するように（あるいは、ＤＱＰＳＫ光変調器１０から出力されるＤＱPＳＫ光信号の波形が最適化されるように）決定される。そうすると、駆動信号の振幅の調整および駆動信号のタイミングの調整が同時に実現される。この結果、通信品質の向上が図れる。

なお、上記構成の駆動回路においては、Ｉアーム／Ｑアーム間で半導体回路が対称的に形成されている。すなわち、Ｉアーム側に設けられるドライバ回路（２１ａ、２１ｂ）およびＱアーム側に設けられるドライバ回路（２２ａ、２２ｂ）は、同一の素子により実現され、且つ、同一のバイアス条件で動作する。したがって、ドライバ回路における遅延に起因するＩ／Ｑ間スキュー差が発生することはない。また、特定の素子のみが劣化することもなく、長期間に渡って良好な通信品質が維持される。

さらに、上記構成の駆動回路においては、駆動信号の振幅を調整するために受動素子である減衰器が使用されているので、半導体素子（ここでは、ドライバ回路）のバイアス条件の差異に起因する遅延変動は発生しない。このため、駆動信号の振幅を適切に調整する機能、および高いスキュー精度の双方が実現される。

図１３は、第１の実施形態の変形例である。図１３に示す駆動回路は、図１０に示す減衰器４６の代わりに、遅延調整要素４７を備えている。遅延調整要素４７は、減衰器４３ａ、４３ｂにおいて発生する駆動信号Data１、X_Data１ついての遅延を補償する。すなわち、遅延調整要素４７によるクロック信号に対する遅延時間は、減衰器４３ａ、４３ｂにおいて発生する駆動信号Data１、X_Data１ついての遅延時間と同じである。なお、遅延調整要素４７は、特に限定されるものではないが、例えば、上記遅延時間を発生させる導体線で実現することができる。この場合、導体線の長さを調整することにより、所望の遅延時間が得られる。なお、減衰器４６は、遅延調整要素４７を実現するための一形態と考えることもできる。

＜第２の実施形態＞
上述した第１の実施形態の駆動回路は、ＩアームまたはＱアームの一方（実施例では、Ｉアーム）において駆動信号の振幅を調整する。これに対して第２の実施形態の駆動回路は、ＩアームまたはＱアームの双方において駆動信号の振幅を調整する。

図１４は、第２の実施形態の駆動回路を含む光送信器の要部を示す図である。図１４において、ドライバ回路２１ａ、２１ｂ、２２ａ、２２ｂ、４２、４５、再生回路４１、４４、減衰器４３ａ、４３ｂ、４６は、第１の実施形態の駆動回路に設けられている対応する素子と同じである。

第２の実施形態の駆動回路は、上記構成に加えて、減衰器５１ａ、５１ｂ、５２を備える。減衰器５１ａ、５１ｂは、それぞれ、ドライバ回路２２ａ、２２ｂと位相変調器１４との間に設けられ、駆動信号Data２、X_Data２の振幅を調整する。また、減衰器５２は、減衰器５１ａ、５１ｂと同じ素子である。すなわち、減衰器５２によってクロック信号に対して発生する遅延時間は、減衰器５１ａ、５１ｂによって駆動信号Data２、X_Data２に対して発生する遅延時間と同じである。

上記構成の駆動回路においては、Ｉアーム側の駆動信号の振幅を調整する減衰器（４３ａ、４３ｂ）の減衰量、およびＱアーム側の駆動信号の振幅を調整する減衰器（５１ａ、５１ｂ）の減衰量は、互いに独立して選択することができる。したがって、位相変調器１３を駆動するための駆動信号Data１、X_Data１の振幅、および位相変調器１４を駆動するための駆動信号Data２、X_Data２の振幅を個々に適切に調整することができる。なお、各減衰器の減衰量は、例えば、位相変調器１３に与えられる駆動信号の差動電圧と位相変調器１４に与えられる駆動信号の差動電圧とが互いに一致するように（あるいは、ＤＱＰＳＫ光変調器１０から出力されるＤＱPＳＫ光信号の波形が最適化されるように）決定される。

また、Ｉアーム側で減衰器４３ａ、４３ｂにより発生する遅延は、Ｑアーム側で減衰器４６を用いてクロック信号を遅延させることにより補償され、Ｑアーム側で減衰器５１ａ、５１ｂにより発生する遅延は、Ｉアーム側で減衰器５２を用いてクロック信号を遅延させることにより補償される。したがって、Ｉ／Ｑ間スキュー差は抑制される（あるいは、減衰器に起因するＩ／Ｑ間スキュー差は発生しない）。

このように、第２の実施形態においては、第１の実施形態と同様に、駆動信号の振幅の調整および駆動信号のタイミングの調整が同時に実現され、通信品質の向上が図れる。なお、第２の実施形態においても、Ｉアーム／Ｑアーム間で半導体回路が対称的に形成されている。

図１５は、第２の実施形態の変形例である。図１５に示す駆動回路は、図１４に示す減衰器４６、５２の代わりに遅延調整要素４７、５３を備えている。遅延調整要素４７は、第１の実施形態と同様に、減衰器４３ａ、４３ｂにおいて発生する駆動信号Data１、X_Data１についての遅延を補償する。また、遅延調整要素５３は、減衰器５１ａ、５１ｂにおいて発生する駆動信号Data２、X_Data２についての遅延を補償する。遅延調整要素４７、５３は、第１の実施形態と同様に、例えば、それぞれ対応する遅延時間を発生させる導体線で実現することができる。この場合、各導体線の長さを調整することにより、それぞれ所望の遅延時間が得られる。

＜第３の実施形態＞
上述した第１および第２の実施形態の駆動回路は、駆動信号の振幅を調整する機能、およびＩ／Ｑ間スキュー差を抑制する機能を提供する。これに対して第３の実施形態の駆動回路は、上記２つの機能に加え、各位相変調器を駆動する差動信号を構成する１組の駆動信号の振幅を個々に調整する機能も合わせて提供する。

図１６は、第３の実施形態の駆動回路を含む光送信器の要部を示す図である。図１６において、駆動信号Data１、X_Data１は、再生回路６１ａ、６１ｂにより再生され、さらに減衰器６５ａ、６５ｂを通過した後、位相変調器１３に与えられる。同様に、駆動信号Data２、X_Data２は、再生回路７１ａ、７１ｂにより再生され、さらに減衰器７５ａ、７５ｂを通過した後、位相変調器１４に与えられる。ここで、駆動信号生成部２と再生回路６１ａとの間には、減衰器６２ａ、６３、６４が設けられている。駆動信号生成部２と再生回路６１ｂとの間には、減衰器６２ｂ、６３、６４が設けられている。駆動信号生成部２と再生回路７１ａとの間には、減衰器７２ａ、７３、７４が設けられている。駆動信号生成部２と再生回路７１ｂとの間には、減衰器７２ｂ、７３、７４が設けられている。

減衰器６５ａ、６２ｂ、７３は、互いに同じ素子であり、遅延Ｄ１が発生するものとする。減衰器６５ｂ、６２ａ、７４は、互いに同じ素子であり、遅延Ｄ２が発生するものとする。減衰器７５ａ、７２ｂ、６３は、互いに同じ素子であり、遅延Ｄ３が発生するものとする。減衰器７５ｂ、７２ａ、６４は、互いに同じ素子であり、遅延Ｄ４が発生するものとする。

上記構成の駆動回路においては、減衰器６５ａ、６５ｂ、７５ａ、７５ｂの減衰量を適切に選択することにより、駆動信号Data１、X_Data１、Data２、X_Data２の振幅をそれぞれ独立して調整することができる。これにより、ＩアームおよびＱアームの差動振幅のアンバランスを解消できるだけでなく、各差動信号を構成する１組の駆動信号間の振幅のアンバランスをそれぞれ解消できる。よって、駆動信号の振幅のアンバランスに起因する信号の劣化を防ぐことができる。

駆動信号data１は、減衰器６５ａにおいてＤ１だけ遅延し、また、再生回路６１ａにおいてＤ２＋Ｄ３＋Ｄ４遅延する。駆動信号X_data１は、減衰器６５ｂにおいてＤ２だけ遅延し、また、再生回路６１ｂにおいてＤ１＋Ｄ３＋Ｄ４遅延する。駆動信号data２は、減衰器７５ａにおいてＤ３だけ遅延し、また、再生回路７１ａにおいてＤ４＋Ｄ１＋Ｄ２遅延する。駆動信号X_data２は、減衰器７５ｂにおいてＤ４だけ遅延し、また、再生回路７１ｂにおいてＤ３＋Ｄ１＋Ｄ２遅延する。すなわち、いずれの駆動信号も、駆動信号生成部２から位相変調器までの間の遅延時間は、Ｄ１＋Ｄ２＋Ｄ３＋Ｄ４である。よって、この構成によれば、減衰器を挿入したことに起因するＩ／Ｑ間スキュー差および差動間スキュー差が発生することはない。

図１７は、第３の実施形態の変形例である。図１７に示す駆動回路は、図１６に示す減衰器６２ａ、６２ｂの代わりにそれぞれ遅延調整要素８１、８２を備えている。また、減衰器７２ａ、７２ｂの代わりにそれぞれ遅延調整要素８４、８５が設けられる。さらに、減衰器６３、６４に代わりに遅延調整要素８３が設けられ、減衰器７３、７４に代わりに遅延調整要素８６が設けられる。ここで、遅延調整要素８１、８２、８４、８５は、それぞれ、減衰器６５ｂ、６５ａ、７５ｂ、７５ａにおいて発生する遅延を補償する。また、遅延調整要素８３は、減衰器７５ａにおいて発生する遅延および減衰器７５ｂにおいて発生する遅延の和を補償し、同様に、遅延調整要素８６は、減衰器６５ａにおいて発生する遅延および減衰器６５ｂにおいて発生する遅延の和を補償する。各遅延調整要素は、第１および第２の実施形態と同様に、例えば、それぞれ対応する遅延時間を発生させる導体線で実現することができる。この場合、各導体線の長さを調整することにより、それぞれ所望の遅延時間が得られる。

＜駆動回路の調整＞
同じ動作特性を持つＤＱＰＳＫ光変調器を大量生産することは、一般に、容易でない。このため、本発明に係る実施形態においては、駆動信号の振幅（及び、タイミング）を適切に調整することにより、光変調器の製造ばらつきを補償する。この補償を行うために、駆動回路を構成する各素子の定数は、初期設定時に、対応する光変調器の特性に合わせて決定される。

図１８は、駆動回路上の各素子の定数を決定するための調整系の構成を示す図である。ここでは、図１４に示す第２の実施形態の駆動回路を調整するものとする。
初期調整用駆動回路１００は、実際の駆動回路と同じ回路構成を有する。すなわち、可変減衰器１０２ａ、１０２ｂ、１０４ａ、１０４ｂは、それぞれ、図１４に示す減衰器４３ａ、４３ｂ、５１ａ、５１ｂに相当する。各可変減衰器の減衰量は、それぞれ所望の値に調整することができる。また、可変位相器１０１ａ、１０１ｂは、減衰器５２に相当し、可変位相器１０３ａ、１０３ｂは、減衰器４６に相当する。なお、各可変位相器は、例えば可変長同軸管であり、所望の遅延時間を得ることができる。サンプリングオシロスコープ２００は、ＤＱＰＳＫ光変調器１０から出力される光信号をモニタし、その波形を表示する。

図１９は、初期調整用駆動回路１００を利用して実際に使用する駆動回路の各素子の定数を決定する初期調整手順を示すフローチャートである。
ステップＳ１では、初期調整用駆動回路１００にＤＱＰＳＫ光変調器を設定する。すなわち、ＤＱＰＳＫ光変調器の入力端に光源１を接続し、ＤＱＰＳＫ光変調器の出力端にサンプリングオシロスコープ２００を接続する。また、位相変調器１３が備える１組の駆動電極に可変減衰器１０２ａ、１０２ｂを接続し、位相変調器１４が備える１組の駆動電極に可変減衰器１０４ａ、１０４ｂを接続する。

ステップＳ２では、光源１の電源を投入し、ＤＱＰＳＫ光変調器へのＣＷ光の供給を開始する。ステップＳ３では、各ドライバ回路２１ａ、２１ｂ、２２ａ、２２ｂの駆動を開始する。これにより、ＤＱＰＳＫ光変調器は、駆動信号Data１、Data２の組合せに対応するＤＱＰＳＫ光信号を出力する。

ステップＳ４〜Ｓ６では、可変減衰器１０２ａ、１０２ｂ、１０４ａ、１０４ｂの減衰量および可変位相器１０１ａ、１０１ｂ、１０３ａ、１０３ｂの位相シフト量（すなわち、遅延量）を調整しながら、ＤＱＰＳＫ光信号の波形（アイパターン）を確認する。可変減衰器および可変位相器の調整は、予め決められた閾値特性（例えば、所定の歪率、所定のジッタ量など）が得られるまで行われる。そして、ステップＳ７において、閾値特性が得られたときの可変減衰器１０２ａ、１０２ｂ、１０４ａ、１０４ｂの減衰量を、実機で使用すべき減衰器の減衰量として決定する。

実際に使用する駆動回路には、上述のようにして決定された減衰量を持つ減衰器が搭載される。これにより、ＤＱＰＳＫ光変調器は、閾値特性以上の良好な品質の光信号を生成することができる。

なお、ステップＳ５の調整は、可変減衰器１０２ａ、１０２ｂの減衰量が互いに同じであり、且つ、可変減衰器１０４ａ、１０４ｂの減衰量が互いに同じであるという前提で行うようにしてもよい。

また、サンプリングオシロスコープ２００の代わりに、ＤＱＰＳＫ光信号のエラー率をモニタする装置を使用してもよい。この場合、ステップＳ４〜Ｓ６において、ＤＱＰＳＫ光信号のエラー率が予め決められた閾値よりも低くなるまで可変減衰器および可変位相器が調整される。

Claims

第１の位相変調要素により得られる第１の光信号および第２の位相変調要素により得られる第２の光信号を結合して位相変調光信号を生成する位相変調器のために、前記第１の位相変調要素を駆動するための第１の駆動信号および前記第２の位相変調要素を駆動するための第２の駆動信号を用いて前記位相変調器を駆動する駆動回路であって、
クロック信号を利用して前記第１の駆動信号を再生する第１の再生回路と、
前記第１の再生回路により再生された第１の駆動信号を減衰させる減衰器と、
前記減衰器において発生する前記第１の駆動信号ついての遅延を補償する時間だけ前記クロック信号を遅延させる遅延手段と、
前記遅延手段により遅延させられたクロック信号を利用して前記第２の駆動信号を再生する第２の再生回路、
を有する位相変調器の駆動回路。
前記遅延手段は、前記減衰器と同じ遅延時間を持った減衰器である
ことを特徴とする請求項１に記載の位相変調器の駆動回路。
第１の位相変調要素により得られる第１の光信号および第２の位相変調要素により得られる第２の光信号を結合して位相変調光信号を生成する位相変調器のために、前記第１の位相変調要素を駆動するための第１の駆動信号および前記第２の位相変調要素を駆動するための第２の駆動信号を用いて前記位相変調器を駆動する駆動回路であって、
クロック信号をそれぞれ遅延させる第１の遅延手段および第２の遅延手段と、
前記第１の遅延手段により遅延させられたクロック信号を利用して前記第１の駆動信号を再生する第１の再生回路と、
前記第１の再生回路により再生された第１の駆動信号を減衰させる第１の減衰器と、
前記第２の遅延手段により遅延させられたクロック信号を利用して前記第２の駆動信号を再生する第２の再生回路と、
前記第２の再生回路により再生された第２の駆動信号を減衰させる第２の減衰器、を有し、
前記第１の遅延手段による前記クロック信号に対する遅延時間は、前記第２の減衰器において発生する前記第２の駆動信号ついての遅延を補償する時間であり、
前記第２の遅延手段による前記クロック信号に対する遅延時間は、前記第１の減衰器において発生する前記第１の駆動信号ついての遅延を補償する時間である
ことを特徴とする位相変調器の駆動回路。
前記第１の遅延手段は、前記第２の減衰器と同じ遅延時間を持った減衰器であり、
前記第２の遅延手段は、前記第１の減衰器と同じ遅延時間を持った減衰器である
ことを特徴とする請求項３に記載の位相変調器の駆動回路。
第１の位相変調要素により得られる第１の光信号および第２の位相変調要素により得られる第２の光信号を結合して位相変調光信号を生成する位相変調器のために、前記第１の位相変調要素を駆動するための差動信号を構成する第１および第２の駆動信号、並びに前記第２の位相変調要素を駆動するための差動信号を構成する第３および第４の駆動信号を用いて前記位相変調器を駆動する駆動回路であって、
クロック信号をそれぞれ遅延させる第１〜第４の遅延手段と、
前記第１〜第４の遅延手段により遅延させられた各クロック信号を利用してそれぞれ前記第１〜第４の駆動信号を再生する第１〜第４の再生回路と、
前記第１〜第４の再生回路により再生された第１〜第４の駆動信号をそれぞれ減衰させる第１〜第４の減衰器と、
前記第１および第２の遅延手段の前段において前記クロック信号を遅延させる第５の遅延手段と、
前記第３および第４の遅延手段の前段において前記クロック信号を遅延させる第６の遅延手段、を有し、
前記第１の遅延手段による前記クロック信号に対する遅延時間は、前記第２の減衰器において発生する前記第２の駆動信号ついての遅延を補償する時間であり、
前記第２の遅延手段による前記クロック信号に対する遅延時間は、前記第１の減衰器において発生する前記第１の駆動信号ついての遅延を補償する時間であり、
前記第３の遅延手段による前記クロック信号に対する遅延時間は、前記第４の減衰器において発生する前記第４の駆動信号ついての遅延を補償する時間であり、
前記第４の遅延手段による前記クロック信号に対する遅延時間は、前記第３の減衰器において発生する前記第３の駆動信号ついての遅延を補償する時間であり、
前記第５の遅延手段による前記クロック信号に対する遅延時間は、前記第３の減衰器において発生する前記第３の駆動信号ついての遅延および前記第４の減衰器において発生する前記第４の駆動信号ついての遅延の和を補償する時間であり、
前記第６の遅延手段による前記クロック信号に対する遅延時間は、前記第１の減衰器において発生する前記第１の駆動信号ついての遅延および前記第２の減衰器において発生する前記第２の駆動信号ついての遅延の和を補償する時間である
ことを特徴とする位相変調器の駆動回路。