JP4754631B2 - 不揮発性メモリを自己調整式の最大プログラムループでプログラムする方法 - Google Patents
不揮発性メモリを自己調整式の最大プログラムループでプログラムする方法 Download PDFInfo
- Publication number
- JP4754631B2 JP4754631B2 JP2008525029A JP2008525029A JP4754631B2 JP 4754631 B2 JP4754631 B2 JP 4754631B2 JP 2008525029 A JP2008525029 A JP 2008525029A JP 2008525029 A JP2008525029 A JP 2008525029A JP 4754631 B2 JP4754631 B2 JP 4754631B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage pulses
- nonvolatile memory
- programmed
- maximum allowable
- verification level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
Claims (33)
- 複数の不揮発性記憶素子を有する不揮発性記憶装置をプログラムする方法であって、
複数の不揮発性記憶素子に連続する電圧パルスを印加するステップであって、複数の不揮発性記憶素子の中の予め決められた数の不揮発性記憶素子が第1検証レベルに到達したときに終了する第1ステップと、
複数の不揮発性記憶素子の中で第1ステップの後に第1検証レベルに到達していない残りの不揮発性記憶素子に連続する追加電圧パルスを印加するステップであって、前記残りの不揮発性記憶素子の全てが第1検証レベルと同じまたは第1検証レベルと異なる第2検証レベルに到達するか、若しくは、追加電圧パルスの数が最大許容数に達したときに終了する第2ステップ、
を有していることを特徴とする方法。 - 追加電圧パルスの数をカウントすることによって、追加電圧パルスの数がいつ最大許容数に達したかを特定するステップをさらに有することを特徴とする請求項1に記載の方法。
- (a)第1ステップの電圧パルスの数と(b)第2ステップの追加電圧パルスの数との合計値をカウントすることによって、追加電圧パルスの数がいつ最大許容数に達したかを特定するステップをさらに有することを特徴とする請求項1に記載の方法。
- 前記予め決められた数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数に応じて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項1に記載の方法。
- 前記予め決められた数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数が大きいほど、追加電圧パルスの最大許容数が大きくなることを特徴とする請求項4に記載の方法。
- 追加電圧パルスの最大許容数が固定されていることを特徴とする請求項1に記載の方法。
- 追加電圧パルスの最大許容数が変更されることを特徴とする請求項1に記載の方法。
- 不揮発性記憶装置が過去に経験したプログラミングサイクル数をカウントするステップをさらに有し、
前記プログラミングサイクル数に応じて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項1に記載の方法。 - 前記予め決められた数が複数であり、
当該複数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数に応じて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項1に記載の方法。 - 前記複数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数が大きいほど、追加電圧パルスの最大許容数が大きくなることを特徴とする請求項9に記載の方法。
- 過去に行った複数の第1ステップにおいて印加された電圧パルスの数に基づいて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項1に記載の方法。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子を共通のプログラミングサイクルでプログラムすることを特徴とする請求項1に記載の方法。
- 第2ステップでプログラムされる不揮発性記憶素子を、第1ステップでプログラムされる不揮発性記憶素子をプログラムするプログラミングサイクルの後のプログラミングサイクルでプログラムすることを特徴とする請求項1に記載の方法。
- 追加電圧パルスの最大許容数が、第1ステップでプログラムされる不揮発性記憶素子の閾値電圧分布を電圧パルスのステップサイズで除算した値に基づくことを特徴とする請求項1に記載の方法。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子が、共通のブロックと共通のセグメントのうちの少なくとも一方で提供されることを特徴とする請求項1に記載の方法。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子が、共通のページからのデータでプログラムされることを特徴とする請求項1に記載の方法。
- 第1検証レベルと第2検証レベルのうちの少なくとも一方が、最終電圧レベルに達する前の中間電圧レベルであることを特徴とする請求項1に記載の方法。
- 第1検証レベルと第2検証レベルのうちの少なくとも一方が、最終電圧レベルであることを特徴とする請求項1に記載の方法。
- 不揮発性記憶システムであって、
複数の不揮発性記憶素子と、
不揮発性記憶素子と通信する管理回路、
を備えており、
管理回路が、
データをプログラムする要求を受信する受信ステップと、
前記要求に応じて、複数の不揮発性記憶素子に連続する電圧パルスを印加するステップであって、複数の不揮発性記憶素子の中の予め決められた数の不揮発性記憶素子が第1検証レベルに到達したときに終了する第1ステップと、
複数の不揮発性記憶素子の中で第1ステップの後に第1検証レベルに到達していない残りの不揮発性記憶素子に連続する追加電圧パルスを印加するステップであって、前記残りの不揮発性記憶素子の全てが第1検証レベルと同じまたは第1検証レベルと異なる第2検証レベルに到達するか、若しくは、追加電圧パルスの数が最大許容数に達したときに終了する第2ステップ、
を実行する、
ことを特徴とする不揮発性記憶システム。 - 管理回路が、追加電圧パルスの数をカウントすることによって、追加電圧パルスの数がいつ最大許容数に達したかを特定することを特徴とする請求項19に記載の不揮発性記憶システム。
- 管理回路が、(a)第1ステップの電圧パルスの数と(b)第2ステップの追加電圧パルスの数との合計値をカウントすることによって、追加電圧パルスの数がいつ最大許容数に達したかを特定するステップをさらに有することを特徴とする請求項19に記載の不揮発性記憶システム。
- 前記予め決められた数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数に応じて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項19に記載の不揮発性記憶システム。
- 前記予め決められた数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数が大きいほど、追加電圧パルスの最大許容数が大きくなることを特徴とする請求項22に記載の不揮発性記憶システム。
- 追加電圧パルスの最大許容数が固定されていることを特徴とする請求項19に記載の不揮発性記憶システム。
- 追加電圧パルスの最大許容数が変更されることを特徴とする請求項19に記載の不揮発性記憶システム。
- 前記予め決められた数が複数であり、
当該複数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数に応じて、追加電圧パルスの最大許容数が変更されることを特徴とする請求項19に記載の不揮発性記憶システム。 - 前記複数の不揮発性記憶素子を第1検証レベルに到達させるのに必要な電圧パルスの数が大きいほど、追加電圧パルスの最大許容数が大きくなることを特徴とする請求項26に記載の不揮発性記憶システム。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子が共通のプログラミングサイクルでプログラムされることを特徴とする請求項19に記載の不揮発性記憶システム。
- 第2ステップでプログラムされる不揮発性記憶素子が、第1ステップでプログラムされる不揮発性記憶素子がプログラムされるプログラミングサイクルの後のプログラミングサイクルでプログラムされることを特徴とする請求項19に記載の不揮発性記憶システム。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子が、共通のブロックと共通のセグメントのうちの少なくとも一方で提供されることを特徴とする請求項19に記載の不揮発性記憶システム。
- 第1ステップでプログラムされる不揮発性記憶素子と第2ステップでプログラムされる不揮発性記憶素子が、共通のページからのデータでプログラムされることを特徴とする請求項19に記載の不揮発性記憶システム。
- 第1検証レベルと第2検証レベルのうちの少なくとも一方が、最終電圧レベルに達する前の中間電圧レベルであることを特徴とする請求項19に記載の不揮発性記憶システム。
- 第1検証レベルと第2検証レベルのうちの少なくとも一方が、最終電圧レベルであることを特徴とする請求項19に記載の不揮発性記憶システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/194,827 US7023737B1 (en) | 2005-08-01 | 2005-08-01 | System for programming non-volatile memory with self-adjusting maximum program loop |
US11/194,439 US7230854B2 (en) | 2005-08-01 | 2005-08-01 | Method for programming non-volatile memory with self-adjusting maximum program loop |
US11/194,439 | 2005-08-01 | ||
US11/194,827 | 2005-08-01 | ||
PCT/US2006/029047 WO2007016167A1 (en) | 2005-08-01 | 2006-07-26 | Programming non-volatile memory with self-adjusting maximum program loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009503764A JP2009503764A (ja) | 2009-01-29 |
JP4754631B2 true JP4754631B2 (ja) | 2011-08-24 |
Family
ID=37189404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008525029A Expired - Fee Related JP4754631B2 (ja) | 2005-08-01 | 2006-07-26 | 不揮発性メモリを自己調整式の最大プログラムループでプログラムする方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1911033B1 (ja) |
JP (1) | JP4754631B2 (ja) |
KR (1) | KR101012129B1 (ja) |
AT (1) | ATE521972T1 (ja) |
TW (1) | TWI313461B (ja) |
WO (1) | WO2007016167A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7894269B2 (en) | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
US7652929B2 (en) * | 2007-09-17 | 2010-01-26 | Sandisk Corporation | Non-volatile memory and method for biasing adjacent word line for verify during programming |
KR20110036884A (ko) * | 2008-06-12 | 2011-04-12 | 쌘디스크 코포레이션 | 확인 단계가 감소하고 인덱스 프로그래밍을 이용하는 비휘발성 메모리와 방법 |
US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
US8514630B2 (en) | 2010-07-09 | 2013-08-20 | Sandisk Technologies Inc. | Detection of word-line leakage in memory arrays: current based approach |
US8379454B2 (en) * | 2011-05-05 | 2013-02-19 | Sandisk Technologies Inc. | Detection of broken word-lines in memory arrays |
US8750042B2 (en) | 2011-07-28 | 2014-06-10 | Sandisk Technologies Inc. | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures |
US8730722B2 (en) | 2012-03-02 | 2014-05-20 | Sandisk Technologies Inc. | Saving of data in cases of word-line to word-line short in memory arrays |
US8842477B2 (en) * | 2012-06-01 | 2014-09-23 | Spansion Llc | Method, apparatus, and manufacture for flash memory adaptive algorithm |
CN108766495B (zh) * | 2012-08-21 | 2021-10-01 | 群联电子股份有限公司 | 数据写入方法、存储器控制器与存储器存储装置 |
US9082510B2 (en) * | 2012-09-14 | 2015-07-14 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) with adaptive write operations |
KR102118979B1 (ko) | 2013-09-13 | 2020-06-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9165683B2 (en) | 2013-09-23 | 2015-10-20 | Sandisk Technologies Inc. | Multi-word line erratic programming detection |
US9443612B2 (en) | 2014-07-10 | 2016-09-13 | Sandisk Technologies Llc | Determination of bit line to low voltage signal shorts |
US9514835B2 (en) | 2014-07-10 | 2016-12-06 | Sandisk Technologies Llc | Determination of word line to word line shorts between adjacent blocks |
US9484086B2 (en) | 2014-07-10 | 2016-11-01 | Sandisk Technologies Llc | Determination of word line to local source line shorts |
US9460809B2 (en) | 2014-07-10 | 2016-10-04 | Sandisk Technologies Llc | AC stress mode to screen out word line to word line shorts |
US9202593B1 (en) | 2014-09-02 | 2015-12-01 | Sandisk Technologies Inc. | Techniques for detecting broken word lines in non-volatile memories |
US9240249B1 (en) | 2014-09-02 | 2016-01-19 | Sandisk Technologies Inc. | AC stress methods to screen out bit line defects |
US9449694B2 (en) | 2014-09-04 | 2016-09-20 | Sandisk Technologies Llc | Non-volatile memory with multi-word line select for defect detection operations |
US9659666B2 (en) | 2015-08-31 | 2017-05-23 | Sandisk Technologies Llc | Dynamic memory recovery at the sub-block level |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628899A (ja) * | 1992-03-27 | 1994-02-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07182899A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 半導体記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6000843A (en) * | 1992-07-03 | 1999-12-14 | Nippon Steel Corporation | Electrically alterable nonvolatile semiconductor memory |
JP4129170B2 (ja) * | 2002-12-05 | 2008-08-06 | シャープ株式会社 | 半導体記憶装置及びメモリセルの記憶データ補正方法 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US7177199B2 (en) * | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
US6888758B1 (en) * | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
-
2006
- 2006-07-26 KR KR1020087004515A patent/KR101012129B1/ko active IP Right Grant
- 2006-07-26 AT AT06800361T patent/ATE521972T1/de not_active IP Right Cessation
- 2006-07-26 JP JP2008525029A patent/JP4754631B2/ja not_active Expired - Fee Related
- 2006-07-26 WO PCT/US2006/029047 patent/WO2007016167A1/en active Application Filing
- 2006-07-26 EP EP06800361A patent/EP1911033B1/en not_active Not-in-force
- 2006-07-31 TW TW095128011A patent/TWI313461B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628899A (ja) * | 1992-03-27 | 1994-02-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07182899A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200805375A (en) | 2008-01-16 |
ATE521972T1 (de) | 2011-09-15 |
KR20080058330A (ko) | 2008-06-25 |
KR101012129B1 (ko) | 2011-02-07 |
TWI313461B (en) | 2009-08-11 |
JP2009503764A (ja) | 2009-01-29 |
EP1911033A1 (en) | 2008-04-16 |
WO2007016167A1 (en) | 2007-02-08 |
EP1911033B1 (en) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4754631B2 (ja) | 不揮発性メモリを自己調整式の最大プログラムループでプログラムする方法 | |
JP4931915B2 (ja) | 不揮発性メモリを繰返すに連れてプログラム電圧のシフトを開始する方法 | |
KR101600551B1 (ko) | 고해상도의 가변 초기 프로그램 펄스를 이용한 비휘발성 메모리의 프로그램 | |
US7023737B1 (en) | System for programming non-volatile memory with self-adjusting maximum program loop | |
US7230854B2 (en) | Method for programming non-volatile memory with self-adjusting maximum program loop | |
JP5250117B2 (ja) | メモリのための適応消去及びソフトプログラミング | |
JP4994447B2 (ja) | 閾値電圧の分布が緊密化するように不揮発性メモリを非リアルタイムで再プログラミングする方法 | |
KR101314306B1 (ko) | 스마트 검증을 이용한 다중 상태 비휘발성 메모리프로그래밍 방법 | |
JP4938020B2 (ja) | タイミング情報による逆結合効果 | |
EP1971984B1 (en) | Continued verification in non-volatile memory write operations | |
JP4726958B2 (ja) | プログラム外乱を低減させたnandタイプの不揮発性メモリをプログラムするラスト―ファーストモードと方法 | |
JP4723000B2 (ja) | ビット線結合を生じる不揮発性メモリを制御してプログラムする方法 | |
EP2256748B1 (en) | Reducing read disturb for non-volatile storage | |
JP4820879B2 (ja) | 非選択ワード線を効果的に制御して不揮発性メモリを読み出す方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |