JP4742262B2

JP4742262B2 - 無線通信システム、送信装置、受信装置

Info

Publication number: JP4742262B2
Application number: JP2005352935A
Authority: JP
Inventors: 公麿吉川; 守佐々木; 信雄佐々木; プランカナイサハ
Original assignee: Hiroshima University NUC
Current assignee: Hiroshima University NUC
Priority date: 2005-12-07
Filing date: 2005-12-07
Publication date: 2011-08-10
Anticipated expiration: 2025-12-07
Also published as: JP2007158876A

Description

本発明は、ガウシアン・モノサイクル・パルスを用いた無線通信技術に関する。

近年、正弦波等の搬送波を用いた従来の無線通信方式とは全く異なる、搬送波を用いない無線通信方式として超広帯域（ＵＷＢ：Ultra Wide Band）無線通信方式が注目されている。ＵＷＢ通信の利点としては、送信電力が低いため他の狭帯域伝送に影響をほとんど及ぼさない点、高速通信が可能である点、マルチパスや干渉に強い点などが挙げられる。
特開２００４−３２７５６８号公報特開２００４−２３５８０９号公報

ＵＷＢ通信では、送受信において0.1ns以下の非常に短いパルス波を用いる。ガウシアン・モノサイクル・パルスと呼ばれる非常に短い時間のパルス信号の周波数成分は超広帯域を持つためUWB通信に用いることが可能である。

ガウシアン・モノサイクル・パルスを発生させる方法としては、ＰＩＮダイオードを用いたステップリカバリダイオードによるものが一般的である。したがって、ガウシアン・モノサイクル・パルスをＵＷＢ通信に用いた場合、ガウシアン・モノサイクル・パルス発生回路を送信回路の他の回路と一緒にシリコン半導体集積回路に１チップ化することができない。

また、従来の無線通信方式では搬送波として矩形波あるいは正弦波が用いられているため、受信側の同期捕捉にはＰＬＬ（位相同期ループ）が用いられている。しかしながら、ガウシアン・モノサイクル・パルスを用いたＵＷＢ通信では搬送波を用いないため、受信側の同期捕捉にこの方法を用いることはできない。

本発明による無線通信システムは、ガウシアン・モノサイクル・パルスを用いた無線通信システムである。送信側では、発振回路により第１のクロック信号を生成し、前記第１のクロック信号のエッジを用いて第１の三角波を生成し、前記第１の三角波を微分して第１のガウシアン・モノサイクル・パルスを生成し、前記第１のガウシアン・モノサイクル・パルスを送信アンテナより送信する。受信側では、発振回路により第２のクロック信号を生成し、前記第２のクロック信号のエッジを用いて第２の三角波を生成し、前記第２の三角波を微分して第２のガウシアン・モノサイクル・パルスを生成し、受信アンテナにより受信したパルスとの位相同期および周波数同期を以下のようにして捕捉する。位相同期捕捉は、前記受信パルスと前記第２のガウシアン・モノサイクル・パルスとをミキシングし、当該ミキシング結果を積分し、当該積分結果が所定のしきい値より小さいときは前記第２のクロック信号の位相をずらし、当該積分結果が前記しきい値より大きくなったときに位相同期がとれたと判定することにより行う。周波数同期捕捉は、前記第２のガウシアン・モノサイクル・パルスを微分し、当該微分パルスと前記受信パルスとをミキシングし、当該ミキシング結果が直交条件を満足するように前記第２のクロック信号の周波数を変化させることにより行う。

上記無線通信システムにおいて、前記送信側では、前記第１のクロック信号と前記第１のクロック信号を遅延させた信号とを足し合わせることにより前記第１の三角波を生成する、ことが好ましい。

上記無線通信システムにおいて、前記送信側では、前記第１のクロック信号と前記第１のクロック信号を遅延させた信号との排他的論理和をとり、前記排他的論理和と前記第１のクロック信号との論理積をとることにより前記第１の三角波を生成する、ことが好ましい。

上記無線通信システムにおいて、前記受信側では、前記第２のクロック信号と前記第２のクロック信号を遅延させた信号とを足し合わせることにより前記第２の三角波を生成する、ことが好ましい。

上記無線通信システムにおいて、前記受信側では、前記第２のクロック信号と前記第２のクロック信号を遅延させた信号との排他的論理和をとり、前記排他的論理和と前記第２のクロック信号との論理積をとることにより前記第２の三角波を生成する、ことが好ましい。

本発明による送信装置は、ガウシアン・モノサイクル・パルスを用いた無線通信システムにおける送信装置であって、クロック信号を生成する発振回路と、前記クロック信号のエッジを用いて三角波を生成する三角波生成回路と、前記三角波を微分してガウシアン・モノサイクル・パルスを生成する微分回路と、前記ガウシアン・モノサイクル・パルスを増幅して送信アンテナに供給する増幅回路とを備える、ことを特徴とする。

上記送信装置において、前記三角波生成回路は、前記クロック信号を遅延させて出力する遅延回路と、前記クロック信号と前記遅延回路の出力との排他的論理和を出力するＸＯＲ回路と、前記ＸＯＲ回路の出力と前記クロック信号との論理積を出力するＡＮＤ回路とを備える、ことが好ましい。

上記送信装置において、前記発振回路、前記三角波生成回路、前記微分回路、および、前記増幅回路は、半導体集積回路の同一チップ上に形成されている、ことが好ましい。

本発明による受信装置は、ガウシアン・モノサイクル・パルスを用いた無線通信システムにおける受信装置であって、クロック信号を生成する発振回路と、前記クロック信号のエッジを用いて三角波を生成する三角波生成回路と、前記三角波を微分してガウシアン・モノサイクル・パルスを生成する第１の微分回路と、受信アンテナにより受信したパルスと前記ガウシアン・モノサイクル・パルスとをミキシングする第１のミキサと、前記第１のミキサの出力を積分する積分回路と、前記積分回路による積分結果と所定のしきい値とを比較し、前記積分回路による積分結果が前記所定のしきい値より小さいときは前記クロック信号の位相をずらす位相制御回路と、前記ガウシアン・モノサイクル・パルスを微分する第２の微分回路と、前記第２の微分回路の出力と前記受信パルスとをミキシングする第２のミキサと、前記第２のミキサの出力が直交条件を満足するように前記クロック信号の周波数を変化させる周波数制御回路とを備える、ことを特徴とする。

上記受信装置において、前記三角波生成回路は、前記クロック信号を遅延させて出力する遅延回路と、前記クロック信号と前記遅延回路の出力との排他的論理和を出力するＸＯＲ回路と、前記ＸＯＲ回路の出力と前記クロック信号との論理積を出力するＡＮＤ回路とを備える、ことが好ましい。

上記受信装置において、前記発振回路、前記三角波生成回路、前記第１の微分回路、前記第１のミキサ、前記積分回路、前記位相制御回路、前記第２の微分回路、前記第２のミキサ、および、前記周波数制御回路は、半導体集積回路の同一チップ上に形成されている、ことが好ましい。

なお、上記説明において「ミキシング」とは乗算演算を意味し、「ミキサ」とは乗算回路を意味する。

本発明では、ガウシアン・モノサイクル・パルスを用いた無線通信システムの送信側においてガウシアン・モノサイクル・パルスを次のように生成する。すなわち、発振回路により生成されたクロック信号のエッジを用いて三角波を生成し、この三角波を微分してガウシアン・モノサイクル・パルスを生成する。三角波の生成は、たとえば、発振回路により生成されたクロック信号と当該クロック信号を遅延させた信号とを足し合わせることにより行う。より具体的には、発振回路により生成されたクロック信号と当該クロック信号を遅延させた信号との排他的論理和をとり、この排他的論理和と前記クロック信号との論理積をとることにより三角波を生成する。このようにガウシアン・モノサイクル・パルスを生成すれば、ガウシアン・モノサイクル・パルス発生回路を含む送信側の回路をシリコン半導体集積回路に１チップ化することが可能となる。

一方、受信側では、送信側と同様にしてガウシアン・モノサイクル・パルスを生成し、このガウシアン・モノサイクル・パルスを利用することにより受信パルスとの位相同期捕捉および周波数同期捕捉を可能としている。具体的には、位相同期捕捉は、受信パルスとガウシアン・モノサイクル・パルスとをミキシングし、当該ミキシング結果を積分し、当該積分結果が所定のしきい値より小さいときはクロック信号の位相をずらし、当該積分結果が前記しきい値より大きくなったときに位相同期がとれたと判定することにより行う。周波数同期捕捉は、ガウシアン・モノサイクル・パルスを微分し、この微分パルスと受信パルスとをミキシングし、当該ミキシング結果が直交条件を満足するようにクロック信号の周波数を変化させることにより行う。また、送信側と同様にしてガウシアン・モノサイクル・パルスを生成しているたため、受信側の回路をシリコン半導体集積回路に１チップ化することが可能となる。

以下、本発明の実施形態を図面を参照して詳しく説明する。なお、図面においては、実質的に同一の部分には同じ参照符号を付けている。

＜３次元集積システム＞
従来の半導体集積回路の信号伝送には金属配線が使われているが、微細化スケーリングとともに寄生容量、抵抗、インダクタンスが増大するため信号遅延をもたらし、グローバルクロック信号高速化の限界に近づいている。これを解決する手段として、寄生パラメータの無いワイヤレス配線によるチップ内、チップ間のグローバルクロック信号伝送やリコンフィギャラブル信号伝送が提案されている。このようなチップ内／チップ間無線インターコネクトを実現する３次元集積システムの例を図１に示す。この３次元集積システムでは、送信アンテナ３００、受信アンテナ４００、送信回路１００、受信回路２００が集積化（１チップ化）されたＬＳＩチップ１０が複数個スタックされている。これら複数のＬＳＩチップ１０においてチップ内あるいはチップ間でＵＷＢ無線通信が行われる。このように複数のＬＳＩチップ１０をスタックしてチップ間を無線で接続した新しい３次元集積システムによれば、従来にない高機能なシステム技術、柔軟性の高いカスタム化技術が実現できる。なお、送信回路１００と受信回路２００とは別チップとすることも可能である。

＜ＬＳＩチップ１０＞
図１に示したＬＳＩチップ１０は、ガウシアン・モノサイクル・パルスを用いてＵＷＢ通信を行う。送信回路１００は、ガウシアン・モノサイクル・パルスを生成し、このパルスを変調（たとえばパルス位置変調（ＰＰＭ））して送信アンテナ３００より出力する。また、受信アンテナ４００により受信されたパルスに対して受信回路２００において同期捕捉および復調処理が行われる。

＜送信回路１００＞
送信回路１００の内部構成を図２に示す。この送信回路１００は、以下に述べるような基本原理に基づいてガウシアン・モノサイクル・パルスを生成する。

微分器への入力が図３（ａ）に示すような矩形パルスであるならば、微分器は、図３（ｂ）に示すように、入力の立ち上がりおよび立ち下がりエッジにおいて２つのインパルスを生成する。２つのインパルスの間隔は、矩形パルスのデュレーションｔ_dに依存している。このデュレーションｔ_dを削減すれば、負のインパルスを左にシフトして正のインパルスの端に合わせた図３（ｄ）に示すようなガウシアン・モノサイクル・パルスが形成される。このガウシアン・モノサイクル・パルスのデュレーションｔ_mは、ゼロインターバル（ｔ_d＝０）の矩形波（すなわち三角波、これはガウシアン特性を有する）の立ち上がり時間ｔ_rおよび立ち下がり時間ｔ_fに依存し、ｔ_m＝ｔ_r＋ｔ_fである。ガウシアン・モノサイクル・パルスの中心周波数ｆ_cはｔ_mの逆数となる。

以上の基本原理に基づき、送信回路１００では、三角波を生成し、この三角波を微分することによりガウシアン・モノサイクル・パルスを生成している。以下、具体的に説明する。

差動の電圧制御発振回路（ＤＶＣＯ）１１０により、矩形パルス（クロック信号）が生成される。ＤＶＣＯ１１０は、図４に示すように、リング状に接続された複数段の遅延セルにより構成されている。

ＤＶＣＯ１１０により生成されたクロック信号は三角波生成回路１２０に入力される。三角波生成回路１２０の内部構成を図５（ａ），（ｂ）に示す。三角波生成回路１２０は次のようにして三角波を生成する（図５（ｃ）参照）。まず、遅延回路１２１により、ＤＶＣＯ１１０からのクロック信号Ｃｌｏｃｋ（ＶＣＯ＋）の立ち上がり時間よりもわずかに少ない時間だけクロック信号Ｃｌｏｃｋ（ＶＣＯ＋）を遅延させる。次に、ＸＯＲ回路１２２により、遅延回路１２１の出力Ｄ＿ＣｌｏｃｋとＤＶＣＯ１１０からのクロック信号Ｃｌｏｃｋとの排他的論理和が得られる。次に、ＡＮＤ回路１２３により、ＸＯＲ回路１２２の出力とＤＶＣＯ１１０からのクロック信号Ｃｌｏｃｋとの論理積が得られ、これが三角波ＴＰとして出力される。

三角波生成回路１２０により生成された三角波ＴＰは微分回路１３０に入力される。微分回路１２０の内部構成を図６に示す。微分回路１３０は、入力された三角波ＴＰを一階微分してガウシアン・モノサイクル・パルス（ＧＭＰ）として出力する。

微分回路１３０からのガウシアン・モノサイクル・パルス（ＧＭＰ）は、シングル入力−差動出力アンプ（ＳＩＤＯ）１４０により差動信号に変換され、さらに差動アンプ１５０により増幅される。アンプ１５０から出力される差動のガウシアン・モノサイクル・パルス（ＧＭＰ＋，ＧＭＰ−）は、ソースフォロア回路１６０を介して送信アンテナ３００に送られる。アンプ１４０，１５０およびソースフォロア回路１６０の内部構成を図６に示す。

以上のように本実施形態による送信回路１００では、発振回路１１０からのクロック信号のエッジを利用して三角波を生成し、この三角波を微分することによりガウシアン・モノサイクル・パルスを生成している。ガウシアン・モノサイクル・パルスを生成するための各回路１１０，１２０，１３０は、図４〜６に示したように一般的なＣＭＯＳ回路で実現できる。したがって、ガウシアン・モノサイクル・パルス発生回路１１０，１２０，１３０を含む送信回路１００をシリコン半導体集積回路に１チップ化することが可能となる。

＜受信回路２００＞
次に、受信回路２００の内部構成を図７に示す。また、受信回路２００内のインピーダンス整合回路２０１の内部構成を図８（ａ）に、ＬＮＡ２０２の内部構成を図８（ｂ）に、ミキサ２０３，２０４の内部構成を図８（ｃ）に、積分回路２０６，２１０の内部構成を図８（ｄ）にそれぞれ示す。

受信アンテナ４００により受信された信号（受信パルス）は、インピーダンス整合回路２０１およびＬＮＡ２０２を介してミキサ２０３，２０４に与えられ、受信パルスとの位相同期捕捉および周波数同期捕捉が行われる。

受信回路２００には、送信回路１００（図２参照）と同様のＤＶＣＯ１００、三角波生成回路１２０、微分回路１３０、アンプ１４０，１５０が設けられており、これにより、送信回路１００と同様にガウシアン・モノサイクル・パルスが生成される。なお、受信回路２００においてはＤＶＣＯ１１０と三角波生成回路１２０との間にマルチプレクサ２０９が設けられているが、このマルチプレクサ２０９はＤＶＣＯ１１０の出力を切り替えて三角波生成回路１２０に供給するものであるため、ガウシアン・モノサイクル・パルスを生成する原理は送信回路１００と実質的に同じである。この受信回路２００では、生成したガウシアン・モノサイクル・パルスを利用して受信パルスとの位相同期捕捉および周波数同期捕捉を以下のようにして行う。

＜位相同期捕捉＞
生成されたガウシアン・モノサイクル・パルスはミキサ２０３に供給される。ミキサ２０３において、受信パルスとガウシアン・モノサイクル・パルスとがミキシングされ、このミキシング結果が積分回路２０６により積分される。積分回路２０６による積分結果はサンプルホールド回路２０７により保存される。そしてコンパレータ２０８において、サンプルホールド回路２０７により保存されている積分結果と所定のしきい値とが比較される。比較の結果、積分結果がしきい値より小さいときは、マルチプレクサ２０９に制御信号が与えられる。この制御信号に応答してマルチプレクサ２０９は、三角波生成回路１２０に与えるＤＶＣＯ１１０の出力を切り替える。ここでは、三角波生成回路１２０に現在与えてる遅延セルの出力ｉを次段の遅延セルの出力（ｉ＋１）に切り替えるようにしている。これにより、三角波生成回路１２０に入力されるクロック信号の位相がずれることになり、その結果、生成されるガウシアン・モノサイクル・パルスの位相もずれることになる。この位相がずれたガウシアン・モノサイクル・パルスに対してふたたび上述のミキシング、積分、比較処理が行われる。コンパレータ２０８による比較の結果、積分結果がしきい値より大きくなったときは位相同期がとれたと判定し、サンプルホールド回路２０７に保存されているデータを後段の処理回路（図示せず）に出力する。

＜周波数同期捕捉＞
一方、生成されたガウシアン・モノサイクル・パルスは微分回路２０５にも供給される。微分回路２０５は、入力されたガウシアン・モノサイクル・パルスを一階微分してミキサ２０４に出力する。そしてミキサ２０４において、受信パルスと微分されたガウシアン・モノサイクル・パルスとがミキシングされ、このミキシング結果が積分回路２１０により積分される。積分回路２１０による積分結果はローパルフィルタ２１１を通じて遅延制御信号としてＤＶＣＯ１１０に与えられる。ＤＶＣＯ１１０の遅延セルはこの遅延制御信号に応じて遅延量を増減させる。これにより、ＤＶＣＯ１１０から出力されるクロック信号の周波数が変化し、その結果、生成されるガウシアン・モノサイクル・パルスのデュレーション（図３（ｄ）のｔ_m）も変化することになる。このように、受信パルスと微分されたガウシアン・モノサイクル・パルスとが直交条件を満足するように、ＤＶＣＯ１１０から出力されるクロック信号の周波数を変化させることにより周波数同期捕捉を行う。

以上のように本実施形態による受信回路２００では、送信回路１００と同様にしてガウシアン・モノサイクル・パルスを生成し、このガウシアン・モノサイクル・パルスを利用することにより受信パルスとの位相同期捕捉および周波数同期捕捉を可能としている。また、送信回路１００と同様にしてガウシアン・モノサイクル・パルスを生成しているたため、受信回路２００をシリコン半導体集積回路に１チップ化することが可能となる。

本発明によれば、ガウシアン・モノサイクル・パルス発生回路をシリコン半導体集積回路にモノリシックに搭載することが可能となるため、たとえば、図１に示したようなチップ内／チップ間無線インターコネクトを実現する３次元集積システムに本発明を適用可能である。さらに未来においては、本発明を適用した複数のチップを袋のようなものに入れておき外部から非接触で電源を供給するだけでチップ間で種々の通信が勝手に行われるような形態が想定される。

チップ内／チップ間無線インターコネクトを実現する３次元集積システムの例を示す図である。送信回路の内部構成を示す図である。ガウシアン・モノサイクル・パルスの生成原理を説明するための波形図である。図２に示したＤＶＣＯの遅延セルの内部構成を示す図である。（ａ）および（ｂ）は、図２に示した三角波生成回路の内部構成を示す図であり、（ｃ）はその波形図である。図２に示した微分回路、シングル入力−差動出力アンプ、出力アンプの内部構成を示す回路図である。受信回路の内部構成を示す図である。（ａ）は、図７に示したインピーダンス整合回路２０１の内部構成を示す図である。（ｂ）は、図７に示したＬＮＡの内部構成を示す図である。（ｃ）は、図７に示したミキサの内部構成を示す図である。（ｄ）は、図７に示した積分回路の内部構成を示す図である。

符号の説明

１０ＬＳＩチップ
１００送信回路
１１０差動の電圧制御発振回路（ＤＶＣＯ）
１２０三角波生成回路
１２１遅延回路
１２２ＸＯＲ回路
１２３ＡＮＤ回路
１３０微分回路
１４０シングル入力−差動出力アンプ（ＳＩＤＯ）
１５０差動アンプ
１６０ソースフォロア回路
２００受信回路
２０１インピーダンス整合回路
２０２ＬＮＡ
２０３ミキサ
２０４ミキサ
２０５微分回路
２０６積分回路
２０７Ｓ／Ｈ回路
２０８コンパレータ
２０９マルチプレクサ
２１０積分回路
２１１ローパスフィルタ
３００送信アンテナ
４００受信アンテナ

Claims

ガウシアン・モノサイクル・パルスを用いた無線通信システムであって、
送信側では、
発振回路により第１のクロック信号を生成し、
前記第１のクロック信号のエッジを用いて第１の三角波を生成し、
前記第１の三角波を微分して第１のガウシアン・モノサイクル・パルスを生成し、
前記第１のガウシアン・モノサイクル・パルスを送信アンテナより送信し、
受信側では、
発振回路により第２のクロック信号を生成し、
前記第２のクロック信号のエッジを用いて第２の三角波を生成し、
前記第２の三角波を微分して第２のガウシアン・モノサイクル・パルスを生成し、
受信アンテナにより受信したパルスとの位相同期および周波数同期を以下のようにして捕捉する、
位相同期捕捉は、
前記受信パルスと前記第２のガウシアン・モノサイクル・パルスとをミキシングし、当該ミキシング結果を積分し、当該積分結果が所定のしきい値より小さいときは前記第２のクロック信号の位相をずらし、当該積分結果が前記しきい値より大きくなったときに位相同期がとれたと判定することにより行い、
周波数同期捕捉は、
前記第２のガウシアン・モノサイクル・パルスを微分し、当該微分パルスと前記受信パルスとをミキシングし、当該ミキシング結果が直交条件を満足するように前記第２のクロック信号の周波数を変化させることにより行う、
ことを特徴とする無線通信システム。
ガウシアン・モノサイクル・パルスを用いた無線通信システムにおける受信装置であって、
クロック信号を生成する発振回路と、
前記クロック信号のエッジを用いて三角波を生成する三角波生成回路と、
前記三角波を微分してガウシアン・モノサイクル・パルスを生成する第１の微分回路と、
受信アンテナにより受信したパルスと前記ガウシアン・モノサイクル・パルスとをミキシングする第１のミキサと、
前記第１のミキサの出力を積分する積分回路と、
前記積分回路による積分結果と所定のしきい値とを比較し、前記積分回路による積分結果が前記所定のしきい値より小さいときは前記クロック信号の位相をずらす位相制御回路と、
前記ガウシアン・モノサイクル・パルスを微分する第２の微分回路と、
前記第２の微分回路の出力と前記受信パルスとをミキシングする第２のミキサと、
前記第２のミキサの出力が直交条件を満足するように前記クロック信号の周波数を変化させる周波数制御回路とを備える、
ことを特徴とする受信装置。
請求項２において、
前記三角波生成回路は、
前記クロック信号を遅延させて出力する遅延回路と、
前記クロック信号と前記遅延回路の出力との排他的論理和を出力するＸＯＲ回路と、
前記ＸＯＲ回路の出力と前記クロック信号との論理積を出力するＡＮＤ回路とを備える、
ことを特徴とする受信装置。