JP4741792B2 - Manufacturing method of nitride semiconductor MIS type field effect transistor - Google Patents

Manufacturing method of nitride semiconductor MIS type field effect transistor Download PDF

Info

Publication number
JP4741792B2
JP4741792B2 JP2003421001A JP2003421001A JP4741792B2 JP 4741792 B2 JP4741792 B2 JP 4741792B2 JP 2003421001 A JP2003421001 A JP 2003421001A JP 2003421001 A JP2003421001 A JP 2003421001A JP 4741792 B2 JP4741792 B2 JP 4741792B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
insulating film
field effect
effect transistor
containing nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003421001A
Other languages
Japanese (ja)
Other versions
JP2005183597A (en
Inventor
広信 宮本
裕二 安藤
達峰 中山
康宏 岡本
隆 井上
正明 葛原
耕二 幡谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
NEC Corp
Original Assignee
Furukawa Electric Co Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, NEC Corp filed Critical Furukawa Electric Co Ltd
Priority to JP2003421001A priority Critical patent/JP4741792B2/en
Publication of JP2005183597A publication Critical patent/JP2005183597A/en
Application granted granted Critical
Publication of JP4741792B2 publication Critical patent/JP4741792B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、窒化物半導体MIS型電界効果トランジスタに関し、特に、素子のゲートリーク電流を低減して高電圧で動作できる窒化物半導体高出力素子に関する。   The present invention relates to a nitride semiconductor MIS type field effect transistor, and more particularly to a nitride semiconductor high-power device capable of operating at a high voltage by reducing the gate leakage current of the device.

従来この種の絶縁膜をゲート電極と窒化物半導体の間に挟んだMIS型電界効果トランジスタは、例えば、特許文献1あるいは非特許文献1に掲載されたAlGaN/GaN Metal Oxide Semiconductor Heterostructure Field Effect Transistorと題するアシフ・カーン(M. Asif Khan)による論文に示されているように、窒化物半導体電界効果トランジスタのゲート入力電圧幅の増加およびゲートリーク電流低減を目的として用いられている。   Conventionally, an MIS field effect transistor in which an insulating film of this type is sandwiched between a gate electrode and a nitride semiconductor is, for example, an AlGaN / GaN Metal Oxide Semiconductor Field Effect Transistor described in Patent Document 1 or Non-Patent Document 1. As shown in the paper by the title M. Asif Khan, it is used for the purpose of increasing the gate input voltage width and reducing the gate leakage current of the nitride semiconductor field effect transistor.

図2に示すように、絶縁膜1をゲート電極2と窒化物半導体3の間に挟んだMIS型電界効果トランジスタは、ソース電極4とドレイン電極5間のAlGaN半導体表面を被う絶縁膜1と、絶縁膜1上のゲート電極2とから構成されている。従来、絶縁膜1としてはAlN半導体結晶およびAl,SiO,SiN等の酸化物および窒化物が用いられている。 As shown in FIG. 2, the MIS field effect transistor in which the insulating film 1 is sandwiched between the gate electrode 2 and the nitride semiconductor 3 includes the insulating film 1 covering the surface of the AlGaN semiconductor between the source electrode 4 and the drain electrode 5. And the gate electrode 2 on the insulating film 1. Conventionally, as the insulating film 1, an AlN semiconductor crystal and oxides and nitrides such as Al 2 O 3 , SiO 2 , SiN are used.

特開平10−223901号公報JP-A-10-223901 アイイーイーイー エレクトロンデバイスレターズ(IEEE ELECTRON DEVICE LETTERS)、2000年発行、第63頁乃至第65頁IE ELECTRON DEVICE LETTERS, published in 2000, pages 63 to 65

しかしながら、従来の絶縁膜1をゲート電極2と窒化物半導体3の間に挟んだMIS型電界効果トランジスタでは、図3に示すようにAlN結晶を絶縁膜1として用いた場合には、結晶の品質が悪いため、ゲートリーク電流の低減ができない問題があった。一方、SiN膜を用いた場合には、SiNのエネルギーバンドギャップ値(5eV)とAlGaNのエネルギーバンドギャップ値(例えばAl組成0.3で4.1eV)の差が小さいためゲート電圧に正の電圧を加えた時に窒化物半導体3であるAlGaNからSiNに電子が流れ込みゲートリーク電流が増加する問題があった。   However, in the MIS field effect transistor in which the conventional insulating film 1 is sandwiched between the gate electrode 2 and the nitride semiconductor 3, when an AlN crystal is used as the insulating film 1 as shown in FIG. As a result, the gate leakage current cannot be reduced. On the other hand, when the SiN film is used, the difference between the energy band gap value of SiN (5 eV) and the energy band gap value of AlGaN (for example, 4.1 eV when the Al composition is 0.3) is small. When Al is added, there is a problem in that electrons flow from AlGaN, which is the nitride semiconductor 3, to SiN and gate leakage current increases.

また、SiO膜、Alを用いた場合には、絶縁膜1と窒化物半導体3の界面に高い密度の界面準位が発生するため図4に示すように素子の特性が劣化するという問題が生じていた。 In addition, when an SiO 2 film or Al 2 O 3 is used, a high-density interface state is generated at the interface between the insulating film 1 and the nitride semiconductor 3, so that the characteristics of the element deteriorate as shown in FIG. There was a problem.

そこで、本発明は上記従来技術の問題点に鑑みて成されたものであり、その目的は、ゲートリーク電流が小さく、かつ絶縁膜/窒化物半導体界面に発生する界面準位が小さい高電圧で動作して高い出力特性を示すMIS型電界効果トランジスタを提供することにある。   Accordingly, the present invention has been made in view of the above-mentioned problems of the prior art, and the object thereof is a high voltage with a small gate leakage current and a small interface state generated at the insulating film / nitride semiconductor interface. An object of the present invention is to provide a MIS field effect transistor that operates and exhibits high output characteristics.

本発明では、窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、上記ゲート絶縁膜が窒素を含むアルミニウムの酸化物であることを特徴とする。   In the present invention, in the nitride semiconductor MIS field effect transistor having a gate insulating film between the nitride semiconductor surface and the gate electrode, the gate insulating film is an oxide of aluminum containing nitrogen.

ここで、前記ゲート絶縁膜の厚さが3nm以上で20nm以下であることが好ましい。   Here, the thickness of the gate insulating film is preferably 3 nm or more and 20 nm or less.

また、前記ゲート絶縁膜の酸素原子数と窒素原子数の比(酸素原子数/(酸素原子数+窒素原子数))が0.4より大きく0.95以下であることが好ましい。   The ratio of the number of oxygen atoms to the number of nitrogen atoms (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms)) of the gate insulating film is preferably greater than 0.4 and less than or equal to 0.95.

また、前記ゲート絶縁膜は、ソース電極端からドレイン電極端までの窒化物半導体表面を被っていることが好ましい。   The gate insulating film preferably covers the nitride semiconductor surface from the source electrode end to the drain electrode end.

また、前記ゲート絶縁膜は、ゲート電極直下およびその周辺の窒化物半導体表面を被い、ゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることが好ましい。   The gate insulating film covers the nitride semiconductor surface directly under and around the gate electrode, and the nitride semiconductor surface from the gate insulating film end to the drain electrode end is a second layer other than the oxide of aluminum containing nitrogen. It is preferable to cover with an insulating film.

また、前記ゲート絶縁膜の寸法より前記ゲート電極の寸法が大きく、かつゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることが好ましい。   Further, the dimension of the gate electrode is larger than the dimension of the gate insulating film, and the nitride semiconductor surface from the gate insulating film end to the drain electrode end is covered with a second insulating film other than the oxide of aluminum containing nitrogen. It is preferable that

さらに、本発明では、窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタにおいて、上記ゲート絶縁膜は、ゲート電極側が窒素を含むアルミニウムの酸化物、窒化物半導体表面側がアルミニウムの窒化物の2層の絶縁膜で構成されていることを特徴とする。   Furthermore, in the present invention, in the nitride semiconductor MIS field effect transistor having a gate insulating film between the surface of the nitride semiconductor and the gate electrode, the gate insulating film includes an oxide or nitride of aluminum containing nitrogen on the gate electrode side. The semiconductor surface side is formed of a two-layer insulating film of aluminum nitride.

ここで、前記窒素を含むアルミニウムの酸化物の厚さが3nm以上で16nm以下であり、前記アルミニウムの窒化物の厚さが0nmより厚く4nm以下であることが好ましい。   Here, it is preferable that the thickness of the oxide of aluminum containing nitrogen is 3 nm or more and 16 nm or less, and the thickness of the aluminum nitride is more than 0 nm and 4 nm or less.

上述のように、本発明の窒化物半導体MIS型電界効果トランジスタは、ソース電極とドレイン電極間の窒化物半導体表面を被う絶縁膜部と、絶縁膜上のゲート電極部とから構成される金属/絶縁膜/半導体構造(MIS構造)において、絶縁膜として窒素を含むアルミニウムの酸化物(AlON)を設けたことを特徴としている。   As described above, the nitride semiconductor MIS field effect transistor of the present invention is a metal composed of an insulating film portion covering the nitride semiconductor surface between a source electrode and a drain electrode, and a gate electrode portion on the insulating film. In the / insulating film / semiconductor structure (MIS structure), an oxide of aluminum containing nitrogen (AlON) is provided as the insulating film.

このように、絶縁膜としてアモルファス状の窒素を含むアルミニウムの酸化物(AlO)を設けているため、AlN結晶を用いた絶縁膜で問題となった絶縁膜を貫通する結晶欠陥を介したリーク電流は著しく低減する。   As described above, since the amorphous oxide containing aluminum containing nitrogen (AlO) is provided as the insulating film, the leakage current through the crystal defect penetrating the insulating film, which is a problem in the insulating film using the AlN crystal, is obtained. Is significantly reduced.

また、アルミの酸化物に準ずる高いエネルギーバンドギャップを有するため窒化物半導体から絶縁膜に流れ込むリーク電流も低減できる。さらに、窒素を含む絶縁膜であるため絶縁膜/半導体界面を形成する際、窒化物半導体からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度も低く抑える。この結果、高電圧動作でもゲートリーク電流が発生せずまた界面準位が少ないため良好なパワー特性が得られる。   In addition, since it has a high energy band gap similar to that of aluminum oxide, leakage current flowing from the nitride semiconductor into the insulating film can also be reduced. Further, since the insulating film contains nitrogen, when forming the insulating film / semiconductor interface, desorption of nitrogen from the nitride semiconductor is suppressed, and the interface state density generated by nitrogen desorption is also kept low. As a result, a gate leakage current does not occur even in a high voltage operation, and an excellent power characteristic can be obtained because there are few interface states.

本発明によれば、絶縁膜として窒素を含むAlの酸化物を用いることで、ゲートリーク電流が小さく、界面準位による特性劣化のない高電圧動作可能なMIS型トランジスタを提供することができる。   According to the present invention, by using an oxide of Al containing nitrogen as the insulating film, it is possible to provide a MIS transistor capable of operating at a high voltage with a small gate leakage current and no deterioration in characteristics due to interface states.

本発明の実施の形態を図面を参照して詳細に説明する。   Embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施の形態)
図1を参照すると、本発明の第1の実施の形態として窒化物半導体MIS型電界効果トランジスタの断面図が示されている。
(First embodiment)
Referring to FIG. 1, a cross-sectional view of a nitride semiconductor MIS field effect transistor is shown as a first embodiment of the present invention.

窒化物半導体3の表面にはソース電極4およびドレイン電極5が形成されている。このソース電極4とドレイン電極5間の窒化物半導体3の表面上には、アモルファス状態の、窒素を含むアルミニウムの酸化物7が設けられ、その上にゲート電極2が形成されている。   A source electrode 4 and a drain electrode 5 are formed on the surface of the nitride semiconductor 3. On the surface of the nitride semiconductor 3 between the source electrode 4 and the drain electrode 5, an amorphous aluminum oxide 7 containing nitrogen is provided, and the gate electrode 2 is formed thereon.

かかる窒化物半導体MIS型電界効果トランジスタにおいては、アモルファス状態の、窒素を含むアルミニウムの酸化物7がゲートの絶縁膜となっているので、窒化アルムニウム(AlN)結晶をゲート絶縁膜に用いた場合に問題となった結晶欠陥に起因するゲートリーク電流は発生しない。また、絶縁膜のエネルギーバンドギャップ値も7から9eVの範囲にあり窒化物半導体のエネルギーバンドギャップ値(例えばAl組成0.3のAlGaNで4.1eV)より十分高くSiN(エネルギーバンドギャップ値5eV)をゲート絶縁膜として用いた時に問題となった窒化物半導体の伝導帯からSiN絶縁膜の伝導帯へ電子が流れ込むゲートリーク電流の発生もない。更に、窒素を含むアルミニウムの酸化物7がゲートの絶縁膜となっているのでSiOあるいはAl等の絶縁膜と窒化物半導体3との界面に発生する界面準位も小さい。 In such a nitride semiconductor MIS field effect transistor, the aluminum oxide 7 containing nitrogen in an amorphous state serves as a gate insulating film. Therefore, when an aluminum nitride (AlN) crystal is used as the gate insulating film. There is no gate leakage current due to the crystal defect that has become a problem. Also, the energy band gap value of the insulating film is in the range of 7 to 9 eV, which is sufficiently higher than the energy band gap value of nitride semiconductors (for example, 4.1 eV for AlGaN having an Al composition of 0.3) (energy band gap value 5 eV). There is no generation of a gate leakage current in which electrons flow from the conduction band of the nitride semiconductor to the conduction band of the SiN insulating film, which is a problem when using as a gate insulating film. Furthermore, since the oxide 7 of aluminum containing nitrogen serves as the gate insulating film, the interface state generated at the interface between the insulating film such as SiO 2 or Al 2 O 3 and the nitride semiconductor 3 is small.

従って、図3に示すように、ゲートリーク電流の小さく高電圧動作が可能であり、また、図4に示すようにドレイン電流の変動が少なくなるという効果がもたらされる。   Therefore, as shown in FIG. 3, the gate leakage current is small and a high voltage operation is possible, and as shown in FIG. 4, the drain current fluctuation is reduced.

本発明による窒素を含むアルミニウムの酸化物をゲート絶縁膜に用いることにより、ゲートリーク電流および絶縁膜/窒化物半導体界面準位が低減されている。従って、高電圧動作可能となり高周波の出力特性が格段に向上する。   By using the oxide of aluminum containing nitrogen according to the present invention for the gate insulating film, the gate leakage current and the insulating film / nitride semiconductor interface state are reduced. Therefore, a high voltage operation becomes possible, and the high frequency output characteristics are remarkably improved.

このように第1の実施の形態の特徴は絶縁膜としてアモルファス状態の、窒素を含むアルミニウムの酸化物7を用いていることに有り、厚さとしては3nm以上20nm以下とし、酸素原子数/(窒素原子数+酸素原子数)の比率は0.4より大きく0.98以下に設定する。特に、リーク電流とFETのしきい値電圧の関係から膜厚に関しては7nm以上12nm以下が好ましい。   As described above, the feature of the first embodiment resides in the use of an amorphous aluminum oxide 7 containing nitrogen as an insulating film, and the thickness is 3 nm or more and 20 nm or less, and the number of oxygen atoms / ( The ratio of the number of nitrogen atoms + the number of oxygen atoms is set to be larger than 0.4 and not more than 0.98. In particular, from the relationship between the leakage current and the threshold voltage of the FET, the film thickness is preferably 7 nm or more and 12 nm or less.

これは図5に示されるように、リーク電流が絶縁膜厚3nm以上で実用的に十分な2桁の低減があるからであり、20nm以上ではトランジスタのしきい値電圧が−12Vより深くなりバイアス電圧設定の点から実用的でなくなるからである。望ましくはリーク電流が10−7A/mmに抑えられる7nm以上しきい値電圧が−10Vより浅くなる12nm以下が好ましい。 This is because, as shown in FIG. 5, there is a practically sufficient two-digit reduction in leakage current when the insulating film thickness is 3 nm or more. When the current is 20 nm or more, the threshold voltage of the transistor becomes deeper than −12 V and bias is applied. This is because it is not practical in terms of voltage setting. Desirably, 7 nm or more at which the leakage current is suppressed to 10 −7 A / mm and 12 nm or less at which the threshold voltage is shallower than −10 V are preferable.

酸素原子数/(窒素原子数+酸素原子数)の比率は、図6に示すように、従来の窒化アルムニウム(AlN)におけるリーク電流が急激に低減できる0.4より大きいが必要で、望ましくは低いゲートリーク電流安定して得られる0.6以上が好ましい。酸素原子数/(窒素原子数+酸素原子数)の比率は界面準位の発生が少なくドレイン電流の変動の少ない0.95以下が必要で安定して低い界面準位が得られる0.90が望ましい。   As shown in FIG. 6, the ratio of the number of oxygen atoms / (number of nitrogen atoms + number of oxygen atoms) needs to be larger than 0.4, which can reduce the leakage current in the conventional aluminium nitride (AlN) rapidly. It is preferably 0.6 or more which can be obtained stably with a low gate leakage current. The ratio of the number of oxygen atoms / (the number of nitrogen atoms + the number of oxygen atoms) is 0.90 or less, in which the generation of interface states is small and the drain current does not fluctuate less than 0.95. desirable.

次に、図7を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第1の製造方法について説明する。   Next, a first manufacturing method of the nitride semiconductor MIS field effect transistor according to the first embodiment will be described with reference to FIG.

始めに、基板6上に結晶成長により窒化物半導体3を形成した後、表面に窒化アルムニウム(AlN)8を成長する(図7(a))。窒化アルムニウム(AlN)8は連続的に成長される場合と一度大気中に取り出された後、別の成長装置で成長される場合がある。次に、窒化アルムニウム(AlN)8を酸化して窒素を含むアルミニウムの酸化物7を形成する(図7(b))。次に、窒素を含むアルミニウムの酸化物7の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図7(c))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図7(d))。   First, after the nitride semiconductor 3 is formed on the substrate 6 by crystal growth, aluminum nitride (AlN) 8 is grown on the surface (FIG. 7A). The aluminum nitride (AlN) 8 may be grown continuously or once taken out to the atmosphere and then grown by another growth apparatus. Next, aluminum nitride (AlN) 8 is oxidized to form an oxide 7 of aluminum containing nitrogen (FIG. 7B). Next, a part of the aluminum oxide 7 containing nitrogen is opened to form the source electrode 4 and the drain electrode 5 that form ohmic contact with the nitride semiconductor 3 (FIG. 7C). Finally, the gate electrode 2 is formed on the aluminum oxide 7 containing nitrogen (FIG. 7D).

本実施の形態の製造方法では結晶成長で成膜した窒化アルムニウム(AlN)8を酸化して窒素を含むアルミニウムの酸化物7を形成しているため、絶縁膜/窒化物半導体界面がプロセス工程中に大気に暴露されておらず、表面汚染等影響が無いため界面準位の発生を特に制御性良く抑制できる。従って、ドレイン電流が動作中に変動することが無く安定して動作する利点が得られる(図3参照)。   In the manufacturing method of the present embodiment, aluminum oxide (AlN) 8 formed by crystal growth is oxidized to form aluminum oxide 7 containing nitrogen, so that the insulating film / nitride semiconductor interface is in the process step. Since it is not exposed to the atmosphere and there is no influence such as surface contamination, the generation of interface states can be suppressed with particularly good controllability. Therefore, there is an advantage that the drain current does not fluctuate during the operation and operates stably (see FIG. 3).

次に、具体的な実施例を用いて本実施の形態を説明する。   Next, this embodiment will be described using specific examples.

基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてAlNを8nm成長し後、950℃の酸素雰囲気中で40分間熱処理することによりAlNを酸化してAlON膜(酸素原子数/(酸素原子数+窒素原子数)の元素の比率0.92)を形成した。その後、レジストをマスクにAlON膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。   A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 4 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. AlN is grown as an aluminum oxide 7 containing nitrogen by 8 nm, and then heat-treated in an oxygen atmosphere at 950 ° C. for 40 minutes to oxidize AlN to form an AlON film (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms)) The element ratio of 0.92) was formed. Thereafter, the AlON film was removed with a phosphoric acid etching solution using the resist as a mask, and Ti and Al were successively deposited as the source electrode 4 and the drain electrode 5. Thereafter, an ohmic contact was formed by heat treatment at 650 ° C. in a nitrogen atmosphere. Thereafter, Ni and Au were deposited and lifted off as the gate electrode 2.

次に、図8を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第2の製造方法を説明する。   Next, a second manufacturing method of the nitride semiconductor MIS field effect transistor according to the first embodiment will be described with reference to FIG.

始めに、基板6上に結晶成長により窒化物半導体3を形成した後、窒素を含むアルミニウムの酸化物7をスパッタ、CVD法等を用いて形成する(図8(a))。次に、窒素を含むアルミニウムの酸化物7の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図8(b))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図8(c))。   First, after the nitride semiconductor 3 is formed on the substrate 6 by crystal growth, an aluminum oxide 7 containing nitrogen is formed by sputtering, CVD, or the like (FIG. 8A). Next, a part of the oxide 7 of aluminum containing nitrogen is opened to form the source electrode 4 and the drain electrode 5 that form ohmic contact with the nitride semiconductor 3 (FIG. 8B). Finally, the gate electrode 2 is formed on the aluminum oxide 7 containing nitrogen (FIG. 8C).

本実施の形態の製造方法では、スパッタ法、気相成長法を用いて窒素を含むアルミニウムの酸化物7を形成しているため、成長温度(約1000℃)に比較して電極等の劣化がない低い温度(400℃)以下の一回の成膜で窒素を含むアルミニウムの酸化物7が形成できる。このため、プロセス工程およびプロセス設備が簡略化できる。本実施の形態では窒素を含むアルミニウムの酸化物7を成膜する前に、界面準位低減のため窒化物半導体表面の清浄化工程を取り入れることが望ましい。   In the manufacturing method of this embodiment, since the oxide 7 of aluminum containing nitrogen is formed by using a sputtering method or a vapor phase growth method, the deterioration of the electrode or the like is caused as compared with the growth temperature (about 1000 ° C.). The oxide 7 of aluminum containing nitrogen can be formed by a single film formation at a low temperature (400 ° C.) or less. For this reason, process steps and process equipment can be simplified. In this embodiment mode, it is desirable to incorporate a nitride semiconductor surface cleaning process to reduce the interface state before the film formation of the aluminum oxide 7 containing nitrogen.

具体的な実施例を用いて本実施の形態を説明する。基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより酸素原子数/(酸素原子数+窒素原子数)の元素の比率0.8のAlON膜、厚さ10nmを形成した。その後、レジストをマスクにAlON膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。 This embodiment will be described using specific examples. A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 4 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. Al 2 O 3 is sputter-deposited with a mixed gas of argon and nitrogen as an aluminum oxide 7 containing nitrogen by sputtering, and the ratio of oxygen atoms / (oxygen atoms + nitrogen atoms) is 0.8. An AlON film having a thickness of 10 nm was formed. Thereafter, the AlON film was removed with a phosphoric acid etching solution using the resist as a mask, and Ti and Al were successively deposited as the source electrode 4 and the drain electrode 5. Thereafter, an ohmic contact was formed by heat treatment at 650 ° C. in a nitrogen atmosphere. Thereafter, Ni and Au were deposited and lifted off as the gate electrode 2.

次に、図9を参照して、第1の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの第3の製造方法を説明する。   Next, a third manufacturing method of the nitride semiconductor MIS field effect transistor according to the first embodiment will be described with reference to FIG.

始めに、基板6上に結晶成長により窒化物半導体3を形成した後、窒化物半導体3とオーミック接触を形成するソース電極4、ドレイン電極5を形成する(図9(a))。次に、窒素を含むアルミニウムの酸化物7をスパッタ、CVD法等を用いて形成する窒素を含むアルミニウムの酸化物7形成する(図9(b))。次に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図9(c))。最後に、ソース電極4及びドレイン電極5の一部を開口して外部との電気的接続を可能とする(図9(d))。   First, after the nitride semiconductor 3 is formed by crystal growth on the substrate 6, the source electrode 4 and the drain electrode 5 that form ohmic contact with the nitride semiconductor 3 are formed (FIG. 9A). Next, aluminum-containing aluminum oxide 7 is formed by sputtering, CVD, or the like using nitrogen-containing aluminum oxide 7 (FIG. 9B). Next, the gate electrode 2 is formed on the aluminum oxide 7 containing nitrogen (FIG. 9C). Finally, a part of the source electrode 4 and the drain electrode 5 is opened to allow electrical connection with the outside (FIG. 9D).

本実施の形態の製造方法では、ソース電極4及びドレイン電極5のゲート電極2側の端が窒素を含むアルミニウムの酸化物7で隙間無く保護されているので電極の長期的な劣化が無く信頼性が高いトランジスタが実現できる。   In the manufacturing method of the present embodiment, the ends of the source electrode 4 and the drain electrode 5 on the gate electrode 2 side are protected without gaps by the aluminum oxide 7 containing nitrogen, so that there is no long-term deterioration of the electrodes and reliability. High transistor can be realized.

具体的な実施例を用いて本実施の形態を説明する。   This embodiment will be described using specific examples.

基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。次に、ソース電極4、ドレイン電極5としてTi,Alを連続して蒸着して、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより、厚さ10nmのAlON(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.85)を形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。 A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 4 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. Next, Ti and Al were successively deposited as the source electrode 4 and the drain electrode 5 and heat-treated at 650 ° C. in a nitrogen atmosphere to form ohmic contacts. Thereafter, Al 2 O 3 is sputter-deposited as a nitrogen-containing aluminum oxide 7 with a sputtering apparatus using a mixed gas of argon and nitrogen by a sputtering apparatus, thereby obtaining AlON (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms + number of nitrogen atoms). ) Of atomic ratio 0.85). Thereafter, Ni and Au were deposited and lifted off as the gate electrode 2.

(第2の実施の形態)
上記実施の形態において、電極間の窒化物半導体表面を被う絶縁膜を窒素を含むアルミニウムの酸化物7と第2の絶縁膜で構成することができる。そのための構成を、第2の実施の形態として図10(a)示す。
(Second Embodiment)
In the above embodiment, the insulating film covering the surface of the nitride semiconductor between the electrodes can be composed of the aluminum oxide 7 containing nitrogen and the second insulating film. A configuration for this purpose is shown in FIG. 10A as a second embodiment.

本第2の実施の形態では、界面準位が低いことを必要とするゲート電極2の直下とその周辺部分を界面準位が低いことを特徴とする窒素を含むアルミニウムの酸化物7で被い、ソース電極4及びドレイン電極5までの残りの窒化物半導体表面を高いドレイン耐圧特性を示す表面保護膜8で被う。   In this second embodiment, the aluminum oxide 7 containing nitrogen, which is characterized in that the interface state is low, is provided directly below and around the gate electrode 2 that requires a low interface state. The remaining nitride semiconductor surfaces up to the source electrode 4 and the drain electrode 5 are covered with a surface protective film 8 having high drain breakdown voltage characteristics.

本実施の形態では、電極間の絶縁膜を窒素を含むアルミニウムの酸化物7単層にした場合より高い電圧まで電界効果トランジスタを動作させることが可能となり、第1の実施の形態よりさらに高い出力特性が得られるという格別な効果を奏する。   In the present embodiment, it becomes possible to operate the field effect transistor to a higher voltage than when the insulating film between the electrodes is a single layer of aluminum oxide 7 containing nitrogen, and the output is higher than that of the first embodiment. There is an extraordinary effect that a characteristic is obtained.

また、本実施の形態の電極間の絶縁膜の構成において、窒素を含むアルミニウムの酸化物7と表面保護膜8で構成する形態を、図10(b)に示すように、高い電圧が加わるゲート電極2とドレイン電極5の間のみに適用されるように変更してもよい。   Further, in the structure of the insulating film between the electrodes in this embodiment mode, a form in which the oxide film 7 made of aluminum containing nitrogen and the surface protective film 8 are formed is a gate to which a high voltage is applied as shown in FIG. You may change so that it may apply only between the electrode 2 and the drain electrode 5. FIG.

次に、図11を参照して、第2の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。   Next, a method for manufacturing the nitride semiconductor MIS field effect transistor according to the second embodiment will be described with reference to FIG.

始めに、基板6上に結晶成長により窒化物半導体3を形成した表面に窒素を含むアルミニウムの酸化物7を第1の実施の形態の第1あるいは第2の製造方法と同様な手法で形成する(図11(a))。次に、窒素を含むアルミニウムの酸化物7をゲート電極7の直下とその周辺部に相当する領域のみ残してその他を除去する(図11(b))。   First, an aluminum oxide 7 containing nitrogen is formed on the surface of the substrate 6 on which the nitride semiconductor 3 is formed by crystal growth, by the same method as the first or second manufacturing method of the first embodiment. (FIG. 11 (a)). Next, the oxide 7 of aluminum containing nitrogen is removed except for the region corresponding to the portion directly below and around the gate electrode 7 (FIG. 11B).

続いて、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図13(c))。次に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図11(d))。最後に表面保護膜8で表面を被い、ソース電極4、ドレイン電極5及びゲート電極2の電流取り出し領域の表面保護膜8を除去する。   Subsequently, the source electrode 4 and the drain electrode 5 that form an ohmic contact with the nitride semiconductor 3 are formed (FIG. 13C). Next, the gate electrode 2 is formed on the aluminum oxide 7 containing nitrogen (FIG. 11D). Finally, the surface is covered with the surface protective film 8, and the surface protective film 8 in the current extraction region of the source electrode 4, the drain electrode 5, and the gate electrode 2 is removed.

具体的な実施例を用いて本実施の形態を説明する。   This embodiment will be described using specific examples.

基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより厚さ10nmのAlON膜(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.8)を形成した。その後、レジストをマスクとして使用して、AlON膜のゲート電極2の周辺部以外を燐酸エッチング液にて除去した。 A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 4 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. Sputter deposition of Al 2 O 3 with argon and nitrogen mixed gas as an aluminum oxide 7 containing nitrogen by sputtering is performed to form an AlON film (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms)) of 10 nm. An atomic ratio of 0.8) was formed. Thereafter, using the resist as a mask, the portions other than the peripheral portion of the gate electrode 2 of the AlON film were removed with a phosphoric acid etching solution.

AlON膜開口部中のソース電極4、ドレイン電極5部分にTi,Alを連続して蒸着し、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。AlON膜上にはゲート電極2としてNi,Auを蒸着、リフトオフして形成した。最後に、全体に表面保護膜8としてSiOを200nm形成し電流取り出し領域の電極部を開口した。本構造を用いることで、MISFETは80Vまで動作可能となった。 Ti and Al were continuously deposited on the source electrode 4 and drain electrode 5 portions in the opening of the AlON film, and heat-treated at 650 ° C. in a nitrogen atmosphere to form ohmic contacts. On the AlON film, Ni and Au were deposited and lifted off as the gate electrode 2. Finally, 200 nm of SiO 2 was formed as a surface protective film 8 on the entire surface, and the electrode portion in the current extraction region was opened. By using this structure, the MISFET can operate up to 80V.

(第3の実施の形態)
上記の電極間の絶縁膜を窒素を含むアルミニウムの酸化物7と表面保護膜8で構成する実施の形態において、ゲート電極直下のみを窒素を含むアルミニウムの酸化物7で被うことができる。そのための構成を、第3の実施の形態として図12に示す。
(Third embodiment)
In the embodiment in which the insulating film between the electrodes is composed of the aluminum oxide 7 containing nitrogen and the surface protective film 8, only the aluminum oxide 7 containing nitrogen can be covered directly under the gate electrode. A configuration for this purpose is shown in FIG. 12 as a third embodiment.

電極間の絶縁膜を窒素を含むアルミニウムの酸化物7と第2の絶縁膜で構成する本第3の実施の形態では、界面準位が低いことを必要とするゲート電極2の直下のみを窒素を含むアルミニウムの酸化物7で被い、ソース電極4及びドレイン電極5までの窒化物半導体表面を高い耐圧特性を示す表面保護膜8で被う。   In the third embodiment in which the insulating film between the electrodes is composed of the aluminum oxide 7 containing nitrogen and the second insulating film, the nitrogen is formed only directly under the gate electrode 2 that requires a low interface state. The surface of the nitride semiconductor up to the source electrode 4 and the drain electrode 5 is covered with a surface protective film 8 having high breakdown voltage characteristics.

本実施の形態では、電極間の絶縁膜を窒素を含むアルミニウムの酸化物7単層あるいは表面保護膜8との2層構造にした場合より、表面保護膜8単層のほうが、電界効果トランジスタとして高い電圧まで安定して動作してより高い出力を可能とするという格別な効果を奏する。   In the present embodiment, the single layer of the surface protective film 8 is a field effect transistor than the case where the insulating film between the electrodes has a two-layer structure of a single layer of aluminum oxide 7 containing nitrogen or the surface protective film 8. There is an extraordinary effect of operating stably up to a high voltage and enabling higher output.

また、本実施の形態の電極間の絶縁膜の構成において、窒素を含むアルミニウムの酸化物7と第2の絶縁膜の2種類の膜で構成する形態を、高い電圧が加わるゲート電極2とドレイン電極5間のみに適用されるように変更してもよい。   In addition, in the structure of the insulating film between the electrodes in this embodiment mode, a structure in which two kinds of films, that is, an aluminum oxide 7 containing nitrogen and a second insulating film are used, is applied to the gate electrode 2 and the drain to which a high voltage is applied. You may change so that it may apply only between the electrodes 5. FIG.

次に、図13を参照して、第3の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。   Next, with reference to FIG. 13, a method for manufacturing the nitride semiconductor MIS field effect transistor according to the third embodiment will be described.

始めに、基板6上に結晶成長により窒化物半導体3を形成した表面に窒素を含むアルミニウムの酸化物7を第1の実施の形態の第1あるいは第2の製造方法と同様な手法で形成する(図12(a))。次に、ゲート電極2を蒸着あるいはスパッタ法を用いて形成する(図12(b))。続いて、窒素を含むアルミニウムの酸化物7をゲート電極をマスクとしてエッチング除去した後、ソース電極4及びドレイン電極5を窒化物半導体3の表面に形成する(図12(c))。最後に、表面保護膜8で表面を被い、ソース電極4、ドレイン電極5及びゲート電極2の電流取り出し領域の表面保護膜8を除去する(図12(d))。   First, an aluminum oxide 7 containing nitrogen is formed on the surface of the substrate 6 on which the nitride semiconductor 3 is formed by crystal growth, by the same method as the first or second manufacturing method of the first embodiment. (FIG. 12A). Next, the gate electrode 2 is formed by vapor deposition or sputtering (FIG. 12B). Subsequently, the aluminum oxide 7 containing nitrogen is removed by etching using the gate electrode as a mask, and then the source electrode 4 and the drain electrode 5 are formed on the surface of the nitride semiconductor 3 (FIG. 12C). Finally, the surface is covered with the surface protective film 8, and the surface protective film 8 in the current extraction region of the source electrode 4, the drain electrode 5 and the gate electrode 2 is removed (FIG. 12D).

具体的な実施例を用いて本実施の形態を説明する。   This embodiment will be described using specific examples.

基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層4nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてスパッタ装置にてAlをアルゴン、窒素混合ガスでスパッタ蒸着することにより厚さ10nmのAlON膜(酸素原子数/(酸素原子数+窒素原子数)の原子の比率0.8)を形成した。AlON膜上にはゲート電極2としてNi,Auを蒸着、リフトオフして形成した。その後、ゲート電極2をマスクとして使用して、AlON膜を燐酸エッチング液にて除去した。ソース電極4、ドレイン電極5部分にTi,Alを連続して蒸着し、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。最後に、全体に表面保護膜8としてSiOを200nm形成し電流取り出し領域の電極部を開口した。本構造を用いることでMISFETは100Vまで動作可能となった。 A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 4 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. Sputter deposition of Al 2 O 3 with argon and nitrogen mixed gas as an aluminum oxide 7 containing nitrogen by sputtering is performed to form an AlON film (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms)) of 10 nm. An atomic ratio of 0.8) was formed. On the AlON film, Ni and Au were deposited and lifted off as the gate electrode 2. Thereafter, using the gate electrode 2 as a mask, the AlON film was removed with a phosphoric acid etching solution. Ti and Al were continuously deposited on the source electrode 4 and the drain electrode 5 and heat-treated at 650 ° C. in a nitrogen atmosphere to form ohmic contacts. Finally, 200 nm of SiO 2 was formed as a surface protective film 8 on the entire surface, and the electrode portion in the current extraction region was opened. By using this structure, the MISFET can operate up to 100V.

(第4の実施の形態)
上記各実施の形態において、ゲート電極下に窒素を含むアルミニウムの酸化物7の単層を用いたが、窒素を含むアルミニウムの酸化物7と窒化物半導体3の間に窒化アルミニウム(AlN)を挿入した構造によって構成することができる。そのための構成を、第4の実施の形態として図14に示す。
(Fourth embodiment)
In each of the above embodiments, a single layer of aluminum oxide 7 containing nitrogen is used under the gate electrode, but aluminum nitride (AlN) 9 is interposed between the aluminum oxide 7 containing nitrogen and the nitride semiconductor 3. It can be configured by the inserted structure. A configuration for this purpose is shown in FIG. 14 as a fourth embodiment.

窒化物半導体3の表面にはソース電極4及びドレイン電極5が形成されている。このソース電極4とドレイン電極5間の窒化物半導体3の表面上には、窒化アルミニウム(AlN)9とアモルファス状態の、窒素を含むアルミニウムの酸化物7が積層して設けられ、その上にゲート電極2が形成されている。   A source electrode 4 and a drain electrode 5 are formed on the surface of the nitride semiconductor 3. On the surface of the nitride semiconductor 3 between the source electrode 4 and the drain electrode 5, an aluminum nitride (AlN) 9 and an amorphous aluminum oxide 7 containing nitrogen are stacked, and a gate is formed thereon. An electrode 2 is formed.

かかる窒化物半導体MIS型電界効果トランジスタにおいては、窒化アルミニウム(AlN)9とアモルファス状態の、窒素を含むアルミニウムの酸化物7の2層膜がゲート2の絶縁膜となっているので、窒化アルムニウム(AlN)結晶を単層としてゲート絶縁膜に用いた場合に問題となった結晶欠陥に起因するゲートリーク電流は発生しない。 In such a nitride semiconductor MIS field effect transistor, the two-layer film of aluminum nitride 7 containing aluminum nitride (AlN) 9 and amorphous aluminum containing nitrogen is an insulating film for the gate 2, so that aluminum nitride ( No gate leakage current is generated due to crystal defects which are a problem when the AlN) 9 crystal is used as a single layer for the gate insulating film.

また、絶縁膜のエネルギーバンドギャップ値も7から9eVの範囲にあり窒化物半導体のエネルギーバンドギャップ値(例えばAl組成0.3のAlGaNで4.1eV)より十分高くSiN(エネルギーバンドギャップ値5eV)をゲート絶縁膜として用いた時に問題となった窒化物半導体の伝導帯からSiN絶縁膜の伝導帯へ電子が流れ込むゲートリーク電流の発生もない。   Also, the energy band gap value of the insulating film is in the range of 7 to 9 eV, which is sufficiently higher than the energy band gap value of nitride semiconductors (for example, 4.1 eV for AlGaN having an Al composition of 0.3) (energy band gap value 5 eV). There is no generation of a gate leakage current in which electrons flow from the conduction band of the nitride semiconductor to the conduction band of the SiN insulating film, which is a problem when using as a gate insulating film.

更に、窒化物半導体3,窒化アルミニウム9,窒素を含むアルミニウムの酸化物7が順次ヘテロ界面を形成しており,電流が流れる窒化物半導体3と窒化アルミニウム(AlN)9の界面準位は窒化物結晶で構成されているため界面準位密度は最も小さくなる。   Further, the nitride semiconductor 3, the aluminum nitride 9, and the oxide 7 of aluminum containing nitrogen sequentially form a heterointerface, and the interface state between the nitride semiconductor 3 and the aluminum nitride (AlN) 9 through which the current flows is nitride. Since it is composed of crystals, the interface state density is the smallest.

更に、窒化アルミニウム(AlN)9と窒素を含むアルミニウムの酸化物7の界面に発生する界面準位もSiOあるいはAl等の絶縁膜を窒素を含むアルミニウムの酸化物7の代わりに用いた場合よりも大幅に低減できる。これは絶縁膜/窒化アルミニウム(AlN)9界面を形成する際、窒素を含むアルミニウムの酸化物7を用いることにより窒化アルミニウム(AlN)9からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度を低く抑えるからである。 Furthermore, an interface state generated at the interface between aluminum nitride (AlN) 9 and nitrogen-containing aluminum oxide 7 is also used instead of aluminum-containing aluminum oxide 7 using an insulating film such as SiO 2 or Al 2 O 3 . It can be greatly reduced compared with the case where it was. This occurs when the insulating film / aluminum nitride (AlN) 9 interface is formed by using nitrogen-containing aluminum oxide 7 to suppress the desorption of nitrogen from the aluminum nitride (AlN) 9 and by nitrogen desorption. This is because the interface state density is reduced.

従って、ゲートリーク電流の小さく(図2参照)、高電圧動作が可能でドレイン電流の変動が少なくなる(図3参照)という効果がもたらされる。   Therefore, the gate leakage current is small (see FIG. 2), high voltage operation is possible, and the drain current fluctuation is small (see FIG. 3).

本発明による窒素を含むアルミニウムの酸化物のゲート絶縁膜の存在により、ゲートリーク電流および絶縁膜/窒化物半導体界面準位が低減されている。従って、高電圧動作可能となり高周波の出力特性が格段に向上する。   The presence of the nitrogen-containing aluminum oxide gate insulating film according to the present invention reduces the gate leakage current and the insulating film / nitride semiconductor interface state. Therefore, a high voltage operation becomes possible, and the high frequency output characteristics are remarkably improved.

このように、第4の実施の形態の特徴は絶縁膜として、窒素を含むアルミニウムの酸化物7と窒化アルミニウム9の2層膜を用いていることにある。この場合、窒化アルミニウム(AlN)9の厚さは4nm以下であり、窒素を含むアルミニウムの酸化物7の厚さとしては3nm以上16nm以下とし、酸素原子数/(酸素原子数+窒素原子数)の比率は0.4より大きく0.98以下に設定する。   As described above, the fourth embodiment is characterized in that a two-layer film of aluminum-containing aluminum oxide 7 and aluminum nitride 9 is used as the insulating film. In this case, the thickness of aluminum nitride (AlN) 9 is 4 nm or less, and the thickness of the oxide 7 of aluminum containing nitrogen is 3 nm or more and 16 nm or less, and the number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms). The ratio is set to be greater than 0.4 and less than or equal to 0.98.

特に、リーク電流とFETのしきい値電圧の関係から膜厚に関しては7nm以上11nm以下が好ましい。これは図16に示されるようにリーク電流が絶縁膜厚3nm以上で実用的に十分な2桁の低減があるからであり、16nm以上ではトランジスタのしきい値電圧が−12Vより深くなりバイアス電圧設定の点から実用的でなくなるからである。望ましくは、リーク電流が10−10A/mmに抑えられる7nm以上しきい値電圧が−10Vより浅くなる11nm以下が好ましい。 In particular, from the relationship between the leakage current and the threshold voltage of the FET, the film thickness is preferably 7 nm or more and 11 nm or less. This is because, as shown in FIG. 16, there is a practically sufficient two-digit reduction in leakage current when the insulation film thickness is 3 nm or more. When the thickness is 16 nm or more, the threshold voltage of the transistor becomes deeper than −12 V and the bias voltage is increased. This is because it is not practical in terms of setting. Desirably, 7 nm or more at which the leakage current is suppressed to 10 −10 A / mm and 11 nm or less at which the threshold voltage is shallower than −10 V are preferable.

酸素原子数/(酸素原子数+窒素原子数)の比率は、第1の実施の形態の図5に示すように従来の窒化アルムニウム(AlN)におけるリーク電流が急激に低減できる0.4より大きいことが必要で望ましくは低いゲートリーク電流安定して得られる0.6以上が望ましい。酸素原子数/(酸素原子数+窒素原子数)の比率は界面準位の発生が少なくドレイン電流の変動の少ない0.95以下が必要で安定して低い界面準位が得られるの0.90が望ましい。   The ratio of the number of oxygen atoms / (the number of oxygen atoms + the number of nitrogen atoms) is larger than 0.4, which can rapidly reduce the leakage current in the conventional aluminum nitride (AlN) as shown in FIG. 5 of the first embodiment. It is necessary, and preferably 0.6 or more, which can be obtained stably with a low gate leakage current. The ratio of the number of oxygen atoms / (the number of oxygen atoms + the number of nitrogen atoms) needs to be 0.95 or less with little generation of interface states and little fluctuation of drain current, and a stable low interface state can be obtained. Is desirable.

次に、図15を参照して、第4の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの製造方法について説明する。   Next, with reference to FIG. 15, a method for manufacturing the nitride semiconductor MIS field effect transistor according to the fourth embodiment will be described.

始めに、基板6上に結晶成長により窒化物半導体3を形成した後、表面に窒化アルムニウム(AlN)9を成長する(図15(a))。窒化アルムニウム(AlN)9は連続的に成長される場合と一度大気中に取り出された後、別の成長装置で成長される場合がある。次に、窒化アルムニウム(AlN)9の表面層を酸化して窒素を含むアルミニウムの酸化物7を形成する(図15(b))。このとき窒化アルムニウム(AlN)9の層を厚さ4nm以下残して酸化を終了する。次に、窒素を含むアルミニウムの酸化物7及び窒化アルムニウム(AlN)9の一部を開口して、窒化物半導体3とオーミック接触を形成するソース電極4及びドレイン電極5を形成する(図15(c))。最後に、窒素を含むアルミニウムの酸化物7上にゲート電極2を形成する(図15(d))。   First, after the nitride semiconductor 3 is formed on the substrate 6 by crystal growth, aluminum nitride (AlN) 9 is grown on the surface (FIG. 15A). The aluminum nitride (AlN) 9 may be grown continuously or once taken out to the atmosphere and then grown by another growth apparatus. Next, the aluminum oxide layer 7 containing nitrogen is formed by oxidizing the surface layer of aluminum nitride (AlN) 9 (FIG. 15B). At this time, the oxidation is finished while leaving a layer of aluminum nitride (AlN) 9 having a thickness of 4 nm or less. Next, a part of the aluminum oxide 7 containing nitrogen and aluminum nitride (AlN) 9 are opened to form the source electrode 4 and the drain electrode 5 that form ohmic contact with the nitride semiconductor 3 (FIG. 15 ( c)). Finally, the gate electrode 2 is formed on the aluminum oxide 7 containing nitrogen (FIG. 15D).

本実施の形態の製造方法では、結晶成長で成膜した窒化アルムニウム(AlN)9を4nm以下残して表面側を酸化して窒素を含むアルミニウムの酸化物7を形成しているため、絶縁膜/窒化物半導体界面がプロセス工程中に大気に暴露されておらず、表面汚染等影響が無いため界面準位の発生を特に制御性良く抑制できる。   In the manufacturing method of the present embodiment, aluminum oxide 7 containing nitrogen is formed by oxidizing the surface side while leaving 4 nm or less of aluminum nitride (AlN) 9 formed by crystal growth, so that the insulating film / Since the nitride semiconductor interface is not exposed to the atmosphere during the process, and there is no influence such as surface contamination, the generation of interface states can be suppressed particularly with good controllability.

また、従来のAl、SiO等の酸化膜を用いず窒素を含むアルミニウムの酸化物7を用いることにより窒化アルミニウム(AlN)からの窒素の脱離を抑制して、窒素抜けにより発生する界面準位密度も低く抑える特徴がある。従って、ドレイン電流が動作中に変動することが無く安定して動作する利点が得られる(図17参照)。 Further, by using an aluminum oxide 7 containing nitrogen without using a conventional oxide film such as Al 2 O 3 or SiO 2 , desorption of nitrogen from aluminum nitride (AlN) 9 is suppressed, and nitrogen desorption is caused. The interface state density generated is also low. Therefore, there is an advantage that the drain current does not fluctuate during the operation and operates stably (see FIG. 17).

次に、具体的な実施例を用いて本実施の形態を説明する。   Next, this embodiment will be described using specific examples.

基板6として高抵抗SiC基板を用い、窒化物半導体3としてAlNバッファ層5nm,GaN層2000nm,AlGaN層(Al組成比0.25,厚さ30nm)を形成した。窒素を含むアルミニウムの酸化物7としてAlNを8nm成長し後、950℃の酸素雰囲気中で30分間熱処理することによりAlNの上層を酸化してAlON(酸素原子濃度85%,厚さ5nm)/AN(厚さ3nm)の2層膜を形成した。   A high resistance SiC substrate was used as the substrate 6, and an AlN buffer layer 5 nm, a GaN layer 2000 nm, and an AlGaN layer (Al composition ratio 0.25, thickness 30 nm) were formed as the nitride semiconductor 3. After 8 nm of AlN is grown as an oxide 7 of aluminum containing nitrogen, the upper layer of AlN is oxidized by heat treatment in an oxygen atmosphere at 950 ° C. for 30 minutes to obtain AlON (oxygen atomic concentration 85%, thickness 5 nm) / AN A two-layer film (thickness 3 nm) was formed.

その後、レジストをマスクとして使用して、AlON/AlNの2層膜を燐酸エッチング液にて除去してソース電極4、ドレイン電極5としてTi,Alを連続して蒸着した。その後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。その後、ゲート電極2としてNi,Auを蒸着、リフトオフして形成した。   Thereafter, using the resist as a mask, the two-layer film of AlON / AlN was removed with a phosphoric acid etching solution, and Ti and Al were successively deposited as the source electrode 4 and the drain electrode 5. Thereafter, an ohmic contact was formed by heat treatment at 650 ° C. in a nitrogen atmosphere. Thereafter, Ni and Au were deposited and lifted off as the gate electrode 2.

なお、第4の実施の形態では窒素を含むアルミニウムの酸化物7と窒化物半導体3の間に窒化アルミニウム(AlN)9を挿入した層が、ソース電極4とドレイン電極5間の全領域を被った場合を説明したが、第2あるいは3の実施の形態と同様に、2層膜がゲート2の近傍のみに存在して第2の絶縁膜によってソース電極4とドレイン電極5間の残りの領域が被われる構造を用いれば、動作電圧をさらに高める効果がある。   In the fourth embodiment, a layer in which aluminum nitride (AlN) 9 is inserted between oxide 7 of aluminum containing nitrogen and nitride semiconductor 3 covers the entire region between source electrode 4 and drain electrode 5. As in the second or third embodiment, the two-layer film exists only in the vicinity of the gate 2 and the remaining region between the source electrode 4 and the drain electrode 5 is formed by the second insulating film. If the structure covered with is used, there is an effect of further increasing the operating voltage.

本発明の第1の実施の形態係る窒化物半導体MIS型電界効果トランジスタ構造を示す断面図である。1 is a cross-sectional view showing a nitride semiconductor MIS field effect transistor structure according to a first embodiment of the present invention. 従来の窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of the conventional nitride semiconductor MIS type | mold field effect transistor. 従来技術の課題を示すゲートリーク電流−ゲート電圧特性図である。It is a gate leakage current-gate voltage characteristic view which shows the subject of a prior art. 従来技術の課題を示すドレイン電流変動図である。It is a drain current fluctuation | variation figure which shows the subject of a prior art. 本発明の効果を示すAlON膜厚とデバイス特性の関係図である。FIG. 6 is a relationship diagram of AlON film thickness and device characteristics showing the effect of the present invention. 本発明の効果を示すAlON膜の酸素濃度とデバイス特性の関係図である。It is a relationship diagram between oxygen concentration of AlON film and device characteristics showing the effect of the present invention. 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor which concerns on this invention. 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor which concerns on this invention. 本発明に係る窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor which concerns on this invention. 本発明の第2の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of the nitride semiconductor MIS type | mold field effect transistor which concerns on the 2nd Embodiment of this invention. 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor of this invention. 本発明の第3の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of the nitride semiconductor MIS type field effect transistor which concerns on the 3rd Embodiment of this invention. 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor of this invention. 本発明の第4の実施の形態に係る窒化物半導体MIS型電界効果トランジスタの構造を示す断面図である。It is sectional drawing which shows the structure of the nitride semiconductor MIS type field effect transistor which concerns on the 4th Embodiment of this invention. 本発明の窒化物半導体MIS型電界効果トランジスタの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the nitride semiconductor MIS type | mold field effect transistor of this invention. 本発明の効果を示すAlON膜の厚さとデバイス特性の関係図である。It is a relationship diagram between the thickness of the AlON film and the device characteristics showing the effect of the present invention. 本発明の効果を示すドレイン電流変動図である。It is a drain current fluctuation | variation figure which shows the effect of this invention.

符号の説明Explanation of symbols

1 ゲート絶縁膜
2 ゲート電極
3 窒化物半導体
4 ソース電極
5 ドレイン電極
6 基板
7 窒素を含むアルミの酸化物(AlON)
8 表面保護膜
9 窒化アルミニウム(AlN)
DESCRIPTION OF SYMBOLS 1 Gate insulating film 2 Gate electrode 3 Nitride semiconductor 4 Source electrode 5 Drain electrode 6 Substrate 7 Aluminum oxide containing nitrogen (AlON)
8 Surface protective film 9 Aluminum nitride (AlN)

Claims (5)

窒化物半導体表面とゲート電極の間にゲート絶縁膜を有する窒化物半導体MIS型電界効果トランジスタの製造方法において、
前記窒化物半導体を形成した後、
前記窒化物半導体表面に、窒素を含むアルミニウムの酸化物をスパッタ法または気相成長法を用いて成膜し、前記ゲート絶縁膜をアモルファス状態の単一層に形成し、
前記ゲート絶縁膜の厚さが3nm以上で20nm以下であり、
前記ゲート絶縁膜の酸素原子数と窒素原子数の比(酸素原子数/(酸素原子数+窒素原子数))が0.4より大きく0.95以下であることを特徴とする窒化物半導体MIS型電界効果トランジスタの製造方法。
In a method of manufacturing a nitride semiconductor MIS field effect transistor having a gate insulating film between a nitride semiconductor surface and a gate electrode,
After forming the nitride semiconductor,
On the nitride semiconductor surface, an oxide of aluminum containing nitrogen is formed using a sputtering method or a vapor phase growth method, and the gate insulating film is formed into a single layer in an amorphous state.
A thickness of the gate insulating film is 3 nm or more and 20 nm or less;
The ratio of the number of oxygen atoms to the number of nitrogen atoms (number of oxygen atoms / (number of oxygen atoms + number of nitrogen atoms)) of the gate insulating film is greater than 0.4 and less than or equal to 0.95. Type field effect transistor manufacturing method.
前記ゲート絶縁膜は、ソース電極端からドレイン電極端までの窒化物半導体表面を被っていることを特徴とする請求項1に記載の窒化物半導体MIS型電界効果トランジスタの製造方法。   2. The method of manufacturing a nitride semiconductor MIS field effect transistor according to claim 1, wherein the gate insulating film covers a nitride semiconductor surface from a source electrode end to a drain electrode end. 前記ゲート絶縁膜は、ゲート電極直下およびその周辺の窒化物半導体表面を被い、
ゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項に記載の窒化物半導体MIS型電界効果トランジスタの製造方法。
The gate insulating film covers the nitride semiconductor surface directly under and around the gate electrode,
2. The nitride semiconductor MIS according to claim 1 , wherein a surface of the nitride semiconductor from the end of the gate insulating film to the end of the drain electrode is covered with a second insulating film other than an oxide of aluminum containing nitrogen. Type field effect transistor manufacturing method.
前記ゲート絶縁膜の寸法より前記ゲート電極の寸法が大きく、かつゲート絶縁膜端からドレイン電極端までの窒化物半導体表面は、窒素を含むアルミニウムの酸化物以外の第2の絶縁膜で被われていることを特徴とする請求項に記載の窒化物半導体MIS型電界効果トランジスタの製造方法。 The dimension of the gate electrode is larger than the dimension of the gate insulating film, and the surface of the nitride semiconductor from the gate insulating film end to the drain electrode end is covered with a second insulating film other than an oxide of aluminum containing nitrogen. The method of manufacturing a nitride semiconductor MIS field effect transistor according to claim 1 , wherein: 前記窒素を含むアルミニウムの酸化物の成膜前に、前記窒化物半導体表面の洗浄化工程を有することを特徴とする請求項1に記載の窒化物半導体MIS型電界効果トランジスタの製造方法。   2. The method for manufacturing a nitride semiconductor MIS field effect transistor according to claim 1, further comprising a step of cleaning the surface of the nitride semiconductor before the film formation of the oxide of aluminum containing nitrogen.
JP2003421001A 2003-12-18 2003-12-18 Manufacturing method of nitride semiconductor MIS type field effect transistor Expired - Lifetime JP4741792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003421001A JP4741792B2 (en) 2003-12-18 2003-12-18 Manufacturing method of nitride semiconductor MIS type field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421001A JP4741792B2 (en) 2003-12-18 2003-12-18 Manufacturing method of nitride semiconductor MIS type field effect transistor

Publications (2)

Publication Number Publication Date
JP2005183597A JP2005183597A (en) 2005-07-07
JP4741792B2 true JP4741792B2 (en) 2011-08-10

Family

ID=34782359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421001A Expired - Lifetime JP4741792B2 (en) 2003-12-18 2003-12-18 Manufacturing method of nitride semiconductor MIS type field effect transistor

Country Status (1)

Country Link
JP (1) JP4741792B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945979B2 (en) * 2005-09-16 2012-06-06 富士通株式会社 Nitride semiconductor field effect transistor
JP2008103408A (en) * 2006-10-17 2008-05-01 Furukawa Electric Co Ltd:The Nitride compound semiconductor transistor and manufacturing method thereof
JP2008198787A (en) * 2007-02-13 2008-08-28 Rohm Co Ltd GaN-BASED SEMICONDUCTOR DEVICE
JP5332113B2 (en) 2007-02-15 2013-11-06 富士通株式会社 Semiconductor device and manufacturing method thereof
JP2008218846A (en) * 2007-03-06 2008-09-18 Rohm Co Ltd Nitride semiconductor element and manufacturing method of nitride semiconductor element
JP4963455B2 (en) * 2007-09-04 2012-06-27 国立大学法人北海道大学 Method and apparatus for forming an insulating film on the surface of a semiconductor substrate
WO2011027871A1 (en) * 2009-09-04 2011-03-10 住友化学株式会社 Semiconductor substrate, field effect transistor, integrated circuit, and method for producing semiconductor substrate
JP2013140866A (en) 2012-01-04 2013-07-18 Renesas Electronics Corp Semiconductor device, and method of manufacturing the same
JP2014110402A (en) * 2012-12-04 2014-06-12 Rohm Co Ltd Semiconductor device
TWI609490B (en) 2013-05-31 2017-12-21 住友化學股份有限公司 Semiconductor substrate, method of producing semiconductor and electronic device
KR102392059B1 (en) * 2013-07-29 2022-04-28 삼성전자주식회사 Semiconductor device and method of fabricating the same
US9553181B2 (en) * 2015-06-01 2017-01-24 Toshiba Corporation Crystalline-amorphous transition material for semiconductor devices and method for formation
JP6594272B2 (en) * 2016-09-02 2019-10-23 株式会社東芝 Semiconductor device and manufacturing method thereof
JP6773629B2 (en) 2017-11-22 2020-10-21 株式会社東芝 Semiconductor devices, inverter circuits, drives, vehicles, elevators, power supply circuits, and computers
JP6728123B2 (en) 2017-11-22 2020-07-22 株式会社東芝 Semiconductor device, power supply circuit, and computer
JP6945036B2 (en) * 2018-05-24 2021-10-06 ローム株式会社 Semiconductor device
JP7185225B2 (en) * 2018-11-22 2022-12-07 株式会社豊田中央研究所 Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423571A (en) * 1987-07-20 1989-01-26 Nec Corp Semiconductor element
JPS6482671A (en) * 1987-09-25 1989-03-28 Nec Corp Manufacture of mis field-effect transistor
JPH10223901A (en) * 1996-12-04 1998-08-21 Sony Corp Field effect transistor and manufacture of the same
JP4224737B2 (en) * 1999-03-04 2009-02-18 ソニー株式会社 Semiconductor element
WO2003032397A2 (en) * 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
WO2003026019A1 (en) * 2001-09-12 2003-03-27 Nec Corporation Semiconductor device and production method therefor
JP2004165387A (en) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The Gan-based field effect transistor

Also Published As

Publication number Publication date
JP2005183597A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
JP4741792B2 (en) Manufacturing method of nitride semiconductor MIS type field effect transistor
JP5200936B2 (en) Field effect transistor and manufacturing method thereof
KR100859060B1 (en) Semiconductor device and method for fabricating the same
TWI546864B (en) Enhancement-mode gan mosfet with low leakage current and improved reliability
US7525122B2 (en) Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
TWI313060B (en) Feild effect transisitor and fabricating method thereof
JP5347228B2 (en) Field effect transistor
JP2006278812A (en) Semiconductor device, its fabrication process, substrate for manufacturing semiconductor device, and its production process
US20050017272A1 (en) Semiconductor device and production method therefor
JP5401775B2 (en) Compound semiconductor device and manufacturing method thereof
JP5998446B2 (en) Compound semiconductor device and manufacturing method thereof
JP5332113B2 (en) Semiconductor device and manufacturing method thereof
JP4134575B2 (en) Semiconductor device and manufacturing method thereof
JP2012044003A (en) Semiconductor device and manufacturing method of the same
JP2009088440A (en) Semiconductor device and its manufacturing method
JP2006216918A (en) Manufacturing method of semiconductor device
US20180190790A1 (en) Nitride semiconductor device and method for manufacturing the same
JP2013168433A (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
WO2023045046A1 (en) Gold-free ohmic contact electrode, semiconductor device, and radio-frequency device and manufacturing method therefor
JP5101143B2 (en) Field effect transistor and manufacturing method thereof
JP2000150792A (en) Semiconductor device and its manufacture
JP5072482B2 (en) Method for manufacturing silicon carbide semiconductor device
US9741859B2 (en) Semiconductor device with graphene layer as channel
JP2004247709A (en) Semiconductor device and manufacturing method therefor
JP6687831B2 (en) Compound semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Ref document number: 4741792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term