JP5347228B2 - Field effect transistor - Google Patents
Field effect transistor Download PDFInfo
- Publication number
- JP5347228B2 JP5347228B2 JP2007053889A JP2007053889A JP5347228B2 JP 5347228 B2 JP5347228 B2 JP 5347228B2 JP 2007053889 A JP2007053889 A JP 2007053889A JP 2007053889 A JP2007053889 A JP 2007053889A JP 5347228 B2 JP5347228 B2 JP 5347228B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- nitride semiconductor
- fluorine
- contact
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
Description
本発明は、電界効果トランジスタに関し、特にSiN膜などの絶縁膜によって表面が被覆された窒化物半導体電界効果トランジスタに関するものである。 The present invention relates to a field effect transistor, and more particularly to a nitride semiconductor field effect transistor whose surface is covered with an insulating film such as a SiN film.
図6は、従来技術によるヘテロ接合電界効果トランジスタ(Hetero-Junction Field Effect Transistor;以下HJFETという)の断面構造図である。このような従来技術のHJFETは、例えば非特許文献1に報告されている。このHJFETは、サファイアあるいはSiCからなる基板1の上に緩衝層2が形成されている。緩衝層2の上にGaNチャネル層3が形成され、その上にAlGaN電子供給層4が形成されている。その上にソース電極5とドレイン電極6が形成されており、これらの電極はAlGaN電子供給層4にオーム性接触している。また、ソース電極5とドレイン電極6の間にゲート電極7が形成され、このゲート電極はAlGaN電子供給層4にショットキー性接触している。最上層には表面保護膜としてSiN膜10が形成されている。
FIG. 6 is a cross-sectional view of a conventional hetero-junction field effect transistor (hereinafter referred to as HJFET). Such a conventional HJFET is reported in Non-Patent
このようなAlGaN/GaN HJFETにおいては、電流コラプス量とゲート耐圧の間にトレードオフが存在し、その制御が非常に困難である。AlGaN/GaNヘテロ接合においては、自発分極とAlGaN層とGaN層の格子不整合に起因するストレスによってピエゾ分極が発生し、AlGaN/GaN界面に2次元電子ガスが供給される。そのため表面電荷に敏感となり、AlGaN表面状態がHJFETの素子特性に大きな影響を与える。コラプスとは、HJFETが大信号動作する際に、表面トラップの応答によって表面に負電荷が蓄積された状態になり、最大ドレイン電流が抑制される現象である。コラプスが顕著になると大信号動作時のドレイン電流が抑制されるため、飽和出力が低下する。図6は、コラプス量を示すコラプス係数の算出方法を説明するための説明図である。コラプス係数(CF)は、Vdsが10Vを越えることのない条件でトランジスタを動作させた後のVds=10Vとしたときの最大電流:Imax(10V)と、Vdsを80Vに達するまで上昇させてトランジスタを動作させた後にVds=10Vとしたときの最大電流:との変化の割合を示す係数である。すなわち、CF=[{Imax(10V)−Imax(80V)}/Imax(10V)]x100である。このコラプス係数は素子表面にSiN膜がない場合(膜厚0nm)では60%以上であるが、SiN膜厚100nmでは10%以下に抑制できる。このように、素子の表面状態に敏感なGaNトランジスタでは、素子の表面にSiN膜を形成すると、SiN膜によってAlGaN表面が保護されるため、表面準位による負電荷の発生を抑制する効果があり、コラプス量を減らすことができるのである。一方、適度な表面負電荷はゲート-ドレイン間の電界集中を緩和し、ゲート耐圧を高める効果がある。このため、SiN膜でAlGaN表面を保護した場合、表面負電荷が打ち消されると、ゲート-ドレイン間の電界集中が顕著になり、ゲートリーク電流が増加する問題があった。 In such an AlGaN / GaN HJFET, there is a trade-off between the current collapse amount and the gate breakdown voltage, and its control is very difficult. In an AlGaN / GaN heterojunction, piezoelectric polarization is generated by spontaneous polarization and stress caused by lattice mismatch between the AlGaN layer and the GaN layer, and a two-dimensional electron gas is supplied to the AlGaN / GaN interface. Therefore, it becomes sensitive to the surface charge, and the AlGaN surface state greatly affects the device characteristics of the HJFET. Collapse is a phenomenon in which, when the HJFET performs a large signal operation, negative charge is accumulated on the surface due to the response of the surface trap, and the maximum drain current is suppressed. When the collapse becomes significant, the drain current during large signal operation is suppressed, and the saturation output decreases. FIG. 6 is an explanatory diagram for explaining a method of calculating a collapse coefficient indicating a collapse amount. The collapse coefficient (CF) increases the maximum current: Imax (10 V) when Vds = 10 V after operating the transistor under the condition that Vds does not exceed 10 V, and increases Vds until it reaches 80 V to increase the transistor Is a coefficient indicating the rate of change of the maximum current when Vds = 10 V after the operation. That is, CF = [{Imax (10V) −Imax (80V)} / Imax (10V)] × 100. This collapse coefficient is 60% or more when there is no SiN film on the element surface (film thickness 0 nm), but can be suppressed to 10% or less when the SiN film thickness is 100 nm. In this way, in a GaN transistor that is sensitive to the surface state of the element, when a SiN film is formed on the surface of the element, the surface of the AlGaN is protected by the SiN film, which has the effect of suppressing the generation of negative charges due to the surface level. The amount of collapse can be reduced. On the other hand, the moderate surface negative charge has the effect of relaxing the electric field concentration between the gate and the drain and increasing the gate breakdown voltage. For this reason, when the surface of AlGaN is protected with a SiN film, there is a problem that when the surface negative charge is canceled, the electric field concentration between the gate and the drain becomes remarkable and the gate leakage current increases.
ゲートリーク電流が増加する機構は現在明らかにされていないが、SiN/AlGaNの界面準位が低くゲート電極のドレイン端に電界集中が発生して起こるという考えやSiN/AlGaN表面にN空孔が発生して高濃度のn型層となるためトンネル電流が流れる等の考えがある。この課題を解決するための技術として、例えば特許文献1には、SiN保護膜中の水素含有量を15%以下すると、SiN保護膜中に水素が存在することで生じる窒化物半導体表面の状態変化と表面欠陥準位の荷電状態の変化が抑制され、ゲート漏れ電流と電流コラプスとをユーザの特性要求を満足させるレベルにまで抑制することが可能となることが開示されている。
上記したように、窒化物半導体の表面をSiN膜で被覆した電界効果トランジスタでは、電流コラプスは低減することができるもののゲート漏れ電流が増加してしまうという問題があった。一方、特許文献1に開示されたように、SiN保護膜中の水素含有量を15%以下すると、ゲート漏れ電流と電流コラプスとをユーザの特性要求を満たすレベルにまで抑制することが可能である。しかし、通常のシランガス(SiH4)、アンモニアガス(NH3)、窒素ガス(N2)を用いたプラズマCVD成長方法では、成膜したSiN膜には15%前後の水素が含有されやすく水素濃度低減にはアンモニアガス(NH3)対する窒素ガス(N2)の比率を大幅に上げる必要がある。この時、N2ガスはNH3に比べて分解しにくくSiN膜に対して十分なNが供給できずにSiN膜のNが不足して十分な絶縁性が再現性良く得られないことが問題となる。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、電流コラプスとゲートリーク電流のトレードオフを解決し高い高周波パワー特性を有する窒化物半導体トランジスタを制御性良く提供できるようにすることである。
As described above, the field effect transistor in which the surface of the nitride semiconductor is covered with the SiN film has a problem that the current leakage can be reduced but the gate leakage current increases. On the other hand, as disclosed in
An object of the present invention is to solve the above-mentioned problems of the prior art, and its purpose is to control a nitride semiconductor transistor having a high frequency power characteristic by solving a trade-off between current collapse and gate leakage current. It is to be able to provide well.
上記の目的を達成するため、本発明によれば、第1の窒化物半導体上にこれと接して該第1の窒化物半導体よりもエネルギーバンドギャップが広い第2の窒化物半導体が形成され、該第2の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第2の窒化物半導体の結晶表面上にこれと接してフッ素を含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が5atom % 以下、0.001atom % 以上であることを特徴とする電界効果トランジスタ、が提供される。 In order to achieve the above object, according to the present invention, a second nitride semiconductor having an energy band gap wider than that of the first nitride semiconductor is formed on and in contact with the first nitride semiconductor, the source electrode in contact with the nitride semiconductor of the second, is formed a drain electrode and a gate electrode, a field effect includes an insulating film containing fluorine in contact therewith on the crystal surface of the second nitride semiconductor In the transistor, a field effect transistor is provided in which the fluorine content in the fluorine-containing insulating film is 5 atom% or less and 0.001 atom% or more .
また、上記の目的を達成するため、本発明によれば、第1の窒化物半導体上にこれと接して該第1の窒化物半導体よりもエネルギーバンドギャップが広い第2の窒化物半導体が形成され、該第2の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第2の窒化物半導体の結晶表面上にこれと接してフッ素とカーボンを含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が5atom % 以下、0.001atom % 以上であることを特徴とする電界効果トランジスタ、が提供される。 In order to achieve the above object, according to the present invention, a second nitride semiconductor having an energy band gap wider than that of the first nitride semiconductor is formed on and in contact with the first nitride semiconductor. A source electrode, a drain electrode and a gate electrode are formed in contact with the second nitride semiconductor, and an insulating film containing fluorine and carbon is provided on the crystal surface of the second nitride semiconductor in contact with the second nitride semiconductor. The field effect transistor is characterized in that the fluorine content in the insulating film containing fluorine and carbon is 5 atom% or less and 0.001 atom% or more .
また、上記の目的を達成するため、本発明によれば、第1の窒化物半導体上にこれと接して該第1の窒化物半導体よりもエネルギーバンドギャップが広い第2の窒化物半導体が形成され、該第2の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第2の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第2の窒化物半導体に接する第1層がフッ素を含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が5atom % 以下、0.001atom % 以上であることを特徴とする電界効果トランジスタ、が提供される。
In order to achieve the above object, according to the present invention, a second nitride semiconductor having an energy band gap wider than that of the first nitride semiconductor is formed on and in contact with the first nitride semiconductor. A source electrode, a drain electrode, and a gate electrode are formed in contact with the second nitride semiconductor, and an insulating film having a multilayer structure is formed on a crystal surface of the second nitride semiconductor. In the field effect transistor in which the first layer in contact with the semiconductor is composed of an insulating film containing fluorine, the fluorine content in the insulating film containing fluorine is 5 atom% or less and 0.001 atom% or more. A field effect transistor is provided.
また、上記の目的を達成するため、本発明によれば、第1の窒化物半導体上にこれと接して該第1の窒化物半導体よりもエネルギーバンドギャップが広い第2の窒化物半導体が形成され、該第2の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第2の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第2の窒化物半導体に接する第1層がフッ素とカーボンを含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が5atom % 以下、0.001atom % 以上であることを特徴とする電界効果トランジスタ、が提供される。 In order to achieve the above object, according to the present invention, a second nitride semiconductor having an energy band gap wider than that of the first nitride semiconductor is formed on and in contact with the first nitride semiconductor. A source electrode, a drain electrode, and a gate electrode are formed in contact with the second nitride semiconductor, and an insulating film having a multilayer structure is formed on a crystal surface of the second nitride semiconductor . In the field effect transistor in which the first layer in contact with the semiconductor is composed of an insulating film containing fluorine and carbon, the fluorine content in the insulating film containing fluorine and carbon is 5 atom% or less and 0.001 atom% or more. field effect transistor, characterized in that there, is provided.
そして、好ましくは、前記フッ素を含有する絶縁膜でのフッ素の含有量が5atom % 以下である。また、一層好ましくは、前記フッ素を含有する絶縁膜でのフッ素の含有量が0.001atom % 以上である。 Preferably, the fluorine content in the insulating film containing fluorine is 5 atom% or less. More preferably, the fluorine content in the insulating film containing fluorine is 0.001 atom% or more.
AlGaN電子供給層の表面をSiN膜で被覆した従来例では、図1(b)のエネルギーバンド図に示すように、AlGaN電子供給層の界面電位が低下し、AlGaN層とSiN膜との界面に電荷がたまる。その結果、図6に示されるように、大きな表面リーク電流11が流れる。而して、本発明によると、SiN膜などの表面保護絶縁膜にフッ素が添加される。アイイーイーイーエレクトロンデバイスレター26巻7号435ページには、ゲート電極形成前に直下のAlGaN表面にフッ素(F)を含む反応性ガスのプラズマ処理をすることによりAlGaN層中にフッ素(F)が進入して負の電荷が形成され、ゲート電極形成後しきい値電圧が正側に移動することが報告されている。本発明の構成を用いれば、ゲート電極直下ではなく、ソース電極、ゲート電極、ドレイン電極間の絶縁膜/AlGaN電子供給層4界面に存在するイオン化したフッ素(F)およびAlGaN電子供給層4中に拡散したフッ素(F)イオンにより、従来の絶縁膜で問題となった絶縁膜/AlGaN電子供給層4界面電位の低下を防ぐことができる。すなわち、フッ素が添加されたことにより、図1(a)のエネルギーバンド図に示されるように、AlGaN電子供給層の界面電位が持ち上げられ界面電荷が解消される。このため、逆方向電圧印加時にゲート電極界面に電界が集中するのが抑えられ、逆方向リーク電流が低減できる。本発明によると、表面リーク電流が従来構成の1/100程度ないしそれ以下に低減され、高電圧動作が可能となり高周波の出力特性が格段に向上する。その一方で、本発明の電界効果トランジスタではAlGaN電子供給層の表面がSiN膜によって被覆されているので、電流コラプスを低減することができる。また、このSiN膜は、容易に再現性よく形成することができる。よって、本発明によると、電流コラプスが低くかつゲートリーク電流が低減した、高周波パワー特性の良好なトランジスタを再現性良く提供することが可能になる。
In the conventional example in which the surface of the AlGaN electron supply layer is coated with a SiN film, as shown in the energy band diagram of FIG. 1B, the interface potential of the AlGaN electron supply layer decreases, and the interface between the AlGaN layer and the SiN film is reduced. Charge accumulates. As a result, a large surface leakage current 11 flows as shown in FIG. Thus, according to the present invention, fluorine is added to the surface protective insulating film such as the SiN film. EE Electron Device Letter Vol. 26, No. 7, pp. 435 shows that fluorine (F) is contained in the AlGaN layer by plasma treatment with a reactive gas containing fluorine (F) on the AlGaN surface immediately before forming the gate electrode. It has been reported that negative charges are formed by entering, and the threshold voltage moves to the positive side after the gate electrode is formed. If the configuration of the present invention is used, the ionized fluorine (F) and the AlGaN
次に、本発明の実施の形態を図面を参照して詳細に説明する。
(第1の実施の形態)
図2は、本発明の窒化物半導体電界効果トランジスタの第1の実施の形態を示す断面図である。図2に示されるように、基板1上には、緩衝層2、GaNチャネル層3、AlGaN電子供給層4が順次成長させられている。AlGaN電子供給層4の表面にはソース電極5、ドレイン電極6およびゲート電極7が形成され、露出したAlGaN電子供給層4の表面は、フッ素を含むフッ素含有絶縁膜8により被われている。
ここで、基板としては、SiC基板、サファイア基板、シリコン基板、ZnO基板等、GaNを結晶成長させることのできる基板であれば利用可能である。また、緩衝層2としては、GaNあるいはAlNなどの格子定数がGaNに近い材料が選択される。フッ素含有絶縁膜8の絶縁物材料としては、SiNが好ましく用いられるが、Al2O3やHfO膜などの高誘電率、高エネルギーバンドギャップ材料も使用が可能である。フッ素含有絶縁膜8の望ましい膜厚は50〜200nmである。
Next, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 2 is a cross-sectional view showing a first embodiment of a nitride semiconductor field effect transistor of the present invention. As shown in FIG. 2, a
Here, as the substrate, any substrate capable of crystal growth of GaN, such as a SiC substrate, a sapphire substrate, a silicon substrate, or a ZnO substrate, can be used. For the
フッ素含有絶縁膜8内での望ましいフッ素濃度は、5atom%以下である。これ以上になると、絶縁膜の特性が劣化して絶縁膜本来の電気的絶縁性、表面形状、耐湿性を維持できなくなるからである。
一方で、絶縁膜中のフッ素濃度は表面電位を持ち上げるのに十分な値が必要であり、以下のように下限値が選定される。d1はフッ素を含む絶縁膜の厚さ、Nはフッ素濃度とするとAlGaN電子供給層4の表面に発生する分極電荷は1x1013cm−2程度であり、この値を表面状態によって変化させるのであるから、絶縁膜の厚さd1とフッ素濃度Nの積d1xNが1x1013cm−2以上であることが必要となる。例えば絶縁膜の厚さが100nmであるとすると、必要なフッ素濃度は1x1018cm−3以上となる。ここで、絶縁膜母材の原子密度が1x1023cm−3であると見積もると、上記1x1018cm−3以上は、0.001atom%以上に相当することになる。
フッ素含有絶縁膜8には、フッ素に加えカーボン(C)を添加されていてもよい。フッ素含有絶縁膜8内での望ましいC濃度は、5atom%以下である。これ以上添加しても特に特性の改善は望めず、かえって、絶縁膜の特性が劣化して絶縁膜本来の電気的絶縁性、表面形状、耐湿性を維持できなくなるからである。
A desirable fluorine concentration in the fluorine-containing
On the other hand, the fluorine concentration in the insulating film needs to have a value sufficient to raise the surface potential, and the lower limit is selected as follows. Since d1 is the thickness of the insulating film containing fluorine, and N is the fluorine concentration, the polarization charge generated on the surface of the AlGaN
Carbon (C) may be added to the fluorine-containing
(第2の実施の形態)
図3は、本発明の窒化物半導体電界効果トランジスタの第2の実施の形態を示す断面図である。図3に示されるように、基板1上には、緩衝層2、GaNチャネル層3、AlGaN電子供給層4が順次成長させられている。AlGaN電子供給層4の表面にはソース電極5、ドレイン電極6およびゲート電極7が形成され、露出したAlGaN電子供給層4は、フッ素を含むフッ素含有絶縁膜8とその上を覆う上層絶縁膜9とからなる多層絶縁膜により被われている。
ここで、トランジスタ表面を覆う保護絶縁膜以外の構成は、図2に示される第1の実施の形態の場合と同様であるので、多層絶縁膜についてのみ説明することにする。フッ素含有絶縁膜8の絶縁物材料としては、SiNが好ましく用いられるが、Al2O3やHfO膜などの高誘電率、高エネルギーバンドギャップ材料も使用が可能である。フッ素含有絶縁膜8の望ましい膜厚は50〜150nmである。フッ素含有絶縁膜8内での望ましいフッ素濃度は、第1の実施の形態の場合と同様に、0.001atom%以上、5atom%以下である。フッ素含有絶縁膜8には、5atom%以下の濃度でカーボンが添加されていてもよい。
上層絶縁膜9は、フッ素が添加されていない絶縁膜で構成され、好ましくはSiN、SiON、SiO2、Al2O3、HfOなどにより形成される。その望ましい膜厚は、30〜150nmである。例えば、寄生容量を低く抑えたい用途の場合、誘電率の低いSiO2を用いて、SiN-F/SiO2構造の多層膜を用い、また、耐湿性を高めたいのであれば、SiN-F/SiN構造の多層膜を用いるなど、用途に応じて適宜の材料を選定すればよい。また、上記の絶縁材料を組み合わせ使用して、上層絶縁膜9自体を2層以上の多層膜として、様々な要求に応えられるようにしてもよい。例えば、SiN-F/SiO2/SiN、SiN-F/Al2O3/SiN、SiN-F/HfO/SiNなどにより表面保護膜を構成してもよい。
(Second Embodiment)
FIG. 3 is a cross-sectional view showing a second embodiment of the nitride semiconductor field effect transistor of the present invention. As shown in FIG. 3, a
Here, since the configuration other than the protective insulating film covering the transistor surface is the same as that of the first embodiment shown in FIG. 2, only the multilayer insulating film will be described. SiN is preferably used as the insulator material of the fluorine-containing
The upper insulating film 9 is composed of an insulating film to which fluorine is not added, and is preferably formed of SiN, SiON, SiO 2 , Al 2 O 3 , HfO, or the like. The desirable film thickness is 30 to 150 nm. For example, in a case where the parasitic capacitance is to be kept low, SiO 2 having a low dielectric constant is used, a multilayer film having a SiN—F / SiO 2 structure is used, and if it is desired to increase moisture resistance, SiN—F / An appropriate material may be selected depending on the application, such as using a multilayer film having a SiN structure. Further, by using a combination of the above insulating materials, the upper insulating film 9 itself may be a multilayer film of two or more layers so as to meet various requirements. For example, the surface protective film may be made of SiN—F / SiO 2 / SiN, SiN—F / Al 2 O 3 / SiN, SiN—F / HfO / SiN, or the like.
次に、具体的な実施例について説明する。実施例1のデバイス構造は、図2に示される第1の実施の形態のものである。基板1として高抵抗SiC基板を用い、緩衝層2として、AlNバッファ層を4nm、GaNチャネル層3としてGaN層を2000nm、AlGaN電子供給層4としてAl組成比0.25のAlGaNを厚さ30nmに、それぞれ有機金属気相成長法により、結晶成長させた。ソース電極5、ドレイン電極6としてここではTi、Alを蒸着し、リフトオフ工程を用いてパターン形成した後窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μmのゲート電極7を、Niを20nm、Auを200nmを蒸着し、リフトオフして形成した。
その後、フッ素含有絶縁膜8としてSiN-Fをここでは100nmの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N2希釈2%のSiH4ガス 200SCCM、100%SiF4ガスは0.1から5SCCMの範囲、100%NH3ガス 50SCCM、N2ガス 500SCCMを流して基板温度300℃、PRパワー200Wで形成した。
Next, specific examples will be described. The device structure of Example 1 is that of the first embodiment shown in FIG. The
After that, SiN-F is used as the fluorine-containing
本発明の効果を比較するために、その後フッ素を含まない絶縁膜としてSiN膜10を、並行平板電極を有するプラズマCVD装置を用いて、N2希釈2%のSiH4ガス 200SCCM、100%NH3ガス 50SCCM、N2ガス 500SCCMを流して基板温度300℃、RFパワー200Wで、100nmの膜厚に形成し、図6のデバイス構造のトランジスタを形成した。また、比較のために表面保護膜を形成しない試料も従来例として用意した。
図4に、フッ素(F)を含むSiN膜をSiF4のガス流量0.2SCCMで成膜した本実施例のトランジスタと従来構造のトランジスタとのゲートリーク電流特性評価結果を示す。本実施例トランジスタのSiN膜中のF濃度は、分析の結果1x1019cm−3であった。従来技術のFを含まないSiNを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本発明の実施例では、リーク電流が大幅に低減されるため(概略2桁)、良好な高周波の出力特性が得られた。
上記実施例ではにフッ素(F)を含むSiN膜をSiF4のガス流量0.2SCCMで成膜したが、成膜時のSiF4ガス流量を4SCCMとした試料ではSiN中のF濃度が8%となりそのときのSiNは表面形状が粗く、電気的抵抗も十分高く無くゲートリーク電流増加した。
To compare the effects of the present invention, then the
FIG. 4 shows the evaluation results of gate leakage current characteristics of the transistor of this example in which a SiN film containing fluorine (F) was formed at a gas flow rate of 0.2 SCCM of SiF 4 and a conventional transistor. As a result of analysis, the F concentration in the SiN film of the transistor of this example was 1 × 10 19 cm −3 . A conventional transistor having SiN not containing F has a large gate leakage current, and a good high-frequency output characteristic cannot be obtained. On the other hand, in the example of the present invention, since the leakage current is greatly reduced (approximately two digits), good high-frequency output characteristics were obtained.
Although a SiN film containing fluorine (F) The above embodiments was formed at a gas flow rate 0.2SCCM of SiF 4, the F concentration in the SiN is a SiF 4 gas flow rate at the deposition sample was 4
実施例2のデバイス構造を図2に示す。基板1として高抵抗SiC基板を用い、緩衝層2としてAlNバッファ層を4nm、GaNチャネル層3としてGaN層を2000nm、AlGaN電子供給層4としてAl組成比0.25のAlGaN層を30nmの厚さに、それぞれ有機金属気相成長法により形成した。ソース電極5、ドレイン電極6としてここではTi、Al金属を蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μmのゲート電極7を、Niを20nm、Auを200nmの膜厚にそれぞれ蒸着し、リフトオフして形成した。その後フッ素含有絶縁膜8としてSiN -C−Fを例えば並行平板電極を有するプラズマCVD法を用いてN2希釈2%のSiH4ガス 200SCCM、100%CF4ガスは、0.1から5SCCMの範囲、100%NH3ガス 50SCCM、N2ガス 500SCCMを流して基板温度300℃、PRパワー200Wで形成した。
The device structure of Example 2 is shown in FIG. A high resistance SiC substrate is used as the
本発明の効果を比較するため、フッ素を含まないSiN膜10としてSiNを、並行平板電極を有するプラズマCVD装置を用いて、N2希釈2%のSiH4ガス 200SCCM、100%NH3ガス 50SCCM、N2ガス 500SCCMを流して基板温度300℃、RFパワー200Wで膜厚100nmに形成し、図6に示されるデバイス構造のトランジスタを形成した。また、比較のために、表面保護膜を形成しない試料も従来例として用意した。
図5に、本実施例のトランジスタと従来構造のトランジスタのゲートリーク電流特性評価結果を示す。本実施例トランジスタのSiN -C−F膜中のF濃度、C濃度は分析の結果それぞれ1x1019cm−3、5x1018cm−3であった。SiN膜中にFだけでなく、電子を捕らえる準位を形成する不純物Cを含み、捕らえられた電子の負の電荷によりSiN/AlGaN界面が持ち上げられるため更にゲートリーク電流が低減できた。従来技術のFを含まないSiNを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方本発明の実施例では、リーク電流が1/100以下に低減されるため、良好な高周波の出力特性が得られた。
To compare the effects of the present invention, the SiN as
FIG. 5 shows the evaluation results of the gate leakage current characteristics of the transistor of this example and the conventional transistor. As a result of analysis, the F concentration and the C concentration in the SiN—C—F film of the transistor of this example were 1 × 10 19 cm −3 and 5 × 10 18 cm −3 , respectively. In addition to F, the SiN film contains impurities C that form a level for capturing electrons, and the SiN / AlGaN interface is lifted by the negative charge of the captured electrons, thereby further reducing the gate leakage current. A conventional transistor having SiN not containing F has a large gate leakage current, and a good high-frequency output characteristic cannot be obtained. On the other hand, in the example of the present invention, since the leakage current was reduced to 1/100 or less, good high frequency output characteristics were obtained.
実施例3のデバイス構造を図3に示す。基板1として高抵抗SiC基板を用い、緩衝層2としてAlNバッファ層を4nm、GaNチャネル層3としてGaN層を2000nm、AlGaN電子供給層4としてAl組成比0.25のAlGaN層を、30nmの厚さにそれぞれ有機金属気相成長法により形成した。ソース電極5、ドレイン電極6としてここではTi、Alを蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μmのゲート電極7を例えばNiを20nm、Auを200nmの膜厚に蒸着し、リフトオフして形成した。その後、フッ素含有絶縁膜8としてSiN -Fを、50nmの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N2希釈2%のSiH4ガス 200SCCM、100%SiF4ガス 0.2SCCM、100%NH3ガス 50SCCM、N2ガス500SCCMを流して基板温度300℃、RFパワー200Wで形成し、一度放電を停止してSiF4ガスの流量のみを0SCCMとし他の条件を変えることなく再び成膜を開始して上層絶縁膜9としてSiN膜を50nmの膜厚に形成した。
The device structure of Example 3 is shown in FIG. A high resistance SiC substrate is used as the
本発明の効果を比較するため、その後フッ素を含まない絶縁膜としてSiN膜10を100nmの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N2希釈2%のSiH4ガス 200SCCM、100%NH3ガス 50SCCM、N2ガス 500SCCMを流して基板温度300℃、PRパワー200Wで形成し、図6に示されるデバイス構造のトランジスタを形成した。
フッ素(F)を含むSiN膜をSiF4のガス流量0.2SCCMで成膜した本発明のトランジスタと従来構造のトランジスタのゲートリーク電流特性を評価した。SiN−F膜中のF濃度は分析の結果1x1019cm−3であった。図4と同様に従来技術のFを含まないSiNを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本実施例では、リーク電流が大幅に低減されるため、良好な高周波の出力特性が得られた。また表面のSiN膜は従来成長条件の中から長期信頼性に優れた条件にて成膜も可能となる利点を有している。
To compare the effects of the present invention, then the
The gate leakage current characteristics of the transistor of the present invention in which a SiN film containing fluorine (F) was formed at a gas flow rate of 0.2 SCCM of SiF 4 and a transistor having a conventional structure were evaluated. As a result of analysis, the F concentration in the SiN-F film was 1 × 10 19 cm −3 . As in FIG. 4, the conventional transistor having SiN not containing F has a large gate leakage current, and good high-frequency output characteristics cannot be obtained. On the other hand, in this example, since the leakage current was greatly reduced, good high frequency output characteristics were obtained. In addition, the SiN film on the surface has an advantage that it can be formed under conditions with excellent long-term reliability among conventional growth conditions.
実施例4のデバイス構造を図2に示す。基板1として高抵抗SiC基板を用い、緩衝層2としてAlNバッファ層を4nm、GaNチャネル層3としてGaN層を2000nm、AlGaN電子供給層4としてAl組成比0.25のAlGaN層を30nmの厚さに、それぞれ有機金属気相成長法により形成した。ソース電極5、ドレイン電極6としてここではTi、Alを蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μmのゲート電極7を、Niを20nm、Auを200nmの膜厚に蒸着し、リフトオフして形成した。その後フッ素含有絶縁膜8としてAl2O3-Fをここでは100nmの厚さに、Al2O3をターゲットとしてECR(Electron Cyclotron Resonance)スパッタ法を用いて、Arガス 20SCCM、CF4ガス 0.2SCCM、基板温度200℃、ECRパワー200Wで形成した。
The device structure of Example 4 is shown in FIG. A high resistance SiC substrate is used as the
本発明の効果を比較するため、実施例4と同一構造のトランジスタ上にフッ素を含まない絶縁膜としてAl2O3膜を100nmの厚さに、Al2O3をターゲットとしてECRスパッタ法を用いてArガス 20SCCM、基板温度200℃、ECRパワー200Wで形成した試料を用意した。
フッ素(F)を含むAl2O3膜を成膜した本実施例のトランジスタと従来構造のトランジスタのゲートリーク電流特性評価を行なった。膜中のF濃度は分析の結果4x1018cm−3であった。図4と同様に従来技術のFを含まないAl2O3を有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本発明の実施例では、リーク電流が大幅に低減されるため、良好な高周波の出力特性が得られた。またAl2O3の代わりにECRスパッタ法により成膜したHfO膜でも同様のF添加効果があった。また、Al2O3膜やHfO膜にフッ素に加えカーボンを添加しても同様の効果があった。
In order to compare the effects of the present invention, an ECR sputtering method was used on a transistor having the same structure as in Example 4 with an Al 2 O 3 film having a thickness of 100 nm as an insulating film not containing fluorine and with Al 2 O 3 as a target. A sample formed with
The gate leakage current characteristics of the transistor of this example in which an Al 2 O 3 film containing fluorine (F) was formed and a conventional transistor were evaluated. As a result of analysis, the F concentration in the film was 4 × 10 18 cm −3 . As in FIG. 4, the conventional transistor having Al 2 O 3 not containing F has a large gate leakage current, and good high-frequency output characteristics cannot be obtained. On the other hand, in the embodiment of the present invention, since the leakage current is greatly reduced, good high frequency output characteristics were obtained. Further, a similar effect of adding F was also obtained in an HfO film formed by ECR sputtering instead of Al 2 O 3 . Further, the same effect was obtained when carbon was added to the Al 2 O 3 film or HfO film in addition to fluorine.
1 基板
2 緩衝層
3 GaNチャネル層
4 AlGaN電子供給層
5 ソース電極
6 ドレイン電極
7 ゲート電極
8 フッ素含有絶縁膜
9 上層絶縁膜
10 SiN膜
11 表面リーク電流
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053889A JP5347228B2 (en) | 2007-03-05 | 2007-03-05 | Field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007053889A JP5347228B2 (en) | 2007-03-05 | 2007-03-05 | Field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218696A JP2008218696A (en) | 2008-09-18 |
JP5347228B2 true JP5347228B2 (en) | 2013-11-20 |
Family
ID=39838387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007053889A Expired - Fee Related JP5347228B2 (en) | 2007-03-05 | 2007-03-05 | Field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5347228B2 (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098076A (en) * | 2008-10-15 | 2010-04-30 | Sumitomo Electric Device Innovations Inc | Method for manufacturing semiconductor device |
JP2010098141A (en) * | 2008-10-16 | 2010-04-30 | Sumitomo Electric Device Innovations Inc | Method of manufacturing semiconductor device |
JP5483168B2 (en) * | 2009-07-24 | 2014-05-07 | 日本電信電話株式会社 | Diamond thin film and diamond field effect transistor |
US8344420B1 (en) * | 2009-07-24 | 2013-01-01 | Triquint Semiconductor, Inc. | Enhancement-mode gallium nitride high electron mobility transistor |
CN102834930A (en) * | 2010-03-30 | 2012-12-19 | 应用材料公司 | Method of forming a negatively charged passivation layer over a diffused p-type region |
JP5649112B2 (en) * | 2010-07-30 | 2015-01-07 | パナソニック株式会社 | Field effect transistor |
JP5724347B2 (en) * | 2010-12-10 | 2015-05-27 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
JP5990976B2 (en) | 2012-03-29 | 2016-09-14 | 富士通株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP2014011329A (en) * | 2012-06-29 | 2014-01-20 | Advanced Power Device Research Association | Semiconductor device and method of manufacturing the same |
JP6145895B2 (en) * | 2012-08-03 | 2017-06-14 | パナソニックIpマネジメント株式会社 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
JP6178065B2 (en) * | 2012-10-09 | 2017-08-09 | 株式会社東芝 | Semiconductor device |
JP6241100B2 (en) * | 2013-07-17 | 2017-12-06 | 豊田合成株式会社 | MOSFET |
JP6341077B2 (en) | 2014-12-09 | 2018-06-13 | 豊田合成株式会社 | Manufacturing method of semiconductor device |
JP6478752B2 (en) * | 2015-03-24 | 2019-03-06 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
JP2017092083A (en) | 2015-11-02 | 2017-05-25 | 富士通株式会社 | Compound semiconductor device and method of manufacturing the same |
JP6762977B2 (en) | 2018-03-06 | 2020-09-30 | 株式会社東芝 | Semiconductor devices, semiconductor device manufacturing methods, power supply circuits, and computers |
CN114930509A (en) * | 2020-01-10 | 2022-08-19 | 三菱电机株式会社 | Semiconductor device and method for manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8183595B2 (en) * | 2005-07-29 | 2012-05-22 | International Rectifier Corporation | Normally off III-nitride semiconductor device having a programmable gate |
US7419892B2 (en) * | 2005-12-13 | 2008-09-02 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers and methods of forming the same |
-
2007
- 2007-03-05 JP JP2007053889A patent/JP5347228B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008218696A (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5347228B2 (en) | Field effect transistor | |
CN100470834C (en) | Field effect transistor | |
JP5940481B2 (en) | Semiconductor device | |
JP5634681B2 (en) | Semiconductor element | |
WO2009113612A1 (en) | Semiconductor device | |
US20140335666A1 (en) | Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics | |
JP5087240B2 (en) | Manufacturing method of nitride semiconductor device | |
JP6194516B2 (en) | MIS type semiconductor device | |
TW201533900A (en) | A semiconductor device and a method for manufacturing a semiconductor device | |
WO2012066701A1 (en) | Nitride semiconductor device | |
JP6591169B2 (en) | Semiconductor device and manufacturing method thereof | |
TW201103077A (en) | Dopant diffusion modulation in GaN buffer layers | |
JP2011238931A (en) | Enhancement mode field effect device and method of manufacturing the same | |
US20150021671A1 (en) | Field-effect transistor and method of manufacturing thereof | |
JP2008078526A (en) | Nitride semiconductor device and its manufacturing method | |
JP5685020B2 (en) | Manufacturing method of semiconductor device | |
JP2003258258A (en) | Semiconductor device and its manufacturing method | |
JP5717677B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2014045174A (en) | Nitride semiconductor device | |
JP2018093076A (en) | Method for manufacturing semiconductor device | |
JP4869563B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4038814B2 (en) | Semiconductor device and field effect transistor | |
JP7367440B2 (en) | High electron mobility transistor manufacturing method and high electron mobility transistor | |
JP5605353B2 (en) | MIS type semiconductor device and manufacturing method thereof | |
JP2012049170A (en) | Nitride semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130805 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |