JP4740257B2 - バンドパスフィルタ - Google Patents

Description

本発明はバンドパスフィルタに関する。

マイクロストリップ伝送線を使用して構築される大部分のマイクロ波フィルタは、第２、第３、第４高調波信号を抑圧しない傾向を有している。

伝統的に、この問題を解決するための方法では、バンドパスフィルタの２つの端部にローパスフィルタを付加している。物理的には、これはフィルタの構造を大きくする。電気的には、ローパスフィルタの使用は信号損失を増加し、ほとんどの部分で高調波の抑圧は満足できるような良好なものではない。

エッジが結合されているフィルタは、一連の交互のＴ型導体部分を具備する位相速度補償伝送線部分を備えている。

この説明の特徴及び利点は、添付図面を伴って以下の詳細な説明を読むことにより、当業者により容易に認識されるであろう。
以下の詳細な説明及び幾つかの図面では、類似の素子は類似の参照符合で識別されている。

マイクロストリップまたはストリップラインのような平坦な伝送線媒体で製造されたエッジが結合されているフィルタでは、エネルギはエッジが結合されている共振器素子または導体条帯を通ってフィルタを通過して伝播される。偶数及び奇数モードの位相速度の不整合のために、フィルタ応答特性に高調波が現れる。マイクロストリップの結合されたラインでは、奇数モードは偶数モードよりも速く伝播する。さらに、奇数モードはマイクロストリップの結合されたラインまたは導体条帯の外部エッジに沿って伝播する傾向があり、偶数モードは中心近くを伝播する傾向がある。例示的な実施形態では、フィルタの高調波を抑圧するために、偶数モードと奇数モードの電気的長さを等しくする手段が設けられている。

図１に示されている例示的な実施形態では、マイクロストリップフィルタ20は位相速度補償伝送線部分30により接続されている空間的に分離された入力／出力（Ｉ／Ｏ）ポート22および24を具備している。伝送線部分30はこの例示的な実施形態では、エッジが結合されている共振器素子32−40を具備している。ポート22、24はこの実施形態ではフィルタ軸26に沿って位置されている。伝送線部分30はフィルタ軸26に関してスタガーの（ずらされた）オフセット方法で配置されている一連の交互の導体部分またはライン32−40を備えている。導体部分はＲＦ動作周波数帯域でエッジ結合されている。導体部分の空間的分離はＤＣ隔離を提供している。ライン32−40は隣接する導体ラインの対応する結合されたライン部分に近接する結合されたライン部を含んでいる。例えばライン32はライン34のラインセグメント34Cとオーバーラップするラインセグメント32Cを含んでいる。これらのオーバーラップするラインセグメントは例示的な実施形態では、動作周波数において長さが約４分の１波長である。

各導体部分はそれぞれＴ型の部分32A−40Aを含んでいる。これらのＴ型の部分はこの例示的な実施形態では、フィルタ軸に平行な方向の、平行な足部と、平行な足部に垂直に交差し、それを二等分するような方向の垂直スタブとを有している。例えばＴ型の部分32Aは（導体部分32の一部を構成する）平行な足部と、垂直スタブ32Bとを有する。垂直スタブ32B−40Bの方向はスタブの長さのように交番する。フィルタの応答特性は（図４に示されているように）その中心周波数を中心にして対称であり、４分の１波長の結合されたラインの長さにしたがって、垂直スタブの長さは最適にされることができ、それにより異なるスタブ長さを生じることができる。奇数モードは結合されたラインまたは導体条帯の外部エッジに沿って伝播する傾向があり、偶数のモードは中心近くを伝播する傾向があるので、Ｔ型の部分は偶数モードではなく奇数モードにより伝播されるように伝送線の長さを付加する。結果として、伝送線30に沿って伝播する奇数及び偶数モードのコンポーネントは同位相で出力ポートに到着する。

図１および２の例示的なフィルタの実施形態はマイクロストリップで構成されることができる。このフィルタは実質上平面の誘電体基板23、例えば基板の高さｈを有するアルミナまたはデュロイド（ｄｕｒｏｉｄ）のような基板を有している。導電性の接地平面層25は誘電体基板の１表面上、ここでは基板23の下部表面に形成されている。導電性のマイクロストリップ導体トレースパターンは反対側の基板表面上、この例では上部表面に形成されている。導体トレースのパターンは導体部分32−40とＩ／Ｏポート22、24を形成している。例示的な実施形態では、導体トレースパターンをフォトリソグラフ技術を使用して製造することができる。

偶数モードと奇数モードの位相速度の不一致は奇数モードの伝播パスを延長することにより補償されることができる。例示的なフィルタ構造では、フィルタの交互のＴ型部分が補償を行う。マイクロストリップの結合されたラインでは、奇数モードは速くて、ラインのエッジを伝播する傾向があり、他方で偶数モードは遅くて、結合されたラインの中心に沿って伝播する。図１に示されている例示的なフィルタアーキテクチャは、スタブを周期的に導入し、フィルタの４分の１波長の結合されたライン部分の電気的長さを調節することによって、フィルタ構造の偶数及び奇数モードの位相速度の不一致を補償する。例示的な実施形態では、大部分の位相補償はＴ型部分により行われる。幾つかの位相補償は結合されたラインの長さを公称上の４分の１波長から変化することによって、例えば最適化によって行われることができる。

図４のＡ乃至Ｃは、マイクロストリップ伝送線の実施形態の設計パラメータにおける変化が、エッジが結合されているフィルタで伝播する偶数及び奇数モードの位相速度にどのように影響するかを示している。図４のＡは誘電体基板23の１表面上にマイクロストリップ導体として形成されているエッジ結合されている導体条帯Ｃ１およびＣ２の概略線図である。導体条帯Ｃ１およびＣ２は平行に配置され、距離ｓだけ間隔を隔てられている。端面図、即ち図４のＢに示されているように、基板23は高さｈを有する。図４のＣは比率ｓ／ｈおよび異なる比率ｗ／ｈの関数としての偶数モード（ｖｅ）と奇数モード（ｖｏ）についての計算された位相速度を示すグラフである。

例示的なシミュレーションの実施形態では、フィルタ20は図３に示されているように、非常に良好な帯域外阻止特性を有して第２及び第３高調波を減衰する。図３は、約２．５ＧＨｚの公称帯域幅を有する、１０ＧＨｚを中心とする通過帯域にわたる例示的なフィルタ構造についての周波数の関数としての減衰のグラフを示している。図３は周波数の関数として反射損失（Ｓ（１，１））と挿入損失（Ｓ（２，１））の例示的なシミュレーションプロットを示している。性能が図３に示されている例示的なシミュレーションの実施形態はＡｇｉｌｅｎｔ＝ｓのＡＤＳ線形シミュレータツールを使用して行われた。マイクロストリップフィルタのこの例示的な実施形態はさらに、非常に高い帯域外の阻止特性を有する非常に低い損失フィルタを示している。この例示的なフィルタの実施形態はフィルタの帯域幅の８０％以上に対して良好な線形位相を示している。挿入損失特性中の高調波は抑制されている。

フィルタの１実施形態は非常にコンパクトであり、多数のフィルタを使用する大部分のマイクロ波集積回路の寸法及び重量を著しく減少する。

このフィルタアーキテクチャはマイクロストリップ以外の伝送線タイプ、例えばストリップラインまたは同一平面導波体で構成されることができる。

別の例示的な実施形態が図５に示されており、これはヘアピンフィルタ100のレイアウトを示している。ヘアピン構造はＩ／Ｏポート102、104と、位相速度補償伝送線部分110とを具備している。伝送線部分110は蛇行型の、または一連のＵ型の屈曲部を有する形態で配置されている。Ｕ型の一連の屈曲部はそれぞれエッジ結合された共振器およびＵ型に屈曲されて配置されたＴ型部分を有している。例えば導体部分112と114は動作周波数における電気的長さが約４分の１波長であり、それらの間に間隔を有して平行に配置されている。類似の導体部分118と120はエッジが結合されている。Ｔ型の部分116は導体部分114と118の端部を接続し、位相速度の位相補償を行っている。４分の１波長部分の長さはまた位相速度の補償を行うように調節されることができる。フィルタ100は例えば、マイクロストリップまたはストリップラインで構成されることができる。例示的な通過帯域は１．８５ＧＨｚを中心とする２００ＭＨｚである。

前述の説明は本発明の特定の実施形態の説明及び例示であったが、それに対する種々の変形及び変更が特許請求の範囲により規定されている本発明の技術的範囲を逸脱せずに当業者によって行われることができる。

バンドパスフィルタの例示的な実施形態のレイアウト図。 図１の線２−２に沿って取った図１のフィルタの断面図。 応答特性が第２および第３高調波の減衰を示している例示的なフィルタ構造に対する周波数の関数としての減衰のグラフ。 オーバーラップされてエッジが結合されている導体条帯を示すフィルタのレイアウトの拡大部分の平面図と、この平面図のバンドパスフィルタの端面図と、フィルタパラメータの関数として偶数及び奇数モードの伝播の速度を示すグラフ。 バンドパスフィルタの別の実施形態のレイアウト図。

Claims (8)

1. 第１の入力／出力（Ｉ／Ｏ）ポートと、
   第２のＩ／Ｏポートと、
   前記第１のＩ／Ｏポートと第２のＩ／Ｏポートとの間に結合された位相速度補償伝送線部分とを具備し、
   前記位相速度補償伝送線部分は平坦な伝送線媒体で形成されている複数の平行結合された導体部分で構成され、
   前記複数の平行結合された導体部分は、信号が前記位相速度補償伝送線部分のギャップを介して交互に前記複数の導体を通って伝送されて結合されるように構成され、
   前記位相速度補償伝送線部分は位相速度補償のために複数のＴ型に成形された導体部分を有し、前記Ｔ型に成形された導体部分は、平行な足部と開回路垂直スタブとで構成され、
   前記Ｔ型に成形された導体部分の前記各平行な足部は、直線状のフィルタ軸に沿って２つの平行な平面上に間隔を隔てて交互に配置され、
   前記Ｔ型に成形された導体部分の前記各垂直スタブは、平行な足部が存在する平面から他方の平面に存在する平行な足部の間の位置で、他方の平面に存在する平行な足部の方向に垂直に突出し、垂直スタブの長さは交互に変わるように配置され、
   前記垂直スタブは、エネルギー伝播の偶数モードによってではなく、エネルギー伝播の奇数もモードによって伝わる伝送線の長さを提供するように垂直スタブの高さが設定され、
   前記位相速度補償伝送線部分は、フィルタ応答の少なくとも第２と第３の高調波を抑圧するために、偶数モードのエネルギー伝播とは異なる速度で奇数モードのエネルギー伝播に対する位相補償を提供する、ＲＦバンドパスフィルタ回路。
2. 前記Ｔ型に成形された導体部分の垂直スタブは前記平行な足部を二分している請求項１記載のＲＦバンドパスフィルタ回路。
3. 位相速度補償伝送線部分はマイクロストリップ伝送線部分である請求項１記載のＲＦバンドパスフィルタ回路。
4. 位相速度補償伝送線部分はストリップライン部分である請求項１記載のＲＦバンドパスフィルタ回路。
5. 位相速度補償伝送線部分は、
   第１及び第２の対向する平坦な表面を有する誘電体基板と、
   前記誘電体基板の第１の表面上に形成されている接地平面と、
   エッジ結合を行うために交互の導体の端部間にギャップを有し、直線状のフィルタ軸を中心としてスタガー配置で、誘電体基板の第２の表面上に形成されている平行に結合された導体とを具備している請求項１記載のＲＦバンドパスフィルタ回路。
6. 前記位相速度補償伝送線部分は、偶数モードの伝播速度よりも大きい奇数モードの伝播速度に対して補償を行う請求項１記載のＲＦバンドパスフィルタ回路。
7. フィルタの応答の高調波は前記位相速度補償伝送線部分により抑制される請求項６記載のＲＦバンドパスフィルタ回路。
8. 前記フィルタは前記第１及び第２のＩ／Ｏポートにおいてローパスフィルタを有していない請求項１記載のＲＦバンドパスフィルタ回路。

Images