JP4739436B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP4739436B2 JP4739436B2 JP2009065569A JP2009065569A JP4739436B2 JP 4739436 B2 JP4739436 B2 JP 4739436B2 JP 2009065569 A JP2009065569 A JP 2009065569A JP 2009065569 A JP2009065569 A JP 2009065569A JP 4739436 B2 JP4739436 B2 JP 4739436B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- random number
- game
- value
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
- Display Devices Of Pinball Game Machines (AREA)
Description
本発明は、遊技機に関し、特に、所定の始動条件の成立により乱数を抽出し、この抽出された乱数に基づいて変動表示ゲーム等の補助遊技が実行されるとともに、実行された補助遊技の結果が特別な結果となる場合に遊技者に特典を付与可能な特別遊技を開始する遊技機に関する。 The present invention relates to a gaming machine, and in particular, a random number is extracted when a predetermined start condition is established, and an auxiliary game such as a variable display game is executed based on the extracted random number, and a result of the executed auxiliary game The present invention relates to a gaming machine that starts a special game capable of giving a privilege to a player when a special result is obtained.
従来、ハードウエア乱数を発生する手段が正常に動作しているか否かを、抽出した乱数値に基づいて判別して、当該手段が異常動作をしている場合には適切な制御処理を実行する遊技機がある(例えば、特許文献1参照)。具体的には、発振器からの所定周波数のクロック信号をカウンタICへ入力する。カウンタICは、このクロック信号に基づいて遊技制御用のCPUにおける遊技に関わる制御に用いられる乱数値をカウントする。CPUは、始動口スイッチからの検出信号を入力すると、カウンタICから抽出した乱数値をRAMに格納して、今回格納された乱数値が前回格納された乱数値と一致しているか否かを判定する。そして、乱数値が一致していることを所定回連続して判定すると、CPUがエラー処理を実行する。 Conventionally, whether or not a means for generating a hardware random number is operating normally is determined based on the extracted random number value, and if the means is operating abnormally, an appropriate control process is executed. There is a gaming machine (for example, see Patent Document 1). Specifically, a clock signal having a predetermined frequency from the oscillator is input to the counter IC. Based on this clock signal, the counter IC counts a random number value used for control related to the game in the game control CPU. When the CPU inputs the detection signal from the start port switch, it stores the random number value extracted from the counter IC in the RAM, and determines whether or not the currently stored random number value matches the previously stored random number value. To do. Then, when it is determined continuously that the random number values coincide with each other for a predetermined number of times, the CPU executes error processing.
ハードウエア乱数を用いた遊技機は、製造時の不良や意図的な不正行為等、様々な原因によってカウンタICからCPUへ至る信号線の断線が発生する。カウンタICからCPUへ至る信号線が断線すると、CPUはカウンタICから乱数値を正しく取得できなくなり、その結果、大当り発生の確率も正規なものではなくなってしまう。しかし、信号線が断線しても遊技機の動作は極端には変化しないため、異常が発覚しにくく、長期間にわたって異常なまま放置されるおそれがある。 In game machines using hardware random numbers, signal lines from the counter IC to the CPU are disconnected due to various causes such as defects during manufacture and intentional fraud. If the signal line from the counter IC to the CPU is disconnected, the CPU cannot correctly acquire the random number value from the counter IC, and as a result, the probability of the jackpot occurrence is not normal. However, even if the signal line is disconnected, the operation of the gaming machine does not change drastically, so it is difficult for the abnormality to be detected, and there is a possibility that it will be left abnormal for a long time.
特許文献1に記載の技術では、今回格納された乱数値と前回格納された乱数値とを比較するだけなので、上記のようなカウンタICからCPUへ至る信号線の断線を検出することができない。また、特許文献1に記載されているように、カウンタICのカウンタの出力を監視回路で監視したとしても、カウンタよりもCPU側に接続されているラッチと入力ポートとの間の断線を監視回路で検出することはできない。
In the technique described in
そこで、本発明は、データバスを介して乱数値を監視することで、カウンタICからCPUへ至る信号線の異常を的確に検出して、大当り発生の確率を保証する遊技機を提供することを目的とする。 Therefore, the present invention provides a gaming machine that monitors a random number value via a data bus to accurately detect an abnormality in a signal line from a counter IC to a CPU and guarantees the probability of occurrence of a big hit. Objective.
本発明は、識別情報を可変表示可能な可変表示手段を備え、予め定められている実行条件が成立した後、可変表示の開始条件の成立に基づいて前記識別情報の可変表示を開始し、前記識別情報の可変表示の表示結果が特定表示結果となったときに遊技者にとって有利な特定遊技状態に移行しうる遊技機において、カウンタ値を生成するカウンタ値生成手段と、遊技の進行を制御する遊技制御用CPUと、を含む遊技制御装置と、前記遊技制御装置に電力を供給する電力供給手段と、所定の周期のクロック信号を出力するクロック信号出力手段と、を備え、前記カウンタ値生成手段は、前記クロック信号出力手段から出力されるクロック信号に基づいて、カウンタを更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従ってカウンタを更新するカウンタ更新手段と、前記カウンタ更新手段によって更新されたカウンタ値を記憶するカウンタ記憶手段と、を含み、前記遊技制御装置は、前記電力供給手段による電力の供給開始後、定期的に実行する割込処理の開始前に、前記カウンタ値生成手段に初期値の設定を行うカウンタ初期設定手段と、前記カウンタ初期設定手段によって前記カウンタ生成手段の初期設定を行った後に、所定時間毎にタイマ割込を実行する割込処理実行手段と、前記割込処理実行手段によるタイマ割込処理において、前記予め定められている実行条件が成立したか否かを判定する実行条件判定手段と、前記実行条件判定手段により前記実行条件が成立したと判定されたことに基づいて、前記カウンタ記憶手段が記憶するカウンタ値を読み出すカウンタ読出手段と、前記カウンタ読出手段によって読み出されたカウンタ値が所定の判定値と合致するか否かを判定することによって、遊技者に有利な特定遊技状態を発生させるか否かを決定する特定遊技状態発生手段と、前記カウンタ記憶手段が記憶するカウント値の正当性を判定する正当性判定手段と、を備え、前記正当性判定手段は、前記カウンタ初期設定手段が前記カウンタ値生成手段の初期設定を行った後、前記カウンタ記憶手段が取りうるすべてのカウンタ値が生成されるまでに要する時間が所定の範囲にあるか否かにより異常を判定することを特徴とする。 The present invention comprises variable display means capable of variably displaying the identification information, and after a predetermined execution condition is established, starts variable display of the identification information based on establishment of a variable display start condition, In a gaming machine capable of shifting to a specific gaming state advantageous to the player when the display result of the variable display of the identification information becomes the specific display result, the counter value generating means for generating a counter value and the progress of the game are controlled. A game control device including a game control CPU; power supply means for supplying power to the game control device; and clock signal output means for outputting a clock signal having a predetermined cycle, the counter value generation means. Is predetermined from a predetermined initial value to a predetermined final value within a predetermined range in which the counter can be updated based on the clock signal output from the clock signal output means. Counter updating means for updating the counter in accordance with the determined order, and counter storage means for storing the counter value updated by the counter updating means, the game control device after the start of power supply by the power supply means The counter initial setting means for setting an initial value in the counter value generation means before the start of the interrupt processing to be executed periodically, and after the counter generation means is initially set by the counter initial setting means, An interrupt process execution means for executing a timer interrupt every predetermined time, and an execution condition determination for determining whether or not the predetermined execution condition is satisfied in the timer interrupt process by the interrupt process execution means And a counter stored in the counter storage means based on the determination that the execution condition is satisfied by the execution condition determination means. Counter reading means for reading the game value, and whether or not to generate a specific gaming state advantageous to the player by determining whether or not the counter value read by the counter reading means matches a predetermined determination value Specific game state generating means for determining whether or not, and legitimacy judging means for judging legitimacy of the count value stored in the counter storage means, the legitimacy judging means, wherein the counter initial setting means is the counter After initial setting of the value generating means, it is characterized in that an abnormality is determined depending on whether or not the time required until all counter values that can be taken by the counter storage means are within a predetermined range.
本発明によれば、識別情報を可変表示可能な可変表示手段を備え、予め定められている実行条件が成立した後、可変表示の開始条件の成立に基づいて前記識別情報の可変表示を開始し、前記識別情報の可変表示の表示結果が特定表示結果となったときに遊技者にとって有利な特定遊技状態に移行しうる遊技機において、カウンタ値を生成するカウンタ値生成手段と、遊技の進行を制御する遊技制御用CPUと、を含む遊技制御装置と、前記遊技制御装置に電力を供給する電力供給手段と、所定の周期のクロック信号を出力するクロック信号出力手段と、を備え、前記カウンタ値生成手段は、前記クロック信号出力手段から出力されるクロック信号に基づいて、カウンタを更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従ってカウンタを更新するカウンタ更新手段と、前記カウンタ更新手段によって更新されたカウンタ値を記憶するカウンタ記憶手段と、を含み、前記遊技制御装置は、前記電力供給手段による電力の供給開始後、定期的に実行する割込処理の開始前に、前記カウンタ値生成手段に初期値の設定を行うカウンタ初期設定手段と、前記カウンタ初期設定手段によって前記カウンタ生成手段の初期設定を行った後に、所定時間毎にタイマ割込を実行する割込処理実行手段と、前記割込処理実行手段によるタイマ割込処理において、前記予め定められている実行条件が成立したか否かを判定する実行条件判定手段と、前記実行条件判定手段により前記実行条件が成立したと判定されたことに基づいて、前記カウンタ記憶手段が記憶するカウンタ値を読み出すカウンタ読出手段と、前記カウンタ読出手段によって読み出されたカウンタ値が所定の判定値と合致するか否かを判定することによって、遊技者に有利な特定遊技状態を発生させるか否かを決定する特定遊技状態発生手段と、前記カウンタ記憶手段が記憶するカウント値の正当性を判定する正当性判定手段と、を備え、前記正当性判定手段は、前記カウンタ初期設定手段が前記カウンタ値生成手段の初期設定を行った後、前記カウンタ記憶手段が取りうるすべてのカウンタ値が生成されるまでに要する時間が所定の範囲にあるか否かにより異常を判定することによって、カウンタ値生成手段からCPUへ至る信号線の断線を高い信頼度で検出することができる。また、乱数の一様性を確認することができる。 According to the present invention, the variable display means capable of variably displaying the identification information is provided, and after the predetermined execution condition is satisfied, the variable information is started to be variably displayed based on the satisfaction of the variable display start condition. In a gaming machine capable of shifting to a specific gaming state advantageous to the player when the display result of the variable display of the identification information becomes a specific display result, a counter value generating means for generating a counter value, and progress of the game A game control device including a game control CPU to control, a power supply means for supplying power to the game control device, and a clock signal output means for outputting a clock signal of a predetermined cycle, the counter value The generating means predicts from a predetermined initial value to a predetermined final value within a predetermined range in which the counter can be updated based on the clock signal output from the clock signal output means. Counter updating means for updating a counter in accordance with a predetermined order; and counter storage means for storing a counter value updated by the counter updating means, wherein the game control device starts supplying power by the power supply means Thereafter, before starting the interrupt processing to be executed periodically, the counter initial setting means for setting the initial value in the counter value generating means, and the counter generating means by the counter initial setting means after the initial setting of the counter generating means , An interrupt process execution means for executing a timer interrupt every predetermined time, and an execution condition for determining whether or not the predetermined execution condition is satisfied in the timer interrupt process by the interrupt process execution means The counter storage means stores data based on the determination means and the execution condition determination means determining that the execution condition is satisfied. A counter reading means for reading out the counter value to be generated, and whether to generate a specific gaming state advantageous to the player by determining whether or not the counter value read by the counter reading means matches a predetermined determination value Specific game state generating means for determining whether or not, and legitimacy judging means for judging legitimacy of the count value stored in the counter storage means, wherein the counter initial setting means After the initial setting of the counter value generating means, the counter value is determined by determining whether or not the time required until all the counter values that can be taken by the counter storing means are generated is within a predetermined range. The disconnection of the signal line from the generating means to the CPU can be detected with high reliability. In addition, the uniformity of random numbers can be confirmed.
以下、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below.
図1は、本発明の実施の形態の遊技機1の構成を示す正面図である。
FIG. 1 is a front view showing a configuration of a
遊技機(パチンコ遊技機)1の前面枠3は、本体枠(外枠)4にヒンジ5を介して開閉回動可能に組み付けられ、遊技盤6は前面枠3の裏面に取り付けられた収納フレーム50(図2)に収装される。
A
遊技盤6の表面には、画像表示装置8、大入賞口を備えた特別変動入賞装置9、一般入賞口10〜14、普通変動入賞装置15を備えた始動口16及び普通図柄始動ゲート27A、27B等が配設された遊技領域が形成される。前面枠3には、遊技盤6の前面を覆うカバーガラス18が取り付けられている。
On the surface of the game board 6, there are an
画像表示装置8は、表示領域に、左、中、右の三つの表示図柄(識別情報)が表示される。これらの表示図柄には、例えば「0」〜「9」までの各数字と、「A」〜「E」のアルファベット文字が割り当てられている。
The
画像表示装置8は、始動口16へ遊技球の入賞があると、前述した数字又は文字で構成される表示図柄が順に表示される。始動口16への入賞が所定のタイミングでなされたとき(具体的には、入賞検出時の特別図柄乱数カウンタ値が当り値であるとき)には大当り状態となり、三つの表示図柄が揃った状態(大当り図柄)で停止する。このとき、特別変動入賞装置9の大入賞口が所定の時間(例えば、30sec)だけ大きく開き、多くの遊技球を獲得することができる。
When there is a winning game ball at the
この始動口16への遊技球の入賞は、特図始動スイッチ52(図3)で検知される。この遊技球の通過タイミング(具体的には、入賞検出時点での遊技制御装置100(図2)内に備えられた特別図柄乱数カウンタの値)は、特別図柄入賞記憶として、遊技制御装置100内の所定の記憶領域(特別図柄乱数記憶領域)に、最大で連続した4回分を限度に記憶される。この特別図柄入賞記憶の記憶数は、画像表示装置8の左側に設けられた4つのLEDからなる特別図柄記憶状態表示器17に表示される。遊技制御装置100は、特別図柄入賞記憶に基づいて、画像表示装置8にて特図変動表示ゲーム(補助遊技)を行う。
The winning of the game ball to the
普通図柄表示器7は、普通図柄始動ゲート27A、27Bへ遊技球の入賞があると、普通図柄(例えば一つの数字からなる図柄)の変動表示を始める。普通図柄始動ゲート27A、27Bへの入賞が所定のタイミングでなされたとき(具体的には、入賞検出時の普通図柄乱数カウンタ値が当り値であるとき)には、普通図柄に関する当り状態となり、普通図柄が当り図柄(当り番号)で停止する。このとき、始動口16の手前に設けられた普通変動入賞装置15が所定の時間(例えば、0.5sec)だけ大きく開き、遊技球の始動口16への入賞可能性が高められる。
The normal
この普通図柄始動ゲート27A、27Bへの遊技球の通過は、普通図柄始動センサ53A、53B(図3)で検知される。この遊技球の通過タイミング(具体的には、遊技制御装置100内に備えられた普通図柄乱数カウンタの通過検出時点での値)は、普通図柄入賞記憶として、遊技制御装置100内の所定の記憶領域(普通図柄乱数記憶領域)に、所定回数(例えば、最大で連続した4回分)を限度に記憶される。この普通図柄入賞記憶の記憶数は、普通図柄表示器7の左右に設けられた4つのLEDからなる普通図柄記憶状態表示器19に表示される。遊技制御装置100は、普通図柄入賞記憶に基づいて、普通図柄に関する当りの抽選を行う。
The passing of the game ball to the normal
前面枠3の下部の開閉パネル20には、遊技球を打球発射装置に供給する上皿21が配設される。また、前面枠3の下部の固定パネル22には、下皿23及び打球発射装置の操作部24等が配設される。
On the open /
カバーガラス18の上部の前面枠3には、点灯により遊技球の排出の異常等の状態を報知する第1報知ランプ31及び第2報知ランプ32が設けられている。
The
上皿21の外面には、遊技機1に隣接して設けられるカード球貸ユニット2の操作パネル26が形成される。操作パネル26には、カードの残高を表示するカード残高表示部(図示省略)、球貸しを指令する球貸スイッチ28、及び、カードの返却を指令するカード返却スイッチ29が設けられている。
An
カード球貸ユニット2には、前面のカード挿入部25に挿入されたカード(プリペイドカード等)のデータの読込及び書込を行うカードリーダライタと球貸制御装置とが内蔵される。
The card lending unit 2 includes a card reader / writer that reads and writes data of a card (such as a prepaid card) inserted into the
図2は、本発明の実施の形態の遊技機1の背面図である。
FIG. 2 is a rear view of the
遊技機1の前面枠3の裏面には、遊技盤6を収納する収納フレーム50が取り付けられる。収納フレーム50の裏面には、各装置を配設する裏機構盤61が取り付けられる。
A
裏機構盤61の上部には、外部から電源を取り入れるターミナル基板44、枠用外部接続端子盤42A、遊技球を貯留する球貯留タンク46、及び、球貯留タンク46の遊技球を樋ユニット部47に導くシュート48が取り付けられる。裏機構盤61の右側は、樋ユニット部47の遊技球を遊技機1前面側の上皿21又は下皿23に払い出す排出装置600が取り付けられ、また、裏機構盤61の左側には電源装置(電源基板)250が配設される。
On the upper part of the
裏機構盤61の下部には、遊技を統括的に制御する遊技制御装置100及び排出装置600を制御する排出制御装置400が配設され、遊技制御装置100の奥方に一部を隠した位置には、発射装置500を制御する発射制御装置550が配設される。
Under the
前面枠3の下部には、中央にオーバーフロー流路(上皿21と下皿23とを結ぶ流路)の連絡樋ボックス62が、左側に発射装置500が、右側にスピーカ58(図3)が取り付けられる。スピーカ58の収納カバーには、カード球貸ユニット2と接続するための中継基板33が取り付けられる。
At the bottom of the
遊技盤6の裏面側のほぼ中央には保護カバー40が配設される。この保護カバー40は、画像表示装置8を制御する表示制御装置150(図3)、装飾用のランプ等を制御する装飾制御装置200(図3)、音制御装置300(図3)、電源装置250及び盤用外部接続端子盤41(図3)を覆うように配設される。なお、図中の保護カバー40は、電源装置250の右部を切り欠いた状態を示す。
A
そして、電源装置250と遊技制御装置100とは、電源ラインやリセット信号等の信号線等から構成されるケーブル(ハーネス)101、コネクタ102及び252を介して接続される。なお、保護カバー40は、ケーブル101を挿通する開口部(図示省略)を備える。
The
ケーブル101は、複数の信号線を平行して束ねたフラットケーブルで構成される。ケーブル101の両端に設けられるコネクタ102及び252は、図4に示すようにロック機構を備え、かつ、電源装置250又は遊技制御装置100を覆うカバーに設けた開口部を挿通する。
The
図3は、本発明の実施の形態の遊技機1の各制御装置の接続を示すブロック図である。
FIG. 3 is a block diagram showing connections of the control devices of the
遊技機1には、遊技制御装置(主基板)100、表示制御装置(表示制御基板)150、装飾制御装置(ランプ制御基板)200、音制御装置(音声制御基板)300、排出制御装置(払出制御基板)400及び発射制御装置(発射制御基板)550等の各種制御装置が設けられている。なお、表示制御装置150、装飾制御装置200、音制御装置300、排出制御装置400及び発射制御装置550を総称して従属制御装置という。
The
遊技制御装置100、表示制御装置150、装飾制御装置200、音制御装置300及び排出制御装置400は、それぞれ、CPU、RAM、ROM及び入出力インターフェース(I/F)で構成されている。
The
遊技制御装置100は、遊技を統括的に制御する主制御装置であって、遊技制御を司るCPU(CPUコア)80、遊技制御時にワークエリアとして利用されるRAM(ユーザワークRAM82、管理用ワークRAM93及びIDプロパティRAM96)及び遊技制御のための不変の情報(プログラム、データ等)を記憶しているROM(プログラムROM81及びブートROM91)を内蔵した遊技用マイクロコンピュータ113と、入出力インターフェースとから構成される。
The
遊技制御装置100には各種検出装置からの検出信号が入力され、入出力インターフェースを介してCPU80に入力される。これらの各種検出装置には、一般入賞口10〜14への入賞を検出する一般入賞口センサ51.1〜51.N、始動口16への入賞球の検出によって画像表示装置8による特図変動表示ゲームを開始するための特図始動スイッチ52、遊技球の検出によって普通変動入賞装置15の作動を決定するための普通図柄表示器7の変動を開始させる普通図柄始動センサ53A、53B、大入賞口への入賞を検出するカウントセンサ54、遊技盤前面のガラス枠の開放を検出する金属枠開放センサ56、排出装置600によって排出された遊技球が貯留過多となったことを検出するオーバーフローセンサ57、及び、排出装置600への遊技球の供給が不十分であることを検出する半端球検出センサが含まれる。
Detection signals from various detection devices are input to the
遊技制御装置100のCPU80は、これらの検出信号に基づいて、ROM81、91に記録されたプログラム(遊技プログラム)を実行し、遊技の統括的な制御(遊技制御)を行う。
Based on these detection signals, the
具体的には、遊技制御装置100は、表示制御装置150に表示パラレル通信によって表示制御指令信号を出力し、装飾制御装置200にランプパラレル通信によって装飾制御指令信号を出力し、音制御装置300に音声パラレル通信によって音制御指令信号を出力し、排出制御装置400に賞球パラレル通信によって賞球制御指令信号を出力して、これらの従属制御装置を制御する。なお、遊技制御装置100から各従属制御装置へのデータは単方向で通信され、従属制御装置から遊技制御装置100へはデータが送信されないようになっている。
Specifically, the
遊技制御装置100は、大入賞口ソレノイド9A及び普通変動入賞口ソレノイド15Aに制御信号を送信し、これらのソレノイドへの通電を制御することにより、特別変動入賞装置9及び普通変動入賞装置15の開閉を制御する。さらに、普通図柄表示器7に制御信号を送信し、表示を制御する。
The
また、遊技制御装置100は、賞球排出が正確に行われているか否かを監視する。具体的には、排出制御装置400へ賞球制御指令信号として送信した排出を指令した賞球数と、賞球検出センサ713A、713Bにより計数された実際の排出数が一致するかの監視、及び、賞球排出指令が送信されていないにも関わらず賞球排出がなされていないかの監視を行う。
In addition, the
賞球排出指令信号が送信されていないにも拘わらず、賞球排出がされている等の異常が認められたときは、異常対応処理を行う。例えば、枠用外部接続端子盤42Aから異常検出信号を管理装置(ホールコンピュータ)に出力し、装飾制御装置200に装飾制御指令信号を送信して、第1報知ランプ(賞球異常報知LED)31を点滅させて異常を報知する。また、遊技制御の停止又は打球発射の停止等により、遊技を強制的に中止させる。
If an abnormality such as a prize ball being discharged is recognized even though the prize ball discharge command signal has not been transmitted, an abnormality handling process is performed. For example, an abnormality detection signal is output from the frame external
RAM82、93、96には、停電時にもバックアップ電源(図示省略)から電源供給され、必要なデータがバックアップされるようになっている。RAM82、93、96は、バックアップエリアと制御エリアとから構成される。バックアップエリアは、停電からの復帰時にも原則としてデータ内容が初期化されないエリアで、チェックデータの他、特別図柄乱数記憶、普通図柄乱数カウンタ及び普通図柄乱数記憶が、対応する格納領域に記憶されている。一方、制御エリアは、バックアップエリア以外の領域で、タイマ値等が記憶されている。
The
排出制御装置400には、排出された遊技球を検出する賞球検出センサ713A及び713Bからの検出信号が入力される。具体的には、排出装置600から賞球として排出された遊技球を検出する賞球検出センサ713A及び713Bの各検出信号と、排出装置600から貸球として排出された遊技球を検出する貸球検出センサ714A及び714Bの各検出信号とが入力される。そして、排出制御装置400は、賞球制御指令信号に基づいて、排出装置600からの遊技球の排出及び流路切換ユニットにおける流路切換を制御する。
The
また、排出制御装置400には、遊技制御装置100からの賞球制御指令信号とは別に、カード球貸ユニット2から貸球要求信号が入力される。排出制御装置400は、賞球制御指令信号及び貸球要求信号に基づいて排出装置600を制御し、貸球検出センサ714A又は714Bの検出信号を用いて貸球の排出を行う。
In addition to the prize ball control command signal from the
なお、賞球検出センサ713A、713Bの各検出信号は、中継基板33を介して遊技制御装置100へも入力されている。
The detection signals of the prize ball detection sensors 713A and 713B are also input to the
遊技制御装置100及び排出制御装置400は、通常動作中は、所定時間(2msec)間隔で発生するクロックパルスに基づいて(又は所定時間(2msec)のウェイトを設けることによって)呼び出される割込処理により、所定時間間隔で賞球検出センサ713A、713Bの出力を読み込み、カウンタ(確認カウンタ及び貯留カウンタ)を減算する。また、遊技制御装置100及び排出制御装置400の通常動作中に停電が発生すると、停電検出回路253により発生する停電検出信号に基づくNMI割込により停電検出処理が実行される。
During normal operation, the
装飾制御装置200には、遊技制御装置100からのランプを点灯(又は点滅)させる指令信号である装飾制御指令信号が入力され、各種ランプを点灯駆動する。具体的には、遊技制御装置100が遊技機1の異常を検出すると、異常報知ランプ(第1報知ランプ)31を点灯させる。また、遊技制御装置100から排出制御装置400に賞球制御指令信号が送られ、賞球の排出が始まると、賞球排出ランプ(第2報知ランプ)32を点灯させる。さらに、遊技機1が大当り状態となると、遊技に抑揚をつけるように装飾ランプ45.1〜45.Nを点灯(又は点滅)させる。
The
電源装置250は、電源回路251、停電検出回路253及びバックアップ電源回路256を有している。電源回路251は、遊技店の島設備から遊技機1が枠用外部接続端子盤42Aを介して受電した24ボルトの交流電源を、各制御装置(遊技制御装置100及び従属制御装置)の動作に必要な電圧(12V、18V等)の直流電源に変換して、各制御装置に供給する。
The
停電検出回路253は、遊技機1に供給される電圧の変動を監視し、電圧の低下を検出すると、遊技制御装置100及び排出制御装置400に停電検出信号を出力して停電処理を実行させる。
The power
バックアップ電源回路256は、電源回路251からの5Vの出力が常時印加されている大容量素子(二次電池、スーパーキャパシタ等)によって構成され、遊技機1への電源の供給が停止した状態(停電時)で、電源回路からの出力が消滅しても、停電時にも動作をする必要がある回路に電源を供給する。例えば、停電時にも記憶内容を保持する必要があるバックアップメモリに電源を供給する。
The backup
図4は、本発明の実施の形態の乱数発生に関する制御系のブロック図である。 FIG. 4 is a block diagram of a control system related to random number generation according to the embodiment of the present invention.
電源基板250の電源回路251は、図3で説明した構成の他、5Vを出力するロジック電源回路251A(電源供給手段)と、リセット信号発生回路251Bとを備える。
The
ロジック電源回路251Aは、電源投入後に、各制御装置(遊技制御装置100及び従属制御装置)に対して5Vの電源を供給する。また、リセット信号発生回路251Bは、ロジック電源回路251Aが電源供給を開始して所定時間(遊技機1によって個体差があり、100〜200msecの間に設定されている)経過後に、各制御装置に対してリセット信号を送信する。このリセット信号を受信した各制御装置は、各種制御パラメータやプログラム実行番地を初期状態にすることによって、遊技機1を初期状態にする。
The logic
16ビットカウンタ120は、4個の4ビットカウンタ(カウンタ回路)121〜124によって、16ビットのカウンタを構成している。4ビットカウンタ121〜124は、例えば、74HC161で構成される。16ビットカウンタ120には、電源(Vcc)の他、発信回路130からのクロック信号(CK)及びリセット信号が入力されている。16ビットカウンタ120は、カウンタ値生成手段を構成する。
The 16-
16ビットカウンタ120は、リセット信号の立ち下がりを検出すると、16ビットのカウンタ値を全てリセットする。
When detecting the falling edge of the reset signal, the 16-
16ビットカウンタ120は、クロック信号の立ち上がりを検出すると、カウンタ値を1増加させる。各4ビットカウンタ121〜124はカスケード接続されており、カウンタ124がオーバーフローすると次段のカウンタ123に、キャリー信号を出力する。
When the 16-
次段のカウンタ123は、キャリー信号が出力されている間にクロック信号を受信するとカウントアップする。前段のカウンタ124は、キャリー信号が出力されている間にクロック信号を受信すると、キャリー信号の出力を停止する。
The
このように、4個の4ビットカウンタ121〜124よって、16ビットのカウンタが構成されており、0〜65535の乱数値が生成される。 As described above, the four 4-bit counters 121 to 124 constitute a 16-bit counter, and random numbers from 0 to 65535 are generated.
乱数確定レジスタ140は、16個のフリップフロップ(例えば、2個の74HC574)によって、16ビットのラッチを構成している。なお、上位8ビットをフリップフロップ141、下位8ビットをフリップフロップ142とする。
The random number determination register 140 forms a 16-bit latch by 16 flip-flops (for example, two 74HC574). The upper 8 bits are the flip-
16ビットカウンタ120の下位4ビット(カウンタ124)の出力は、乱数確定レジスタ140の最上位4ビットに入力されている。16ビットカウンタ120の次の4ビット(下位5〜8ビットのカウンタ123)の出力は、乱数確定レジスタ140の最下位4ビットに入力されている。16ビットカウンタ120の次の4ビット(下位9〜12ビットのカウンタ122)の出力は、乱数確定レジスタ140の下位5〜8ビットに入力されている。16ビットカウンタ120の次の4ビット(下位13〜16ビットのカウンタ121)の出力は、乱数確定レジスタ140の下位9〜12ビットに入力されている。
The output of the lower 4 bits (counter 124) of the 16-
すなわち、1クロックの信号で、乱数確定レジスタ140に記憶される乱数値は4096(2の12乗)ずつ変化し、16回の変化の後、桁上げ時に1変化することになる。
That is, the random number value stored in the random
ここでは、カウンタ値のビットと乱数確定レジスタ140のビットとの関係の一部を入れ替えて16ビットカウンタ120と乱数確定レジスタ140とを接続したので、クロック信号による乱数値の変化が離散的になり、外部からカウンタ値を類推しにくくなる。この場合であっても、大当りの数値範囲となる上限値と下限値を用いて遊技結果を決定することが可能であり、大当り判定処理の負担は軽減できる。
Here, since the 16-
乱数確定レジスタ140には、16ビットカウンタ120からの16ビットの出力の他、特図始動スイッチ52からの検出信号又は乱数取込信号がラッチ信号として入力される。すなわち、始動口16への遊技球の入賞の検出によって発生した検出信号、又は、乱数の監視中に所定のタイミングで出力される乱数取込信号に基づいて、16ビットカウンタ120のカウント値が乱数確定レジスタ140に記憶される。
In addition to the 16-bit output from the 16-
各フリップフロップの後段には、3ステートバッファ160が設けられている。3ステートバッファ160は、例えば、2個の74HC541によって構成される。そして、CPU80から乱数値読出指令信号(乱数上位RD及び乱数下位RD)が出力されると、乱数確定レジスタ140に記憶された乱数値のうち、上位8ビット(RH)はバッファ161を介して、また、下位8ビット(RL)はバッファ162を介して、それぞれ所定の電圧にプルアップされたデータバス65に出力される。
A three-
データバス65には遊技用マイクロコンピュータ113が接続されている(図5及び図6)。すなわち、乱数確定レジスタ140に記憶された値は、乱数値読出指令信号によって、遊技用マイクロコンピュータ113のCPU80に取り込まれる。
A
なお、乱数確定レジスタ140及び3ステートバッファ160は、伝達手段を構成する。
The random
以上説明した乱数発生回路(16ビットカウンタ120、乱数確定レジスタ140及び3ステートバッファ160)は、データバス65を介して入出力回路(図5のフィルタ回路73、3ステートバッファ74、フリップフロップ76、78及びドライブ回路75、77)、及び、CPU80を備える遊技用マイクロコンピュータ113と接続されている(図4〜図6)。
The random number generation circuit (16-
図5は、本発明の実施の形態のデータの入出力に関する制御系のブロック図である。 FIG. 5 is a block diagram of a control system related to data input / output according to the embodiment of the present invention.
始動口16へ遊技球が入賞すると、特図始動スイッチ52からの検出信号がフィルタ回路73に入力される。特図始動スイッチ52からの検出信号は、同時に乱数確定レジスタ140に入力される。なお、特図始動スイッチ52からの検出信号が乱数確定レジスタ140に入力されると、16ビットカウンタ120のカウント値が乱数確定レジスタ140に記憶される。
When a game ball wins the start opening 16, a detection signal from the special figure start
特図始動スイッチ52からの検出信号のほか、各種スイッチ(例えば、一般入賞口センサ51.1〜51.N、普通図柄始動センサ53A、53B、カウントセンサ54、金属枠開放センサ56又はオーバーフローセンサ57)からの検出信号がフィルタ回路73に入力され、ノイズ等が除去される。
In addition to the detection signal from the special figure start
フィルタ回路73には3ステートバッファ74が接続される。3ステートバッファ74は、例えば、1個の74HC541によって構成される。そして、3ステートバッファ74は、遊技用マイクロコンピュータ113からデータバス65を介して入力信号読出指令信号(入力取込RD)が入力されると、フィルタ回路73から検出信号を取り込んで、遊技用マイクロコンピュータ113に出力する。なお、入力取込RDは、後述する入力処理(図8のステップS24)の実行のタイミングで遊技用マイクロコンピュータ113から3ステートバッファ74に入力される。
A three-
また、後述する出力処理(図8のステップS24)が実行されると、出力信号書込指令信号(第1出力WR及び第2出力WR)が、遊技用マイクロコンピュータ113からデータバス65を介して、ラッチ回路であるフリップフロップ76又は78に順に入力される。このとき、まず第1出力WRがフリップフロップ76に入力され、次に、第2出力WRがフリップフロップ78に入力される。
When an output process (step S24 in FIG. 8) to be described later is executed, output signal write command signals (first output WR and second output WR) are sent from the
フリップフロップ76及び78は、例えば、74HC574によって構成される。フリップフロップ76、78には、それぞれドライブ回路75、77が接続されている。ドライブ回路75及び77には、それぞれ各種装置(普通図柄表示器7、大入賞口ソレノイド9A及び普通変動入賞口ソレノイド15A)が接続されている。
The flip-
遊技用マイクロコンピュータ113から遊技制御に関するデータが入力されると、これらのデータはフリップフロップ76及び78に記憶される。そして、フリップフロップ76及び78は、各WR信号が入力されると、当該データをドライブ回路75又は77に出力する。ドライブ回路75及び77は、フリップフロップ76又は78から入力されたデータに基づいた駆動信号を各種装置に出力する。そして、各種装置は、入力された駆動信号に基づいて動作を開始する。
When data relating to game control is input from the
なお、これらの3ステートバッファ74、フリップフロップ76及び78は、中継手段を構成する。
The three-
図6は、本発明の実施の形態の遊技用マイクロコンピュータ(遊技用演算処理装置)113のブロック図である。 FIG. 6 is a block diagram of the gaming microcomputer (game arithmetic processing unit) 113 according to the embodiment of this invention.
遊技用マイクロコンピュータ113は、遊技制御を行う遊技ブロック113Aと情報管理を行う管理ブロック113Bとに区分され、以下に説明する各ブロックの構成要素を共通の半導体基板上に実装してワンチップ化し、パッケージングして製造されたアミューズメントチップである。
The
遊技ブロック113Aは、CPUコア80、プログラムROM81、ユーザワークRAM82、アドレスデコーダ83、クロックジェネレータ84、リセット/割込制御回路85、チップセレクトコントローラ86、乱数取込タイミング回路87、乱数監視回路88及び外部バスインターフェース89を含む。これらの構成要素は、CPUバス90によって接続される。
The
CPUコア80は、各種のレジスタ群、演算・論理部(ALU)、命令レジスタ(IR)、デコーダ、プログラムカウンタ(PC)、スタックポインタ(SP)、これらを結ぶデータバス、アドレスバス及び各種制御部をコア内に含み、例えば、Z80アーキテクチャで構成される。CPUコア80は、プログラムROM81に格納された遊技制御プログラムをユーザワークRAM82にロードして実行することによって、遊技機1の遊技制御に必要な各種機能をソフト的に実現する。
The
ユーザワークRAM82は、CPUコア80の主記憶に相当し、例えば、S−RAM等の高速半導体デバイスで構成される。また、ユーザワークRAM82は、遊技ブロック113Aにおける遊技プログラムに基づく処理を実行する際にワークエリア(作業領域)として用いられる。なお、ユーザワークRAM82は、遊技用マイクロコンピュータ113の端子群の一つに割り当てられた専用の端子を用いてバッテリバックアップ機能を付与できるようになっており、遊技機1の電源オフ後もその記憶内容を保持する。また、ユーザワークRAM82は、そのチップイネーブルの禁止及び許可が、図示しないプロテクト回路によってコントロールされるようになっており、チップイネーブルの禁止状態中(遊技機1への電源非供給時)は読み書きのいずれも行うことができない。
The
アドレスデコーダ83は、CPUバス90のアドレスバスの情報をデコードする。そして、そのデコード結果に応じて、24個のI/Oリソース選択用の内部信号のうちの一つをアクティブにする。ここで、CPUバス90のアドレスバス上の情報ビット数は16ビットである。アドレスデコーダ83は、この16ビットの情報をフルデコードし、16ビットで表現される0000hからFFFFhまでのアドレス空間の所定番地に予め割り付けられた24個のI/Oアドレス(例えば、2300h〜2317hまでの24バイトのアドレス)のいずれかを検出すると、当該I/Oアドレスに対応する一つのI/Oリソース選択用の内部信号をアクティブにする。
The
クロックジェネレータ84は、CPUコア80を含む遊技用マイクロコンピュータ113の各ブロックに動作クロック信号を供給する。
The
リセット/割込制御回路85は、リセット信号発生回路251Bからのシステムリセット信号に応答してCPUコア80をシステムリセットするとともに、遊技用マイクロコンピュータ113の内部の各種リソースを初期状態に設定する。なお、システムリセットについては後述する。
The reset / interrupt
チップセレクトコントローラ86は、アドレスデコーダ83からの24個のI/Oリソース選択用の内部信号に基づいて、各種信号(入力取込RD、第1出力WR、第2出力WR、乱数上位RD及び乱数下位RD)の状態をコントロールする。具体的には、これらの信号のうち入力取込RD、第1出力WR及び第2出力WRは、そのまま外部I/O選択用のチップセレクト信号として出力する。一方、乱数上位RD及び乱数下位RDは、チップセレクトコントローラ86からの内部信号の入力とともに乱数取込タイミング回路87からの信号があると、外部I/O選択用のチップセレクト信号として出力する。これらのRD信号又はWR信号がそれぞれ3ステートバッファ74、フリップフロップ76、78又は3ステートバッファ160に入力されると、前述のように各種装置へのデータの読込処理又は書込処理が実行される。
The chip
乱数取込タイミング回路87は、乱数監視処理中の乱数値の取得のタイミングを乱数確定レジスタ140に指令する。乱数確定レジスタ140は、乱数取込タイミング回路87からの乱数取込信号の入力があると、16ビットカウンタ120で生成された乱数値を記憶する。乱数値の取得は、乱数監視処理中のクロックジェネレータ84からの動作クロック信号に基づいて所定の時間間隔で実行される。
The random number
なお、クロックジェネレータ84からの動作クロック信号の周波数は、発振回路130で生成されるクロック信号と同期しない。よって、乱数監視処理中の乱数値の取得タイミングは、16ビットカウンタ120で生成される乱数値の更新タイミングと同期せず、生成された乱数値を均等に取得できる。
Note that the frequency of the operation clock signal from the
また、乱数取込タイミング回路87は、乱数確定レジスタ140へ乱数取込信号を出力すると、その後、3ステートバッファ160への乱数上位RDの出力信号、続いて乱数下位RDの出力信号を出力する。
In addition, when the random number
乱数監視回路88は、乱数監視処理中に取得された乱数値の正当性を判定する。乱数監視回路88は、正当性判定手段を構成する。具体的には、遊技用マイクロコンピュータ113から3ステートバッファ160に乱数上位RD及び乱数下位RDが入力されると、乱数値のうち上位8ビット(RH)及び下位8ビット(RL)が、データバス65及び外部バスインターフェース89を介して乱数監視回路88にそれぞれ取り込まれる。
The random
乱数値の取り込みは、後述するタイマ割込処理が終了して次のタイマ割込処理が実行されるまでの間、繰り返し行われる。そして、乱数監視回路88は、所定の時間内に順次取り込まれた乱数値に、全ての値(0〜65535)が含まれているか否かによって正当性を判定する。
The random number value is taken in repeatedly until a timer interrupt process (to be described later) ends and the next timer interrupt process is executed. Then, the random
具体的には、乱数監視回路88は、0〜65535の各乱数値と一対一に対応付けられた65536箇所の記憶領域を備える。乱数監視回路88は、遊技用マイクロコンピュータ113への電源供給開始時に、この65536箇所の記憶領域を全てクリアする(「0」を書き込む)。次に、乱数監視回路88に乱数値が取り込まれると、対応する記憶領域を順次「1」に書き換える。そして、電源供給開始時から所定時間経過後に全ての記憶領域が「1」に書き換えられれば、乱数値に異常はないと判定する。
Specifically, the random
このように、特図変動表示ゲームの結果を決定するための乱数値を、データバス65を介して取り込んで監視するため、CPUコア80が実際に取り込む乱数値と同じ値のカウンタ値を乱数監視回路88によって取り込んで正当性を判定することができ、16ビットカウンタ120からCPU80へ至る信号線の断線を高い信頼度で検出することができる。
In this way, since the random number value for determining the result of the special figure variation display game is captured and monitored via the
また、このように、所定の時間内にデータバス65から取り込まれたカウンタ値に全ての値が含まれるか否かに基づいて乱数値の正当性を判定することによって、信号線の断線を検出するだけではなく、乱数の一様性を確認することができる。
In addition, the disconnection of the signal line is detected by determining the validity of the random number value based on whether or not all values are included in the counter value fetched from the
なお、乱数値の正当性は、乱数確定レジスタ140に入力されるカウンタ値を乱数監視回路88がビット毎に監視して判定してもよい。つまり、乱数監視回路88は、乱数確定レジスタ140に入力される16ビットのカウンタが、いずれも1と0とを出力しているか否かを監視する。もし断線しているビットがあれば、当該ビットは1又は0のどちらかしか出力しないため、異常であることを容易に検出することができる。
The validity of the random number value may be determined by monitoring the counter value input to the random
また、乱数確定レジスタ140に入力される16ビットのカウンタの各ビットが、初期化時点から最初に変化するまでのタイミングを監視することによって、乱数値の正当性を判定してもよい。具体的には、遊技用マイクロコンピュータ113への電源供給開始時に全てのビットをクリアして初期化し、その後、各ビットが1に変化するまでの時間を計時する。そして、計時された時間が所定範囲であれば乱数値に異常はないと判定する。これによって、信号線の断線だけではなく、ビットの入れ替えも検出できる。
Alternatively, the validity of the random number value may be determined by monitoring the timing until each bit of the 16-bit counter input to the random number determination register 140 changes from the initialization point to the first time. Specifically, all the bits are cleared and initialized at the start of power supply to the
外部バスインターフェース(データバス接続端子)89は、データバス65との間で複数ビット(例えば、16ビット)の外部アドレス信号、複数ビット(例えば、8ビット)の外部データ信号、メモリリクエスト信号、入出力リクエスト信号、メモリ書込信号又はメモリ読出信号及びモード信号等の信号インターフェース処理を行うための回路と、当該回路をデータバス65に接続するための信号ピンとからなる。なお、データバス65からCPUコア80へデータを取り込む場合であっても、データバス65から乱数監視回路88へデータを取り込む場合であっても、当該データは外部バスインターフェース89を必ず経由する構成となっている。
An external bus interface (data bus connection terminal) 89 is connected to the
例えば、モード信号をアクティブにした状態で、外部アドレス信号を順次インクリメントしながら外部データ信号を外から加えると、プログラムROM81への書込モードとなって遊技機1の製造メーカ又は第三者機関による遊技プログラムの書き込みが可能になる。ただし、プログラムROM81への遊技プログラムの書き込みが終了すると、後述のパラメータメモリ92の所定領域に書込終了コードが記録(例えば、所定のコード又は所定ビットを物理的に切断することで記録)されるようになっており、パラメータメモリ92に書込終了コードが記録されている場合には、プログラムROM81への遊技プログラムの書き込みができないようになっている。
For example, when an external data signal is added from the outside while sequentially incrementing the external address signal while the mode signal is activated, the writing mode to the
また、メモリリクエスト信号又は入出力リクエスト信号をアクティブにした状態でメモリ書込信号をアクティブにすると、所定の外部I/Oに外部データ信号を書き込むことができ、メモリ読出信号をアクティブにすると、所定の外部I/Oから外部データ信号を取り込むことができるようになっている。 In addition, when the memory write signal is activated while the memory request signal or the input / output request signal is activated, an external data signal can be written to a predetermined external I / O. An external data signal can be taken in from the external I / O.
CPUバス90は、データバス、アドレスバス及びコントロールバスを含み、CPUコア80、プログラムROM81、ユーザワークRAM82、アドレスデコーダ83、クロックジェネレータ84、リセット/割込制御回路85、乱数取込タイミング回路87及び外部バスインターフェース89の間を接続するとともに、管理ブロック113Bの一部の構成要素(ブートROM91、パラメータメモリ92及びバスモニタ回路94)にも接続されている。
The
次に、遊技用マイクロコンピュータ113における情報管理を行う管理ブロック113Bの構成を説明する。
Next, the configuration of the
管理ブロック113Bは、ブートROM91、パラメータメモリ92、管理用ワークRAM93、バスモニタ回路94、セキュリティメモリ95、IDプロパティRAM96、制御回路97、外部通信制御回路98及び管理バス99を含むとともに、遊技ブロック113Aから延びるCPUバス90の一部を含んで構成されている。CPUバス90は、ブートROM91、パラメータメモリ92及びバスモニタ回路94に接続されている。
The
ブートROM91は、ブートプログラムを格納する。遊技用マイクロコンピュータ113のシステムリセット時(正確には、システムリセット直後に実行される管理ブロック113Bの自己診断及び初期化処理の正常完了後に)このブートプログラムが立ち上がって、所定の簡易チェックを行う。そして、ブートROM91が正常であれば、後述のプロテクト設定処理を実行した後、遊技プログラムの所定アドレス(CPU201のアドレス空間内における所定アドレス(一般に当該アドレス空間の先頭番地0000h))に処理を渡す。
The
パラメータメモリ92は、書込終了コード及び初期設定情報を格納する。書込終了コードは、プログラムROM81に遊技プログラムを書き込んだことを示す。また、初期設定情報とは、遊技機1の製造メーカが遊技プログラムを書き込む際に、チップセレクト信号の拡張機能(ECSモード)のオンオフ設定や、チップセレクト信号の用途等を設定する。
The
管理用ワークRAM93は、バスモニタ回路94を介して読み込まれた遊技ブロック113Aの情報(プログラムROM81の内容やユーザワークRAM82の内容等)を一時的に保持するための記憶領域である。
The
バスモニタ回路94は、CPUバス90の状態を監視する。CPUバス90がCPUコア80によって使用されていないときは、必要に応じてCPUバス90を介して遊技ブロック113AのプログラムROM81やユーザワークRAM82等をアクセスし、所要のデータ(遊技プログラムやユーザワークRAM82の内容等)を管理ブロック113Bに取り込む。
The
セキュリティメモリ95は、ワンタイムPROMで構成する。セキュリティメモリ95には、遊技用マイクロコンピュータ113の識別や正当性の判定のために使用する固有ID(固有情報)が書き込まれている。この固有IDは、管理バス99を介して遊技機1外部の管理装置(ホールコンピュータ)で読み取ることができる。これによって、管理装置で遊技機1の固有IDを監視することができる。具体的には、予め遊技機1に設定された固有IDと、管理装置によって読み取られたセキュリティメモリ95の固有IDとが一致しない場合は、管理装置は、データバス65と乱数監視回路88とが正確に接続されていないと判断して、各種信号の入出力を不可能にする。すると、遊技制御装置100に接続された各種装置(例えば、大入賞口ソレノイド9A及び普通変動入賞口ソレノイド15A)や従属制御装置とCPUコア80との信号の入出力が不可能となり、例えば、スイッチが操作できなくなったり、装飾用ランプが点灯しなかったりして、遊技機1に異常が発生したことが明確となる。セキュリティメモリ95は、固有情報記憶手段を構成する。
The
このように、外部バスインターフェース89は、データバス65とCPUコア80とを接続するだけではなく、データバス65と乱数監視回路88とを接続する機能を有する。そのため、データバス65とCPUコア80とを接続した場合、乱数監視回路88をデータバス65から切り離すことができない。つまり、乱数監視回路88によってデータバス65を監視できないようにするために信号線を不正に断線させると、遊技制御装置100に接続された各種装置や従属制御装置とCPUコア80とが接続されなくなり、各種装置の動作が異常になって遊技不能となる。よって、乱数監視回路88の機能を無効化することができないため、大当り発生の確率を変更する不正行為を防止できる。
As described above, the
セキュリティメモリ95には、この固有IDに加えて、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号等の各情報が書き込まれている。なお、遊技種別コードは、パチンコ遊技機やスロットルマシン等を区別するための情報であって、例えば、パチンコ遊技機の場合は“P”、スロットルマシンの場合は“G”で表される。ランクコードは、遊技機1の機種ランクコード(第1種、第2種等を区別するためのコード)、メーカ番号当該遊技機1の製造メーカを識別するためのメーカID(又はメーカコード)である。機種コードは、製造メーカが設定する当該遊技機1の製品コードである。検査番号(又は検定コード)は、第三者機関による検査に合格した遊技機1に付与される番号である。
In the
IDプロパティRAM96には、セキュリティメモリ95の内容がコピーされる。つまり、固有ID、遊技種別コード、ランクコード、メーカ番号、機種コード及び検査番号が書き込まれている。コピーのタイミングは、遊技機1の電源投入時又は遊技用マイクロコンピュータ113のシステムリセット時であって、例えば、システムリセット直後に管理ブロック113Bで実行される初期化処理の中で行われる。IDプロパティRAM96は、ユーザワークRAM82と同様に、遊技用マイクロコンピュータ113の端子群の一つに割り当てられた専用の端子を用いて、バッテリバックアップ機能を付与可能であって、遊技機1の電源オフ後もその記憶内容を保持することができる。
The contents of the
制御回路97は、所定のシーケンスを実行して管理ブロック113Bの動作を制御する。例えば、システムリセット時に(正確にはシステムリセット直後に管理ブロック113Bで実行される初期化処理で)セキュリティメモリ95の内容をIDプロパティRAM96にコピーしたり、遊技中にバスモニタ回路94を介してCPUコア80のバス解放期間を検出し、同期間中に遊技ブロック113AのプログラムROM81の内容やユーザワークRAM82の内容を読み出して管理用ワークRAM93へ書き込んだり、外部装置からの管理情報要求指令に応答して管理用ワークRAM93やIDプロパティRAM96の内容を外部へ転送したりする。
The
外部通信制御回路98は、遊技機1の外部に備えられた情報収集端末装置やID検査装置と通信を行う。例えば、情報収集端末装置が接続されている場合は、その情報収集端末装置からの要求に応答して、管理用ワークRAM93やIDプロパティRAM96の記憶内容を要求元の情報収集端末装置に転送し、ID検査装置が接続されている場合は、そのID検査装置からの要求に応答して、少なくともIDプロパティRAM96に記憶されている固有IDの情報を要求元のID検査装置に転送する。
The external
図7は、本発明の実施の形態の遊技制御のメイン処理のフローチャートであり、遊技制御装置100のCPU80で実行される。
FIG. 7 is a flowchart of the main process of game control according to the embodiment of the present invention, which is executed by the
遊技機1への電源が投入されると、遊技用マイクロコンピュータ101は、各種制御パラメータに初期値を設定する初期化処理を実行する(S11)。
When the power to the
具体的には、電源投入後に、電源装置250のリセット信号発生回路251Bから送信されたリセット信号を、遊技制御装置100で受信することを契機に、各種制御パラメータやプログラム実行番地を初期状態にすることによって、遊技機1を初期状態にする。
Specifically, after the power is turned on, various control parameters and program execution addresses are initialized by receiving the reset signal transmitted from the reset
特に、遊技制御装置100では、電源装置250からのリセット信号によって、普図変動表示ゲームに関する大当り判定用乱数を生成する16ビットカウンタ120のうち、最下位桁を構成する4ビットカウンタ123のみを初期化する。なお、16ビットカウンタ120のうち、最上位桁を構成する4ビットカウンタ124や、他の4ビットカウンタ121及び122は、ロジック電源回路251Aから5V電源が供給された時点で作動を開始しており、リセット信号を受信しても初期化されない。
In particular, in the
次に、攪拌用乱数更新処理(S12)を行う。以後、この攪拌用乱数更新処理を繰り返し行う。 Next, a stirring random number update process (S12) is performed. Thereafter, this random number update process for stirring is repeated.
攪拌用乱数更新処理(S12)は、後述する図8のステップS26における乱数更新処理の初期値を更新する。この処理について説明すると、遊技制御装置100で実行される処理の中には、普通図柄始動ゲート27A又は27Bを遊技球が通過したときに、対応する遊技の結果態様を導き出すための乱数処理が含まれる。これらの乱数処理の一例としては、0から316の間でカウンタの値を所定の時間周期(例えば、1msec周期)で1ずつ増加させ、値が316を越したときに再び0に戻す。この乱数値の更新処理は、ステップS26の乱数更新処理に相当する。
The stirring random number update process (S12) updates the initial value of the random number update process in step S26 of FIG. Explaining this process, the process executed by the
このカウンタ値は、前述した遊技球の通過等の事象を遊技制御装置100が認識した時点で抽出され、そのときの乱数値となる。しかし、乱数とはいっても、前述した処理を繰り返すと、317msec周期で抽出される乱数値は周期性をもってしまい、乱数性が低下する。そこで、攪拌用乱数更新処理でカウンタ値を攪乱することによって更に乱数性を付与している。
This counter value is extracted when the
前述した例でカウンタ値の変動を毎回0から開始するのではなく、攪拌用乱数更新処理で求められた値をカウンタ値の初期値として変動させる。いわば一回転の変動を終えた時点で、攪拌用乱数更新処理により得られた新たな値を次のカウンタの初期値として設定する。 In the above-described example, the counter value is not changed every time from 0, but the value obtained by the stirring random number update process is changed as the initial value of the counter value. In other words, when the change of one rotation is finished, a new value obtained by the stirring random number update process is set as the initial value of the next counter.
そしてまた、一回転のカウンタ値を変動する処理が行われ、カウンタ値変動時の初期値が次々と更新されてゆく。攪拌用乱数更新処理における乱数更新の周期は、ステップS26の乱数更新処理における乱数更新の周期に比してかなり短いので、前述したカウンタのランダム性を増すことができる。 In addition, a process for changing the counter value for one rotation is performed, and the initial value at the time of the counter value change is successively updated. The random number update cycle in the agitation random number update process is considerably shorter than the random number update cycle in the random number update process in step S26, so that the randomness of the counter described above can be increased.
図8は、本発明の実施の形態の遊技制御のタイマ割込処理のフローチャートであり、遊技制御装置100のCPU80で実行される。
FIG. 8 is a flowchart of the game control timer interrupt process according to the embodiment of the present invention, which is executed by the
遊技機1への電源が投入された後、遊技制御のメイン処理が実行される。そして、所定時間周期(例えば、1msec毎に)タイマ割り込みが発生すると、タイマ割込処理が繰り返し実行される。ただし、これらのステップS21〜S33の処理は、割り込み発生毎に必ずしもすべて行なわれるとは限られない。例えば、入力処理(S23)は毎回入力信号を監視するが、出力処理(S24)は割り込みの発生1回おきに実行されてもよい。つまり、1回の割込処理で一通りの処理すべてを完了するのではなく、この割込処理が複数回繰り返し実行されて一連の遊技制御処理が完了する場合がある。
After the power to the
まず、割り込み禁止の設定と、レジスタ退避の処理を行う(S21)。 First, interrupt prohibition setting and register saving processing are performed (S21).
その後、乱数取込タイミング回路87からの乱数取込信号の出力を中止して、乱数の監視を停止する(S22)。これによって、16ビットカウンタ120で生成されたカウンタ値が乱数確定レジスタ140に記憶されなくなる。ただし、ステップS28で特図始動スイッチ52からの出力が検出された場合は、乱数確定レジスタ140にカウンタ値が記憶される。
Thereafter, the output of the random number acquisition signal from the random number
その後、入力インターフェースを介して入力される各種センサやスイッチ等からの信号にチャタリング除去等の処理をし、入力情報を確定する入力処理を行う(S23)。 Thereafter, processing such as chattering removal is performed on signals from various sensors and switches input via the input interface, and input processing for determining input information is performed (S23).
その後、出力インターフェースを介して、遊技制御に関するデータを所定の出力先(大入賞口ソレノイド9A、普通電動役物ソレノイド15A又は盤用外部接続端子盤41等)に出力する出力処理を行う(S24)。
Thereafter, an output process for outputting data related to game control to a predetermined output destination (large winning
その後、表示制御指令信号を表示制御装置150に出力したり、排出制御装置200に賞球指令信号を出力したりするコマンド送信処理を行う(S25)。表示制御装置150対するコマンド送信処理は、図10で後述する。
Thereafter, a command transmission process for outputting a display control command signal to the
その後、普図変動表示ゲームが当りか否かを判定するための各乱数カウンタ、及び、特図変動表示ゲームを進行させる際の演出又は装飾(変動表示パターンや停止図柄等)にランダム性を付与するための各乱数カウンタの値を一ずつ増す乱数更新処理を行う(S26)。 After that, randomness is given to each random number counter for determining whether or not the normal map variable display game is hit, and the effect or decoration (variable display pattern, stop pattern, etc.) when the special map variable display game is advanced The random number update process for incrementing the value of each random number counter by one is performed (S26).
その後、遊技機1の球詰まりや各種スイッチ、センサ等の異常を監視するエラー監視処理を行う(S27)。
Thereafter, an error monitoring process is performed to monitor the jamming of the
その後、特図始動スイッチ52、普図始動センサ53及びカウントセンサ54等の入力の有無を検出し、その結果に応じて特別図柄入賞記憶、普通図柄入賞記憶及び大入賞口への入賞カウント数等を更新するスイッチの監視処理を行う(S28)。このとき、特図始動スイッチ52による遊技球の検出があれば、乱数確定レジスタ140から取得した特図乱数カウンタ値(特図ゲームの結果態様に関する乱数)が特図始動記憶に記憶され、普図始動センサ53による遊技球の検出があれば、普図乱数カウンタ値(普図ゲームの結果態様に関する乱数)が普図始動記憶に記憶される。スイッチ監視処理については、図9で後述する。
Thereafter, the presence / absence of input to the special figure start
その後、乱数取込タイミング回路87から乱数取込信号を出力して、乱数の監視を再開する(S29)。
Thereafter, a random number acquisition signal is output from the random number
その後、特図変動表示ゲームの進行を制御する特別図柄ゲーム処理(S30)、普通図柄ゲーム処理(S31)を行う。 After that, special symbol game processing (S30) for controlling the progress of the special symbol variation display game and normal symbol game processing (S31) are performed.
特別図柄ゲーム処理(S30)は、特図始動スイッチ52で検出された始動口16への遊技球の入賞に基づいて抽出され、特図始動記憶に記憶された特図乱数カウンタ値(ステップS28で抽出・記憶した特図ゲームの結果態様に関する乱数)が当りか否か判定し、画像表示装置8に識別情報(特別図柄)の変動表示のための処理を行う。特図乱数カウンタ値が所定の値であれば、特別図柄に関する当り状態となり、識別情報の変動表示が当り図柄で停止する。また、当り状態になると大入賞口ソレノイド9Aを駆動して特別変動入賞装置9を開放し、遊技球を受け入れやすい開状態(遊技者に有利な状態)になる。なお、特別図柄ゲーム処理については、図10で後述する。
The special symbol game process (S30) is extracted based on the winning of the game ball to the starting
普通図柄ゲーム処理(S31)は、普通図柄始動センサ53で検出された普通図柄始動ゲート14への遊技球の通過に基づいて抽出され、普通図柄始動記憶に記憶された普通図柄乱数カウンタ値(ステップS27で抽出・記憶した普通図柄ゲームの結果態様に関する乱数)が当りか否か判定し、画像表示装置8に設けられた普通図柄記憶状態表示領域の変動表示のための処理を行う。普図乱数カウンタ値が所定の値であれば、普図に関する当り状態となり、普通図柄の変動表示が当り図柄で停止する。また、当り状態になると普通電動役物ソレノイド15Aを駆動して普通変動入賞装置15を開放し、始動口16への入賞が容易な状態になる。なお、普通変動入賞装置15の開放時間は、例えば、特定遊技状態(確率変動、時間短縮変動等)では2.9秒間、通常遊技状態では0.5秒間として、遊技状態に応じて開放態様が変化する。
The normal symbol game process (S31) is extracted based on the passing of the game ball to the normal symbol start gate 14 detected by the normal symbol start sensor 53, and is stored in the normal symbol start memory (step 31). It is determined whether or not the random number related to the result pattern of the normal symbol game extracted and stored in S27 is hit, and processing for displaying the fluctuation of the normal symbol storage state display area provided in the
その後、盤用外部接続端子盤41を介して接続される管理用コンピュータに遊技機1の状態を出力するための盤用外部情報を編集する外部情報編集処理を行う(S32)。盤用外部情報には、図柄が確定したか、大当りであるか、確率変動中であるか又は変動時間短縮(時短)であるか等、特図変動表示ゲームの進行状態に関連する情報が含まれる。
Thereafter, external information editing processing for editing the board external information for outputting the state of the
その後、一時退避していたレジスタの復帰処理及び禁止設定されていた割り込みの許可設定をする処理を行い(S33)、タイマ割込処理を終了し、メイン処理に戻る。そして、次のタイマ割り込みが発生するまで攪拌用乱数更新処理(S22)を繰り返す。 Thereafter, the process of restoring the temporarily saved register and the process of setting permission of the interrupt that has been prohibited are performed (S33), the timer interrupt process is terminated, and the process returns to the main process. The stirring random number update process (S22) is repeated until the next timer interruption occurs.
図9は、本発明の実施の形態のスイッチ監視処理の詳細を示すフローチャートであり、遊技制御装置100のCPU80で実行される。
FIG. 9 is a flowchart showing details of the switch monitoring process according to the embodiment of the present invention, and is executed by the
まず、特図始動記憶数が上限値の4に達していないかを判定する(S41)。なお、特図始動記憶数の上限値は4に限られない。 First, it is determined whether the special figure starting memory number has reached the upper limit of 4 (S41). The upper limit value of the special figure starting memory number is not limited to four.
判定の結果、特図始動記憶数が上限値に達していれば、スイッチ監視処理を終了し、タイマ割込処理へ復帰する。一方、特図始動記憶数が上限値に達していなければ、特図始動スイッチ52の出力によって、始動口16へ遊技球が入賞したか否かを判定する(S42)。
As a result of the determination, if the special figure start memory number has reached the upper limit value, the switch monitoring process is terminated and the process returns to the timer interrupt process. On the other hand, if the number of special figure starting memories has not reached the upper limit value, it is determined whether or not a game ball has won the starting
判定の結果、特図始動スイッチ52の出力が検出されなければ、スイッチ監視処理を終了し、タイマ割込処理へ復帰する。一方、特図始動スイッチ52の出力が検出されれば、乱数値を取得するためにステップS43に進む。なお、前述したように、特図始動スイッチ52の出力が検出されれば、16ビットカウンタ120のカウント値が乱数確定レジスタ140に記憶される。
If the output of the special figure start
次に、乱数値読出指令信号(乱数上位RD及び乱数下位RD)を出力することによって、乱数確定レジスタ140にラッチされている乱数値の下位8ビット(RL)の値を、バッファ162を介して下位フリップフロップ142から取得する(S43)。
Next, by outputting a random value read command signal (random number upper RD and random number lower RD), the value of the lower 8 bits (RL) of the random value latched in the random
次に、乱数値読出指令信号を出力することによって、乱数確定レジスタ140にラッチされている乱数値の上位8ビット(RH)の値を、バッファ161を介して上位フリップフロップ141から取得する(S44)。
Next, by outputting a random number read command signal, the value of the upper 8 bits (RH) of the random value latched in the random
そして、取得した上位ビットの乱数値に所定の乗算をし(本実施の形態では256を乗じる)、取得した下位ビットの乱数値に加算する。そして、算出された値を乱数値としてメモリ(特図始動記憶領域)に格納する(S45)。 Then, the acquired higher-order bit random value is multiplied by a predetermined number (in this embodiment, multiplied by 256), and added to the acquired lower-order bit random value. Then, the calculated value is stored in the memory (special drawing start storage area) as a random value (S45).
その後、特図始動記憶数に1を加算する(S46)。 Thereafter, 1 is added to the special figure starting memory number (S46).
図10は、本発明の実施の形態の特別図柄ゲーム処理の詳細を示すフローチャートであり、遊技制御装置100のCPU80で実行される。
FIG. 10 is a flowchart showing details of the special symbol game process according to the embodiment of the present invention, which is executed by the
遊技機1で遊技が開始されると、実行中の遊技状態に基づいて、遊技制御装置100のRAM82、93、96に、特図変動表示ゲーム処理の内容を決定する処理番号0〜3のいずれかが記憶される。
When a game is started on the
処理番号0は「変動待ち」の状態であり、特図変動表示ゲーム中及び特別遊技中のいずれでもないときに設定される。処理番号1は「変動中」の状態であり、特図変動表示ゲームが開始し、特別図柄の変動表示が停止するまでに設定される。処理番号2は「大当り判定待ち」の状態であり、特別図柄の変動表示の停止後に設定される。処理番号3は「大当り動作中」の状態であり、特別遊技の実行中に設定される。なお、処理番号の初期値は「0」である。
The process number 0 is in the “waiting for change” state, and is set when neither the special figure change display game nor the special game is in progress.
特図変動表示ゲーム処理では、まず、遊技制御装置100のRAM82、93、96に記憶されている処理番号を特定する(S51)。そして、記憶されている処理番号に従って、以下の処理を実行する。
In the special figure variation display game process, first, a process number stored in the
処理番号が0以下の場合(すなわち0である場合)、特図変動表示ゲーム中及び特別遊技中のいずれでもないので、特別図柄入賞記憶数が0以上であるか否かを判定する(S52)。特別図柄入賞記憶数が0の場合、つまり、始動口16への遊技球の入賞に基づいて保留されている特図変動表示ゲームがない場合は、特別図柄ゲーム処理を終了し、タイマ割込処理へ復帰する。
If the process number is 0 or less (that is, 0), it is neither during the special figure variation display game nor during the special game, so it is determined whether or not the special symbol winning memory number is 0 or more (S52). . When the number of special symbol winning memory is 0, that is, when there is no special symbol variation display game held based on the winning of the game ball to the
一方、特別図柄入賞記憶数が0より大きい場合は、始動口16への遊技球の入賞によって記憶された特図変動表示ゲームの実行が保留されているので、特図始動記憶領域に格納されている乱数値を判定する(S53)。この乱数値の判定は、特図始動記憶領域から読み出した乱数値が所定の数値範囲に属するか否かで判定する。
On the other hand, when the number of special symbol winning memory is larger than 0, the execution of the special symbol variation display game stored by winning the game ball to the starting
具体的には、本実施の形態では乱数値が16ビットで構成されているので、0から65535までの値をとる。そこで、500から699の値を当りと設定する。これによって、大当り確率が約1/328となる。 Specifically, in this embodiment, since the random number value is composed of 16 bits, it takes a value from 0 to 65535. Therefore, a value from 500 to 699 is set as a win. As a result, the big hit probability is about 1/328.
このとき、乱数値が500以上であり、かつ、699以下であるかを判定する。そして乱数値が500以上で、かつ、699以下である場合に大当りと判定する。 At this time, it is determined whether the random number value is 500 or more and 699 or less. When the random number value is 500 or more and 699 or less, it is determined that it is a big hit.
従来の大当り判定では、特図始動記憶領域から読み出した乱数値が当り値と等しいか否かを全ての当り値について判定していたので、大当り判定処理に時間を要していた。しかし、本実施の形態のように数値範囲で大当りを判定すれば、大当り値の上限及び下限との大小を判定するだけで、特図始動記憶領域から読み出した乱数値が当りか否かを判定することができ、大当り判定処理の負担を軽減することができる。 In the conventional big hit determination, since it is determined for all the hit values whether or not the random number value read from the special chart start storage area is equal to the hit value, it takes time for the big hit determination processing. However, if the big hit is determined in the numerical range as in the present embodiment, it is determined whether or not the random value read from the special figure starting storage area is a hit only by determining the magnitude of the upper and lower limits of the big hit value. It is possible to reduce the burden of the big hit determination process.
また、大当り確率を変化させることによって確率変動当り値の数が変わっても、当り値の上限値及び/又は下限値が変化するだけなので、大当り判定処理の負担は一定である。 Further, even if the number of per-probability fluctuations is changed by changing the jackpot probability, the upper-limit value and / or the lower-limit value of the hit value only changes, so the burden of the big-hit determination process is constant.
その後、遊技制御装置100は、特図変動表示ゲームを開始する処理を行う(S54)。
Thereafter, the
具体的には、まず既に記憶されている特図始動記憶数から1を減ずる。 Specifically, first, 1 is subtracted from the number of special figure starting memories already stored.
次に、乱数を用いた抽選によって特別図柄の停止図柄を決定する。なお、この停止図柄は、大当りの判定結果(S53)と整合するように決定される。 Next, a special symbol stop symbol is determined by lottery using random numbers. This stop symbol is determined so as to be consistent with the big hit determination result (S53).
次に、処理タイマに時間T1を設定する。タイマに設定される時間T1は、特図変動表示ゲームが開始してから特別図柄が停止するまでの時間である。 Next, time T1 is set in the processing timer. The time T1 set in the timer is the time from when the special figure variation display game starts until the special symbol stops.
次に、処理番号を1に設定する。これによって、次回の特図変動表示ゲーム処理実行時には「変動中」の処理に分岐される。 Next, the processing number is set to 1. As a result, at the next execution of the special figure fluctuation display game process, the process branches to the “fluctuating” process.
次に、表示制御装置150に、特図変動開始コマンドを出力して、画像表示装置8において識別情報の変動表示を開始する。
Next, a special figure variation start command is output to the
処理番号が1の場合、特図変動表示ゲームが開始しているので、ステップS54で処理タイマに設定された時間T1が経過したか否かを判定する(S55)。 When the process number is 1, since the special figure variation display game has started, it is determined whether or not the time T1 set in the process timer in step S54 has elapsed (S55).
設定された時間T1が経過しておらず、処理タイマがタイムアップしていない場合は、特別図柄の変動表示時間が終了していないので、特別図柄の変動表示を継続しつつ、特別図柄ゲーム処理を終了し、タイマ割込処理へ復帰する。 If the set time T1 has not elapsed and the processing timer has not expired, the special symbol variation display time has not expired, so the special symbol game processing is continued while continuing the special symbol variation display. To return to the timer interrupt process.
一方、設定された時間T1が経過しており、処理タイマがタイムアップしている場合は、特別図柄の変動表示時間が終了しているので、処理タイマに時間T2を設定する。タイマに設定される時間T2の間は、特別図柄の変動表示が停止してから、特別遊技又は次の特図変動表示ゲームに移行するまでの時間であり、確定した特別図柄(大当り図柄又は外れ図柄)を遊技者に認識させるために必要な時間である。次に、処理番号を2に設定する(S56)。これによって、次回の特図変動表示ゲーム処理実行時には「大当り判定待ち」の処理に分岐される。 On the other hand, if the set time T1 has elapsed and the processing timer has expired, the special symbol variation display time has expired, so the time T2 is set in the processing timer. The time T2 set in the timer is the time from when the special symbol variation display stops until the transition to the special game or the next special variation display game, and the confirmed special symbol (big hit symbol or missed) This is the time required for the player to recognize the symbol. Next, the process number is set to 2 (S56). As a result, at the next execution of the special figure variation display game process, the process branches to a “waiting for big hit determination” process.
処理番号が2の場合、特別図柄の変動表示は終了しているので、ステップS56で処理タイマに設定された時間T2がタイムアップしたか否かを判定する(S57)。 When the process number is 2, since the special symbol variation display has ended, it is determined whether or not the time T2 set in the process timer in step S56 has expired (S57).
設定された時間T2が経過しておらず、処理タイマT2がタイムアップしていない場合は、特別図柄ゲーム処理を終了し、タイマ割込処理へ復帰する。 If the set time T2 has not elapsed and the process timer T2 has not expired, the special symbol game process is terminated and the process returns to the timer interrupt process.
一方、設定された時間T2が経過しており、処理タイマT2がタイムアップした場合は、ステップS53における乱数値の判定結果に基づいて特図変動表示ゲームの結果が大当りか否かを判定する(S58)。乱数値が大当り値ではなかった場合(つまり、外れ値であった場合)は、処理番号を0に設定する(S59)。これによって、次回の特図変動表示ゲーム処理実行時には「変動待ち」の処理に分岐される。 On the other hand, when the set time T2 has elapsed and the processing timer T2 has expired, it is determined whether or not the result of the special figure variation display game is a big hit based on the determination result of the random value in step S53 ( S58). If the random number is not a big hit value (that is, an outlier), the process number is set to 0 (S59). As a result, at the next execution of the special figure fluctuation display game process, the process branches to a “waiting for fluctuation” process.
乱数値が大当り値であった場合は、処理タイマに時間T3を設定する。タイマに設定される時間T3の間は、画像表示装置8にファンファーレ表示がなされる。次に、処理番号を3に設定する(S60)。これによって、次回の特図変動表示ゲーム処理実行時には「大当り動作中」の処理に分岐される。
If the random value is a big hit value, the time T3 is set in the processing timer. During the time T3 set in the timer, fanfare display is performed on the
処理番号が3の場合、遊技制御装置100は、特別遊技処理を実行する(S61)。具体的には、まず特別遊技処理では、ステップS60で処理タイマに設定された時間T2がタイムアップしたか否かによって、ファンファーレ表示が終了したか否かを判定する。処理タイマT3がタイムアップし、ファンファーレ表示が終了していれば、ステップS54において決定された停止図柄を表示する。
When the process number is 3, the
図11は、本発明の実施の形態の乱数監視処理のタイミングチャートである。 FIG. 11 is a timing chart of random number monitoring processing according to the embodiment of this invention.
遊技制御のメイン処理の実行中にタイマ割り込みが発生すると、タイマ割り込みを許可する許可フラグがオンに設定される(t1)。そして、許可フラグがオフに戻ると同時に、ステップS22で乱数の監視が停止される。 When a timer interrupt occurs during the execution of the main process for game control, a permission flag for permitting the timer interrupt is set to ON (t1). At the same time as the permission flag returns to OFF, the random number monitoring is stopped in step S22.
次に、ステップS23の入力処理によって、遊技用マイクロコンピュータ113から入力取込RDが出力されて、特図始動スイッチ52やその他のスイッチからの入力情報が取り込まれる。取り込まれた各スイッチの入力情報(IN)は、データバス65に入力される。
Next, by the input process of step S23, the input capture RD is output from the
なお、図11において、データバス65を示す横軸上に表された六角形状の記号は、対応する情報がデータバス65上にあることを示す。
In FIG. 11, hexagonal symbols on the horizontal axis indicating the
次に、ドライブ回路75への出力情報(OT1)がデータバス65上に出力されると、ステップS24の出力処理で第1出力WRがフリップフロップ76に出力される。そして、OT1は、フリップフロップ76からドライブ回路75を介して各種装置に出力され、対応する装置が動作を開始する。
Next, when the output information (OT1) to the drive circuit 75 is output on the
また、ドライブ回路77への出力情報(OT2)がデータバス65上に出力されると、ステップS24の出力処理で第2出力WRがフリップフロップ78に出力される。そして、OT2は、フリップフロップ78からドライブ回路77を介して各種装置に出力され、対応する装置が動作を開始する。
When the output information (OT2) to the drive circuit 77 is output on the
特図始動スイッチ52からの検出信号が入力されると、つまり、始動口16へ遊技球が入賞すると、乱数確定レジスタ140に16ビットカウンタ120の乱数値(RH及びRL)が一時的に記憶される。そして、ステップS28のスイッチ監視処理で、乱数上位RDがオンに設定され、乱数確定レジスタ140に記憶されたRHがデータバス65に取り込まれる。続いて、乱数下位RDがオンに設定され、乱数確定レジスタ140に記憶されたRLがデータバス65に取り込まれる。
When the detection signal from the special figure start
なお、特図始動スイッチ52からの入力信号がなかった場合、つまり、始動口16への遊技球の入賞がない場合は、データバス65へ乱数値(RH及びRL)は取り込まれない。
Note that random numbers (RH and RL) are not taken into the
そして、ステップS29で乱数の監視が再開されると(t2)、乱数取込タイミング回路87から出力される乱数取込信号がオンに設定され、続いて乱数上位RDがオンに設定される。この乱数取込信号の入力のタイミングに、乱数確定レジスタ140にRH及びRLが記憶される。その後、乱数上位RDを受けて、乱数確定レジスタ140に記憶されているRHがデータバス65に入力される。また、乱数上位RDに続いて乱数下位RDがオンに設定され、この乱数下位RDを受けて、乱数確定レジスタ140に記憶されているRLがデータバス65に入力される。
When the monitoring of random numbers is resumed in step S29 (t2), the random number fetch signal output from the random number fetch
以上のようにRH及びRLがデータバス65に取り込まれると、乱数取込信号はオフの状態に戻る(t4)。取り込まれたRH及びRLは遊技用マイクロコンピュータ113の乱数監視回路88に入力されて、正当性の判定に用いられる。
As described above, when RH and RL are taken into the
乱数取込信号がオフの状態に戻ってから所定時間が経過すると、再度乱数取込信号がオンに設定される。そして、t3〜t4と同様の処理が実行されて、次に生成された乱数値のRH及びRLがデータバス65に取り込まれる。
When a predetermined time elapses after the random number acquisition signal returns to the OFF state, the random number acquisition signal is set to ON again. Then, the same processing as t <b> 3 to t <b> 4 is executed, and the next generated random value RH and RL are taken into the
このようにして、次のタイマ割込処理が実行(t5)されるまで、乱数値の取り込みが繰り返して実行され、16ビットカウンタ120で生成された乱数値のRH及びRLが順次データバス65を介して乱数監視回路88に入力される。そして、次のタイマ割込処理が実行されると(t5)、ステップS22で再び乱数の監視が停止される。
In this way, the random number value is repeatedly fetched until the next timer interrupt process is executed (t5), and the random value RH and RL generated by the 16-
乱数監視回路88は、入力されたRH及びRLを照合して、全ての値(0〜65535)が出力されているか否かの正当性の判定を行う。この場合、一定時間が経過しても全ての値が乱数監視回路88に入力されない場合は、CPUコア80は、いずれかの信号線において断線が発生していると判断して、遊技制御装置100に接続された各種装置や従属制御装置との信号の入出力を不能化させる。
The random
このように、タイマ割込処理においてデータの入出力処理(S23〜S28)が実行されていない間に乱数監視処理を実行することによって、遊技制御処理中でも乱数を監視できるので、例えば、電源投入時だけに乱数の監視をする構成よりも、より安全性が高い。 As described above, by executing the random number monitoring process while the data input / output process (S23 to S28) is not executed in the timer interrupt process, the random number can be monitored even during the game control process. It is safer than a configuration that only monitors random numbers.
特許請求の範囲に記載した以外の本発明の観点の代表的なものとして、次のものがあげられる。 The following are typical examples of aspects of the present invention other than those described in the claims.
(1)所定の始動条件の成立に基づいて補助遊技を実行し、前記補助遊技が特別な結果になる場合には遊技者に特典を付与する遊技制御装置を備える遊技機において、
前記遊技制御装置は、
遊技を制御するCPUと、
前記CPUとデータを入出力するデータバスと、
前記データバスと前記遊技制御装置の外部に接続された装置との信号の入出力を中継する中継手段と、
発振回路からのクロック信号に基づいてカウンタを更新する複数のカウンタ回路をカスケード接続して構成され、カウンタ値を生成するカウンタ値生成手段と、
所定の信号の発生に基づいて前記カウンタ値生成手段から前記カウンタ値を取得して、前記データバスへ前記カウンタ値を伝達する伝達手段と、
前記カウンタ値生成手段によって生成されるカウンタ値を前記データバスを介して取り込み、前記カウンタ値の正当性を判定する正当性判定手段と、を備え、
前記CPUは、前記伝達手段から前記データバスを介して伝達された前記カウンタ値を取り込み、前記カウンタ値に基づいて前記補助遊技の結果を決定することを特徴とする遊技機。
(1) In a gaming machine including a game control device that executes an auxiliary game based on establishment of a predetermined start condition and gives a bonus to a player when the auxiliary game has a special result,
The game control device includes:
A CPU for controlling the game;
A data bus for inputting and outputting data to and from the CPU;
Relay means for relaying input / output of signals between the data bus and a device connected to the outside of the game control device;
A counter value generating means configured to cascade a plurality of counter circuits for updating the counter based on a clock signal from the oscillation circuit, and to generate a counter value;
Transmitting means for acquiring the counter value from the counter value generating means based on the generation of a predetermined signal and transmitting the counter value to the data bus;
Including a counter value generated by the counter value generating unit via the data bus, and a legitimacy judging unit for judging legitimacy of the counter value,
The gaming machine according to
(2)前記CPU及び前記正当性判定手段は、共通の基板に実装されて遊技用演算処理装置を構成し、
前記遊技用演算処理装置は、
前記データバスから前記CPU及び前記正当性判定手段の双方へデータを取り込むデータバス接続端子と、
前記遊技用演算処理装置の固有情報を記憶する固有情報記憶手段と、を備え、
前記固有情報は、前記遊技機の外部に接続された装置によって監視可能であることを特徴とする(1)に記載の遊技機。
(2) The CPU and the legitimacy determining means are mounted on a common board to constitute a game processing unit,
The gaming arithmetic processing device comprises:
A data bus connection terminal for fetching data from the data bus to both the CPU and the validity determination means;
Specific information storage means for storing specific information of the arithmetic processing unit for gaming,
The gaming machine according to (1), wherein the unique information can be monitored by a device connected to the outside of the gaming machine.
(3)前記正当性判定手段は、所定の時間内に前記データバスから取り込んだ前記カウンタ値に、所定の範囲の全ての値が含まれるか否かによって当該カウンタ値の正当性を判定することを特徴とする(1)又は(2)に記載の遊技機。 (3) The validity determination means determines the validity of the counter value based on whether or not all the values in a predetermined range are included in the counter value taken from the data bus within a predetermined time. The gaming machine according to (1) or (2), characterized in that:
(4)前記CPUは、所定時間毎に発生する割込信号に基づいて、前記中継手段を介して前記遊技制御装置の外部に接続された装置との間でデータを入出力し、
前記正当性判定手段は、前記CPUが前記中継手段を介して前記遊技制御装置の外部に接続された装置との間でデータを入出力していないタイミングに前記データバスから前記カウンタ値を取り込んで、当該カウンタ値の正当性を判定することを特徴とする(1)から(3)のいずれか一つに記載の遊技機。
(4) The CPU inputs / outputs data to / from a device connected to the outside of the game control device via the relay means based on an interrupt signal generated every predetermined time,
The validity determination means fetches the counter value from the data bus at a timing when the CPU does not input / output data to / from a device connected to the outside of the game control device via the relay means. The gaming machine according to any one of (1) to (3), wherein the validity of the counter value is determined.
(1)の発明によれば、所定の始動条件の成立に基づいて補助遊技を実行し、前記補助遊技が特別な結果になる場合には遊技者に特典を付与する遊技制御装置を備える遊技機において、前記遊技制御装置は、遊技を制御するCPUと、前記CPUとデータを入出力するデータバスと、前記データバスと前記遊技制御装置の外部に接続された装置との信号の入出力を中継する中継手段と、発振回路からのクロック信号に基づいてカウンタを更新する複数のカウンタ回路をカスケード接続して構成され、カウンタ値を生成するカウンタ値生成手段と、所定の信号の発生に基づいて前記カウンタ値生成手段から前記カウンタ値を取得して、前記データバスへ前記カウンタ値を伝達する伝達手段と、前記カウンタ値生成手段によって生成されるカウンタ値を前記データバスを介して取り込み、前記カウンタ値の正当性を判定する正当性判定手段と、を備え、前記CPUは、前記伝達手段から前記データバスを介して伝達された前記カウンタ値を取り込み、前記カウンタ値に基づいて前記補助遊技の結果を決定することによって、補助遊技の結果を決定するためのカウンタ値を、データバスを介して取り込んで監視するため、CPUが実際に取り込む乱数値と同じ値のカウンタ値を正当性判定手段によって取り込んで正当性の判定することができ、カウンタ値生成手段からCPUへ至る信号線の断線を高い信頼度で検出することができる。 According to the invention of (1), a gaming machine including a game control device that executes an auxiliary game based on establishment of a predetermined start condition and gives a bonus to a player when the auxiliary game has a special result. The game control device relays input / output of signals between a CPU for controlling the game, a data bus for inputting / outputting data to / from the CPU, and a device connected to the outside of the data bus and the game control device. And a counter value generating means for generating a counter value based on the generation of a predetermined signal, the relay means configured to cascade a plurality of counter circuits for updating the counter based on a clock signal from the oscillation circuit A transmission means for obtaining the counter value from the counter value generation means and transmitting the counter value to the data bus; and a count generated by the counter value generation means. Legitimacy determining means for fetching a value via the data bus and judging legitimacy of the counter value, and the CPU fetches the counter value transmitted from the transmitting means via the data bus. By determining the result of the auxiliary game based on the counter value, the counter value for determining the result of the auxiliary game is fetched via the data bus and monitored, and therefore, a random value that the CPU actually captures and The counter value of the same value can be taken in by the correctness determining means, and the correctness can be determined, and the disconnection of the signal line from the counter value generating means to the CPU can be detected with high reliability.
(2)の発明によれば、前記CPU及び前記正当性判定手段は、共通の基板に実装されて遊技用演算処理装置を構成し、前記遊技用演算処理装置は、前記データバスから前記CPU及び前記正当性判定手段の双方へデータを取り込むデータバス接続端子と、前記遊技用演算処理装置の固有情報を記憶する固有情報記憶手段と、を備え、前記固有情報は、前記遊技機の外部に接続された装置によって監視可能であることによって、正当性判定手段によってデータバスを監視できないようにするために信号線を不正に断線させると、遊技制御装置の外部に接続された装置とCPUとが接続されなくなり、遊技制御装置の外部に接続された装置の動作が異常になって遊技不能となる。よって、正当性判定手段を無効化することができないため、大当り発生の確率を変更する不正行為を防止できる。 According to the invention of (2), the CPU and the legitimacy determining means are mounted on a common board to constitute a game arithmetic processing device, and the game arithmetic processing device is connected to the CPU and the data bus from the data bus. A data bus connection terminal for fetching data to both of the legitimacy judging means, and a unique information storage means for storing unique information of the gaming arithmetic processing unit, wherein the unique information is connected to the outside of the gaming machine If the signal line is illegally disconnected so that the data bus cannot be monitored by the legitimacy determination means, the device connected to the outside of the game control device and the CPU are connected. As a result, the operation of the device connected to the outside of the game control device becomes abnormal and the game becomes impossible. Therefore, since the legitimacy determining means cannot be invalidated, it is possible to prevent an illegal act that changes the probability of occurrence of jackpot.
(3)の発明によれば、前記正当性判定手段は、所定の時間内に前記データバスから取り込んだ前記カウンタ値に、所定の範囲の全ての値が含まれるか否かによって当該カウンタ値の正当性を判定することによって、信号線の断線を検出するだけではなく、乱数の一様性を確認することができる。 According to the invention of (3), the validity determining means determines whether the counter value of the counter value depends on whether or not all the values in a predetermined range are included in the counter value fetched from the data bus within a predetermined time. By determining the validity, not only the disconnection of the signal line can be detected, but also the uniformity of the random number can be confirmed.
(4)の発明によれば、前記CPUは、所定時間毎に発生する割込信号に基づいて、前記中継手段を介して前記遊技制御装置の外部に接続された装置との間でデータを入出力し、前記正当性判定手段は、前記CPUが前記中継手段を介して前記遊技制御装置の外部に接続された装置との間でデータを入出力していないタイミングに前記データバスから前記カウンタ値を取り込んで、当該カウンタ値の正当性を判定することによって、遊技制御処理中でも乱数を監視できるので、より安全性が高い。 According to the invention of (4), the CPU inputs data to and from a device connected to the outside of the game control device via the relay means based on an interrupt signal generated every predetermined time. The legitimacy judging means outputs the counter value from the data bus at a timing when the CPU does not input / output data to / from a device connected to the outside of the game control device via the relay means. Since the random number can be monitored even during the game control process, the safety is higher.
なお、今回開示した実施の形態は、全ての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。 The embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is shown not by the above description of the invention but by the scope of claims, and is intended to include all modifications within the scope and meaning equivalent to the scope of claims.
以上のように、本発明に係る遊技機は、パチンコ遊技機、スロットマシン、コイン遊技機等の遊技機に適用することができる。 As described above, the gaming machine according to the present invention can be applied to gaming machines such as a pachinko gaming machine, a slot machine, and a coin gaming machine.
1 遊技機
65 データバス
74、160 3ステートバッファ
76、78 フリップフロップ
80 CPUコア
88 乱数監視回路
89 外部バスインターフェース
100 遊技制御装置
113 遊技用マイクロコンピュータ
120 16ビットカウンタ
121〜124 4ビットカウンタ
130 発振回路
140 乱数確定レジスタ
150 表示制御装置
200 装飾制御装置
300 音制御装置
400 排出制御装置
550 発射制御装置
1
Claims (1)
カウンタ値を生成するカウンタ値生成手段と、遊技の進行を制御する遊技制御用CPUと、を含む遊技制御装置と、
前記遊技制御装置に電力を供給する電力供給手段と、
所定の周期のクロック信号を出力するクロック信号出力手段と、を備え、
前記カウンタ値生成手段は、
前記クロック信号出力手段から出力されるクロック信号に基づいて、カウンタを更新可能な所定の範囲において、所定の初期値から所定の最終値まで予め定められた順序に従ってカウンタを更新するカウンタ更新手段と、
前記カウンタ更新手段によって更新されたカウンタ値を記憶するカウンタ記憶手段と、を含み、
前記遊技制御装置は、
前記電力供給手段による電力の供給開始後、定期的に実行する割込処理の開始前に、前記カウンタ値生成手段に初期値の設定を行うカウンタ初期設定手段と、
前記カウンタ初期設定手段によって前記カウンタ生成手段の初期設定を行った後に、所定時間毎にタイマ割込を実行する割込処理実行手段と、
前記割込処理実行手段によるタイマ割込処理において、前記予め定められている実行条件が成立したか否かを判定する実行条件判定手段と、
前記実行条件判定手段により前記実行条件が成立したと判定されたことに基づいて、前記カウンタ記憶手段が記憶するカウンタ値を読み出すカウンタ読出手段と、
前記カウンタ読出手段によって読み出されたカウンタ値が所定の判定値と合致するか否かを判定することによって、遊技者に有利な特定遊技状態を発生させるか否かを決定する特定遊技状態発生手段と、
前記カウンタ記憶手段が記憶するカウント値の正当性を判定する正当性判定手段と、を備え、
前記正当性判定手段は、
前記カウンタ初期設定手段が前記カウンタ値生成手段の初期設定を行った後、前記カウンタ記憶手段が取りうるすべてのカウンタ値が生成されるまでに要する時間が所定の範囲にあるか否かにより異常を判定することを特徴とする遊技機。 Variable display means capable of variably displaying the identification information is provided, and after a predetermined execution condition is satisfied, variable display of the identification information is started based on satisfaction of a variable display start condition. In a gaming machine that can shift to a specific gaming state advantageous to the player when the display result of the display becomes a specific display result,
A game control device including a counter value generating means for generating a counter value, and a game control CPU for controlling the progress of the game;
Power supply means for supplying power to the game control device;
Clock signal output means for outputting a clock signal of a predetermined period,
The counter value generating means
Counter updating means for updating the counter according to a predetermined order from a predetermined initial value to a predetermined final value within a predetermined range in which the counter can be updated based on the clock signal output from the clock signal output means;
Counter storage means for storing the counter value updated by the counter update means,
The game control device includes:
A counter initial setting means for setting an initial value in the counter value generating means before the start of an interrupt process periodically executed after the start of power supply by the power supply means;
Interrupt processing execution means for executing a timer interrupt every predetermined time after initial setting of the counter generation means by the counter initial setting means;
Execution condition determination means for determining whether or not the predetermined execution condition is satisfied in the timer interrupt process by the interrupt process execution means;
Counter reading means for reading a counter value stored in the counter storage means based on the execution condition determination means determining that the execution condition is satisfied;
Specific game state generating means for determining whether or not to generate a specific gaming state advantageous to the player by determining whether or not the counter value read by the counter reading means matches a predetermined determination value When,
Correctness determination means for determining the correctness of the count value stored in the counter storage means,
The validity determination means includes
After the counter initial setting means performs the initial setting of the counter value generating means, an abnormality is determined depending on whether or not the time required until all counter values that can be taken by the counter storing means are within a predetermined range. A gaming machine characterized by judging.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065569A JP4739436B2 (en) | 2009-03-18 | 2009-03-18 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065569A JP4739436B2 (en) | 2009-03-18 | 2009-03-18 | Game machine |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286640A Division JP4457063B2 (en) | 2005-09-30 | 2005-09-30 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009131678A JP2009131678A (en) | 2009-06-18 |
JP4739436B2 true JP4739436B2 (en) | 2011-08-03 |
Family
ID=40864158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009065569A Expired - Fee Related JP4739436B2 (en) | 2009-03-18 | 2009-03-18 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4739436B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015221329A (en) * | 2015-08-10 | 2015-12-10 | 株式会社ソフイア | Game machine |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3773272B2 (en) * | 1994-05-25 | 2006-05-10 | 株式会社ソフィア | Game machine control device |
JP2004097577A (en) * | 2002-09-10 | 2004-04-02 | Sankyo Kk | Game machine |
-
2009
- 2009-03-18 JP JP2009065569A patent/JP4739436B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009131678A (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4457063B2 (en) | Game machine | |
JP4351406B2 (en) | Game machine | |
JP7177506B2 (en) | game machine | |
JP7177507B2 (en) | game machine | |
JP7177503B2 (en) | game machine | |
JP7177504B2 (en) | game machine | |
JP7177505B2 (en) | game machine | |
JP2016221046A (en) | Reel type game machine | |
JP6390010B2 (en) | Game machine | |
JP2003340046A (en) | Game machine | |
JP2016221050A (en) | Reel type game machine | |
JP4679622B2 (en) | Game machine | |
JP7137857B2 (en) | game machine | |
JP5861141B2 (en) | Game machine | |
JP4739436B2 (en) | Game machine | |
JP4679191B2 (en) | Game machine | |
JP2007289770A (en) | Game machine | |
JP2009006203A (en) | Game machine | |
JP2002272981A (en) | Game machine | |
JP2016221047A (en) | Reel type game machine | |
JP7141728B2 (en) | game machine | |
JP7219487B2 (en) | game machine | |
JP7141729B2 (en) | game machine | |
JP7219486B2 (en) | game machine | |
JP7137858B2 (en) | game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4739436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |