JP4738626B2 - Method for etching a semiconductor substrate - Google Patents

Method for etching a semiconductor substrate Download PDF

Info

Publication number
JP4738626B2
JP4738626B2 JP2001123008A JP2001123008A JP4738626B2 JP 4738626 B2 JP4738626 B2 JP 4738626B2 JP 2001123008 A JP2001123008 A JP 2001123008A JP 2001123008 A JP2001123008 A JP 2001123008A JP 4738626 B2 JP4738626 B2 JP 4738626B2
Authority
JP
Japan
Prior art keywords
etching
koh
semiconductor substrate
liquid temperature
flatness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001123008A
Other languages
Japanese (ja)
Other versions
JP2002319578A (en
Inventor
秀一 山下
賢一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001123008A priority Critical patent/JP4738626B2/en
Publication of JP2002319578A publication Critical patent/JP2002319578A/en
Application granted granted Critical
Publication of JP4738626B2 publication Critical patent/JP4738626B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体基板をエッチング液中に浸すことによりエッチング処理を行なう半導体基板のエッチング方法に関し、特に、圧力センサや加速度センサ等に利用するために半導体基板に薄肉部としてのダイヤフラムを形成する場合のエッチング方法に用いて好適である。
【0002】
【従来の技術】
従来より、半導体圧力センサや半導体加速度センサ等のシリコンダイヤフラムを形成する場合、シリコン基板の主表面を、耐エッチング材であるSi02やSiN膜からなるエッチングマスクで覆い、この状態でKOH(水酸化カリウム)等のエッチング液を用いてウェットエッチングを行なう。
【0003】
それにより、シリコン基板の主表面のうちエッチングマスクの開口部に対応する部位に、該主表面から凹んだ凹部が形成され、該凹部の底部が薄肉部となり、この薄肉部がダイヤフラムとして形成される。
【0004】
ここにおいて、上記センサにおける感度特性の精度を確保するためには、ダイヤフラムの厚さを均一化する、つまり、エッチング部である上記凹部の底面を平坦に形成する必要がある。
【0005】
KOHを用いたシリコンのエッチングにおいては、比較的低温でエッチング速度の速い条件である液濃度30重量%近傍、液温度80℃近傍が広く用いられている。この条件でシリコン(100)面をエッチング処理した場合には、比較的平坦なエッチング面が得られるがエッチング速度は1μm/分と低い。エッチング速度を向上させるため、エッチング液の温度を上昇させてエッチング処理を行うと、エッチング部の底面の平坦性は悪化する。
【0006】
また、エッチング部の底面を平坦面に仕上げるためのウェットエッチング方法としては、例えば、特開平8−13165号公報や、特開2000−91307号公報に記載の方法が提案されている。
【0007】
前者は、弗化アンモニウム(NH4F)溶液中にシリコン基板を浸漬し、そのシリコン基板に電位を与えながらエッチング処理を行なうもので、その電位を例えばレストポテンシャル以下となるように制御することにより、原子レベルの平坦度を得る技術である。また、後者は、エッチング液に水酸化テトラメチルアンモニウム(TMAH)水溶液を用い、シリコン基板に電位を与えながらエッチング処理を行なうものである。
【0008】
【発明が解決しようとする課題】
しかしながら、上述の特開平8−13165号公報及び特開2000−91307号公報に記載の方法では、エッチング部底面の平坦性は確保できるものの、使用するエッチング液としてのNH4F溶液およびTMAH水溶液が、本来、エッチング速度の小さい(例えば0.01μm/分〜1μm/分)ものであるため、半導体製造工程においては作業性が良好ではなく、しかも、前者の液には弗素イオンを含むことから安全性に欠ける。
【0009】
ちなみに、エッチング液にKOHを用いた場合のエッチング部底面の平坦化の方法としては、例えば特開平10−209113号公報に示されるものがある。これは形成すべき広い幅の溝形状の中に、幅が200μm以下の狭い幅の開口部を設ける為の特殊なエッチングマスクを用い、エッチング領域を分割してエッチングを行なうものである。しかしながら、上述の方法においてはエッチング中に、狭い幅を設ける為のエッチングマスクが破壊され、ダイヤフラム寸法の制御性に乏しいことが懸念される。
【0010】
従って、本発明者等は、比較的エッチング速度の速いKOH水溶液を用い、且つ上記した特殊なエッチングマスクを採用することなくエッチングを行うことにより、エッチング部の底面の平坦性を確保することとし、加えて、生産性を高めるべくエッチング速度を更に速くすることを検討した。
【0011】
上述したように、従来の一般的なエッチング液としてのKOH水溶液は、比較的低温でエッチング速度を高めるという観点から、KOH濃度を30重量%近傍、液温度を80℃近傍としている。この条件では、シリコン(100)面のエッチング速度は1μm/分程度である。
【0012】
ここで、本発明者等は、エッチング液の温度を上げることで、エッチング速度を速くしようと考えた。しかし、本発明者等の検討によれば、単純に、KOH濃度30重量%近傍である従来のKOH水溶液を用い、その液温度を上昇させていった場合、エッチング部の底面における凸形状の度合が大きくなり、平坦性が悪化してしまうことがわかった。
【0013】
そこで、本発明は上記事情に鑑み、半導体基板をエッチング液中に浸すことによりエッチング処理を行なう半導体基板のエッチング方法において、エッチング速度の向上とエッチング部底面の平坦性の確保との両立を図ることを目的とする。
【0014】
【課題を解決するための手段】
本発明者等の実験検討によれば、上記した液温度上昇に伴うエッチング部底面の平坦性悪化の問題は、具体的には、n型にドープされたn型シリコン基板よりもp型にドープされたp型シリコン基板において、顕著となることがわかった。
【0015】
さらに、p型シリコン基板としては、エッチングされる面である主表面の面方位指数が(100)であるものの方が、面方位指数が(110)であるものよりも、平坦性が悪化することがわかった。これは、エッチング時に発生する水素ガスがエッチング部の底面となる(100)面より主に発生し、そのガスの流れに起因して、当該底面が凸形状になりやすいためと考えられる。
【0016】
そこで、主表面が(100)面であるp型シリコン基板を用いて、上記問題を解決すべく鋭意検討を行った。ここで、エッチングは、図4に示す様に、当該シリコン基板(50)の主表面のうちエッチングマスク(60)の開口部(61)に対応する部位に、エッチング処理を行い、エッチング部としての凹部(2)を形成した。
【0017】
そして、該凹部(2)の底面(2a)の平坦性は、該底面(2a)の最大厚さ部と最小厚さ部との厚さの差T(これを面内ムラという、図4参照)にて評価した。例えば、従来より広く用いられている条件であるKOH濃度32重量%、液温度82℃でエッチング処理をした場合には、凹部(エッチング部)(2)の底面(2a)は、面内ムラTが1.5μm程度の凸形状であった。
【0018】
ここで、上記従来条件では、エッチング速度は1μm/分であるが、本発明者等は、エッチング速度を倍以上とすべく、同じKOH濃度32重量%にて、液温度を110℃まで上げて、エッチング処理を行った。その結果、エッチング部(2)の底面(2a)は、例えば、面内ムラTが3μm程度の凸形状となり、従来条件よりも平坦性が悪化し、平坦性を確保できないことがわかった。
【0019】
そこで、エッチング速度の向上のために、エッチング液であるKOH水溶液の温度は、110℃以上とし、この液温度において、エッチング部底面の平坦性の確保可能なKOH濃度について、実験検討を行い、その結果に基づいて、本発明を創出するに至った。
【0023】
すなわち、請求項に記載の発明では、半導体基板としてp型にドープされ、その主表面の面方位指数が(100)であるシリコン基板を用い、エッチング液として水酸化カリウム水溶液を用い、水酸化カリウム水溶液のKOH濃度(重量%)を横軸、液温度(℃)を縦軸とした直交座標系を設定し、該KOH濃度及び液温度を、当該直交座標系にて、点A(40,110)、点B(45,110)、点C(50,140)、点D(42,135)の各点A〜Dを結ぶ線により形成される領域内の値となるように調整することにより、シリコン基板の主表面にエッチング処理を行うことを特徴としている
【0024】
それによって、従来よりもエッチング速度を向上させつつ、エッチング部の底面の平坦性を、実用レベルにて確保することができる。
【0025】
また、上述したように、p型シリコン基板としては、エッチングされる面であるの主表面の面方位指数が(100)であるものの方が、面方位指数が(110)であるものよりも、平坦性が悪化しやすい。そのため、リコン基板(50)の主表面の面方位指数が(100)であるものに用いて、本発明は特に有効である。
【0026】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0027】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る半導体圧力センサS1の概略断面構成を示す図である。図1において、1は半導体基板としてのシリコン基板であり、このシリコン基板1は、ボロン等のイオン注入や拡散によりp型にドープされており、主表面の面方位指数が(100)である。
【0028】
このシリコン基板1の主表面の一面(図1中の下側の面)1aには、KOHエッチングにより、当該一面1aから凹んだ凹部2が形成されている。そして、シリコン基板1のうち凹部2の底面2a側は薄肉部となり、この薄肉部が圧力検出用のダイヤフラム3として形成されている。
【0029】
また、シリコン基板1の一面1aとは反対側の主表面である他面1bには、ダイヤフラム3に対応する領域に、歪みゲージ4が形成されている。この歪みゲージ4は、例えばブリッジ回路を構成することにより、ダイヤフラム3が歪んだときに発生する応力に応じた電気的な信号を出力するためのものである。この歪みゲージ4は、イオン注入や拡散により形成された拡散抵抗として構成されている。
【0030】
この半導体圧力センサS1は、ダイアフラム3が圧力を受けて変形すると、このダイヤフラム3の変形によって生じる歪みに応じて、歪みゲージ4から信号が出力される。歪みゲージ4からの出力信号は、図示しない配線部やパッド部を介して、外部に設けられた信号処理回路等へ出力される。このようにして、圧力が検出されるようになっている。
【0031】
次に、半導体圧力センサS1の製造方法について述べる。このセンサS1は、主表面の面方位が(100)面であるp型シリコン基板を用いて、これに周知の半導体製造技術を施すことにより形成されるものであり、ここでは、凹部2のエッチング方法について述べる。
【0032】
図2は、本エッチング方法に用いるエッチング装置100の概略構成を示す図である。10はたとえば、ポリテトラフルオロエチレン(PTFE)等よりなるエッチング槽であり、このエッチング槽10には、エッチング液として、KOH濃度が40重量%以上50重量%以下(好ましくは、42重量%以上45重量%以下)の範囲に調整された水酸化カリウム(KOH)水溶液20が収容されている。
【0033】
このKOH水溶液20は、温度センサやヒータを有する温度調整器30により、110℃以上の所定温度に液温度が保持されるように加熱冷却され、温度制御される。更に、エッチング槽10内には、スターラ40が槽内底部に配置されており、回転磁界が与えられることで、KOH水溶液の温度分布が一様となるような撹拌速度にてKOH水溶液20を撹拌するようになっている。
【0034】
エッチング対象であるシリコン基板1としては、主面方位指数を(100)とした、p型にドープされたシリコンウェハ50を用いており、このウェハ50はエッチング槽10内にてKOH水溶液20に浸漬された状態でエッチング処理されるようになっている。なお、図2では1枚のシリコンウェハ50のみを示した概略図となっているが、製造工程で使用する場合には複数枚を同時に処理する構成を採用できることは勿論である。
【0035】
また、図3に示す様に、上述のシリコンウェハ50には、上記歪みゲージ4が形成されており、ダイヤフラム形成用のエッチングマスク60が形成されている。このマスク60は、シリコンウェハ50の(100)面である一面(上記シリコン基板1の一面1aに相当する面)51に、耐エッチング材であるシリコン酸化膜及びシリコン窒化膜からなる膜をプラズマCVD等により堆積させ、続いて、この堆積膜に対してフォトリソグラフィーによりエッチングしたい領域を開口することで、形成される。
【0036】
ここで、図3において、(a)は、エッチングマスク60が形成された状態のシリコンウェハ50の平面図((100)面からみた図)であって、マスク60の表面には識別上、ハッチングを施しており、(b)は同状態の概略断面図である。なお、図3では、マスク60の開口部61を平面正方形としているが、その形状は問わない。
【0037】
そして、本実施形態では、図2に示すエッチング装置100を用いて、KOH水溶液のKOH濃度を40重量%以上50重量%以下(好ましくは、42重量%以上45重量%以下)の範囲とし、液温度を110℃以上にて調整し、マスク60が形成されたシリコンウェハ50を、エッチング処理する。
【0038】
それにより、エッチングマスク60の開口部61にて、シリコンウェハ50の主表面(100)面がエッチングされていき、図4に示すような底面2aが(100)面、側面が(111)面である凹部2が形成され、それに伴いダイヤフラム3が形成される。こうして、凹部2の底面2aの平坦化が確保された半導体圧力センサS1を製造することができる。
【0039】
ところで、本実施形態では、エッチングの際に、KOH水溶液のKOH濃度を40重量%以上50重量%以下(好ましくは、42重量%以上45重量%以下)の範囲とし、液温度を110℃以上にて調整するようにしているが、これは、次に述べるような実験検討の結果を根拠とするものである。
【0040】
上述したように、従来の一般的なエッチング条件(KOH濃度32重量%、液温度82℃)では、エッチング速度は1μm/分であったのに対し、本発明者等は、エッチング速度を従来の倍以上とすることを考え、液温度を検討した。その結果、110℃以上とすれば、KOH濃度32重量%以上にて、確実にエッチング速度を倍以上(110℃、32重量%では4.5μm/分程度)に速めることができたので、液温度は110℃以上とした。
【0041】
そして、液温度110℃以上のKOH水溶液にて、KOH濃度、液温度、エッチングサイズ(エッチングマスクの開口部の面積)およびエッチング量(エッチング深さ、凹部の深さ)等を変えてエッチング処理をした場合について、凹部(エッチング部)2の底面2aにおける平坦性を、上記面内ムラTを指標として調べた。
【0042】
この面内ムラTは、「手段」の欄にて述べたように、図4に示す凹部2の底面2aの最大厚さ部と最小厚さ部との厚さの差Tであり、凹部(エッチング部)2の底面2aの平坦性を評価するものである。例えば、面内ムラTが正の値の場合、負の値の場合は、それぞれ凹部2の底面2aが凸面、凹面である。
【0043】
本実施形態の主面方位指数を(100)としたp型シリコンウェハ50の場合、この面内ムラTは±1.5μm以下であれば、実用上、平坦性が確保できているものとする。これは、次の理由による。
【0044】
本発明者等の検討によれば、主面方位指数を(100)ではなく(110)としたp型シリコンウェハの場合に、KOHエッチングにて凹部およびダイヤフラムを形成したとき、その凹部の底面の面内ムラTが±1μm以下である。
【0045】
しかし、(110)面にて構成され平坦性が確保されている凹部の底面は、細かく見ると平滑ではなく、±1.5μmの凹凸が存在する粗面となっている。つまり、1.5μmの凹凸があっても、ダイヤフラムの特性には問題はない。一方、主面方位指数を(100)とした本実施形態のp型シリコンウェハの場合、凹部2の底面2aには、上記図4に示すような凸形状は形成されるものの面自体は平滑である。
【0046】
従って、主面方位指数が(110)であるp型シリコンウェハにおいて、凹部(エッチング部)の底面は±1.5μmまでの凹凸が許容されており、このルールにのっとれば、主面方位指数が(100)である本実施形態のp型シリコンウェハ50においても±1.5μmまでの面内ムラTであれば、平坦性が確保されているとみなすことができる。また、ダイヤフラム特性も実用上、確保することができる。
【0047】
このようにして面内ムラTの基準を決めた後、まず、KOH濃度32重量%、液温度110℃としたKOH水溶液にて、エッチングサイズ(エッチング面積)およびエッチング量(エッチング深さ)を変えてエッチング処理をした場合について、上記面内ムラTを調べた。ここで、面内ムラTは、非接触3次元形状測定機(ZYGO社製のNew View 200(商品名))にて測定した。その結果を図5に示す。
【0048】
図5は、エッチングサイズについては、エッチングマスク60の開口部61のサイズを、2.0mm□、1.1mm□、0.75mm□と変え、エッチング量については、200μm〜400μmの範囲で変えた結果である。なお、図5及び後述する図6〜図8に示す結果は、シリコンウェハ50の厚さが625μmの場合であるが、他の厚さでも同様であり、シリコンウェハ50の厚さに依存しない。
【0049】
図5に示す結果(n数:3)では、エッチングサイズが大きくなるほど、また、エッチング量が大きくなるほど、面内ムラTは大きくなる。つまり、エッチングサイズ及びエッチング量が大きいほど、凹部(エッチング部)2の底面2aの平坦性が悪化する。
【0050】
そして、図5に示す様に、最も面内ムラTの大きいところ(エッチングサイズ:2.0mm□、エッチング量:400μm)では、面内ムラTは5μm程度となり、従来のKOHエッチング条件(液濃度:32重量%、液温度:82℃)の面内ムラT(1.5μm程度)よりも大きく悪化している。
【0051】
また、圧力センサの小型化を鑑みた場合、典型的なダイヤフラム製造工程においては、エッチング量は250〜350μm程度であり、エッチングマスクの開口部サイズは、1mmから最大2mm程度である。
【0052】
このことから、エッチング部の底面の平坦性確保のためには実用的に最も厳しい条件、すなわち図5において最も面内ムラTが最大となるエッチング量400μmにて、面内ムラTを±1.5μmとすべく、面内ムラTとKOH濃度、液温度およびエッチングサイズとの関係を調べた。その結果を図6〜図8に示す。
【0053】
図6は、KOH水溶液20の液温度を温度調整器30により110℃に保持し、エッチング処理を行った場合における、面内ムラTのKOH濃度依存性を調べた結果を示す図(n数:3)であり、エッチングサイズは、2.0mm□、1.1mm□について調べた。
【0054】
図6から、凹部(エッチング部)2の底面2aの形状はKOH濃度に強く依存し、濃度32〜40重量%では凸形状で且つエッチングサイズにより形状の変化が大きく、濃度45〜50重量%では凹形状で且つエッチングサイズにより形状の変化が大きいことがわかる。
【0055】
従って、図6に示す様に、液温度が110℃の場合、KOH濃度が40重量%〜45重量%であれば、エッチングサイズに関わらず、面内ムラTを±1.5μm以下にすることができ、凹部(エッチング部)2の底面2aの平坦性を確保することができる。
【0056】
また、液温度が110℃、KOH濃度が40重量%〜45重量%の場合、エッチング速度は、約3.0μm/分であり、従来のKOHエッチング条件(液濃度:32重量%、液温度:82℃)におけるエッチング速度(1μm/分程度)の3倍程度まで速くすることができた。
【0057】
図7は、KOH水溶液20の液温度を温度調整器30により130℃に保持し、エッチング処理を行った場合における、面内ムラTのKOH濃度依存性を示す図(n数:3)であり、エッチングサイズは、2.0mm□、1.1mm□について調べた。KOH水溶液20の液温度を130℃とすることで、エッチング速度は、液温度110℃の場合の倍程度まで速く(例えば45重量%のKOH濃度にて7μm/分程度)することができる。
【0058】
図7からわかるように、液温度が130℃においても、凹部(エッチング部)2の底面2aの形状はKOH濃度に強く依存し、KOH濃度が42重量%〜48重量%であれば、エッチングサイズに関わらず、面内ムラTを±1.5μm以下にすることができ、凹部(エッチング部)2の底面2aの平坦性を確保することができる。
【0059】
同様に、110℃以上の各液温度について、小型化等の実用面を鑑みた最も厳しい条件(エッチング量:400μm、エッチングサイズ:2.0mm□)において、エッチングサイズに関わらず面内ムラTを±1.5μmとできるような、すなわちエッチング部の底面の平坦性を確保できるようなKOH濃度(液濃度)を調べた。その結果を、図8に示す。
【0060】
図8に示す様に、KOH濃度(重量%)を横軸、液温度(℃)を縦軸とした直交座標系を設定し、該KOH濃度及び該液温度を、当該直交座標系にて、点A(40,110)、点B(45,110)、点C(50,140)、点D(42,135)の各点A〜Dを結ぶ線により形成される領域(図8中、ハッチングにて図示)R内の値となるように調整すれば、従来のKOHエッチング条件よりもエッチング速度を向上させつつ、凹部2の底面2aの平坦性を、実用レベルにて確保することができる。実際には、各点A〜Dを直線で結んだ領域を近似的に範囲限定すればよい。
【0061】
ここで、上記領域Rにおいて、KOH濃度の上限は50重量%であるが、これは、室温における水へのKOHの飽和濃度が50重量%であることによる。また、上記領域Rにおいて、液温度の上限はKOH水溶液20の沸点である。
【0062】
また、図8から、KOH濃度(液濃度)が40重量%〜50重量%であるKOH水溶液20の温度を、110℃以上にて適宜調整することにより、従来よりもエッチング速度を向上させつつ、凹部(エッチング部)2の底面2aの平坦性を、実用レベルにて確保することができると言える。
【0063】
さらに、図8からわかるように、KOH水溶液20のKOH濃度(液濃度)を42重量%以上45重量%以下の範囲とすれば、110℃以上の液温度(ただし、沸点未満)において、液温度に依存せずに、凹部2の底面2aの平坦性を、実用レベルにて確保することができ、好ましい。
【0064】
(他の実施形態)
なお、本発明は半導体圧力センサに限らず、半導体加速度センサ等のシリコンダイヤフラムをKOHエッチングにて形成する場合に用いて有効なことは勿論である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体圧力センサの概略断面図である。
【図2】上記実施形態に係るエッチング方法に用いるエッチング装置の概略構成図である。
【図3】上記実施形態に用いるシリコン基板としてのシリコンウェハにエッチングマスクが形成された状態を示す構成図である。
【図4】図3に示すシリコンウェハのエッチング後の状態を示す概略断面図である。
【図5】面内ムラとエッチングサイズ及びエッチング量との関係を示す図である。
【図6】KOH水溶液の液温度を110℃に保持しエッチング処理を行った場合における、面内ムラのKOH濃度依存性を調べた結果を示す図である。
【図7】KOH水溶液の液温度を130℃に保持しエッチング処理を行った場合における、面内ムラのKOH濃度依存性を調べた結果を示す図である。
【図8】面内ムラを±1.5μmとすることのできるKOH水溶液の液濃度と液温度との関係を示す図である。
【符号の説明】
20…水酸化カリウム(KOH)水溶液、50…シリコンウェハ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for etching a semiconductor substrate in which an etching process is performed by immersing the semiconductor substrate in an etching solution, and in particular, when a diaphragm as a thin portion is formed on a semiconductor substrate for use in a pressure sensor, an acceleration sensor, or the like. It is suitable for use in this etching method.
[0002]
[Prior art]
Conventionally, when forming a silicon diaphragm such as a semiconductor pressure sensor or a semiconductor acceleration sensor, the main surface of the silicon substrate is covered with an etching mask made of an SiO 2 or SiN film which is an etching resistant material, and in this state, KOH (hydroxide) Wet etching is performed using an etching solution such as potassium).
[0003]
As a result, a concave portion recessed from the main surface is formed in a portion of the main surface of the silicon substrate corresponding to the opening portion of the etching mask, and the bottom portion of the concave portion becomes a thin portion, and this thin portion is formed as a diaphragm. .
[0004]
Here, in order to ensure the accuracy of the sensitivity characteristic in the sensor, it is necessary to make the thickness of the diaphragm uniform, that is, to form the bottom surface of the concave portion as an etching portion flat.
[0005]
In silicon etching using KOH, a liquid concentration of approximately 30% by weight and a liquid temperature of approximately 80 ° C., which are relatively low temperature and high etching rate conditions, are widely used. When the silicon (100) surface is etched under these conditions, a relatively flat etching surface can be obtained, but the etching rate is as low as 1 μm / min. If the etching process is performed by increasing the temperature of the etching solution in order to improve the etching rate, the flatness of the bottom surface of the etched portion is deteriorated.
[0006]
Moreover, as a wet etching method for finishing the bottom surface of the etched portion to a flat surface, for example, methods described in Japanese Patent Application Laid-Open Nos. 8-13165 and 2000-91307 have been proposed.
[0007]
In the former, a silicon substrate is immersed in an ammonium fluoride (NH 4 F) solution, and etching is performed while applying a potential to the silicon substrate. By controlling the potential to be lower than the rest potential, for example. This is a technique for obtaining flatness at the atomic level. The latter uses an aqueous solution of tetramethylammonium hydroxide (TMAH) as an etchant and performs an etching process while applying a potential to the silicon substrate.
[0008]
[Problems to be solved by the invention]
However, in the method described in the above-mentioned JP-A-8-13165 and JP-A-2000-91307, although the flatness of the bottom of the etching part can be secured, the NH 4 F solution and the TMAH aqueous solution as the etching solution to be used are used. Originally, since the etching rate is low (for example, 0.01 μm / min to 1 μm / min), workability is not good in the semiconductor manufacturing process, and the former liquid is safe because it contains fluorine ions. Lack of sex.
[0009]
Incidentally, as a method for flattening the bottom surface of the etched portion when KOH is used as an etching solution, for example, there is a method disclosed in Japanese Patent Laid-Open No. 10-209113. In this method, etching is performed by dividing an etching region using a special etching mask for providing a narrow opening having a width of 200 μm or less in a wide groove shape to be formed. However, in the above-described method, an etching mask for providing a narrow width is destroyed during etching, and there is a concern that the controllability of the diaphragm dimension is poor.
[0010]
Therefore, the inventors of the present invention ensure the flatness of the bottom surface of the etched portion by performing etching without using the above-described special etching mask, using a KOH aqueous solution having a relatively high etching rate. In addition, it was studied to further increase the etching rate in order to increase productivity.
[0011]
As described above, a conventional KOH aqueous solution as a general etching solution has a KOH concentration of about 30% by weight and a solution temperature of about 80 ° C. from the viewpoint of increasing the etching rate at a relatively low temperature. Under this condition, the etching rate of the silicon (100) surface is about 1 μm / min.
[0012]
Here, the present inventors thought to increase the etching rate by increasing the temperature of the etching solution. However, according to the study by the present inventors, when a conventional KOH aqueous solution having a KOH concentration of about 30% by weight is used and the liquid temperature is increased, the degree of convex shape on the bottom surface of the etched portion is determined. It became clear that flatness became worse.
[0013]
Accordingly, in view of the above circumstances, the present invention aims to achieve both improvement in etching rate and ensuring flatness of the bottom surface of an etched portion in a method for etching a semiconductor substrate in which the semiconductor substrate is immersed in an etching solution. With the goal.
[0014]
[Means for Solving the Problems]
According to the experiments by the present inventors, the problem of deterioration of the flatness of the bottom surface of the etched portion due to the rise in the liquid temperature is more specifically doped in the p-type than in the n-type silicon substrate doped in the n-type. It was found that this was remarkable in the p-type silicon substrate.
[0015]
Furthermore, as a p-type silicon substrate, the flatness is worse when the surface orientation index of the main surface, which is the etched surface, is (100) than when the surface orientation index is (110). I understood. This is presumably because the hydrogen gas generated during the etching is mainly generated from the (100) plane serving as the bottom surface of the etched portion, and the bottom surface tends to be convex due to the gas flow.
[0016]
In view of this, a p-type silicon substrate having a main surface of the (100) plane was used and extensive studies were conducted to solve the above problem. Here, as shown in FIG. 4, the etching is performed on a portion of the main surface of the silicon substrate (50) corresponding to the opening (61) of the etching mask (60), and an etching portion is formed. A recess (2) was formed.
[0017]
The flatness of the bottom surface (2a) of the recess (2) is determined by the difference in thickness T between the maximum thickness portion and the minimum thickness portion of the bottom surface (2a) (this is called in-plane unevenness, see FIG. ). For example, when etching is performed at a KOH concentration of 32% by weight and a liquid temperature of 82 ° C., which are conditions widely used in the past, the bottom surface (2a) of the recess (etching portion) (2) has an in-plane unevenness T. Was a convex shape of about 1.5 μm.
[0018]
Here, under the above conventional conditions, the etching rate is 1 μm / min. However, the present inventors increased the liquid temperature to 110 ° C. at the same KOH concentration of 32% by weight in order to double the etching rate. Etching was performed. As a result, it was found that the bottom surface (2a) of the etched portion (2) has, for example, a convex shape with an in-plane unevenness T of about 3 μm, and the flatness is worse than the conventional conditions, and the flatness cannot be ensured.
[0019]
Therefore, in order to improve the etching rate, the temperature of the KOH aqueous solution, which is an etching solution, is set to 110 ° C. or more. At this solution temperature, the KOH concentration that can ensure the flatness of the bottom surface of the etched portion is experimentally examined. Based on the results, the present invention has been created.
[0023]
That is, in the invention described in claim 1, is doped p-type as a semiconductor substrate, the surface orientation index of the main surface using a silicon substrate is (100), potassium hydroxide aqueous solution as an etching solution, the horizontal axis of KOH concentration of potassium hydroxide aqueous solution (wt%), and sets an orthogonal coordinate system with the vertical axis of the liquid temperature (° C.), the KOH concentration and the liquid temperature at the orthogonal coordinate system, the point a (40, 110), point B (45, 110), point C (50, 140), point D (42, 135) so that the value is within the region formed by the line connecting points A to D. by adjusting the etching on the main surface of the silicon substrate is characterized in row Ukoto.
[0024]
Depending on it, while improving the etch rate than the prior art, the flatness of the bottom surface of the etched portion, it is possible to ensure in a practical level.
[0025]
As described above, as the p-type silicon substrate, the surface orientation index of the main surface of the etched surface is (100) than the surface orientation index is (110). Flatness tends to deteriorate. Therefore, the plane orientation index of the main surface of the sheet silicon substrate (50) is used in what is (100), the present invention is particularly effective.
[0026]
In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. FIG. 1 is a diagram showing a schematic cross-sectional configuration of a semiconductor pressure sensor S1 according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a silicon substrate as a semiconductor substrate. This silicon substrate 1 is doped p-type by ion implantation or diffusion of boron or the like, and the plane orientation index of the main surface is (100).
[0028]
On one surface (the lower surface in FIG. 1) 1a of the main surface of the silicon substrate 1, a recess 2 that is recessed from the one surface 1a is formed by KOH etching. And the bottom 2a side of the recessed part 2 becomes a thin part among the silicon substrates 1, and this thin part is formed as the diaphragm 3 for pressure detection.
[0029]
A strain gauge 4 is formed in a region corresponding to the diaphragm 3 on the other surface 1b which is the main surface opposite to the one surface 1a of the silicon substrate 1. The strain gauge 4 is for outputting an electrical signal corresponding to the stress generated when the diaphragm 3 is distorted by configuring a bridge circuit, for example. The strain gauge 4 is configured as a diffusion resistor formed by ion implantation or diffusion.
[0030]
When the diaphragm 3 is deformed by receiving pressure, the semiconductor pressure sensor S1 outputs a signal from the strain gauge 4 according to the strain generated by the deformation of the diaphragm 3. An output signal from the strain gauge 4 is output to a signal processing circuit or the like provided outside via a wiring part or a pad part (not shown). In this way, the pressure is detected.
[0031]
Next, a manufacturing method of the semiconductor pressure sensor S1 will be described. This sensor S1 is formed by applying a well-known semiconductor manufacturing technique to a p-type silicon substrate whose main surface has a (100) plane orientation. Here, etching of the recess 2 is performed. The method is described.
[0032]
FIG. 2 is a diagram showing a schematic configuration of an etching apparatus 100 used in this etching method. 10 is an etching tank made of, for example, polytetrafluoroethylene (PTFE) or the like. In this etching tank 10, an KOH concentration of 40 wt% or more and 50 wt% or less (preferably 42 wt% or more and 45 wt%) is used as an etching solution. Potassium hydroxide (KOH) aqueous solution 20 adjusted to a range of (wt% or less) is accommodated.
[0033]
The KOH aqueous solution 20 is heated and cooled by a temperature controller 30 having a temperature sensor and a heater so that the liquid temperature is maintained at a predetermined temperature of 110 ° C. or higher, and the temperature is controlled. Further, a stirrer 40 is arranged in the bottom of the tank in the etching tank 10, and the KOH aqueous solution 20 is stirred at a stirring speed such that the temperature distribution of the KOH aqueous solution becomes uniform when a rotating magnetic field is applied. It is supposed to be.
[0034]
As the silicon substrate 1 to be etched, a p-type doped silicon wafer 50 having a principal plane orientation index of (100) is used, and this wafer 50 is immersed in the KOH aqueous solution 20 in the etching bath 10. In this state, the etching process is performed. Although FIG. 2 is a schematic diagram showing only one silicon wafer 50, it is a matter of course that a configuration in which a plurality of wafers are simultaneously processed can be adopted when used in the manufacturing process.
[0035]
As shown in FIG. 3, the strain gauge 4 is formed on the silicon wafer 50, and an etching mask 60 for forming a diaphragm is formed. This mask 60 is formed by applying a film made of a silicon oxide film and a silicon nitride film, which are etching resistant materials, to one surface (a surface corresponding to one surface 1a of the silicon substrate 1) 51 which is the (100) surface of the silicon wafer 50 by plasma CVD. Then, the region is formed by opening a region to be etched by photolithography with respect to the deposited film.
[0036]
Here, in FIG. 3, (a) is a plan view of the silicon wafer 50 in a state where the etching mask 60 is formed (viewed from the (100) plane), and the surface of the mask 60 is hatched for identification. (B) is a schematic sectional view of the same state. In addition, in FIG. 3, although the opening part 61 of the mask 60 is made into the plane square, the shape is not ask | required.
[0037]
In this embodiment, using the etching apparatus 100 shown in FIG. 2, the KOH concentration of the aqueous KOH solution is set in the range of 40 wt% to 50 wt% (preferably 42 wt% to 45 wt%). The temperature is adjusted to 110 ° C. or higher, and the silicon wafer 50 on which the mask 60 is formed is etched.
[0038]
Thereby, the main surface (100) surface of the silicon wafer 50 is etched in the opening 61 of the etching mask 60, and the bottom surface 2a as shown in FIG. 4 is the (100) surface and the side surface is the (111) surface. A certain recess 2 is formed, and a diaphragm 3 is formed accordingly. In this way, the semiconductor pressure sensor S1 in which the flatness of the bottom surface 2a of the recess 2 is ensured can be manufactured.
[0039]
By the way, in this embodiment, the KOH concentration of the KOH aqueous solution is set in the range of 40 wt% or more and 50 wt% or less (preferably 42 wt% or more and 45 wt% or less) in the etching, and the liquid temperature is set to 110 ° C. or more. However, this is based on the results of the following experimental study.
[0040]
As described above, under the conventional general etching conditions (KOH concentration 32 wt%, liquid temperature 82 ° C.), the etching rate was 1 μm / min. The liquid temperature was examined in consideration of making it twice or more. As a result, if the temperature is 110 ° C. or higher, the etching rate can be surely doubled at a KOH concentration of 32% by weight or higher (about 4.5 μm / min at 110 ° C. and 32% by weight) The temperature was 110 ° C. or higher.
[0041]
Then, an etching process is performed by changing the KOH concentration, the liquid temperature, the etching size (the area of the opening of the etching mask), the etching amount (the etching depth, the depth of the recess), etc. In this case, the flatness of the bottom surface 2a of the recess (etched portion) 2 was examined using the in-plane unevenness T as an index.
[0042]
The in-plane unevenness T is the difference T between the maximum thickness portion and the minimum thickness portion of the bottom surface 2a of the recess 2 shown in FIG. The flatness of the bottom surface 2a of the etching portion 2 is evaluated. For example, when the in-plane unevenness T is a positive value or a negative value, the bottom surface 2a of the recess 2 is a convex surface or a concave surface, respectively.
[0043]
In the case of the p-type silicon wafer 50 in which the main surface orientation index of this embodiment is (100), if this in-plane unevenness T is ± 1.5 μm or less, it is assumed that flatness is practically secured. . This is due to the following reason.
[0044]
According to the study by the present inventors, in the case of a p-type silicon wafer in which the principal plane orientation index is (110) instead of (100), when a recess and a diaphragm are formed by KOH etching, the bottom surface of the recess The in-plane unevenness T is ± 1 μm or less.
[0045]
However, the bottom surface of the concave portion constituted by the (110) plane and ensuring flatness is not smooth when viewed finely, and is a rough surface having irregularities of ± 1.5 μm. That is, there is no problem in the characteristics of the diaphragm even if there are irregularities of 1.5 μm. On the other hand, in the case of the p-type silicon wafer of this embodiment in which the main surface orientation index is (100), the bottom surface 2a of the recess 2 is formed with a convex shape as shown in FIG. is there.
[0046]
Therefore, in a p-type silicon wafer having a principal plane orientation index of (110), the bottom surface of the recess (etched portion) is allowed to have irregularities up to ± 1.5 μm. According to this rule, the principal plane orientation index is Even in the p-type silicon wafer 50 of this embodiment which is (100), if the in-plane unevenness T is up to ± 1.5 μm, it can be considered that flatness is ensured. In addition, diaphragm characteristics can be secured in practical use.
[0047]
After determining the in-plane unevenness T in this way, first, the etching size (etching area) and the etching amount (etching depth) were changed with a KOH aqueous solution having a KOH concentration of 32 wt% and a liquid temperature of 110 ° C. The in-plane unevenness T was examined for the case where the etching process was performed. Here, the in-plane unevenness T was measured with a non-contact three-dimensional shape measuring instrument (New View 200 (trade name) manufactured by ZYGO). The result is shown in FIG.
[0048]
In FIG. 5, the etching size of the opening 61 of the etching mask 60 was changed to 2.0 mm □, 1.1 mm □, and 0.75 mm □, and the etching amount was changed in the range of 200 μm to 400 μm. It is a result. The results shown in FIG. 5 and FIGS. 6 to 8 to be described later are the case where the thickness of the silicon wafer 50 is 625 μm, but the same applies to other thicknesses and does not depend on the thickness of the silicon wafer 50.
[0049]
In the results shown in FIG. 5 (n number: 3), the in-plane unevenness T increases as the etching size increases and the etching amount increases. That is, as the etching size and the etching amount are larger, the flatness of the bottom surface 2a of the concave portion (etching portion) 2 is deteriorated.
[0050]
As shown in FIG. 5, when the in-plane unevenness T is the largest (etching size: 2.0 mm □, etching amount: 400 μm), the in-plane unevenness T is about 5 μm, and the conventional KOH etching conditions (liquid concentration) : 32 wt%, liquid temperature: 82 ° C.) in-plane unevenness T (about 1.5 μm).
[0051]
In view of the miniaturization of the pressure sensor, in a typical diaphragm manufacturing process, the etching amount is about 250 to 350 μm, and the opening size of the etching mask is about 1 mm to a maximum of about 2 mm.
[0052]
Therefore, in order to ensure the flatness of the bottom surface of the etched portion, the in-plane unevenness T is set to ± 1.% under the most practical conditions, that is, the etching amount 400 μm that maximizes the in-plane unevenness T in FIG. The relationship between in-plane unevenness T, KOH concentration, solution temperature, and etching size was examined so as to be 5 μm. The results are shown in FIGS.
[0053]
FIG. 6 is a diagram showing the results of examining the dependency of in-plane unevenness T on KOH concentration when the temperature of the KOH aqueous solution 20 is maintained at 110 ° C. by the temperature controller 30 and etching is performed (n number: 3), and the etching size was examined for 2.0 mm □ and 1.1 mm □.
[0054]
From FIG. 6, the shape of the bottom surface 2a of the concave portion (etching portion) 2 strongly depends on the KOH concentration, and is convex when the concentration is 32 to 40% by weight and changes greatly depending on the etching size. It can be seen that it has a concave shape and the shape changes greatly depending on the etching size.
[0055]
Therefore, as shown in FIG. 6, when the liquid temperature is 110 ° C., if the KOH concentration is 40 wt% to 45 wt%, the in-plane unevenness T should be ± 1.5 μm or less regardless of the etching size. And the flatness of the bottom surface 2a of the concave portion (etching portion) 2 can be ensured.
[0056]
Further, when the liquid temperature is 110 ° C. and the KOH concentration is 40 wt% to 45 wt%, the etching rate is about 3.0 μm / min, and the conventional KOH etching conditions (liquid concentration: 32 wt%, liquid temperature: The etching rate (about 1 μm / min) at 82 ° C. was increased to about 3 times.
[0057]
FIG. 7 is a diagram (n number: 3) showing the KOH concentration dependence of the in-plane unevenness T when the temperature of the KOH aqueous solution 20 is maintained at 130 ° C. by the temperature controller 30 and etching is performed. The etching size was examined for 2.0 mm □ and 1.1 mm □. By setting the liquid temperature of the KOH aqueous solution 20 to 130 ° C., the etching rate can be increased to about twice as high as that at the liquid temperature of 110 ° C. (for example, about 7 μm / min at a 45 wt% KOH concentration).
[0058]
As can be seen from FIG. 7, even when the liquid temperature is 130 ° C., the shape of the bottom surface 2a of the recess (etching portion) 2 strongly depends on the KOH concentration, and if the KOH concentration is 42 wt% to 48 wt%, the etching size Regardless, the in-plane unevenness T can be ± 1.5 μm or less, and the flatness of the bottom surface 2a of the recess (etching portion) 2 can be ensured.
[0059]
Similarly, for each liquid temperature of 110 ° C. or higher, in-plane unevenness T is observed regardless of the etching size under the most severe conditions (etching amount: 400 μm, etching size: 2.0 mm □) in view of practical aspects such as miniaturization. The KOH concentration (liquid concentration) was examined so that it could be ± 1.5 μm, that is, the flatness of the bottom of the etched portion could be secured. The result is shown in FIG.
[0060]
As shown in FIG. 8, an orthogonal coordinate system with the KOH concentration (% by weight) as the horizontal axis and the liquid temperature (° C.) as the vertical axis is set, and the KOH concentration and the liquid temperature are set in the orthogonal coordinate system. A region formed by lines connecting points A to D of point A (40, 110), point B (45, 110), point C (50, 140), and point D (42, 135) (in FIG. 8, If it is adjusted to a value within R), the flatness of the bottom surface 2a of the recess 2 can be ensured at a practical level while improving the etching rate over the conventional KOH etching conditions. . In practice, the area where the points A to D are connected by a straight line may be approximately limited.
[0061]
Here, in the region R, the upper limit of the KOH concentration is 50% by weight, which is because the saturated concentration of KOH in water at room temperature is 50% by weight. In the region R, the upper limit of the liquid temperature is the boiling point of the KOH aqueous solution 20.
[0062]
Further, from FIG. 8, the temperature of the KOH aqueous solution 20 having a KOH concentration (liquid concentration) of 40% by weight to 50% by weight is appropriately adjusted at 110 ° C. or higher, thereby improving the etching rate as compared with the prior art. It can be said that the flatness of the bottom surface 2a of the concave portion (etched portion) 2 can be ensured at a practical level.
[0063]
Further, as can be seen from FIG. 8, when the KOH concentration (liquid concentration) of the KOH aqueous solution 20 is in the range of 42 wt% or more and 45 wt% or less, the liquid temperature is 110 ° C. or higher (but less than the boiling point). The flatness of the bottom surface 2a of the recess 2 can be ensured at a practical level without depending on the above, which is preferable.
[0064]
(Other embodiments)
The present invention is not limited to the semiconductor pressure sensor, and is naturally effective when used for forming a silicon diaphragm such as a semiconductor acceleration sensor by KOH etching.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a semiconductor pressure sensor according to an embodiment of the present invention.
FIG. 2 is a schematic configuration diagram of an etching apparatus used in the etching method according to the embodiment.
FIG. 3 is a configuration diagram showing a state in which an etching mask is formed on a silicon wafer as a silicon substrate used in the embodiment.
4 is a schematic cross-sectional view showing a state after etching of the silicon wafer shown in FIG. 3;
FIG. 5 is a diagram showing the relationship between in-plane unevenness, etching size, and etching amount.
FIG. 6 is a diagram showing the results of examining the dependence of in-plane unevenness on KOH concentration when etching is performed while maintaining the liquid temperature of a KOH aqueous solution at 110 ° C. FIG.
FIG. 7 is a diagram showing the result of examining the dependency of in-plane unevenness on the KOH concentration when etching is performed with the liquid temperature of the KOH aqueous solution maintained at 130 ° C. FIG.
FIG. 8 is a diagram showing the relationship between the liquid concentration and the liquid temperature of an aqueous KOH solution capable of setting in-plane unevenness to ± 1.5 μm.
[Explanation of symbols]
20 ... Potassium hydroxide (KOH) aqueous solution, 50 ... Silicon wafer.

Claims (1)

半導体基板をエッチング液中に浸すことによりエッチング処理を行い、半導体基板に薄肉部としてのダイヤフラムを形成する半導体基板のエッチング方法において、
前記半導体基板としてp型にドープされ、その主表面の面方位指数が(100)であるシリコン基板を用い、
前記エッチング液として水酸化カリウム水溶液を用い、
前記水酸化カリウム水溶液のKOH濃度(重量%)を横軸、液温度(℃)を縦軸とした直交座標系を設定したとき、
前記KOH濃度及び液温度が、前記直交座標系にて表される点A(40,110)、点B(45,110)、点C(50,140)、点D(42,135)の各点A〜Dを結ぶ直線により形成される領域内の値となるように調整することにより、前記シリコン基板の主表面に前記エッチング処理を行うことを特徴とする半導体基板のエッチング方法。
There rows etched by immersing the semiconductor substrate in the etching solution, the etching method of a semiconductor substrate to form a diaphragm of a thin part in a semiconductor substrate,
The doped p-type as the semiconductor substrate, the plane orientation index of the main surface using a silicon substrate is (100),
Using potassium hydroxide aqueous solution as the etchant,
When setting an orthogonal coordinate system with the horizontal axis representing the KOH concentration (% by weight) of the aqueous potassium hydroxide solution and the vertical axis representing the liquid temperature (° C.),
The KOH concentration and the liquid temperature are represented by point A (40, 110), point B (45, 110), point C (50, 140), and point D (42, 135) represented by the orthogonal coordinate system. by adjusting to a value within the region formed by the straight line connecting the point to D, the etching method of a semiconductor substrate and performing the etching process to the main surface of the silicon substrate.
JP2001123008A 2001-04-20 2001-04-20 Method for etching a semiconductor substrate Expired - Fee Related JP4738626B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001123008A JP4738626B2 (en) 2001-04-20 2001-04-20 Method for etching a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001123008A JP4738626B2 (en) 2001-04-20 2001-04-20 Method for etching a semiconductor substrate

Publications (2)

Publication Number Publication Date
JP2002319578A JP2002319578A (en) 2002-10-31
JP4738626B2 true JP4738626B2 (en) 2011-08-03

Family

ID=18972628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001123008A Expired - Fee Related JP4738626B2 (en) 2001-04-20 2001-04-20 Method for etching a semiconductor substrate

Country Status (1)

Country Link
JP (1) JP4738626B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237492A (en) 2005-02-28 2006-09-07 Dainippon Screen Mfg Co Ltd Wafer processing apparatus
JP2009031066A (en) * 2007-07-25 2009-02-12 Denso Corp Manufacturing method of thin-film type semiconductor sensor, and thin-film type semiconductor sensor

Also Published As

Publication number Publication date
JP2002319578A (en) 2002-10-31

Similar Documents

Publication Publication Date Title
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPS6197572A (en) Manufacture of semiconductor acceleration sensor
JPH0779120B2 (en) Controlling large-scale topography on silicon wafers
JP4738626B2 (en) Method for etching a semiconductor substrate
JPS60138434A (en) Manufacture of semiconductor electrostatic capacity type pressure sensor
JPS60126871A (en) Semiconductor pressure-sensitive device and manufacture thereof
JP3724431B2 (en) Semiconductor substrate etching method
JPH1032233A (en) Silicon wafer, glass wafer and measurement of stress using them
JP2010262990A (en) Method for manufacturing sensor chip
JP2004288920A (en) Method of etching semiconductor substrate
US20180033680A1 (en) Substrate bonding method
JPS6267880A (en) Manufacture of semiconductor device
JP2808969B2 (en) Manufacturing method of semiconductor acceleration sensor
JPH0645617A (en) Manufacture of single-crystal thin-film member
JPS6097676A (en) Semiconductor pressure sensor and manufacture thereof
JP5697535B2 (en) Manufacturing method of pressure detecting element
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP4241406B2 (en) Semiconductor dynamic quantity sensor
JPH06307955A (en) Diaphragm for pressure sensor and fabrication thereof
KR100260243B1 (en) Pressure sensor and method for fabricating thereof
JPH03208375A (en) Semiconductor pressure sensor
JP3122494B2 (en) Manufacturing method of pressure sensor
JP2825071B2 (en) Manufacturing method of semiconductor sensor
KR100213759B1 (en) Fabricating method of micro-beam for semiconductor sensor
JP3405026B2 (en) Silicon wafer etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110304

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees